

改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については、 必ず本文の内容をご確認ください。

# SH7080 グループ

ユーザーズマニュアル ハードウェア編 ルネサス 32 ビット RISC マイクロコンピュータ SuperH™ RISC engine ファミリ

SH7083	R5F7083
	R5M7083
	R5S7083
SH7084	R5F7084
	R5M7084
	R5S7084
SH7085	R5F7085
	R5M7085
	R5S7085
SH7086	R5F7086

#### ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、 応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアお よびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これ らの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負い ません。
- 2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
   3. 本資料に記載された製品デ-タ、図、表、プログラム、アルゴリズム、応用回路例等の情報の
- 3. 本資料に記載された製品デ・タ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4 . 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、 各品質水準は、以下に示す用途に製品が使用されることを意図しております。

音面員小学は、以下に小り用述に製品が使用されることを息図してのります。 標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、

家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準: 輸送機器(自動車、電車、船舶等) 交通用信号機器、

防災・防犯装置、各種安全装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(原子力制御システム、軍事機器等)に使用されることを意図しておらず、使用することはできません。 たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。 なお、ご不明点がある場合は、当社営業にお問い合わせください。

- 6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件 その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の 故障および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
- 10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネ サス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する 会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

#### 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

#### 1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

#### 2. 電源投入時の処置

【注意】電源投入時は,製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。 外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の 状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

#### 4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。 プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。 リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

#### 5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認下さい。

同じグループのマイコンでも型名が違うと、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

# 本書の構成

本書は、以下の構成で制作しています。

- 1. 製品ご使用上の注意事項
- 2. 本書の構成
- 3. はじめに
- 4. 目次
- 5. 概要
- 6. 各機能モジュールの説明
  - CPUおよびシステム制御系
  - 内蔵周辺モジュール

各モジュールの機能説明の構成は、モジュールごとに異なりますが、一般的には、 特長、 入出力端子、 レジスタの説明、 動作説明、 使用上の注意事項、 等の節で構成されています。

本 LSI を用いた応用システムを設計する際、注意事項を十分確認のうえ設計してください。 各章の本文中には説明に対する注意事項と、各章の最後には使用上の注意事項があります。 必ずお読みください(使用上の注意事項は必要により記載されます)。

- 7. レジスター覧
- 8. 電気的特性
- 9. 付録
  - 製品型名、外形寸法図など
- 10. 本版で改訂された箇所(改訂版のみ適用)

改訂来歴は、前版の記載内容について訂正・追加された主な箇所についてまとめたものです。 改訂内容のすべてについて記載したものではありませんので、詳細については、本書の本文上 でご確認ください。

11. 索引

# はじめに

SH7083/84/85/86 は、ルネサスオリジナルの RISC 方式の CPU をコアにして、システム構成に必要な周辺機能を 集積したシングルチップ RISC マイコンです。

対象者 このマニュアルは、SH7083/84/85/86 を用いた応用システムを設計するユーザを対象としています。このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは、SH7083/84/85/86 のハードウェア機能と電気的特性をユーザに理解していただくことを目的にしています。

なお、実行命令の詳細については、「SH-1/SH-2/SH-DSP ソフトウェアマニュアル」に記載しておりますので、あわせてご覧ください。

#### 読み方

• 機能全体を理解しようとするとき

目次に従って読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

• CPU機能の詳細を理解したいとき

別冊の「SH-1/SH-2/SH-DSP ソフトウェアマニュアル」を参照してください。

• レジスタ名がわかっていて、詳細機能を知りたいとき

本書の後ろに、「索引」があります。索引からページ番号を検索してください。

「第27章 レジスター覧」にアドレス、ビット内容、初期化についてまとめています。

凡例 レジスタ表記 : シリアルコミュニケーションなど、同一または類似した機能が複数チャネルに存在

する場合に、次の表記を使用します。

XXX N(XXX は基本レジスタ名称、N はチャネル番号)

ビット表記 : 左側が上位ビット、右側が下位ビットの順に表記します。

数字の表記 : 2 進数は B'xxxx、16 進数は H'xxxx、10 進数は xxxx

信号の表記:ローアクティブの信号にはオーバーバーを付けます。xxxx

関連資料一覧 ウェブサイトに最新資料を掲載しています。ご入手の資料が最新版であるかを確認してください。 (http://japan.renesas.com/)

#### • SH7083/84/85/86に関するユーザーズマニュアル

資料名	資料番号
SH7080 グループ ハードウェアマニュアル	本マニュアル
SH-1/SH-2/SH-DSP ソフトウェアマニュアル	RJJ09B0228

#### • 開発ツール関連ユーザーズマニュアル

資料名	資料番号
SuperH RISC engine C/C++コンパイラ、アセンブラ、最適化リンケージエディタ V.9.04 ユーザーズマニュアル	RJJ10J2797
High-performance Embedded Workshop ユーザーズマニュアル	RJJ10J2736

#### • アプリケーションノート

資料名	資料番号
SuperH RISC engine C/C++コンパイラパッケージアプリケーションノート	RJJ05B0557

# 目次

1.1 SH7083/84/85/86の特長 1-1 1.2 プロック図 1-6 1.3 ビン配置図 1-7 1.4 端子機能 1-12 2. CPU 2-1 2.1 特長 2-1 2.2 レジスタの構成 2-2 2.2.1 汎用レジスタ(Rn) 2-3 2.2.2 コントロールレジスタ 2-3 2.2.3 システムレジスタ 2-4 2.2.4 レジスタの初期値 2-5 2.3 データ形式 2-6 2.3.1 レジスタのデータ形式 2-6 2.3.2 メモリ上でのデータ形式 2-6 2.3.3 イミディエイトデータのデータ形式 2-6 2.3.3 イミディエイトデータのデータ形式 2-6 2.4.1 RISC 方式 2-7 2.4.1 RISC 方式 2-7 2.4.2 アドレッシングモード 2-9 2.4.3 命令形式 2-15 2.5.1 分類順命令セット 2-15 2.5.1 分類順命令 2-18 2.5.3 資イ演算命令 2-19 2.5.4 論理演算命令 2-19 2.5.5 グラト命令 2-21 2.5.6 分歧命令 2-22 2.5.7 システム制御命令 2-23 3.1 動作モードの選択 3-1 3.1 動作モードの選択 3-1 3.1 動作モードの選択 3-1 3.2 入出力端子 3-3	1.	概要		1-1
1.2 ブロック図 1-6 1.3 ピン配置図 1-7 1.4 端子機能 1-12 2. CPU 2-1 2.1 特長 2-1 2.2 レジスタの構成 2-2 2.2.1 汎用レジスタ (Rn) 2-3 2.2.2 コントロールレジスタ 2-3 2.2.3 システムレジスタ 2-4 2.2.4 レジスタの初期値 2-5 2.3 データ形式 2-6 2.3.1 レジスタのデータ形式 2-6 2.3.1 レジスタのデータ形式 2-6 2.3.2 メモリ上でのデータ形式 2-6 2.3.3 イミディエイトデータのデータ形式 2-6 2.3.3 イミディエイトデータのデータ形式 2-6 2.3.1 ならの特長 2-7 2.4.1 RISC方式 2-7 2.4.2 アドレッシングモード 2-9 2.4.3 命令形式 2-15 2.5.1 分類順命令セット 2-15 2.5.1 分類順命令セット 2-15 2.5.1 分類順命令セット 2-15 2.5.1 倫理演算命令 2-19 2.5.3 解析演算命令 2-19 2.5.4 論理演算命令 2-21 2.5.5 シフト命令 2-21 2.5.6 分岐命令 2-22 2.5.7 システム制御命令 2-23 3. MCU 動作モード 3-1 3.1 動作モードの選択 3-1 3.1 動作モードの選択 3-1 3.1 動作モードの選択 3-1	1.1		SH7083/84/85/86の特長	1-1
1.4 端子機能       1-12         2. CPU       2-1         2.1 特長       2-1         2.2 レジスタの構成       2-2         2.2.1 汎用レジスタ (Rn)       2-3         2.2.2 コントロールレジスタ       2-4         2.2.3 システムレジスタ       2-4         2.3 データ形式       2-6         2.3.1 レジスタのデータ形式       2-6         2.3.2 メモリ上でのデータ形式       2-6         2.3.3 イミディエイトデータのデータ形式       2-6         2.4 命令の特長       2-7         2.4.1 RISC 方式       2-7         2.4.2 アドレッシングモード       2-9         2.4.3 命令形式       2-12         2.5 命令セット       2-15         2.5.1 分類順命令セット       2-15         2.5.2 データ転送命令       2-18         2.5.3 算術演算命令       2-21         2.5.4 論理演算命令       2-21         2.5.5 シフト命令       2-21         2.5.6 分岐命令       2-22         2.5.7 システム制御命令       2-21         2.5. グレ戦が懸       2-23         3. MCU動作モード       3-1         3.1 動作モードの選択       3-1         3.2 入出力端子       3-2	1.2			
1.4 端子機能       1-12         2. CPU       2-1         2.1 特長       2-1         2.2 レジスタの構成       2-2         2.2.1 汎用レジスタ (Rn)       2-3         2.2.2 コントロールレジスタ       2-4         2.2.3 システムレジスタ       2-4         2.3 データ形式       2-6         2.3.1 レジスタのデータ形式       2-6         2.3.2 メモリ上でのデータ形式       2-6         2.3.3 イミディエイトデータのデータ形式       2-6         2.4 命令の特長       2-7         2.4.1 RISC 方式       2-7         2.4.2 アドレッシングモード       2-9         2.4.3 命令形式       2-12         2.5 命令セット       2-15         2.5.1 分類順命令セット       2-15         2.5.2 データ転送命令       2-18         2.5.3 算術演算命令       2-21         2.5.4 論理演算命令       2-21         2.5.5 シフト命令       2-21         2.5.6 分岐命令       2-22         2.5.7 システム制御命令       2-21         2.5. グレ戦が懸       2-23         3. MCU動作モード       3-1         3.1 動作モードの選択       3-1         3.2 入出力端子       3-2	1.3		ピン配置図	1-7
2.1       特長       2-1         2.2       レジスタの構成       2-2         2.2.1       汎用レジスタ (Rn)       2-3         2.2.2       コントロールレジスタ       2-4         2.2.3       システムレジスタ       2-4         2.2.4       レジスタの可力射値       2-5         2.3.1       レジスタのデータ形式       2-6         2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-21         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU動作モード       3-1         3.       加速の令	1.4		端子機能	1-12
2.1       特長       2-1         2.2       レジスタの構成       2-2         2.2.1       汎用レジスタ (Rn)       2-3         2.2.2       コントロールレジスタ       2-4         2.2.3       システムレジスタ       2-4         2.2.4       レジスタの可力射値       2-5         2.3.1       レジスタのデータ形式       2-6         2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-21         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU動作モード       3-1         3.       加速の令				
2.2 レジスタの構成 2.2.2 に	2.	CPU		2-1
2.2.1       汎用レジスタ (Rn)       2.3         2.2.2       コントロールレジスタ       2.4         2.2.3       システムレジスタ       2.4         2.2.4       レジスタの初期値       2.5         2.3       データ形式       2.6         2.3.1       レジスタのデータ形式       2.6         2.3.2       メモリ上でのデータ形式       2.6         2.3.3       イミディエイトデータのデータ形式       2.6         2.4       命令の特長       2.7         2.4.1       RISC 方式       2.7         2.4.2       アドレッシングモード       2.9         2.4.3       命令形式       2.12         2.5.1       分類順命令セット       2.15         2.5.2       データ転送命令       2.18         2.5.3       算術演算命令       2.19         2.5.4       論理演算命令       2.21         2.5.5       シフト命令       2.21         2.5.6       分岐命令       2.22         2.5.7       システム制御命令       2.22         2.5.7       システム制御命令       2.23         2.6       処理状態       2.25         3.       MCU 動作モード       3.1         3.1       動作モードの選択       3.1         3.2       入出力端子       3.2	2.1		特長	2-1
2.2.2       コントロールレジスタ       2.4         2.2.3       システムレジスタ       2.4         2.2.4       レジスタの初期値       2.5         2.3       データ形式       2.6         2.3.1       レジスタのデータ形式       2.6         2.3.2       メモリ上でのデータ形式       2.6         2.3.3       イミディエイトデータのデータ形式       2.6         2.4       命令の特長       2.7         2.4.1       RISC 方式       2.7         2.4.2       アドレッシングモード       2.9         2.4.3       命令形式       2.12         2.5.1       分類順命令形式       2.12         2.5.2       データ転送命令       2.18         2.5.3       算術演算命令       2.19         2.5.4       論理演算命令       2.21         2.5.5       シフト命令       2.21         2.5.6       分岐命令       2.22         2.5.7       システム制御命令       2.23         2.6       処理状態       2.23         3.1       動作モード       3-1         3.2       入出力端子       3-2	2.2		レジスタの構成	2-2
2.2.3       システムレジスタの初期値       2-4         2.2.4       レジスタの初期値       2-5         2.3       データ形式       2-6         2.3.1       レジスタのデータ形式       2-6         2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       市令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5       命令をカット       2-15         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	2.1	汎用レジスタ(Rn)	2-3
2.2.4       レジスタの初期値       2.5         2.3       データ形式       2.6         2.3.1       レジスタのデータ形式       2.6         2.3.2       メモリ上でのデータ形式       2.6         2.3.3       イミディエイトデータのデータ形式       2.6         2.4       命令の特長       2.7         2.4.1       RISC 方式       2.7         2.4.2       アドレッシングモード       2.9         2.4.3       命令形式       2.12         2.5       命令をセット       2.15         2.5.1       分類順命令セット       2.15         2.5.2       データ転送命令       2.18         2.5.3       算術演算命令       2.19         2.5.4       論理演算命令       2.21         2.5.5       シフト命令       2.21         2.5.6       分岐命令       2.22         2.5.7       システム制御命令       2.23         2.6       処理状態       2.25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	2.2	コントロールレジスタ	2-3
2.3       データ形式       2-6         2.3.1       レジスタのデータ形式       2-6         2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5       命令セット       2-15         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-21         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-21         2.5.7       システム制御命令       2-22         2.6       処理状態       2-25         3.       MCU動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	2.3	システムレジスタ	2-4
2.3.1       レジスタのデータ形式       2-6         2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5       命令セット       2-15         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モードの選択       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	2.4	レジスタの初期値	2-5
2.3.2       メモリ上でのデータ形式       2-6         2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5       命令セット       2-15         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.3		データ形式	2-6
2.3.3       イミディエイトデータのデータ形式       2-6         2.4       命令の特長       2-7         2.4.1       RISC 方式       2-7         2.4.2       アドレッシングモード       2-9         2.4.3       命令形式       2-12         2.5       命令セット       2-15         2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モードの選択       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	3.1	レジスタのデータ形式	2-6
2.4命令の特長2-72.4.1RISC 方式2-72.4.2アドレッシングモード2-92.4.3命令形式2-122.5命令セット2-152.5.1分類順命令セット2-152.5.2データ転送命令2-182.5.3算術演算命令2-192.5.4論理演算命令2-212.5.5シフト命令2-212.5.6分岐命令2-222.5.7システム制御命令2-232.6処理状態2-253.MCU 動作モード3-13.1動作モードの選択3-13.2入出力端子3-2	2.	3.2	メモリ上でのデータ形式	2-6
2.4.1RISC 方式2-72.4.2アドレッシングモード2-92.4.3命令形式2-122.5命令セット2-152.5.1分類順命令セット2-152.5.2データ転送命令2-182.5.3算術演算命令2-192.5.4論理演算命令2-212.5.5シフト命令2-212.5.6分岐命令2-222.5.7システム制御命令2-232.6処理状態2-253.MCU動作モード3-13.1動作モードの選択3-13.2入出力端子3-2	2.	3.3	イミディエイトデータのデータ形式	2-6
2.4.2アドレッシングモード2-92.4.3命令形式2-122.5命令セット2-152.5.1分類順命令セット2-152.5.2データ転送命令2-182.5.3算術演算命令2-192.5.4論理演算命令2-212.5.5シフト命令2-212.5.6分岐命令2-222.5.7システム制御命令2-232.6処理状態2-253.MCU動作モード3-13.1動作モードの選択3-13.2入出力端子3-2	2.4		命令の特長	2-7
2.4.3命令形式2-122.5命令セット2-152.5.1分類順命令セット2-152.5.2データ転送命令2-182.5.3算術演算命令2-192.5.4論理演算命令2-212.5.5シフト命令2-212.5.6分岐命令2-222.5.7システム制御命令2-232.6処理状態2-253.MCU 動作モード3-13.1動作モードの選択3-13.2入出力端子3-2	2.	4.1	RISC 方式	2-7
2.5命令セット2-152.5.1分類順命令セット2-152.5.2データ転送命令2-182.5.3算術演算命令2-192.5.4論理演算命令2-212.5.5シフト命令2-212.5.6分岐命令2-222.5.7システム制御命令2-232.6処理状態2-253.MCU 動作モード3-13.1動作モードの選択3-13.2入出力端子3-2	2.	4.2	アドレッシングモード	2-9
2.5.1       分類順命令セット       2-15         2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.	4.3	命令形式	2-12
2.5.2       データ転送命令       2-18         2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.5		命令セット	2-15
2.5.3       算術演算命令       2-19         2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.:	5.1	分類順命令セット	2-15
2.5.4       論理演算命令       2-21         2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.:	5.2	データ転送命令	2-18
2.5.5       シフト命令       2-21         2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2	5.3	算術演算命令	2-19
2.5.6       分岐命令       2-22         2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3. MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.:	5.4	論理演算命令	2-21
2.5.7       システム制御命令       2-23         2.6       処理状態       2-25         3.       MCU 動作モード       3-1         3.1       動作モードの選択       3-1         3.2       入出力端子       3-2	2.:	5.5	シフト命令	2-21
2.6       処理状態       2-25         3. MCU 動作モード       3-1         3.1 動作モードの選択       3-1         3.2 入出力端子       3-2	2.:	5.6	分岐命令	2-22
3. MCU 動作モード       3-1         3.1 動作モードの選択       3-1         3.2 入出力端子       3-2	2.:	5.7	システム制御命令	2-23
3.1       動作モードの選択	2.6		処理状態	2-25
3.2 入出力端子	3.	MCU	動作モード	3-1
3.2 入出力端子	3.1		動作モードの選択	3-1
	3.3			

3.3.1	モード 0 ( MCU 拡張モード 0 )	3-3
3.3.2	モード 1 ( MCU 拡張モード 1 )	3-3
3.3.3	モード 2 ( MCU 拡張モード 2 )	3-3
3.3.4	モード3(シングルチップモード)	3-3
3.4	アドレスマップ	3-4
3.5	本LSIの初期状態	3-11
3.6	動作モード変更時の注意事項	3-11
4. クロ	コック発振器(CPG)	4-1
4.1	特長	4-1
4.2	入出力端子	4-5
4.3	クロック動作モード	4-6
4.4	レジスタの説明	4-10
4.4.1	周波数制御レジスタ(FRQCR)	4-10
4.4.2	発振停止検出制御レジスタ(OSCCR)	4-12
4.5	周波数变更方法	4-13
4.6	発振器	4-14
4.6.1	水晶発振子を接続する方法	4-14
4.6.2	外部クロックを入力する方法	4-15
4.7	発振停止検出機能	4-16
4.8	使用上の注意事項	4-17
4.8.1	発振子に関する注意事項	4-17
4.8.2	ボード設計上の注意事項	4-17
5. 例夕	外処理	5-1
5.1	概要	5-1
5.1.1	例外処理の種類と優先順位	5-1
5.1.2	例外処理の動作	5-2
5.1.3	例外処理ベクタテーブル	5-3
5.2	リセット	5-5
5.2.1	リセットの種類	5-5
5.2.2	パワーオンリセット	5-5
5.2.3	マニュアルリセット	5-6
5.3	アドレスエラー	5-7
5.3.1	アドレスエラー発生要因	5-7
5.3.2	アドレスエラー例外処理	5-7
5.4	割り込み	5-8
5.4.1	割り込み要因	5-8
5.4.2	割り込み優先順位	5-9
5.4.3	割り込み例外処理	5-9
5.5	命令による例外	5-10

5.5.1	命令による例外の種類	5-10
5.5.2	トラップ命令	5-10
5.5.3	スロット不当命令	5-11
5.5.4	一般不当命令	5-11
5.6	例外処理の受け付け	5-12
5.7	例外処理後のスタックの状態	5-13
5.8	使用上の注意事項	5-14
5.8.1	スタックポインタ(SP ) の値	5-14
5.8.2	ベクタベースレジスタ(VBR)の値	5-14
5.8.3	アドレスエラー例外処理のスタッキングで発生するアドレスエラー	5-14
5.8.4	スロット不当命令例外処理に関する注意事項	5-15
6. 割	り込みコントローラ(INTC)	6-1
6.1	特長	6-1
6.2	入出力端子	6-3
6.3	レジスタの説明	6-4
6.3.1	割り込みコントロールレジスタ 0 ( ICR0 )	6-5
6.3.2	IRQ コントロールレジスタ(IRQCR)	6-5
6.3.3	IRQ ステータスレジスタ(IRQSR)	6-7
6.3.4	インタラプトプライオリティレジスタ A~F、H~M(IPRA~IPRF、IPRH~IPRM)	6-13
6.4	割り込み要因	6-15
6.4.1	外部割り込み要因	6-15
6.4.2	内蔵周辺モジュール割り込み	6-16
6.4.3	ユーザブレーク割り込み	6-16
6.5	割り込み例外処理ベクタテーブル	6-17
6.6	動作説明	6-21
6.6.1	割り込み動作の流れ	6-21
6.6.2	割り込み例外処理終了後のスタックの状態	6-23
6.7	割り込み応答時間	6-24
6.8	割り込み要求信号によるデータ転送	6-25
6.8.1	割り込み要求信号を DTC の起動要因、CPU の割り込み要因とし、 DMAC の起動要因としない場合	6-26
6.8.2	割り込み要求信号を DMAC の起動要因とし、CPU の割り込み要因、 DTC の起動要因としない場合	
6.8.3	割り込み要求信号を DTC の起動要因とし、CPU の割り込み要因、 DMAC の起動要因としない場合	
6.8.4	割り込み要求信号を CPU の割り込み要因とし、DTC の起動要因、	
	DMAC の起動要因としない場合	
6.9	使用上の注意事項	6-28

7. ユー	-ザブレークコントローラ(UBC)	7-1
7.1	特長	7-1
7.2	入出力端子	7-3
7.3	レジスタの説明	7-4
7.3.1	プレークアドレスレジスタ A(BARA)	7-4
7.3.2	プレークアドレスマスクレジスタ A(BAMRA)	7-5
7.3.3	ブレークバスサイクルレジスタ A ( BBRA )	7-5
7.3.4	ブレークデータレジスタ A(BDRA)(F-ZTAT 版のみ)	7-7
7.3.5	ブレークデータマスクレジスタ A(BDMRA)(F-ZTAT 版のみ)	7-8
7.3.6	ブレークアドレスレジスタ B ( BARB )	7-9
7.3.7	ブレークアドレスマスクレジスタ B(BAMRB)	7-9
7.3.8	ブレークデータレジスタ B(BDRB)(F-ZTAT 版のみ)	7-10
7.3.9	ブレークデータマスクレジスタ B(BDMRB)(F-ZTAT 版のみ)	7-11
7.3.10	ブレークバスサイクルレジスタ B ( BBRB )	7-12
7.3.11	ブレークコントロールレジスタ ( BRCR )	7-13
7.3.12	実行回数プレークレジスタ(BETR)(F-ZTAT 版のみ)	7-17
7.3.13	ブランチソースレジスタ(BRSR)(F-ZTAT 版のみ)	7-17
7.3.14	ブランチデスティネーションレジスタ(BRDR)(F-ZTAT 版のみ)	7-18
7.4	動作説明	7-19
7.4.1	ユーザプレーク動作の流れ	7-19
7.4.2	命令フェッチサイクルでのユーザブレーク	7-20
7.4.3	データアクセスサイクルでのユーザブレーク	7-20
7.4.4	シーケンシャルプレーク	7-21
7.4.5	退避されるプログラムカウンタの値	7-22
7.4.6	PC トレース	7-23
7.4.7	使用例	7-23
7.5	使用上の注意事項	7-28
8. デー	-タトランスファコントローラ(DTC)	8-1
8.1	特長	8-1
8.2	レジスタの説明	8-3
8.2.1	DTC モードレジスタ A(MRA)	8-4
8.2.2	DTC モードレジスタ B ( MRB )	8-5
8.2.3	DTC ソースアドレスレジスタ(SAR)	8-6
8.2.4	DTC デスティネーションアドレスレジスタ(DAR)	8-6
8.2.5	DTC 転送カウントレジスタ A(CRA)	8-7
8.2.6	DTC 転送カウントレジスタ B(CRB)	8-7
8.2.7	DTC イネーブルレジスタ A~E(DTCERA~DTCERE)	8-8
8.2.8	DTC コントロールレジスタ ( DTCCR )	8-9
8.2.9	DTC ベクタベースレジスタ(DTCVBR)	8-10

8.2.10	バス機能拡張レジスタ ( BSCEHR )	8-10
8.3	起動要因	8-11
8.4	転送情報の配置とDTCベクタテーブル	8-12
8.5	動作説明	8-16
8.5.1	転送情報リードスキップ機能	8-20
8.5.2	転送情報ライトバックスキップ機能	8-20
8.5.3	ノーマル転送モード	8-21
8.5.4	リピート転送モード	8-22
8.5.5	ブロック転送モード	8-23
8.5.6	チェイン転送	8-24
8.5.7	動作タイミング	8-25
8.5.8	DTC の実行ステート	8-28
8.5.9	DTC のバス権解放タイミング	8-30
8.5.10	DTC 起動の優先順位設定	8-32
8.6	割り込みによるDTCの起動	8-33
8.7	DTC使用例	8-34
8.7.1	ノーマル転送	8-34
8.7.2	カウンタ=0 のときのチェイン転送	8-34
8.8	割り込み要因	8-36
8.9	使用上の注意事項	8-37
8.9.1	モジュールスタンバイモードの設定	8-37
8.9.2	内蔵 RAM	8-37
8.9.3	DTCE ビットの設定	8-37
8.9.4	チェイン転送	8-37
8.9.5	転送情報先頭アドレス / ソースアドレス / デスティネーションアドレス	8-37
8.9.6	DTC による DMAC/DTC レジスタのアクセス	8-37
8.9.7	IRQ 割り込みを DTC 転送要因にした場合の注意事項	8-37
8.9.8	SCI および SCIF を DTC 起動要因とする場合の注意事項	8-38
8.9.9	割り込み要因フラグのクリア	8-38
8.9.10	NMI 割り込みと DTC 起動の競合	8-38
8.9.11	DTC 起動要求が途中で取り下げられた場合の動作	8-38
9. バス	ステートコントローラ(BSC)	9-1
9.1	特長	9-1
9.2	入出力端子	9-4
9.3	エリアの概要	9-6
9.3.1	空間分割	9-6
9.3.2	アドレスマップ	9-6
9.4	レジスタの説明	9-20
9.4.1	共通コントロールレジスタ(CMNCR)	9-21
9.4.2	CSn 空間バスコントロールレジスタ ( CSnBCR ) ( n = 0 ~ 8 )	9-22

9.4.3	CSn 空間ウェイトコントロールレジスタ(CSnWCR ) ( n = 0 ~ 8 )	9-26
9.4.4	SDRAM コントロールレジスタ ( SDCR )	9-42
9.4.5	リフレッシュタイマコントロール / ステータスレジスタ ( RTCSR )	9-44
9.4.6	リフレッシュタイマカウンタ(RTCNT)	9-45
9.4.7	リフレッシュタイムコンスタントレジスタ(RTCOR)	9-46
9.4.8	バス機能拡張レジスタ ( BSCEHR )	9-47
9.5	動作説明	9-51
9.5.1	エンディアン / アクセスサイズとデータアライメント	9-51
9.5.2	通常空間インタフェース	9-54
9.5.3	アクセスウェイト制御	9-59
9.5.4	CSn アサート期間拡張	9-61
9.5.5	MPX-I/O インタフェース	9-62
9.5.6	SDRAM インタフェース	9-66
9.5.7	バースト ROM ( クロック非同期 ) インタフェース	9-94
9.5.8	バイト選択付き SRAM インタフェース	9-96
9.5.9	PCMCIA インタフェース	9-101
9.5.10	バースト MPX-I/O インタフェース	9-107
9.5.11	バースト ROM ( クロック同期 ) インタフェース	9-112
9.5.12	アクセスサイクル間ウェイト	9-113
9.5.13	バスアービトレーション	9-122
9.5.14	その他	9-127
9.5.15	CPU から内蔵 FLASH、内蔵 RAM へのアクセス	9-128
9.5.16	CPU から内蔵周辺 I/O レジスタへのアクセス	9-128
9.5.17	CPU から外部メモリへのアクセス	9-130
10. ダイ	(レクトメモリアクセスコントローラ(DMAC)	10-1
10.1	特長	10-1
10.2	入出力端子	10-3
10.3	レジスタの説明	10-4
10.3.1	DMA ソースアドレスレジスタ_0~3 ( SAR_0~3 )	10-5
10.3.2	DMA デスティネーションアドレスレジスタ_0~3 ( DAR_0~3 )	10-5
10.3.3	DMA トランスファカウントレジスタ_0~3 ( DMATCR_0~3 )	10-6
10.3.4	DMA チャネルコントロールレジスタ_0~3 ( CHCR_0~3 )	10-7
10.3.5	DMA オペレーションレジスタ(DMAOR)	10-11
10.3.6	バス機能拡張レジスタ ( BSCEHR )	10-13
10.4	動作説明	10-14
10.4.1	転送フロー	10-14
10.4.2	DMA 転送要求	10-16
10.4.3	チャネルの優先順位	10-19
10.4.4	DMA 転送の種類	10-23
10.4.5	バスサイクルのステート数と DREQ 端子のサンプリングタイミング	10-32

10.4.6	動作タイミング	10-36
10.5 使	用上の注意事項	10-37
10.5.1	DACK 端子出力の注意事項	10-37
10.5.2	周辺モジュールによる DMA 転送	10-37
10.5.3	モジュールスタンバイモードの設定	10-37
10.5.4	DMAC による DMAC/DTC レジスタのアクセス	10-38
10.5.5	SCI を DMAC 起動要因とする場合の注意事項	10-38
10.5.6	CHCR の設定	10-38
10.5.7	複数チャネルの起動時の注意事項	10-38
10.5.8	転送要求入力時の注意事項	10-38
10.5.9	NMI 割り込みと DMAC 起動の競合	10-38
10.5.10	内蔵モジュールリクエストモード使用上の注意事項	10-38
10.5.11	DMAC からの内蔵 RAM アクセスサイクル数	10-42
10.5.12	MTU2 を起動要因とするバーストモードでの DMAC 転送時の注意事項	10-42
10.5.13	バス機能拡張レジスタ ( BSCEHR )	10-42
11. マルチ	ファンクションタイマパルスユニット2(MTU2)	11-1
11.1 特	<b></b>	11-1
11.2 入	出力端子	11-6
11.3 V	ジスタの説明	11-7
11.3.1	タイマコントロールレジスタ ( TCR )	11-10
11.3.2	タイマモードレジスタ ( TMDR )	11-14
11.3.3	タイマ I/O コントロールレジスタ ( TIOR )	11-17
11.3.4	タイマコンペアマッチクリアレジスタ(TCNTCMPCLR)	11-36
11.3.5	タイマインタラプトイネーブルレジスタ(TIER)	11-37
11.3.6	タイマステータスレジスタ ( TSR )	11-41
11.3.7	タイマバッファ動作転送モードレジスタ(TBTM)	11-47
11.3.8	タイマインプットキャプチャコントロールレジスタ ( TICCR )	11-48
11.3.9	タイマシンクロクリアレジスタ (TSYCR)	11-49
11.3.10	タイマ A/D 変換開始要求コントロールレジスタ(TADCR)	11-50
11.3.11	タイマ A/D 変換開始要求周期設定レジスタ(TADCORA/B_4)	11-52
11.3.12	タイマ A/D 変換開始要求周期設定バッファレジスタ ( TADCOBRA/B_4 )	11-53
11.3.13	タイマカウンタ ( TCNT )	11-53
11.3.14	タイマジェネラルレジスタ(TGR)	11-53
11.3.15	タイマスタートレジスタ ( TSTR )	11-54
11.3.16	タイマシンクロレジスタ ( TSYR )	11-56
11.3.17	タイマカウンタシンクロスタートレジスタ ( TCSYSTR )	11-57
11.3.18	タイマリードライトイネーブルレジスタ(TRWER)	11-59
11.3.19	タイマアウトプットマスタイネーブルレジスタ(TOER)	11-60
11.3.20	タイマアウトプットコントロールレジスタ 1(TOCR1)	11-61
11.3.21	タイマアウトプットコントロールレジスタ 2 ( TOCR2 )	11-63

11.3.2	2 タイマアウトプットレベルバッファレジスタ(TOLBR)	11-66
11.3.2	3 タイマゲートコントロールレジスタ(TGCR)	11-67
11.3.2	4 タイマサブカウンタ(TCNTS)	11-68
11.3.2	5 タイマデッドタイムデータレジスタ(TDDR)	11-68
11.3.2	6 タイマ周期データレジスタ(TCDR)	11-69
11.3.2	7 タイマ周期バッファレジスタ(TCBR)	11-69
11.3.2	8 タイマ割り込み間引き設定レジスタ(TITCR)	11-70
11.3.2	9 タイマ割り込み間引き回数カウンタ(TITCNT)	11-71
11.3.3	0 タイマバッファ転送設定レジスタ(TBTER)	11-72
11.3.3	1 タイマデッドタイムイネーブルレジスタ ( TDER )	11-73
11.3.3	2 タイマ波形コントロールレジスタ(TWCR)	11-74
11.3.3	3 バスマスタとのインタフェース	11-75
11.4	動作説明	11-76
11.4.1	基本動作	11-76
11.4.2	同期動作	11-82
11.4.3	バッファ動作	11-84
11.4.4	カスケード接続動作	11-88
11.4.5	PWM モード	11-92
11.4.6	位相計数モード	11-97
11.4.7	リセット同期 PWM モード	11-103
11.4.8	相補 PWM モード	11-106
11.4.9	A/D 変換開始要求ディレイド機能	11-144
11.4.1	0 MTU2 - MTU2S の同期動作	11-149
11.4.1	1 外部パルス幅測定機能	11-154
11.4.1	2 デッドタイム補償用機能	11-155
11.4.1	3 相補 PWM の「山/谷」での TCNTU/V/W_5 キャプチャ動作	11-157
11.5	割り込み要因	11-158
11.5.1	割り込み要因と優先順位	11-158
11.5.2	DTC/DMAC の起動	11-160
11.5.3	A/D 変換器の起動	11-160
11.6	動作タイミング	
11.6.1	入出力タイミング	
11.6.2	割り込み信号タイミング	11-169
11.7	使用上の注意事項	11-175
11.7.1	モジュールスタンバイモードの設定	11-175
11.7.2	入力クロックの制限事項	11-175
11.7.3	周期設定上の注意事項	11-175
11.7.4	TCNT のライトとクリアの競合	11-176
11.7.5	TCNT のライトとカウントアップの競合	11-176
11.7.6	TGR のライトとコンペアマッチの競合	11-177
11.7.7	バッファレジスタのライトとコンペアマッチの競合	11-178

11.7.8	バッファレジスタのライトと TCNT クリアの競合	11-179
11.7.9	TGR のリードとインプットキャプチャの競合	11-180
11.7.10	) TGR のライトとインプットキャプチャの競合	11-181
11.7.11	バッファレジスタのライトとインプットキャプチャの競合	11-182
11.7.12	2 カスケード接続における TCNT_2 のライトとオーバフロー / アンダフローの競合	11-182
11.7.13	3 相補 PWM モード停止時のカウンタ値	11-184
11.7.14	4 相補 PWM モードでのバッファ動作の設定	11-184
11.7.15	5 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ	11-185
11.7.16	5 リセット同期 PWM モードのオーバフローフラグ	11-186
11.7.17	7 オーバフロー / アンダフローとカウンタクリアの競合	11-187
11.7.18	3 TCNT のライトとオーバフロー / アンダフローの競合	11-187
11.7.19	) 通常動作または PWM モード 1 からリセット同期 PWM モードへ遷移する場合の 注意事項	11-188
11.7.20		
11.7.21		
11.7.22		
11.7.23	- ー ー ー ー ー ー ー ー ー ー ー ー ー ー ー ー ー ー ー	11-189
11.7.24		
11.8	MTU2出力端子の初期化方法	11-192
11.8.1	動作モード	11-192
11.8.2	リセットスタート時の動作	11-192
11.8.3	動作中の異常などによる再設定時の動作	11-193
11.8.4	動作中の異常などによる端子の初期化手順、モード遷移の概要	11-193
12. マル	・チファンクションタイマパルスユニット 2S(MTU2S)	12-1
12.1	入出力端子	12-3
12.2	レジスタの説明	12-4
13. ポー	- トアウトプットイネーブル(POE)	13-1
13.1	特長	13-1
13.2	入出力端子	13-3
13.3	レジスタの説明	13-4
13.3.1	入力レベルコントロール / ステータスレジスタ 1(ICSR1)	13-4
13.3.2	出力レベルコントロール / ステータスレジスタ 1 ( OCSR1 )	13-7
13.3.3	入力レベルコントロール / ステータスレジスタ 2(ICSR2)	13-8
13.3.4	出力レベルコントロール / ステータスレジスタ 2 ( OCSR2 )	13-11
13.3.5	入力レベルコントロール / ステータスレジスタ 3(ICSR3)	13-12
13.3.6	ソフトウェアポートアウトプットイネーブルレジスタ ( SPOER )	13-13
13.3.7	ポートアウトプットイネーブルコントロールレジスタ 1 ( POECR1 )	13-14
13.3.8	ポートアウトプットイネーブルコントロールレジスタ 2 ( POECR2 )	13-15
13.4	動作説明	13-19

13.4.1	入力レベル検出動作	13-20
13.4.2	出力レベル比較動作	13-21
13.4.3	ハイインピーダンス状態からの解除	13-22
13.5	割り込み	13-23
13.6	使用上の注意事項	13-24
13.6.1	ウォッチドッグタイマからパワーオンリセットが発行されたときの端子状態	13-24
14. ウォ	・ッチドッグタイマ(WDT)	14-1
14.1	特長	14-1
14.2	入出力端子	14-3
14.3	レジスタの説明	14-4
14.3.1	ウォッチドッグタイマカウンタ(WTCNT)	14-4
14.3.2	ウォッチドッグタイマコントロール / ステータスレジスタ(WTCSR)	14-5
14.3.3	レジスタアクセス時の注意	14-7
14.4	動作説明	14-8
14.4.1	ソフトウェアスタンバイ解除の手順	14-8
14.4.2	ウォッチドッグタイマモードの使用法	14-8
14.4.3	インターバルタイマモードの使用法	14-10
14.5	割り込み要因	14-11
14.6	使用上の注意事項	14-11
14.6.1	WTCNT の設定値	14-11
14.6.2	タイマ誤差	14-11
14.6.3	WDTOVF 信号によるシステムリセット	14-11
14.6.4	ウォッチドッグタイマモードのマニュアルリセット	14-12
14.6.5	ウォッチドッグタイマモードでの内部リセット	14-12
15. シリ	アルコミュニケーションインタフェース (SCI)	15-1
15.1	特長	15-1
15.2	入出力端子	15-4
15.3	レジスタの説明	15-5
15.3.1	レシープシフトレジスタ ( SCRSR )	15-6
15.3.2	レシープデータレジスタ(SCRDR)	15-6
15.3.3	トランスミットシフトレジスタ(SCTSR)	15-6
15.3.4	トランスミットデータレジスタ(SCTDR)	15-7
15.3.5	シリアルモードレジスタ ( SCSMR )	15-7
15.3.6	シリアルコントロールレジスタ ( SCSCR )	15-9
15.3.7	シリアルステータスレジスタ(SCSSR)	15-12
15.3.8	シリアルポートレジスタ(SCSPTR)	15-16
15.3.9	シリアルディレクションコントロールレジスタ(SCSDCR)	15-17
15.3.10	) ビットレートレジスタ ( SCBRR )	15-18
15.4	動作説明	15-27

15.4.1	概要	15-27
15.4.2	調歩同期式モード時の動作	15-29
15.4.3	クロック同期式モード時の動作	15-38
15.4.4	マルチプロセッサ通信機能	15-47
15.4.5	マルチプロセッサシリアルデータ送信	15-48
15.4.6	マルチプロセッサシリアルデータ受信	15-49
15.5	割り込み要因とDMAC/DTC	15-52
15.6	シリアルポートレジスタ (SCSPTR) とSCI端子との関係	15-54
15.7	使用上の注意事項	15-55
15.7.1	SCTDR への書き込みと TDRE フラグの関係について	15-55
15.7.2	複数の受信エラーが同時に発生した場合の動作について	15-55
15.7.3	ブレークの検出と処理について	15-56
15.7.4	ブレークの送り出し	15-56
15.7.5	調歩同期式モードの受信データサンプリングタイミングと受信マージン	15-56
15.7.6	DMAC/DTC 使用上の注意事項	15-57
15.7.7	クロック同期外部クロックモード時の注意事項	15-58
15.7.8	モジュールスタンバイモードの設定	15-58
16 EIE	O付きシリアルコミュニケーション インタフェース(SCIF)	16-1
16.1	特長	
16.2	入出力端子	
16.3	レジスタの説明	
16.3.1	レシープシフトレジスタ (SCRSR)	
16.3.2	レシープ FIFO データレジスタ(SCFRDR)	
16.3.3	トランスミットシフトレジスタ(SCTSR)	
16.3.4	トランスミット FIFO データレジスタ ( SCFTDR )	
16.3.5	シリアルモードレジスタ(SCSMR)シリアルコントロールレジスタ(SCSCR)	
16.3.6 16.3.7	シリアルコントロールレシスタ ( SCSCR ) シリアルステータスレジスタ ( SCFSR )	
16.3.8	ビットレートレジスタ ( SCBRR )	
16.3.9	FIFO コントロールレジスタ ( SCFCR )	
16.3.10		
16.3.11		
16.3.12		
16.4	動作説明	
16.4.1	概要	
16.4.2	調歩同期式モード時の動作	
16.4.3	クロック同期式モード時の動作	
16.5	SCIFの割り込み要因とDTC	
16.6	シリアルポートレジスタ ( SCSPTR ) とSCIF端子との関係	
16.7	使用上の注意事項	

16.7.1	SCFTDR への書き込みと TDFE フラグについて	16-52
16.7.2	SCFRDR の読み出しと RDF フラグについて	16-52
16.7.3	ブレークの検出と処理について	16-52
16.7.4	ブレークの送り出し	16-53
16.7.5	調歩同期式モードの受信データサンプリングタイミングと受信マージン	16-53
16.7.6	モジュールスタンバイモードの設定	16-54
16.7.7	DTC 使用上の注意事項	16-54
16.7.8	シリアルステータスレジスタ(SCFSR)の FER フラグおよび PER フラグについて	16-54
17. シン	ノクロナスシリアルコミュニケーション ユニット(SSU)	17-1
17.1	特長	17-1
17.2	入出力端子	17-3
17.3	レジスタの説明	17-4
17.3.1	SS コントロールレジスタ H ( SSCRH )	17-5
17.3.2	SS コントロールレジスタL ( SSCRL )	17-6
17.3.3	SS モードレジスタ ( SSMR )	17-7
17.3.4	SS イネーブルレジスタ ( SSER )	17-8
17.3.5	SS ステータスレジスタ ( SSSR )	17-9
17.3.6	SS コントロールレジスタ 2 ( SSCR2 )	17-12
17.3.7	SS トランスミットデータレジスタ 0~3 ( SSTDR0~SSTDR3 )	17-13
17.3.8	SS レシープデータレジスタ 0~3 ( SSRDR0~SSRDR3 )	17-14
17.3.9	SS シフトレジスタ ( SSTRSR )	17-15
17.4	動作説明	17-16
17.4.1	転送クロック	17-16
17.4.2	クロックの位相、極性とデータの関係	17-16
17.4.3	データ入出力端子とシフトレジスタの関係	17-17
17.4.4	各通信モードと端子機能	17-18
17.4.5	SSU モード	17-19
17.4.6	SCS 端子制御とコンフリクトエラー	17-27
17.4.7	クロック同期式通信モード	17-28
17.5	SSUの割り込み要因とDTC	17-34
17.6	使用上の注意事項	17-35
17.6.1	モジュールスタンバイモードの設定	17-35
17.6.2	SSTDR、SSRDR レジスタのアクセス	17-35
17.6.3	SSU スレーブモードにおける連続送受信時の注意事項	17-35
17.6.4	SSU モードでのスレーブ受信動作時の注意事項	17-35
17.6.5	SSU モードでのマスタ送信、マスタ送受信の注意事項	17-35
17.6.6	DTC 転送を行うときの注意事項	17-36
18. I <sup>2</sup> C	バスインタフェース 2(IIC2)	18-1
18.1	特長	18-1

18.2	入出力端子	18-3
18.3	レジスタの説明	
18.3.1	I <sup>2</sup> C バスコントロールレジスタ 1(ICCR1)	
18.3.2	I <sup>2</sup> C バスコントロールレジスタ 2 ( ICCR2 )	18-7
18.3.3	I <sup>2</sup> C バスモードレジスタ(ICMR)	18-9
18.3.4	I <sup>2</sup> C バスインタラプトイネーブルレジスタ(ICIER)	18-11
18.3.5	I <sup>2</sup> C バスステータスレジスタ(ICSR)	18-13
18.3.6	スレープアドレスレジスタ(SAR)	18-15
18.3.7	I <sup>2</sup> C バス送信データレジスタ(ICDRT)	18-16
18.3.8	I <sup>2</sup> C バス受信データレジスタ(ICDRR)	18-16
18.3.9	I <sup>2</sup> C バスシフトレジスタ(ICDRS)	18-16
18.3.10	NF2CYC レジスタ (NF2CYC)	18-17
18.4	動作説明	18-18
18.4.1	I <sup>2</sup> C バスフォーマット	18-18
18.4.2	マスタ送信動作	18-19
18.4.3	マスタ受信動作	18-22
18.4.4	スレーブ送信動作	18-24
18.4.5	スレーブ受信動作	18-27
18.4.6	クロック同期式シリアルフォーマット	18-28
18.4.7	ノイズ除去回路	18-31
18.4.8	IICRST ビットによる f'C バスインタフェース 2 のリセット	18-32
18.4.9	使用例	18-33
18.5	割り込み要因とDTC	18-37
18.6	DTCによる動作	18-39
18.7	ビット同期回路	18-40
18.8	使用上の注意事項	18-41
18.8.1	モジュールスタンバイモードの設定	18-41
18.8.2	停止条件の発行および開始条件(再送)の発行	18-41
18.8.3	開始条件と停止条件の連続発行	18-41
18.8.4	マルチマスタ使用時の設定について	18-41
18.8.5	マスタ受信モードにおける ICDRR のリード	
18.8.6	I <sup>2</sup> C バス動作中における ICE ビットおよび IICRST ビットのアクセス	18-42
18.8.7	IICRST ビットによるレジスタ初期化	18-42
18.8.8	ICE = 0 における I <sup>2</sup> C バスインタフェース 2 の動作	18-43
18.8.9	マスタ受信モード切り替え時の注意事項について	18-43
18.8.10	) IIRXI 割り込みを要因とした DTC 転送について	
18.8.11	IITXI 割り込みを要因とした DTC 転送について	18-44
19. A/D	变换器(ADC)	19-1
19.1	特長	19-1
19.2	入出力端子	19-3

19.3	レジスタの説明	19-4
19.3.1	A/D データレジスタ 0~15 ( ADDR0~ADDR15 )	19-5
19.3.2	A/D コントロール / ステータスレジスタ_0~2 ( ADCSR_0~2 )	19-5
19.3.3	A/D コントロールレジスタ_0~2 ( ADCR_0~2 )	19-7
19.3.4	A/D トリガセレクトレジスタ_0、1 ( ADTSR_0、1 )	19-10
19.4	動作説明	19-15
19.4.1	シングルモード	19-15
19.4.2	連続スキャンモード	19-15
19.4.3	1 サイクルスキャンモード	19-16
19.4.4	入力サンプリングと A/D 変換時間	19-17
19.4.5	MTU2、MTU2S による A/D 変換器の起動	19-19
19.4.6	外部トリガ入力タイミング	19-19
19.4.7	2 チャネルスキャン	19-20
19.5	割り込み要因とDMAC/DTC転送要求	19-21
19.6	A/D変換精度の定義	19-22
19.7	使用上の注意事項	19-24
19.7.1	モジュールスタンバイモードの設定	19-24
19.7.2	許容信号源インピーダンスについて	19-24
19.7.3	絶対精度への影響	19-24
19.7.4	アナログ電源端子などの設定範囲	19-25
19.7.5	ボード設計上の注意事項	19-25
19.7.6	ノイズ対策上の注意事項	19-25
20. コン	パペアマッチタイマ(CMT)	20-1
20.1	特長	20-1
20.2	レジスタの説明	
20.2.1	コンペアマッチタイマスタートレジスタ (CMSTR)	
20.2.2	コンペアマッチタイマコントロール / ステータスレジスタ (CMCSR)	
20.2.3	コンペアマッチカウンタ ( CMCNT )	
20.2.4	コンペアマッチコンスタントレジスタ(CMCOR)	
20.3	動作説明	
20.3.1	期間カウント動作	
20.3.2	CMCNT カウントタイミング	
20.4	割り込み	20-6
20.4.1	ョウン かました DTC 転送要求	
20.4.2	コンペアマッチフラグのセットタイミング	
20.4.3	コンペアマッチフラグのクリアタイミング	
20.5	使用上の注意事項	
20.5.1	モジュールスタンバイモードの設定	
20.5.2	CMCNT の書き込みとコンペアマッチの競合	
20.5.3	CMCNT のワード書き込みとカウントアップの競合	

20.5.4	CMCNT のバイト書き込みとカウントアップの競合	20-10
20.5.5	CMCNT と CMCOR のコンペアマッチ	20-10
21. ピン	プアンクションコントローラ(PFC)	21-1
21.1	レジスタの説明	21-43
21.1.1	ポートA・IO レジスタL、H(PAIORL、PAIORH)	21-44
21.1.2	ポート A コントロールレジスタ L1~L4、H1~H4	
	(PACRL1~PACRL4, PACRH1~PACRH4)	21-45
21.1.3	ポート B・IO レジスタ L ( PBIORL )	21-73
21.1.4	ポートB コントロールレジスタ L1 ~ L3 ( PBCRL1 ~ PBCRL3 )	21-73
21.1.5	ポート C・IO レジスタ L、H(PCIORL、PCIORH)	21-80
21.1.6	ポート C コントロールレジスタ L1 ~ L4、H1 ~ H3	
	( PCCRL1 ~ PCCRL4、 PCCRH1 ~ PCCRH3 )	21-81
21.1.7	ポートD・IO レジスタL、H(PDIORL、PDIORH)	21-92
21.1.8	ポートDコントロールレジスタL1~L4、H1~H4	
	(PDCRL1~PDCRL4、PDCRH1~PDCRH4)	
21.1.9	ポートE・IO レジスタL、H(PEIORL、PEIORH)	21-108
21.1.10		
	(PECRL1~PECRL4, PECRH1, PECRH2)	
21.1.1	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
21.1.12		
21.2	使用上の注意事項	21-133
22 I/O	ポート	22-1
22.1	ポートA	
22.1.1	レジスタの説明	
22.1.2	ポート A データレジスタ H、L(PADRH、PADRL)	
22.1.3	ポート A ポートレジスタ H、L(PAPRH、PAPRL)	
22.2	ポートB	
22.2.1	レジスタの説明	
22.2.2	ポート B データレジスタ L(PBDRL)	
22.2.3	ポート B ポートレジスタ L ( PBPRL )	22-19
22.3	ポートC	
22.3.1	レジスタの説明	
22.3.2	ポート C データレジスタ H、L(PCDRH、PCDRL)	22-23
22.3.3		
22.3.3	ポート C ポートレジスタ H、L(PCPRH、PCPRL)	22-26
22.3.3	ポート C ポートレジスタ H、L ( PCPRH、PCPRL )ポートD	
		22-28
22.4	ポートD	22-28
22.4 22.4.1	ポートD	

22.5.1	レジスタの説明	22-39
22.5.2	ポート E データレジスタ H、L(PEDRH、PEDRL)	22-39
22.5.3	ポートEポートレジスタH、L(PEPRH、PEPRL)	22-43
22.6	ポートF	22-46
22.6.1	レジスタの説明	22-47
22.6.2	ポート F データレジスタ L(PFDRL)	22-47
23. フラ	ラッシュメモリ	23-1
23.1	特長	23-1
23.2	概要	23-3
23.2.1	ブロック図	23-3
23.2.2	動作モード	23-4
23.2.3	モード比較	23-6
23.2.4	フラッシュメモリ構成	23-7
23.2.5	ブロック分割	23-8
23.2.6	書き込み / 消去インタフェース	23-9
23.3	入出力端子	23-11
23.4	レジスタの説明	23-11
23.4.1	レジスター覧	23-11
23.4.2	書き込み / 消去インタフェースレジスタ	23-13
23.4.3	書き込み / 消去インタフェースパラメータ	23-20
23.4.4	RAM エミュレーションレジスタ(RAMER)	23-30
23.5	オンボードプログラミングモード	23-32
23.5.1	ブートモード	23-32
23.5.2	ユーザプログラムモード	23-36
23.5.3	ユーザブートモード	23-46
23.6	プロテクト	23-51
23.6.1	ハードウェアプロテクト	23-51
23.6.2	ソフトウェアプロテクト	23-52
23.6.3	エラープロテクト	23-52
23.7	RAMによるフラッシュメモリのエミュレーション	23-54
23.8	使用上の注意事項	23-57
23.8.1	ユーザマットとユーザブートマットの切り替え	23-57
23.8.2	書き込み / 消去手続き実行中の割り込み	23-58
23.8.3	その他のご注意	23-60
23.9	付録	23-62
23.9.1	ブートモードの標準シリアル通信インタフェース仕様	23-62
23.9.2	手順プログラム、または書き込みデータの格納可能領域	23-86
23.10	ライタモード	23-92

24.	マス	ク ROM	24-1
24.	1	使用上の注意事項	24-2
24	4.1.1	モジュールスタンバイモードの設定	24-2
0.5	<b>D</b> 4.4		05.4
25.	HAN	Λ	
25.	1	使用上の注意事項	
25	5.1.1	モジュールスタンバイモードの設定	25-2
25	5.1.2	アドレスエラー	
25	5.1.3	RAM の初期値	25-2
26.	低消	費電力モード	26-1
26.	1	特長	26-1
20	6.1.1	低消費電力モードの種類	26-1
26.2	2	入出力端子	26-3
26.3	3	レジスタの説明	26-4
20	6.3.1	スタンバイコントロールレジスタ 1 ( STBCR1 )	26-4
20	6.3.2	スタンバイコントロールレジスタ 2 ( STBCR2 )	26-5
20	6.3.3	スタンバイコントロールレジスタ 3 (STBCR3)	26-6
20	6.3.4	スタンバイコントロールレジスタ 4 ( STBCR4 )	26-7
20	6.3.5	スタンバイコントロールレジスタ 5 ( STBCR5 )	26-8
20	6.3.6	スタンバイコントロールレジスタ 6 ( STBCR6 )	26-9
20	6.3.7	RAM コントロールレジスタ(RAMCR)	26-10
26.4	4	スリープモード	26-11
20	6.4.1	スリープモードへの遷移	26-11
20	6.4.2	スリープモードの解除	26-11
26.	5	ソフトウェアスタンバイモード	26-12
20	6.5.1	ソフトウェアスタンバイモードへの遷移	26-12
20	6.5.2	ソフトウェアスタンバイモードの解除	26-13
26.0	6	ディープソフトウェアスタンバイモード	26-14
20	6.6.1	ディープソフトウェアスタンバイモードへの遷移	26-14
20	6.6.2	ディープソフトウェアスタンバイモードの解除	26-14
26.	7	モジュールスタンバイ機能	26-15
20	6.7.1	モジュールスタンバイ機能への遷移	26-15
20	6.7.2	モジュールスタンバイ機能の解除	26-15
26.8	8	使用上の注意事項	26-16
20	6.8.1	発振安定待機中の消費電流	26-16
20	6.8.2	SLEEP 命令実行時	26-16
27.	レジ	スター覧	27-1
27.	1	レジスタアドレス一覧(アドレス順)	27-2

27.	2	レジスタビット一覧	27-14
27.	3	各動作モードにおけるレジスタの状態	27-37
	<b></b>	- AL 4+ III.	20.4
28.	電気	[的特性	
28.	1	絶対最大定格	28-1
28.	2	DC特性	
28.	3	AC特性	
2	8.3.1	クロックタイミング	28-8
2	8.3.2	制御信号タイミング	
2	8.3.3	AC バスタイミング仕様	28-14
2	8.3.4	ダイレクトメモリアクセスコントローラ(DMAC)タイミング	28-50
2	8.3.5	マルチファンクションタイマパルスユニット 2(MTU2)タイミング	28-51
2	8.3.6	マルチファンクションタイマパルスユニット 2S ( MTU2S ) タイミング	28-52
2	8.3.7	I/O ポートタイミング	28-53
2	8.3.8	ウォッチドッグタイマ(WDT)タイミング	28-54
2	8.3.9	シリアルコミュニケーションインタフェース ( SCI ) タイミング	28-55
2	8.3.10	) FIFO 付きシリアルコミュニケーションインタフェース(SCIF)タイミング	28-57
2	8.3.11	シリアルコミュニケーションユニット ( SSU ) タイミング	28-59
2	8.3.12	2 ポートアウトプットイネーブル(POE)タイミング	28-62
2	8.3.13	3 - I <sup>2</sup> C バスインタフェース 2 ( IIC2 ) タイミング	28-63
2	8.3.14	UBC トリガタイミング	28-64
2	8.3.15	5 A/D 変換器タイミング	28-65
2	8.3.16	6 AC 特性測定条件	28-66
28.	4	A/D变换器特性	28-67
28.	5	フラッシュメモリ特性	28-68
28.	6	使用上の注意事項	28-69
2	8.6.1	$V_{_{\scriptscriptstyle CL}}$ コンデンサ接続方法	28-69
付録			付録-1
A	端日	≥状能	付録-1
В.	- 1	門端子の処理	
		、	
D.		3一覧	
Е.		· 元法図	
本版	で改	訂された箇所	改訂-1
索引			索引-1

### 1. 概要

#### 1.1 SH7083/84/85/86 の特長

本 LSI は、ルネサスの RISC 方式の CPU をコアにして、システム構成に必要な周辺機能を集積したシングルチップ RISC マイコンです。

本 LSI の CPU は、RISC(Reduced Instruction Set Computer)方式の命令セットを持っており、基本命令は 1 命令 1 ステート(1 システムクロックサイクル)で動作するので、命令実行速度が飛躍的に向上しています。また内部 32 ビット構成を採用しており、データ処理能力を強化しています。本 LSI の CPU によって、従来のマイコンでは 実現が不可能だった、高速性が要求されるリアルタイム制御等のアプリケーションでも、より低コストでかつ高性能/高機能なシステムを組むことができるようになります。

さらに本 LSI は、システム構成に必要な周辺機能として、大容量 ROM、RAM、ダイレクトメモリアクセスコントローラ(DMAC)、データトランスファコントローラ(DTC)、タイマ、シリアルコミュニケーションインタフェース(SCI)、FIFO 付きシリアルコミュニケーションインタフェース(SCIF)、シンクロナスシリアルコミュニケーションユニット(SSU)、A/D 変換器、割り込みコントローラ(INTC)、I/O ポート、I<sup>2</sup>C バスインタフェース 2(IIC2)などを内蔵しています。

また、本 LSI では外部メモリアクセスサポート機能により、メモリや周辺 LSI と直接接続を行えます。 これらにより、システムコストの大幅な低減が可能です。

内蔵 ROM はフラッシュメモリを内蔵した F-ZTAT<sup>™</sup>(Flexible Zero Turn Around Time)版\*とマスク ROM 版があります。フラッシュメモリは本 LSI の書き込みをサポートしているライタを用いてプログラムの書き込みができるほか、ソフトウェアで書き込み / 消去することもできます。これにより、ユーザサイドで LSI をボードに組み込んだままの書き換えが可能です。

本 LSI の特長を表 1.1 に示します。

【注】 \* F-ZTAT™は(株)ルネサス エレクトロニクスの商標です。

表 1.1 SH7083/84/85/86 の特長

項目	特 長
CPU	• 32 ビット RISC(Reduced Instruction Set Computer)タイプ CPU
	● 命令長:16 ビット固定による、コード効率の向上
	• ロードストアアーキテクチャ(基本演算はレジスタ間で実行)
	● 汎用レジスタ:32 ビット×16 本
	• パイプライン:5段パイプライン方式
	● 乗算器内蔵: 32×32 64 乗算を 2~5 サイクル実行
	• 基本命令: 62 種類、C 言語指向の命令セット
	【注】 スロット不当命令の仕様が従来の SH-2 と異なる点があるのでご注意ください。詳細は「5.8.4 スロット不当命令例外処理に関する注意事項」を参照してください。
動作モード	<ul><li>動作モード</li></ul>
	シングルチップモード
	拡張 ROM 有効モード
	拡張 ROM 無効モード
	• 処理状態
	プログラム実行状態
	例外処理状態
	バス権解放状態
	● 低消費電力状態
	スリープモード
	ソフトウェアスタンバイモード
	ディープソフトウェアスタンパイモード
	モジュールスタンパイモード
ユーザブレーク	• アドレス、データ値、アクセスタイプ、データサイズはすべてブレーク条件として設定可能
コントローラ(UBC)	• シーケンシャルプレーク機能をサポート
	●2本のブレークチャネル
内蔵 ROM	• 256K バイトまたは 512K バイト
内蔵 RAM	• 16K バイトまたは 32K バイト

項目	特 長
バスステート	● それぞれ最大 64M バイトの 8 つの領域(CS0 ~ 7)、および最大 1G バイトの 1 つの領域(CS8)の
コントローラ (BSC)	合計 9 エリアのアドレス空間をサポート(SH7083 は 3 エリア、SH7084/85 は 8 エリア、SH7086 は
	9エリア)
	● 外部パス 8 ビット
	● 外部パス 16 ビット
	● 外部パス 32 ビット ( SH7085/86 のみ )
	● 各エリアには独立に次の機能を設定可能:
	バスサイズ (8、16、32 ビット)
	アクセスウェイトサイクル数
	アイドルウェイトサイクル設定
	エリアごとに接続するメモリを指定することによって SRAM、バイト選択付き SRAM、バースト ROM
	(クロック同期/非同期)、MPX-I/O、パースト MPX-I/O、SDRAM、PCMCIA をサポート
	• 該当する領域にチップセレクト信号を出力
ダイレクトメモリア	● 4 チャネル
クセスコントローラ	● 外部リクエスト可能
(DMAC)	• バーストモードおよびサイクルスチールモード
データトランスファ	● 周辺 I/O の割り込み要求により、CPU と独立したデータ転送が可能
コントローラ(DTC)	● 割り込み要因ごとに転送モードを設定可能(メモリ上に転送モードを設定)
	● 1 つの起動要因に対して、複数のデータ転送が可能
	● 豊富な転送モード
	ノーマルモード / リピートモード / ブロック転送モードの選択可能
	• 転送単位をバイト / ワード / ロングワードに設定可能
	● DTC を起動した割り込みを CPU に要求
	1 回のデータ転送の終了後に、CPU に対する割り込みを発生可能
	• 指定したデータ転送のすべての終了後に、CPU に割り込みを発生可能
割り込み	● 9 本の外部割り込み端子(NMI、IRQ7~IRQ0)
コントローラ(INTC)	• 内蔵周辺割り込み:モジュールごとに優先順位を設定
	• ベクタアドレス:割り込み要因ごとに固有のベクタアドレス
ユーザデバッグ	● E10A エミュレータのサポート
インタフェース	
(H-UDI)	
(F-ZTAT 版のみ)	
アドバンストユーザ	● E10A エミュレータのサポート
デバッガ(AUD)     (E10Aフル機能対応	
(E10A ノル機能対応 F-ZTAT 版のみ)	
· 21/11/10/07/	

項目	特 長							
クロック発振器	• クロックモード:入力クロックを外部入力、水晶発振子から選択可能							
(CPG)	<ul><li>● 5 種類のクロックを生成</li></ul>							
	CPU クロック:80MHz(Max.)							
	バスクロック:40MHz(Max.)							
	周辺クロック:40MHz(Max.)							
	MTU2 専用クロック:40MHz(Max.)							
	MTU2S 専用クロック:80MHz(Max.)							
ウォッチドッグ	• 1 チャネルのウォッチドッグタイマ							
タイマ(WDT)	• 割り込み要求可能							
マルチファンクショ	• 16 ビットタイマ 6 チャネルをベースに最大 16 種類 ( SH7083 では最大 13 種類 ) のパルス入出力、							
ンタイマパルスユニ	および3本のパルス入力が可能							
ット2(MTU2)	• 21 本のアウトプットコンペアレジスタ兼インプットキャプチャレジスタ							
	● 総数 21 本の独立したコンパレータ							
	•8種類のカウンタ入力クロックを選択可能							
	• インプットキャプチャ機能							
	• パルス出力モード							
	トグル / PWM / 相補 PWM / リセット同期 PWM							
	• 複数カウンタの同期化機能							
	● 相補 PWM 出力モード							
	6 相(SH7083 では 4 相)のインバータ制御用ノンオーバラップ波形を出力							
	デッドタイム自動設定							
	PWM デューティを 0~100%任意に設定可能							
	出力 OFF 機能							
	A/D 変換要求ディレイド機能							
	デッドタイム補償用機能							
	山・谷割り込み間引き機能							
	• リセット同期 PWM モード							
	任意デュ-ティの正相・逆相 PWM 波形を 3 相出力							
	• 位相計数モード							
	2 相エンコーダ計数処理が可能							
マルチファンクショ	• MTU2 のチャネル 3、4、5 のみのサブセット版							
ンタイマパルスユニ	• 最大 80MHz で動作可能							
ット2S (MTU2S)								
ポートアウトプット	MTU2/MTU2S 波形出力端子のハイインピーダンス制御							
イネーブル(POE)								
コンペアマッチ タイマ(CMT)	• 16 ビットカウンタ							
71 Y (UMI)	• コンペアマッチ割り込み発生							
	• 2 チャネル							

項目	特 長								
シリアル	• クロック同期 / 調歩同期モード								
コミュニケーション	• 3チャネル								
インタフェース									
(SCI)									
FIFO 付きシリアル	• クロック同期 / 調歩同期モード								
コミュニケーション	● 送受信用 FIFO おのおの 16 バイト内蔵								
インタフェース	• 1 チャネル								
(SCIF)									
シンクロナス	- マスタモードとスレーブモード選択可能								
シリアル	• 標準モード/双方向モードが選択可能								
コミュニケーション ユニット(SSU)	● 送受信データ長を 8/16/32 ビットから選択可能								
1291 (330)	• 送受信を同時に行うことが可能(全二重)								
	• 連続シリアル通信が可能								
	• 1 チャネル								
I <sup>2</sup> C バス	• Philips 社提唱の I°C バスインタフェース方式準拠								
インタフェース 2	<ul><li>マスタモード/スレープモード内蔵</li></ul>								
(IIC2)	● 連続送信 / 受信可能								
(SH7084/85/86)	• I°C バスフォーマット / クロック同期式シリアルフォーマット選択可能								
	• 1 チャネル								
A/D 変換器(ADC)	● 10 ビット×8 チャネル(SH7083/84/85)								
	● 10 ビット×16 チャネル ( SH7086 )								
	● 外部トリガ、MTU2/MTU2S による変換要求可能								
	● サンプル&ホールド機能 2 ユニット内蔵(同時に 2 チャネルサンプリング可能 )(SH7083/84/85)								
	● サンプル&ホールド機能 3 ユニット内蔵(同時に 3 チャネルサンプリング可能 ) (SH7086 )								
I/O ポート	• 65 本の汎用入出力端子と、8 本の汎用入力端子(SH7083)								
	● 76 本の汎用入出力端子と、8 本の汎用入力端子(SH7084)								
	● 100 本の汎用入出力端子と、8 本の汎用入力端子(SH7085)								
	● 118 本の汎用入出力端子と、16 本の汎用入力端子(SH7086)								
	• 入出力兼用ポートはビットごとに入出力切り替え可能								
パッケージ	• TQFP1414-100 (0.5 ピッチ) (SH7083)								
	• LQFP2020-112 (0.65 ピッチ) (SH7084)								
	• LQFP2020-144 (0.5 ピッチ) (SH7085)								
	• LQFP2424-176 (0.5 ピッチ) (SH7086)								
電源電圧	• Vcc: 3.0~3.6V または 4.0~5.5V、AVcc: 4.0~5.5V								

#### 1.2 ブロック図

図 1.1 に SH7083/84/85/86 のブロック図を示します。




図 1.1 SH7083/84/85/86 のブロック図

SH7080 グループ 1. 概要

#### 1.3 ピン配置図




図 1.2 SH7083 ピン配置図 (TQFP1414-100)




図 1.3 SH7084 ピン配置図

SH7080 グループ 1. 概要




図 1.4 SH7085 ピン配置図




図 1.5 SH7086 ピン配置図

SH7080 グループ 1. 概要

11	NC	PA15	Vcc	Vss	EXTAL	XTAL	PD0	PD3	Vcc	Vss	NC
		1 Alo	****	(FWE*1)	LXIXL	XIAL	1 00	1 00	V 00	V 33	
10	PE1	PE0	PLLVss	PB4	MD0	MD1	Vss	PD4	PD6	PD8	PD9
9	PE4	PE3	RES	VcL	NMI	NC	PD1	PD5	NC	PD10	PD12
8	PF1	PF0	Vss	PE2	PB5	NC	PD2	PD7	PD11	PD13	PD15
7	PF4	PF5	PF3	PF2	P-LFBGA-112* <sup>3</sup> (上面図)			PD14	PB6	NC	PB7
6	PF6	PF7	AVss	AVref				PB8	PA5	PA3	PA4
5	NC	AVcc	Vss	PE6				PA10	PA9	PA7	PA8
4	Vcc	PE7	PE10	Vss	PC4	PC11	VcL	PA14	PA12	Vcc	Vss
3	PE8	PE12	NC	NC	PC5	PC8	PC14	PB1	PB2	WDTOVF	PA13
2	PE13	PE14	PC0	PC2	PC7	PC10	PC13	PC15	NC	PB9	Vss (ASEMD0*²)
1	NC	PE15	PC1	PC3	PC6	PC9	PC12	Vcc	PB0	Vss	NC
INDEX	A	В	С	D	E	F	G	Н	J	К	L

【注】\*1 マスクROM版ではVss固定、F-ZTAT版ではFWE入力端子として使用します。

\*2 E10Aエミュレータ用の端子です。マスクROM版ではVcc固定、F-ZTAT版ではASEMDO入力端子として使用します。

\*3 ピンマルチ機能はTQFP1414-100と同じです。ピンマルチ機能に関してはTQFP1414-100をご確認ください。

図 1.6 SH7083 ピン配置図 (P-LFBGA-112)

SH7080 グループ 1. 概要

#### 端子機能 1.4

各端子の機能を表 1.2 に示します。

表 1.2 端子機能

分類	端子名	入出力	名称	機能
電源	Vcc	入力	電源	電源端子です。すべての Vcc 端子をシステムの電源に接続してください。開放端子があると動作しません。
	Vss	入力	グランド	グランド端子です。すべての Vss 端子をシステム電源 (OV)に接続してください。開放端子があると動作しません。
	VCL	出力	内部降圧電源	内部降圧電源用の外付け容量端子です。すべての VcL端子を 0.47 μ F のコンデンサを介して Vss に接続してください (端子近くに配置)。
クロック	PLLVss	入力	PLL 用グランド	内蔵 PLL 発振器用のグランド端子です。
	EXTAL	入力	外部クロック	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。
	XTAL	出力	クリスタル	水晶発振子を接続します。
	СК	出力	システムクロック	外部デバイスにシステムクロックを供給します。
動作モード コントロール	MD1、MD0	入力	モード設定	動作モードを設定します。これらの端子は動作中には変 化させないでください。
	FWE	入力	フラッシュメモリ 書き込みイネーブル	フラッシュメモリ用の端子です。フラッシュメモリの書 き込み / 消去をプロテクトすることができます。
システム制御	RES	入力	パワーオンリセット	この端子がローレベルになると、パワーオンリセット状態になります。
	MRES	入力	マニュアルリセット	この端子がローレベルになると、マニュアルリセット状態になります。
	WDTOVF	出力	ウォッチドッグ タイマオーバフロー	WDT からのオーバフロー出力信号です。 プルダウンが必要な場合は、1M 以上の抵抗を使用して ください。
	BREQ	入力	バス権要求	外部デバイスがパス権の解放を要求するときにローレベ ルにします。
	BACK	出力	バス権要求 アクノリッジ	バス権を外部デバイスに解放したことを示します。BREQ 信号を出力したデバイスは、BACK 信号を受けて、バス 権を獲得したことを知ることができます。

分類	端子名	入出力	名称	機能
割り込み	NMI	入力	ノンマスカブル 割り込み	ノンマスカブル割り込み要求端子です。使用しない場合 はハイまたはローレベルに固定してください。
	IRQ7 ~ IRQ0	入力	割り込み要求7~0	マスク可能な割り込み要求端子です。
				レベル入力、エッジ入力の選択が可能です。エッジ入力
				の場合、立ち上がり、立ち下がり、両エッジの選択が可 能です。
	ĪRQOUT	出力	割り込み要求出力	割り込み要因が発生したことを示します。バスリリース中にも割り込み発生を知ることができます。
アドレスバス	A29 ~ A0	出力	アドレスバス	アドレスを出力します。
				SH7083 では A24~A0 となります。
				SH7084/85 では A25 ~ A0 となります。
データバス	D31 ~ D0	入出力	データバス	32 ビットの双方向バスです。
				SH7083/84 では D15~D0 となります。
バス制御	CS8 ~ CSO	出力	チップセレクト	外部メモリまたはデバイスのためのチップセレクト信号
			8~0	です。
				SH7083 では CS7、CS3、CS0 となります。
				SH7084/85 では CS7 ~ CSO となります。
	RD	出力	読み出し	外部のデバイスから読み出すことを示します。
	RDWR	出力	リード/ライト	リード/ライト信号です。
	BS	出力	バス開始	バスサイクル開始
	ĀĦ	出力	アドレスホールド	アドレス / データマルチプレクスバスを使用するデバイ
				スに対するアドレスホールドタイミング信号です。
				SH7084/85/86 のみの端子です。
	FRAME	出力	フレーム信号	バースト MPX-I/O インタフェース時、最後のバスサイク
				ルの前にネゲートされ、次のバスサイクルが最後のアク
				セスであることを示します。
				SH7085/86 のみの端子です。
	WRHH	出力	HH 側書き込み 	外部のデータのビット 31~24 に書き込みすることを示
				します。 SH7085/86 のみの端子です。
	WRHL	出力	L HL 側書き込み	外部のデータのビット 23~16 に書き込みすることを示
	VVI II IE	Щ	TIE MEC EU	します。
				SH7085/86 のみの端子です。
	WRH	出力	上位側書き込み	外部のデータのビット 15~8 に書き込みすることを示し
	WDL	ш+	工位侧隶类2.7.	ます。
	WRL	出力	下位側書き込み	外部のデータのビット7~0に書き込みすることを示します。
	WAIT	入力	ウェイト	外部空間をアクセスするときのバスサイクルにウェイト サイクルを挿入させる入力です。
	RASL	出力	RAS	SDRAM の RAS 端子に接続します。

SH7080 グループ

分類	端子名	入出力	名称	機能
バス制御	RASU	出力	RAS	SDRAM の RAS 端子に接続します。 SH7085/86 のみの端子です。
	CASL	出力	CAS	SDRAM の CAS 端子に接続します。
	CASU	出力	CAS	SDRAM の CAS 端子に接続します。 SH7085/86 のみの端子です。
	CKE	出力	クロックイネーブル	SDRAM の CKE 端子に接続します。
	DQMUU	出力	HH 側選択	SDRAM のデータバスビット 31~24 を選択します。 SH7085/86 のみの端子です。
	DQMUL	出力	HL 側選択	SDRAM のデータバスビット 23~16 を選択します。 SH7085/86 のみの端子です。
	DQMLU	出力	上位側選択	SDRAM のデータバスビット 15~8 を選択します。
	DQMLL	出力	下位側選択	SDRAM のデータバスビット 7~0 を選択します。
	CE1A	出力	PCMCIA カード セレクト下位側	エリア 5 接続の PCMCIA 用チップイネーブル。 SH7085/86 のみの端子です。
	CE1B	出力	PCMCIA カード セレクト下位側	エリア 6 接続の PCMCIA 用チップイネーブル。 SH7085/86 のみの端子です。
	CE2A	出力	PCMCIA カード セレクト上位側	エリア 5 接続の PCMCIA 用チップイネーブル。 SH7085/86 のみの端子です。
	CE2B	出力	PCMCIA カード セレクト上位側	エリア 6 接続の PCMCIA 用チップイネーブル。 SH7085/86 のみの端子です。
	ICIOWR	出力	PCMCIA I/O ライトストローブ	PCMCIA I/O ライトストローブを接続します。 SH7085/86 のみの端子です。
	ICIORD	出力	PCMCIA I/O リードストローブ	PCMCIA I/O リードストローブを接続します。 SH7085/86 のみの端子です。
	WE	出力	PCMCIA メモリ ライトストローブ	PCMCIA メモリライトストローブを接続します。 SH7085/86 のみの端子です。
	ĪOĪS16	入力	PCMCIA ダイナミックバス サイジング	リトルエンディアン時、PCMCIA の 16 ピット幅 I/O を示します。本 LSI ではリトルエンディアンはサポートしておりませんので、ローレベル固定にしてください。 SH7085/86 のみの端子です。
ダイレクト メモリアクセス	DREQ3 ~ DREQ0	入力	DMA 転送要求	外部からの DMA 転送要求の入力端子です。 SH7083/84 では DREQ1、DREQ0 となります。
コントローラ (DMAC)	DACK3 ~ DACK0	出力	DMA 転送 ストロープ	外部からの DMA 転送要求の外部 I/O へのストローブを出力します。 SH7083/84 では DACK1、DACK0 となります。
	TEND1、 TEND0	出力	DMA 転送終了	DMA 転送終了出力です。

分類	端子名	入出力	名称	機能
マルチ ファンクション タイマパルス ユニット 2	TCLKA, TCLKB, TCLKC, TCKLD	入力	MTU2 タイマ クロック入力	タイマの外部クロック入力端子です。 SH7083 では TCLKB、TCLKC、TCKLD となります。
(MTU2)	TIOCOA, TIOCOB, TIOCOC, TIOCOD	入出力	MTU2 インプット キャプチャ / アウト プットコンペア (チャネル 0)	TGRA_0~TGRD_0 のインブットキャブチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
	TIOC1A, TIOC1B	入出力	MTU2 インプット キャプチャ / アウト プットコンペア (チャネル1)	TGRA_1、TGRB_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。 SH7083 では TIOC1A となります。
	TIOC2A, TIOC2B	入出力	MTU2 インプット キャプチャ / アウト プットコンペア (チャネル2)	TGRA_2、TGRB_2 のインブットキャブチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
	TIOC3A, TIOC3B, TIOC3C, TIOC3D	入出力	MTU2 インプット キャプチャ / アウト プットコンペア (チャネル3)	TGRA_3~TGRD_3 のインブットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。 SH7083 では TIOC3A、TIOC3C となります。
	TIOC4A, TIOC4B, TIOC4C, TIOC4D	入出力	MTU2 インプット キャプチャ / アウト プットコンペア (チャネル4)	TGRA_4~TGRD_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
	TIC5U\ TIC5V TIC5W	入力	MTU2 インプット キャプチャ (チャネル5)	TGRU_5、TGRV_5、TGRW_5 のインプットキャブチャ 入力端子です。
マルチ ファンクション タイマパルス ユニット 2S	TIOC3AS, TIOC3BS, TIOC3CS, TIOC3DS	入出力	MTU2S インプット キャプチャ / アウト プットコンペア (チャネル3)	TGRA_3S~TGRD_3S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
(MTU2S)	TIOC4AS, TIOC4BS, TIOC4CS, TIOC4DS	入出力	MTU2S インプット キャプチャ / アウト プットコンペア (チャネル 4)	TGRA_4S~TGRD_4S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
	TIC5US, TIC5VS, TIC5WS	入力	MTU2S インプット キャプチャ (チャネル5)	TGRU_5S、TGRV_5S、TGRW_5S のインプットキャプ チャ入力端子です。
ポート アウトプット イネーブル (POE)	POE8 ~ POE0	入力	ポート出力制御	MTU2/MTU2S 波形出力端子をハイインピーダンス状態 にする要求信号の入力端子です。 SH7083 では POE8 ~ POE6、POE4 ~ POE2、POE0 とな ります。

分類	端子名	入出力	名称	機能		
シリアルコミュ	TXD2 ~ TXD0	出力	送信データ	送信データ用の端子です。		
ニケーション	RXD2 ~ RXD0	入力	受信データ	受信データ用の端子です。		
インタフェース (SCI)	SCK2~SCK0	入出力	シリアルクロック	クロック入出力端子です。		
FIFO 付き	TXD3	出力	送信データ	送信データ用の端子です。		
シリアルコミュ	RXD3	入力	受信データ	受信データ用の端子です。		
ニケーション	SCK3	入出力	シリアルクロック	クロック入出力端子です。		
インタフェース (SCIF)	RTS3	出力	送信要求	モデムコントロール端子です。		
(3011)				SH7083 では端子がありません。		
	CTS3	入力	送信可	モデムコントロール端子です。		
				SH7083 では端子がありません。		
シンクロナス	SSO	入出力	データ	データ入出力端子です。		
シリアルコミュ	SSI	入出力	データ	データ入出力端子です。		
ニケーション	SSCK	入出力	クロック	クロック入出力端子です。		
ユニット(SSU)	SCS	入出力	チップセレクト	チップセレクト入出力端子です。		
ピC バスインタ	SCL	入出力	I <sup>2</sup> C クロック入出力	I <sup>2</sup> C バスのクロック入出力端子です。		
フェース 2				SH7084/85/86 のみの端子です。		
(IIC2)	SDA	入出力	I <sup>2</sup> C データ入出力	I <sup>2</sup> C バスのデータ入出力端子です。		
				SH7084/85/86 のみの端子です。		
A/D 変換器	AN15 ~ AN0	入力	アナログ入力端子	アナログ入力端子です。		
(ADC)				SH7083/84/85 では AN7 ~ AN0 となります。		
	ADTRG	入力	A/D 変換トリガ入力	A/D 変換開始のための外部トリガ入力端子です。		
	AVref	入力	アナログ	アナログリファレンス電源です。		
			リファレンス電源	SH7083/85/86 のみの端子となります。		
				(SH7084 では、LSI 内部で AVcc に接続されています。)		
	AVcc	入力	アナログ電源 	A/D 変換器の電源端子です。A/D 変換器を使用しない場合		
				はシステム電源(Vcc)に接続してください。       すべての AVcc 端子をシステム電源(Vcc)に接続してく		
				すべての Avoc 端 」をクステム電源(voc )に接続して、   ださい。開放端子があると動作しません。		
	AVss	入力	アナロググランド	A/D 変換器のグランド端子です。システムの電源(OV)		
				に接続してください。		
				すべての AVss 端子をシステムの電源(0V)に接続して		
				ください。開放端子があると動作しません。		
I/O ポート	PA29 ~ PA0	入出力	汎用ポート	30 ビットの汎用入出力ポート端子です。		
				SH7083 では PA15 ~ PA12、PA10 ~ PA7、PA5 ~ PA3 と		
				なります。		
				SH7084 では PA17 ~ PA0 となります。		
				SH7085 では PA25 ~ PA0 となります。		

分類	端子名	入出力	名称	機能
I/O ポート	PB9 ~ PB0	入出力	汎用ポート	10 ビットの汎用入出力ポート端子です。
				SH7083 では PB9~PB4、PB2~PB0 となります。
	PC25 ~ PC18、	入出力	汎用ポート	24 ビットの汎用入出力ポート端子です。
	PC15 ~ PC0			SH7083/84/85 では PC15~PC0 となります。
	PD31 ~ PD0	入出力	汎用ポート	32 ビットの汎用入出力ポート端子です。
				SH7083/84 では PD15 ~ PD0 となります。
	PE21 ~ PE0	入出力	汎用ポート	22 ビットの汎用入出力ポート端子です。
				SH7083 では PE15 ~ PE12、 PE10、 PE8 ~ PE6、 PE4 ~ PE0 となります。
				SH7084/85 では PE15 ~ PE0 となります。
	PF15 ~ PF0	入力	汎用ポート	16 ビットの汎用入力ポート端子です。
				SH7083/84/85 では PF7~PF0 となります。
ユーザブレーク コントローラ (UBC)	UBCTRG	出力	ユーザブレーク トリガ出力	UBC 条件一致のトリガ出力端子です。
ユーザデバッグ	TCK	入力	テストクロック	テストクロック入力端子です。
インタフェース	TMS	入力	テストモード	テストモードセレクト信号入力端子です。
(H-UDI)			セレクト	
(F-ZTAT 版 のみ)	TDI	入力	テストデータ入力	インストラクションとデータのシリアル入力端子です。
0,007)	TDO	出力	テストデータ出力	インストラクションとデータのシリアル出力端子です。
	TRST	入力	テストリセット	初期化信号入力端子です。
アドバンスト ユーザデバッガ	AUDATA3 ~ AUDATA0	出力	AUD データ	分岐先アドレス出力端子です。
(AUD)	AUDCK	出力	AUD クロック	同期クロック出力端子です。
(E10A フル 機能対応 F-ZTAT 版のみ)	AUDSYNC	出力	AUD 同期信号	データ先頭位置認識信号出力端子です。
E10A インタフ	ASEMD0	入力	ASE モード	ASE モードを設定します。
ェース				本端子にローレベルを入力すると ASE モードになり、ハ
(F-ZTAT 版 のみ)				イレベルを入力すると通常モードになります。ASE モー
<i>ωσ</i> )				ドでは、エミュレータ専用の機能が使用可能になります。 何も入力されないときは内部でプルアップします。
	ASEBRK	入力	ブレーク要求	E10A エミュレータブレーク入力です。
	ASEBRKAK	出力	ブレークモード	E10A エミュレータがブレークモードに入ったことを示
			アクノリッジ	します。

#### 【使用上の注意】

WDTOVF 端子はブルダウンしないでください。ブルダウンが必要な場合は、1M 以上の抵抗でブルダウンしてください。

概要
 SH7080 グループ

# 2. CPU

### 2.1 特長

• 汎用レジスタ: 32ビット×16本

基本命令:62種類

• アドレッシングモード:11種類

レジスタ直接(Rn)

レジスタ間接(@Rn)

ポストインクリメントレジスタ間接 (@Rn+)

プリデクリメントレジスタ間接 (@-Rn)

ディスプレースメント付きレジスタ間接 (@disp:4,Rn)

インデックス付きレジスタ間接 (@R0,Rn)

ディスプレースメント付きGBR間接 (@disp:8,GBR)

インデックス付きGBR間接 (@R0,GBR)

ディスプレースメント付きPC相対 (@disp:8,PC)

PC相対 (disp:8/disp:12/Rn)

イミディエイト (#imm:8)

#### レジスタの構成 2.2

レジスタは、汎用レジスタ(32 ビット×16本)、コントロールレジスタ(32 ビット×3 本)、システムレジス タ(32 ビット×4本)の3種類があります。




図 2.1 CPU 内部レジスタ構成

### 2.2.1 汎用レジスタ(Rn)

汎用レジスタ(Rn)は、32 ビットの長さで、R0 から R15 までの 16 本あります。汎用レジスタは、データ処理、アドレス計算に使われます。R0 は、インデックスレジスタとしても使用します。いくつかの命令では使用できるレジスタが R0 に固定されています。R15 は、ハードウェアスタックポインタ(SP)として使われます。例外処理でのステータスレジスタ(SR)とプログラムカウンタ(PC)の退避、回復は R15 を用いてスタックを参照し行います。

### 2.2.2 コントロールレジスタ

コントロールレジスタは 32 ビットの長さで、ステータスレジスタ(SR)、グローバルベースレジスタ(GBR)、ベクタベースレジスタ(VBR)の3本があります。SRは処理の状態を表します。GBRはGBR間接アドレッシングモードのベースアドレスとして使用し、内蔵周辺モジュールのレジスタのデータ転送などに使用します。VBRは割り込みを含む例外処理ベクタ領域のベースアドレスとして使用します。

#### (1) ステータスレジスタ(SR)

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[	-	-	1	-	1	-	-	-	-	1	-	1	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	1	1	1	1	М	Q		1[3	:0]		-	-	S	Т
初期値:	0	0	0	0	0	0	不定	不定	1	1	1	1	0	0	不定	不定
R/W:	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明			
31 ~ 10	-	すべて 0	R	リザーブビット			
				0 が読み出されます。書き込みは必ず 0 を書き込んでください。			
9	М	不定	R/W	DIVOU、DIVOS、DIV1 命令で使います。			
8	Q	不定	R/W	DIVOU、DIVOS、DIV1 命令で使います。			
7~4	I[3:0]	1111	R/W	割り込みマスクビット			
3、2	-	すべて0	R	リザーブビット			
				0 が読み出されます。書き込みは必ず 0 を書き込んでください。			
1	S	不定	R/W	Sビット			
				積和命令で使います。			

ビット	ビット名	初期値	R/W	説 明			
0	Т	不定	R/W	Tビット			
				以下の命令では、真(1)、偽(0)を表します。			
				MOVT、CMP/cond、TAS、TST、BT (BT/S)、BF(BF/S)、SETT、CLRT			
				以下の命令では、キャリ、ボロー、オーバフロー、アンダフローなどを表しま			
				<b>す</b> 。			
				ADDV, ADDC, SUBV, SUBC, NEGC, DIVOU, DIVOS, DIV1, SHAR, SHAL,			
				SHLR、SHLL、ROTR、ROTL、ROTCR、ROTCL			

#### (2) グローバルベースレジスタ (GBR)

GBR 間接アドレッシングモードのベースアドレスを示します。GBR 間接アドレッシングモードは、内蔵周辺モジュールのレジスタ領域などのデータ転送と論理演算に使用します。

#### (3) ベクタベースレジスタ (VBR)

例外処理ベクタ領域のベースアドレスを示します。

### 2.2.3 システムレジスタ

システムレジスタは 32 ビットの長さで、積和レジスタ( MACH、 MACL の 2 本 )、プロシージャレジスタ( PR )、プログラムカウンタ ( PC ) の 4 本があります。

#### (1) 積和レジスタ (MACH、MACL)

乗算、積和演算の結果の格納レジスタです。

### (2) プロシージャレジスタ(PR)

サブルーチンプロシージャからの戻り先アドレスの格納レジスタです。

### (3) プログラムカウンタ(PC)

PC は現在実行中の命令の4バイト(2命令)先を示しています。

# 2.2.4 レジスタの初期値

リセット後のレジスタの値を表 2.1 に示します。

表 2.1 レジスタの初期値

区分	レジスタ	初期值		
汎用レジスタ	R0 ~ R14	不定		
	R15 (SP)	ベクタアドレステーブル中の SP の値		
コントロールレジスタ	SR	I3~ 0 は 1111 ( H'F ) 、リザーブビットは 0、その他は不定		
	GBR	不定		
	VBR	H'00000000		
システムレジスタ	MACH、MACL、PR	不定		
	PC	ベクタアドレステーブル中の PC の値		

# 2.3 データ形式

#### 2.3.1 レジスタのデータ形式

レジスタオペランドのデータサイズは常にロングワード(32 ビット)です。メモリ上のデータをレジスタへロードするとき、メモリオペランドのデータサイズがバイト(8 ビット)、もしくはワード(16 ビット)の場合は、ロングワードに符号拡張し、レジスタに格納します。




図 2.2 レジスタのデータ形式

#### 2.3.2 メモリ上でのデータ形式

バイト、ワード、ロングワードのデータ形式があります。

バイトデータは任意番地に、ワードデータは 2n 番地から、ロングワードデータは 4n 番地から配置してください。その境界以外からアクセスすると、アドレスエラーが発生します。このとき、アクセスした結果は保証されません。特に、ハードウェアスタックポインタ (SP、R15) が指し示すスタックにはプログラムカウンタ (PC) とステータスレジスタ (SR)をロングワードで保持しますので、ハードウェアスタックポインタの値が 4n になるように設定してください。



図 2.3 メモリ上でのデータ形式

### 2.3.3 イミディエイトデータのデータ形式

バイト(8ビット)のイミディエイトデータは命令コードの中に配置します。

MOV、ADD、CMP/EQ 命令ではイミディエイトデータを符号拡張後、ロングワードで演算します。一方、TST、AND、OR、XOR 命令ではイミディエイトデータをゼロ拡張後、ロングワードで演算します。 したがって、AND 命令でイミディエイトデータを用いると、デスティネーションレジスタの上位 24 ビットは常にクリアされます。 ワードとロングワードのイミディエイトデータは命令コードの中に配置せず、メモリ上のテーブルに配置します。メモリ上のテーブルは、ディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータのデータ転送命令(MOV)で、参照します。

# 2.4 命令の特長

#### 2.4.1 RISC 方式

命令は RISC 方式です。特長は次のとおりです。

#### (1) 16 ビット固定長命令

命令長はすべて 16 ビット固定長です。これによりプログラムのコード効率が向上します。

#### (2) 1命令/1ステート

パイプライン方式を採用し、基本命令は、1命令を1ステートで実行できます。

#### (3) データサイズ

演算の基本的なデータサイズはロングワードです。メモリのアクセスサイズは、バイト/ワード/ロングワードを選択できます。メモリのバイトとワードのデータは符号拡張後、ロングワードで演算されます。イミディエイトデータは算術演算では符号拡張後、論理演算ではゼロ拡張後、ロングワードで演算されます。

	本 LSI の CPU	説 明	他の CPU の例
MOV.W	@(disp, PC), R1	32 ビットに符号拡張され、R1 は H'00001234	ADD.W #H'1234, R0
ADD	R1, R0	になります。	
		次に ADD 命令で演算されます。	
.DATA.W	H'1234		

表 2.2 ワードデータの符号拡張

#### (4) ロードストアアーキテクチャ

基本演算はレジスタ間で実行します。メモリとの演算は、レジスタにデータをロードし実行します(ロードストアアーキテクチャ)。ただし、AND などのビットを操作する命令は直接メモリに対して実行します。

#### (5) 遅延分岐

無条件分岐命令は、遅延分岐命令です。遅延分岐命令の場合、遅延分岐命令の直後の命令を実行してから、分岐します。これにより、分岐時のパイプラインの乱れを軽減しています。条件付き分岐命令には遅延分岐命令と 通常分岐命令の2通りがあります。

本 LSI の CPU 説 明 他の CPU の例 BRA TRGET TRGET に分岐する前に ADD を実行します。 ADD.W R1, R0 ADD R1, R0 BRA TRGET

表 2.3 遅延分岐命令

<sup>【</sup>注】 @(disp, PC)でイミディエイトデータを参照します。

#### (6) 乗算/積和演算

16×16 32の乗算を1~2ステート、16×16+64 64の積和演算を2~3ステートで実行します。32×32 64 の乗算や、32×32+64 64 の積和演算を2~4ステートで実行します。

#### (7) Tビット

比較結果は SR の T ビットに反映し、その真、偽によって条件分岐します。必要最小限の命令によってのみ T ビットを変化させ、処理速度を向上させています。

本 LSI の CPU		説 明	他	の CPU の例
CMP/GE	R1, R0	R0 R1 のとき T ビットがセットされます。	CMP.W	R1, R0
вт	TRGET0	R0 R1 のとき TRGETO へ分岐します。	BGE	TRGET0
BF	TRGET1	R0 < R1 のとき TRGET1 へ分岐します。	BLT	TRGET1
ADD	#-1, R0	ADD ではTビットが変化しません。	SUB.W	#1, R0
CMP/EQ	#0, R0	R0 = 0 のとき T ビットがセットされます。	BEQ	TRGET
вт	TRGET	R0 = 0 のとき分岐します。		

表 2.4 Tビット

#### (8) イミディエイトデータ

バイト(8 ビット)のイミディエイトデータは命令コードの中に配置します。ワードとロングワードのイミディエイトデータは命令コードの中に配置せず、メモリ上のテーブルに配置します。メモリ上のテーブルは、ディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータの転送命令(MOV)で参照します。

区分		本 LSI の CPU		他の CPU の例
8 ビットイミディエイト	MOV	#H'12, R0	MOV.B	#H'12, R0
16 ビットイミディエイト	MOV.W @(disp, PC), R0		MOV.W	#H'1234, R0
	.DATA.W	H'1234		
32 ビットイミディエイト	MOV.L	@(disp, PC), R0	MOV.L	#H'12345678, R0
	.DATA.L	H'12345678		

表 2.5 イミディエイトデータによる参照

【注】 @(disp, PC)でイミディエイトデータを参照します。

#### (9) 絶対アドレス

絶対アドレスでデータを参照するときは、あらかじめ絶対アドレスの値を、メモリ上のテーブルに配置しておきます。命令実行時にイミディエイトデータをロードする方法で、この値をレジスタに転送し、レジスタ間接アドレッシングモードでデータを参照します。

区分		本 LSI の CPU		他の CPU の例
絶対アドレス	MOV.L	@(disp, PC), R1	MOV.B	@ H'12345678, R0
	MOV.B	@ R1, R0		
	.DATA.L	H'12345678		

表 2.6 絶対アドレスによる参照

【注】 @(disp, PC)でイミディエイトデータを参照します。

#### (10) 16 ビット/32 ビットディスプレースメント

16 ビット、または 32 ビットディスプレースメントでデータを参照するときは、あらかじめディスプレースメントの値をメモリ上のテーブルに配置しておきます。命令実行時にイミディエイトデータをロードする方法でこの値をレジスタに転送し、インデックス付きレジスタ間接アドレッシングモードでデータを参照します。

区分	本 LSI の CPU			他の CPU の例
16 ビットディスプレースメント	MOV.W	@(disp , PC), R0	MOV.W	@(H'1234, R1), R2
	MOV.W	@(R0 , R1), R2		
	.DATA.W	H'1234		

表 2.7 ディスプレースメントによる参照

【注】 @(disp, PC)でイミディエイトデータを参照します。

#### 2.4.2 アドレッシングモード

アドレッシングモードと実効アドレスの計算方法を表 2.8 に示します。

アドレッシング 命令 実行アドレスの計算方法 計算式 フォーマット モード レジスタ直接 Rn 実効アドレスはレジスタ Rn です。 (オペランドはレジスタ Rn の内容です) レジスタ間接 @Rn 実効アドレスはレジスタ Rn の内容です。 Rn ポストインクリメント @Rn + 実効アドレスはレジスタ Rn の内容です。命令実行後 Rn 命令実行後 レジスタ間接 Rn に定数を加算します。定数はオペランドサイズがバ バイト: Rn + 1 Rn イトのとき 1、ワードのとき 2、ロングワードのとき 4 ワード: Rn + 2 Rn ロングワード: です。 Rn + 4 Rn Rn Rn Rn + 1/2/4 1/2/4

表 2.8 アドレッシングモードと実効アドレス

アドレッシング	命令	実行アドレスの計算方法	計算式
モード	フォーマット		
ブリデクリメント レジスタ間接	@ - Rn	実効アドレスは、あらかじめ定数を減算したレジスタ Rn の内容です。定数はバイトのとき 1、ワードのとき 2、ロングワードのとき 4 です。 Rn Rn - 1/2/4 Rn - 1/2/4	バイト: Rn - 1 Rn ワード: Rn - 2 Rn ロングワード: Rn - 4 Rn (計算後の Rn で命令実 行)
ディスプレースメント 付きレジスタ間接	@ (disp:4, Rn)	実効アドレスはレジスタ Rn に 4 ピットディスプレース メント disp を加算した内容です。 disp はゼロ拡張後、 オペランドサイズによってパイトで 1 倍、ワードで 2 倍、ロングワードで 4 倍します。 Rn disp(ゼロ拡張) + disp x 1/2/4	パイト: Rn + disp ワード: Rn + disp× 2 ロングワード: Rn + disp×4
インデックス付き レジスタ間接	@ (R0, Rn)	実効アドレスはレジスタ Rn に R0 を加算した内容です。 Rn + Rn+R0	Rn + R0
ディスプレースメント 付き GBR 間接	@(disp: 8, GBR)	実効アドレスはレジスタ GBR に 8 ビットディスブレースメント disp を加算した内容です。 disp はゼロ拡張後、オペランドサイズによってバイトで 1 倍、ワードで 2 倍、ロングワードで 4 倍します。  GBR  GBR  GBR  GBR  + disp × 1/2/4	バイト:GBR + disp ワード:GBR+ disp × 2 ロングワード: GBR + disp × 4
インデックス付き GBR 間接	@(R0, GBR)	実効アドレスはレジスタ GBR に R0 を加算した内容です。  GBR  GBR + R0	GBR + R0

アドレッシング	命令	実行アドレスの計算方法	計算式
モード	フォーマット		
ディスプレースメント 付き PC 相対	@ (disp: 8, PC)	実効アドレスはレジスタPCに8ピットディスプレース メント disp を加算した内容です。 disp はゼロ拡張後、 オペランドサイズによってワードで 2 倍、ロングワード で 4 倍します。さらにロングワードのときは PC の下位 2 ピットをマスクします。  *ロングワードのとき  PC *ロングワードのとき	ワード: PC + disp × 2 ロングワード: PC & H'FFFFFFC + disp × 4
PC 相対	disp: 8	#FFFFFFFC + disp(ゼロ拡張) + DC & H'FFFFFFFC + disp x 4	PC+ disp × 2
ТОЧНА	disp. 0	メント disp を符号拡張後 2 倍し、加算した内容です。 PC  disp(符号拡張) + PC + disp × 2	T OT disp x 2
	disp: 12	実効アドレスはレジスタ PC に 12 ビットディスプレースメント disp を符号拡張後 2 倍し、加算した内容です。 PC	PC+ disp × 2
	Rn	実行アドレスはレジスタ PC に Rn を加算した内容です。  PC + PC + Rn  Rn	PC + Rn

アドレッシング モード	命令 フォーマット	実行アドレスの計算方法	計算式
イミディエイト	#imm:8	TST, AND, OR, XOR 命令の 8 ピットイミディエイト imm はゼロ拡張します。	-
	#imm:8	MOV, ADD, CMP/EQ 命令の 8 ビットイミディエイト imm は符号拡張します。	-
	#imm:8	TRAPA 命令の8ビットイミディエイト imm はゼロ拡張 後、4 倍します。	-

### 2.4.3 命令形式

命令形式とソースオペランドとデスティネーションオペランドの意味を示します。命令コードによりオペランドの意味が異なります。記号は次のとおりです。

xxxx: 命令コード

mmmm: ソースレジスタ

nnnn: デスティネーションレジスタ

iiii: イミディエイトデータ dddd: ディスプレースメント

表 2.9 命令形式

	命令形式	ソースオペランド	デスティネーション オペランド		命令の例
0 形式	15 0	-	-	NOP	
n 形式	15 0 xxxx nnnn xxxx xxxx	-	nnnn: レジスタ直接	MOVT	Rn
		コントロールレジスタ またはシステムレジスタ	nnnn: レジスタ直接	STS	MACH, Rn
		コントロールレジスタ またはシステムレジスタ	nnnn: プリデクリメン ト	STC.L	SR, @-Rn
			レジスタ間接		
m 形式	15 0 xxxx mmmm xxxx xxxx	mmmm: レジスタ直接	コントロールレジスタ またはシステムレジスタ	LDC	Rm, SR
		mmmm: ポストインク リメントレジスタ間接	コントロールレジスタ またはシステムレジスタ	LDC.L	@Rm+, SR
		mmmm: レジスタ間接	-	JMP	@Rm
		mmmm: Rm を用いた PC 相対	-	BRAF	Rm

	命令形式	ソースオペランド	デスティネーション オペランド	命令の例
nm 形式	15 0 xxxx nnnn mmmm xxxx	mmmm: レジスタ直接	nnnn: レジスタ直接	ADD Rm, Rn
		mmmm: レジスタ直接	nnnn: レジスタ間接	MOV.L Rm, @Rn
		mmmm: ポストインクリメント レジスタ間接 (積和演算) nnnn: * ポストインクリメント レジスタ間接	MACH, MACL	MAC.W @Rm+, @Rn+
		(積和演算)		
		mmmm: ポストインクリメント レジスタ間接	nnnn: レジスタ直接	MOV.L @Rm+, Rn
		mmmm: レジスタ直接	nnnn: プリデクリメント レジスタ間接	MOV.L Rm, @-Rn
		mmmm: レジスタ直接	nnnn: インデックス付き レジスタ間接	MOV.L Rm,@(R0, Rn)
md 形式	15 0   xxxx xxxx mmmm dddd	mmmmdddd: ディスプレースメント 付きレジスタ間接	R0(レジスタ直接)	MOV.B @(disp, Rm),R0
nd4 形式	15 0 xxxx xxxx nnnn dddd	R0(レジスタ直接)	nnnndddd: ディスプレースメント 付きレジスタ間接	MOV.B R0,@ (disp,Rn)
nmd 形式	15 0   xxxx   nnnn   mmmm   dddd	mmmm: レジスタ直接	nnnndddd: ディスプレースメント 付きレジスタ間接	MOV.L Rm,@(disp,Rn)
		mmmmdddd: ディスプレースメント付 きレジスタ間接	nnnn: レジスタ直接	MOV.L @(disp,Rm),Rn
d 形式	15 0   xxxx xxxx   dddd dddd	dddddddd: ディスプレースメント付 き GBR 間接	R0(レジスタ直接)	MOV.L @ (disp,GBR),R0
		R0(レジスタ直接)	dddddddd: ディスプレースメント 付き GBR 間接	MOV.L R0,@(disp,GBR)
		dddddddd: ディスプレースメント付き PC 相対	R0(レジスタ直接)	MOVA @(disp,PC),R0
		-	dddddddd: PC 相対	BF label

	命令形式	ソースオペランド	デスティネーション オペランド	命令の例
d12 形式	15 0 xxxx dddd dddd dddd	-	dddddddddd: PC 相対	BRA label (label=disp+pc)
nd8 形式	15 0 xxxx nnnn dddd dddd	dddddddd: ディスプレースメント 付き PC 相対	nnnn: レジスタ直接	MOV.L @(disp,PC),Rn
i 形式	15 0 XXXX XXXX iiii iiii		インデックス付き GBR 間接	AND.B #imm,@(R0,GBR)
			R0 (レジスタ直接)	AND #imm, R0
			-	TRAPA #imm
ni 形式	15 0 xxxx nnnn iiii iiii		nnnn: レジスタ直接	ADD #imm, Rn

【注】 \* 積和命令では nnnn はソースレジスタです。

# 2.5 命令セット

# 2.5.1 分類順命令セット

命令を分類順に表 2.10 に示します。

表 2.10 命令の分類

分類	命令の種類	オペコード	機能	命令数
データ転送命令	5	MOV	データ転送 イミディエイトデータの転送 周辺モジュールデータの転送 構造体データの転送	39
		MOVA	実行アドレスの転送	
		MOVT	Tビットの転送	
		SWAP	上位と下位の交換	
		XTRCT	連結レジスタの中央切り出し	
算術演算命令	21	ADD	2 進加算	33
		ADDC	キャリ付き 2 進加算	
		ADDV	オーバフロー付き2進加算	
		CMP/cond	比較	
		DIV1	除算	
		DIV0S	符号付き除算の初期化	
		DIVOU	符号なし除算の初期化	
		DMULS	符号付き倍精度乗算	
		DMULU	符号なし倍精度乗算	
		DT	デクリメントとテスト	
		EXTS	符号拡張	
		EXTU	ゼロ拡張	
		MAC	積和演算、倍精度積和演算	
		MUL	倍精度乗算	
		MULS	符号付き乗算	
		MULU	符号なし乗算	
		NEG	符号反転	
		NEGC	ボロー付き符号反転	
		SUB	2 進減算	
		SUBC	ボロー付き 2 進減算	
		SUBV	アンダフロー付き 2 進減算	

分類	命令の種類	オペコード	機能	命令数
論理演算命令	6	AND	論理積演算	14
		NOT	ビット反転	
		OR	論理和演算	
		TAS	メモリテストとビットセット	
		TST	論理積演算の T ビットセット	
		XOR	排他的論理和演算	
シフト命令	10	ROTL	1 ビット左回転	14
		ROTR	1 ビット右回転	
		ROTCL	Tビット付き1ビット左回転	
		ROTCR	Tビット付き1ビット右回転	
		SHAL	算術的 1 ビット左シフト	
		SHAR	算術的 1 ビット右シフト	
		SHLL	論理的 1 ビット左シフト	
		SHLLn	論理的 n ビット左シフト	
		SHLR	論理的 1 ビット右シフト	
		SHLRn	論理的 n ビット右シフト	
分岐命令	9	BF	条件分岐、遅延付き条件分岐 (T=0で分岐)	11
		ВТ	条件分岐、遅延付き条件分岐 (T=1で分岐)	
		BRA	無条件分岐	
		BRAF	無条件分岐	
		BSR	サブルーチンプロシージャへの分岐	
		BSRF	サブルーチンプロシージャへの分岐	
		JMP	無条件分岐	
		JSR	サブルーチンプロシージャへの分岐	
		RTS	サブルーチンプロシージャからの復帰	

分類	命令の種類	オペコード	機能	命令数
システム制御命令	11	CLRT	Tビットのクリア	31
		CLRMAC	MAC レジスタのクリア	
		LDC	コントロールレジスタへのロード	
		LDS	システムレジスタへのロード	
		NOP	無操作	
		RTE	例外処理からの復帰	
		SETT	Tビットのセット	
		SLEEP	低消費電力状態への遷移	
		STC	コントロールレジスタからのストア	
		STS	システムレジスタからのストア	
		TRAPA	トラップ例外処理	
	計 62			142

命令の命令コード、動作、実行ステートを、以下の形式で分類順に説明します。

命令	命令コード	動作の概略	実行ステート	Tビット
ニーモニックで表示していま	MSB LSB の順で表	動作の概略を表示していま	ノーウェイトの	命令実行後の、
す。	示しています。	す。	ときの値です。* <sup>1</sup>	Tビットの値
				を表示してい
記号の説明	記号の説明	記号の説明		ます。
OP.Sz SRC, DEST	mmmm: ソースレジスタ	、 : 転送方向		
OP : オペコード	nnnn:デスティネーション	(xx): メモリオペランド		記号の説明
Sz : サイズ	レジスタ	M/Q/T:SR 内のフラグ		:変化しない
SRC : ソース	0000: R0	ビット		
DEST: デスティネーション	0001: R1	&:ビットごとの論理積		
Rm : ソースレジスタ		: ビットごとの論理和		
Rn:デスティネーション	1111: R15	^ : ビットごとの排他的		
レジスタ	iiii: イミディエイト	論理和		
imm:イミディエイトデータ	データ	~:ビットごとの論理否定		
disp:ディスプレース	dddd:ディスプレース	< <n:左nビットシフト< td=""><td></td><td></td></n:左nビットシフト<>		
メント*2	メント	>>n:右nビットシフト		

#### 【注】 \*1 命令の実行ステートについて

表に示した実行ステートは最少値です。実際は、

- (1) 命令フェッチとデータアクセスの競合が起こる場合
- (2) ロード命令 (メモリ レジスタ) のデスティネーションレジスタと、その直後の命令が使うレジスタが同一 の場合

などの条件により、命令実行ステート数は増加します。

\*2 命令のオペランドサイズなどに応じてスケーリング(x1、x2、x4)されます。

詳細は「SH-1/SH-2/SH-DSP ソフトウェアマニュアル」を参照してください。

# 2.5.2 データ転送命令

表 2.11 データ転送命令

नि	令	命令コード	動作	実行 ステート	Tビット
MOV #imr	n, Rn	1110nnnniiiiiii	#imm 符号拡張 Rn	1	-
MOV.W @(d	isp, PC), Rn	1001nnnndddddddd	(disp×2+PC) 符号拡張 Rn	1	-
MOV.L @(d	isp, PC), Rn	1101nnnndddddddd	(disp x 4+PC) Rn	1	-
MOV Rm,	Rn	0110nnnnmmmm0011	Rm Rn	1	-
MOV.B Rm,	@Rn	0010nnnmmmm0000	Rm (Rn)	1	-
MOV.W Rm,	@Rn	0010nnnnmmmm0001	Rm (Rn)	1	-
MOV.L Rm,	@Rn	0010nnnmmmm0010	Rm (Rn)	1	1
MOV.B @Ri	m, Rn	0110nnnnmmmm0000	(Rm) 符号拡張 Rn	1	-
MOV.W @Ri	m, Rn	0110nnnnmmmm0001	(Rm) 符号拡張 Rn	1	-
MOV.L @Ri	m, Rn	0110nnnnmmmm0010	(Rm) Rn	1	-
MOV.B Rm,	@- Rn	0010nnnnmmmm0100	Rn - 1 Rn, Rm (Rn)	1	-
MOV.W Rm,	@- Rn	0010nnnnmmmm0101	Rn - 2 Rn, Rm (Rn)	1	•
MOV.L Rm,	@- Rn	0010nnnnmmmm0110	Rn - 4 Rn, Rm (Rn)	1	-
MOV.B @Ri	m+, Rn	0110nnnnmmmm0100	(Rm) 符号拡張 Rn,	1	-
			Rm+1 Rm		
MOV.W @Ri	m+, Rn	0110nnnnmmm0101	(Rm) 符号拡張 Rn, Rm+2 Rm	1	-
MOV.L @Ri	m+, Rn	0110nnnnmmmm0110	(Rm) Rn, Rm+4 Rm	1	-
MOV.B R0,	@(disp, Rn)	1000000nnnndddd	R0 (disp+Rn)	1	-
MOV.W R0,	@(disp, Rn)	1000001nnnndddd	R0 (disp × 2+Rn)	1	-
MOV.L Rm,	@(disp, Rn)	0001nnnnmmmmdddd	Rm (disp × 4+Rn)	1	-
MOV.B @(d	isp, Rm), R0	10000100mmmmdddd	(disp+Rm) 符号拡張 R0	1	-
MOV.W @(d	isp, Rm), R0	10000101mmmmdddd	(disp x 2+Rm) 符号拡張 R0	1	-
MOV.L @(d	isp, Rm), Rn	0101nnnnmmmdddd	(disp × 4+Rm) Rn	1	-
MOV.B Rm,	@(R0, Rn)	0000nnnnmmmm0100	Rm (R0+Rn)	1	-
MOV.W Rm,	@(R0, Rn)	0000nnnnmmmm0101	Rm (R0+Rn)	1	-
MOV.L Rm,	@(R0, Rn)	0000nnnnmmmm0110	Rm (R0+Rn)	1	-
MOV.B @(F	10, Rm), Rn	0000nnnnmmm1100	(R0+Rm) 符号拡張 Rn	1	-
MOV.W @(F	10, Rm), Rn	0000nnnnmmm1101	(R0+Rm) 符号拡張 Rn	1	-
MOV.L @(F	10, Rm), Rn	0000nnnnmmm1110	(R0+Rm) Rn	1	-
MOV.B R0,	@(disp, GBR)	11000000dddddddd	R0 (disp+GBR)	1	-
MOV.W R0,	@(disp, GBR)	11000001dddddddd	R0 (disp × 2+GBR)	1	-

命令	命令コード	動作	実行 ステート	Tビット
MOV.L R0, @(disp, GBR)	11000010dddddddd	R0 (disp × 4+GBR)	1	-
MOV.B @(disp, GBR), R0	11000100dddddddd	(disp+GBR) 符号拡張 R0	1	-
MOV.W @(disp, GBR), R0	11000101dddddddd	(disp x 2+GBR) 符号拡張	1	-
		R0		
MOV.L @(disp, GBR), R0	11000110dddddddd	(disp × 4+GBR) R0	1	-
MOVA @(disp, PC), R0	11000111dddddddd	disp × 4+PC R0	1	-
MOVT Rn	0000nnnn00101001	T Rn	1	-
SWAP.B Rm, Rn	0110nnnnmmm1000	Rm 下位2バイトの上下バイト	1	-
		交換 Rn		
SWAP.W Rm, Rn	0110nnnnmmm1001	Rm 上下ワード交換 Rn	1	-
XTRCT Rm, Rn	0010nnnnmmm1101	Rm: Rn の中央 32 ビット Rn	1	-

# 2.5.3 算術演算命令

表 2.12 算術演算命令

	命令	命令コード	動作	実 行 ステート	Tビット
ADD	Rm, Rn	0011nnnnmmm1100	Rn+Rm Rn	1	-
ADD	#imm, Rn	0111nnnniiiiiiii	Rn+imm Rn	1	-
ADDC	Rm, Rn	0011nnnnmmm1110	Rn+Rm+T Rn, キャリ T	1	キャリ
ADDV	Rm, Rn	0011nnnnmmm1111	Rn+Rm Rn, オーバフロー T	1	オーバ フロー
CMP/EQ	#imm, R0	10001000iiiiiii	R0=imm のとき1 T	1	比較結果
CMP/EQ	Rm, Rn	0011nnnnmmmm0000	Rn=Rm のとき1 T	1	比較結果
CMP/HS	Rm, Rn	0011nnnnmmmm0010	無符号で Rn Rm のとき 1 T	1	比較結果
CMP/GE	Rm, Rn	0011nnnnmmmm0011	有符号で Rn Rm のとき 1 T	1	比較結果
CMP/HI	Rm, Rn	0011nnnnmmmm0110	無符号で Rn > Rm のとき 1 T	1	比較結果
CMP/GT	Rm, Rn	0011nnnnmmmm0111	有符号で Rn > Rm のとき 1 T	1	比較結果
CMP/PL	Rn	0100nnnn00010101	Rn > 0 のとき 1 T	1	比較結果
CMP/PZ	Rn	0100nnnn00010001	Rn 0 のとき1 T	1	比較結果
CMP/STR	Rm, Rn	0010nnnnmmm1100	いずれかのバイトが等しいとき 1 T	1	比較結果
DIV1	Rm, Rn	0011nnnnmmmm0100	1 ステップ除算 (Rn ÷ Rm)	1	計算結果
DIVOS	Rm, Rn	0010nnnmmmm0111	Rn Ø MSB Q, Rm Ø MSB M, M^Q T	1	計算結果
DIV0U		0000000000011001	0 M/Q/T	1	0

	命令	命令コード	動作	実 行 ステート	Tビット
DMULS.L	Rm, Rn	0011nnnnmmmm1101	符号付きで Rn×Rm MACH,MACL 32×32 64 ビット	2~5*	-
DMULU.L	Rm, Rn	0011nnnnmmmm0101	符号なしで Rn×Rm MACH,MACL 32×32 64 ビット	2~5*	-
DT	Rn	0100nnnn00010000	Rn - 1 Rn, Rn が 0 のとき 1 T Rn が 0 以外のとき 0 T	1	比較結果
EXTS.B	Rm, Rn	0110nnnnmmm1110	Rm をバイトから符号拡張 Rn	1	-
EXTS.W	Rm, Rn	0110nnnnmmm1111	Rm をワードから符号拡張 Rn	1	
EXTU.B	Rm, Rn	0110nnnnmmm1100	Rm をバイトからゼロ拡張 Rn	1	-
EXTU.W	Rm, Rn	0110nnnnmmm1101	Rm をワードからゼロ拡張 Rn	1	-
MAC.L	@Rm+, @Rn+	0000nnnnmmm1111	符号付きで (Rn) × (Rm) + MAC MAC 32×32+64 64 ピット	2~5*	-
MAC.W	@Rm+, @Rn+	0100nnnnmmm1111	符号付きで (Rn) × (Rm) + MAC MAC 16×16+64 64 ピット	2~4*	-
MUL.L	Rm, Rn	0000nnnnmmmm0111	Rn × Rm MACL 32×32 32ピット	2~5*	-
MULS.W	Rm, Rn	0010nnnnmmm1111	符号付きで Rn × Rm MACL 16×16 32 ビット	1 ~ 3*	-
MULU.W	Rm, Rn	0010nnnnmmm1110	符号なしで Rn × Rm MACL 16×16 32 ピット	1 ~ 3*	-
NEG	Rm, Rn	0110nnnnmmm1011	0 - Rm Rn	1	-
NEGC	Rm, Rn	0110nnnnmmm1010	0 - Rm - T Rn, ボロー T	1	ボロー
SUB	Rm, Rn	0011nnnnmmmm1000	Rn - Rm Rn	1	-
SUBC	Rm, Rn	0011nnnnmmmm1010	Rn - Rm - T Rn, ボロー T	1	ボロー
SUBV	Rm, Rn	0011nnnnmmmm1011	Rn - Rm Rn, アンダフロー T	1	オーバ フロー

【注】 \* 通常実行ステートを示します。

# 2.5.4 論理演算命令

表 2.13 論理演算命令

命令	命令コード	動 作	実 行	Tビット
			ステート	
AND Rm, Rn	0010nnnnmmm1001	Rn & Rm Rn	1	-
AND #imm, R0	11001001iiiiiii	R0 & imm R0	1	-
AND.B #imm, @(R0, GBR)	11001101iiiiiii	(R0+GBR) & imm (R0+GBR)	3	-
NOT Rm, Rn	0110nnnnmmmm0111	~Rm Rn	1	-
OR Rm, Rn	0010nnnnmmm1011	Rn   Rm Rn	1	-
OR #imm, R0	11001011iiiiiii	R0   imm R0	1	-
OR.B #imm, @(R0, GBR)	110011111111111	(R0+GBR)   imm (R0+GBR)	3	-
TAS.B @Rn	0100nnnn00011011	(Rn) が0のとき 1 T,	4	テスト
		1 MSB of (Rn)		結果
TST Rm, Rn	0010nnnnmmm1000	Rn & Rm, 結果が 0 のとき 1 T	1	テスト
				結果
TST #imm, R0	11001000iiiiiii	R0 & imm, 結果が 0 のとき 1 T	1	テスト
				結果
TST.B #imm, @(R0, GBR)	11001100iiiiiii	(R0+GBR) & imm,	3	テスト
		結果が0のとき1 T		結果
XOR Rm, Rn	0010nnnnmmm1010	Rn ^ Rm Rn	1	-
XOR #imm, R0	11001010iiiiiii	R0 ^ imm R0	1	-
XOR.B #imm, @(R0, GBR)	11001110iiiiiii	(R0+GBR) ^ imm (R0+GBR)	3	-

# 2.5.5 シフト命令

表 2.14 シフト命令

	命令	命令コード	命令コード 動作		Tビット
				ステート	
ROTL	Rn	0100nnnn00000100	T Rn MSB	1	MSB
ROTR	Rn	0100nnnn00000101	LSB Rn T	1	LSB
ROTCL	Rn	0100nnnn00100100	T Rn T	1	MSB
ROTCR	Rn	0100nnnn00100101	T Rn T	1	LSB
SHAL	Rn	0100nnnn00100000	T Rn 0	1	MSB
SHAR	Rn	0100nnnn00100001	MSB Rn T	1	LSB
SHLL	Rn	0100nnnn00000000	T Rn 0	1	MSB
SHLR	Rn	0100nnnn00000001	0 Rn T	1	LSB
SHLL2	Rn	0100nnnn00001000	Rn << 2 Rn	1	-
SHLR2	Rn	0100nnnn00001001	Rn >> 2 Rn	1	-

命令	命令コード	動作	実 行	Tビット
			ステート	
SHLL8 Rn	0100nnnn00011000	Rn << 8 Rn	1	-
SHLR8 Rn	0100nnnn00011001	Rn >> 8 Rn	1	-
SHLL16 Rn	0100nnnn00101000	Rn << 16 Rn	1	-
SHLR16 Rn	0100nnnn00101001	Rn >> 16 Rn	1	-

# 2.5.6 分岐命令

表 2.15 分岐命令

	命令	命令コード	動 作	実 行	Tビット
				ステート	
BF	label	10001011ddddddd	T=0 のとき disp×2+PC PC,	3/1*	-
			T=1 のとき nop		
BF/S	label	10001111dddddddd	遅延分岐、	2/1*	-
			T=0 のとき disp×2+PC PC,		
			T=1 のとき nop		
ВТ	label	10001001dddddddd	T=1 のとき disp×2+PC PC,	3/1*	-
			T=0 のとき nop		
BT/S	label	10001101ddddddd	遅延分岐、	2/1*	-
			T=1 のとき disp×2+PC PC,		
			T=0 のとき nop		
BRA	label	1010ddddddddddd	遅延分岐、disp×2+PC PC	2	-
BRAF	Rm	0000mmmm00100011	遅延分岐、Rm+PC PC	2	-
BSR	label	1011ddddddddddd	遅延分岐、PC PR,	2	-
			disp x 2+PC PC		
BSRF	Rm	0000mmmm0000011	遅延分岐、PC PR, Rm+PC PC	2	-
JMP	@Rm	0100mmmm00101011	遅延分岐、Rm PC	2	-
JSR	@Rm	0100mmmm00001011	遅延分岐、PC PR, Rm PC	2	-
RTS		0000000000001011	遅延分岐、PR PC	2	-

【注】 \* 分岐しないときは1ステートになります。

# 2.5.7 システム制御命令

表 2.16 システム制御命令

	命令	命令コード	動作	実 行 ステート	Tビット
CLRT		0000000000001000	0 T	1	0
CLRMA	С	0000000000101000	0 MACH, MACL	1	-
LDC	Rm, SR	0100mmmm00001110	Rm SR	6	LSB
LDC	Rm, GBR	0100mmmm00011110	Rm GBR	4	-
LDC	Rm, VBR	0100mmmm00101110	Rm VBR	4	-
LDC.L	@Rm+, SR	0100mmmm00000111	(Rm) SR, Rm+4 Rm	8	LSB
LDC.L	@Rm+, GBR	0100mmmm00010111	(Rm) GBR, Rm+4 Rm	4	-
LDC.L	@Rm+, VBR	0100mmmm00100111	(Rm) VBR, Rm+4 Rm	4	-
LDS	Rm, MACH	0100mmmm00001010	Rm MACH	1	-
LDS	Rm, MACL	0100mmmm00011010	Rm MACL	1	-
LDS	Rm, PR	0100mmmm00101010	Rm PR	1	-
LDS.L	@Rm+, MACH	0100mmmm0000110	(Rm) MACH, Rm+4	1	-
			Rm		
LDS.L	@Rm+, MACL	0100mmmm00010110	(Rm) MACL, Rm+4 Rm	1	-
LDS.L	@Rm+, PR	0100mmmm00100110	(Rm) PR, Rm+4 Rm	1	-
NOP		00000000000001001	無操作	1	-
RTE		00000000000101011	遅延分岐、スタック領域 PC/SR	5	-
SETT		000000000011000	1 T	1	1
SLEEP		0000000000011011	スリープ	4*	-
STC	SR, Rn	0000nnnn0000010	SR Rn	1	-
STC	GBR, Rn	0000nnnn00010010	GBR Rn	1	-
STC	VBR, Rn	0000nnnn00100010	VBR Rn	1	-
STC.L	SR, @- Rn	0100nnnn00000011	Rn - 4 Rn, SR (Rn)	1	-
STC.L	GBR, @- Rn	0100nnnn00010011	Rn - 4 Rn, GBR (Rn)	1	-
STC.L	VBR, @- Rn	0100nnnn00100011	Rn - 4 Rn, VBR (Rn)	1	-
STS	MACH, Rn	0000nnnn00001010	MACH Rn	1	-
STS	MACL, Rn	0000nnnn00011010	MACL Rn	1	-
STS	PR, Rn	0000nnnn00101010	PR Rn	1	-
STS.L	MACH, @-Rn	0100nnnn0000010	Rn - 4 Rn, MACH (Rn)	1	-
STS.L	MACL, @-Rn	0100nnnn00010010	Rn - 4 Rn, MACL (Rn)	1	-
STS.L	PR, @-Rn	0100nnnn00100010	Rn - 4 Rn, PR (Rn)	1	-

命令	命令コード	動作	実 行 ステート	Tビット
TRAPA #imm	11000011111111111	PC/SR スタック領域、 (imm×4+VBR) PC	8	-

【注】 \* スリープ状態に遷移するまでのステート数です。

命令の実行ステートについて

表に示した実行ステートは最少値です。実際は、

- (1) 命令フェッチとデータアクセスの競合が起こる場合
- (2) ロード命令(メモリ レジスタ)のデスティネーションレジスタと、その直後の命令が使うレジスタが同一の場合などの条件により、命令実行ステート数は増加します。

### 2.6 処理状態

CPU の処理状態には、リセット状態、例外処理状態、バス権解放状態、プログラム実行状態、低消費電力状態の 5 種類があります。状態間の遷移を図 2.4 に示します。




図 2.4 処理状態の状態遷移図

#### (1) リセット状態

CPU がリセットされている状態です。RES 端子がローレベルのとき、パワーオンリセット状態になります。RES 端子がハイレベルで MRES 端子がローレベルのとき、マニュアルリセット状態になります。

#### (2) 例外処理状態

リセットや割り込みなどの例外処理要因によって、CPU が処理状態の流れを変えるときの過渡的な状態です。 リセットの場合は、例外処理ベクタテーブルからプログラムカウンタ (PC)の初期値としての実行開始アドレスとスタックポインタ (SP)の初期値を取り出しそれぞれ格納し、スタートアドレスに分岐してプログラムの実行を開始します。

割り込みなどの場合は、SPを参照して、PCとステータスレジスタ(SR)をスタック領域に退避します。例外処理ベクタテーブルから例外サービスルーチンの開始アドレスを取り出し、そのアドレスに分岐してプログラムの実行を開始します。

その後処理状態はプログラム実行状態となります。

#### (3) プログラム実行状態

CPU が順次プログラムを実行している状態です。

#### (4) 低消費電力状態

CPUの動作が停止し消費電力が低い状態です。スリープ命令でスリープモード、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードになります。

#### (5) バス権解放状態

CPU がバス権を要求したデバイスにバスを解放している状態です。

# 3. MCU 動作モード

# 3.1 動作モードの選択

本 LSI には 4 種類の MCU 動作モードと、3 種類の内蔵フラッシュメモリ書き込み用のモードがあります。 動作モードは、FWE 端子、MD1 端子、MD0 端子の組み合わせで設定します。

本 LSI にて設定可能な動作モードの組み合わせを表 3.1 に示します。この表以外の組み合わせは設定しないでください。

なお、システムの電源投入時は、パワーオンリセット処理を必ず行うようにしてください。

MCU 動作モードとしては、MCU 拡張モード 0~2 とシングルチップモードがあります。

内蔵フラッシュメモリ書き込み用のモードには、オンボードプログラミングモードであるブートモード、ユーザプートモード、ユーザプログラムモードがあります。

MCU 動作	:	端子設定		モード名	内蔵 ROM		CS0 空間	のバス幅	
モード	FWE	MD1	MD0			SH7083	SH7084	SH7085	SH7086
モード 0	0	0	0	MCU 拡張モード 0	無効	8	8	16	16
モード1	0	0	1	MCU 拡張モード 1	無効	16	16	32	32
モード2	0	1	0	MCU 拡張モード 2	有効	BSC の CS0BCR により設定		设定	
モード3	0	1	1	シングルチップモード	有効			-	
モード 4*2	1	0	0	ブートモード	有効			-	
モード 5*2	1	0	1	ユーザブートモード	有効	BSC の CS0BCR により設定		设定	
モード 6*2	1	1	0	ユーザプログラムモード	有効	BS	C の CS0B0	CR により記	设定
モード 7*2	1	1	1		有効			-	

表 3.1 動作モードの選択\*1

- 【注】 \*1 E10A を接続しない場合は、ASEMDO にローレベルを入力しないでください。E10A を接続しない状態でローレベル を入力した場合、動作保証はできません。E10A との接続は「SuperH™ファミリ用 E10A-USB エミュレータ ユーザーズマニュアル 別冊 SH7083、SH7084、SH7085、SH7086 ご使用時の補足説明」をご覧ください。
  - \*2 フラッシュメモリのプログラミングモードです。

SH7080 グループ MCU 動作モード

# 3.2 入出力端子

動作モードに関連する端子構成を表 3.2 に示します。

表 3.2 端子構成

名称	入出力	機能
MD0	入力	動作モードを指定
MD1	入力	動作モードを指定
FWE	入力	内蔵フラッシュメモリの書き込み / 消去のハードウェアイネーブル用端子

SH7080 グループ 3. MCU 動作モード

# 3.3 各動作モードの説明

### 3.3.1 モード 0 (MCU 拡張モード 0)

モード 0 では、CSO 空間のバス幅が、SH7083/84 では 8 ビット、SH7085/86 では 16 ビットの外部メモリ空間となります。

### 3.3.2 モード 1 (MCU 拡張モード 1)

モード 1 では、CS0 空間のバス幅が、SH7083/84 では 16 ビット、SH7085/86 では 32 ビットの外部メモリ空間となります。

### 3.3.3 モード2(MCU 拡張モード2)

モード2では、内蔵ROMが有効で、CSO空間を使用することができます。

## 3.3.4 モード3(シングルチップモード)

シングルチップモードでは、すべてのポートを使用することができますが、外部アドレスは使用できません。

SH7080 グループ 3. MCU 動作モード

# 3.4 アドレスマップ

各動作モードのアドレスマップを図3.1~図3.7に示します。

	モード0、1 【内蔵ROM無効】		モード2 【内蔵ROM有効】		モード3 【シングルチップ】	
H'0000000	CS0空間	Н'00000000	内蔵ROM ( 256KB )	H'0000000	内藏ROM ( 256KB )	
		H'0003FFFF H'00040000	予約	H'0003FFFF H'00040000		
H'01FFFFF H'02000000	予約	H'01FFFFF H'02000000	CS0空間			
H'0BFFFFFF		H'04000000 H'0BFFFFFF	予約			
H'0C000000 H'0DFFFFF H'0E000000	CS3空間	H'0E000000	CS3空間			
	予約		予約			
H'1BFFFFF H'1C000000 H1DFFFFF H'1E000000	CS7空間	H'1BFFFFF H'1C000000 H1DFFFFF H'1E000000	CS7空間		予約	
	予約		予約			
H'FFF7FFF H'FFF80000	SDRAMモード設定	H'FFF7FFFF H'FFF80000	SDRAMモード設定			
H'FFF9FFF H'FFFA0000	予約	H'FFF9FFF H'FFFA0000	予約			
H'FFFF7FFF H'FFFF8000		H'FFFF7FFF H'FFFF8000		H'FFFF7FFF H'FFFF8000	h#PAM (10/2)	
H'FFFFBFFF H'FFFFC000	内蔵RAM(16KB)	H'FFFFBFFF H'FFFFC000	内蔵RAM(16KB)	H'FFFFBFFF H'FFFFC000	内蔵RAM(16KB)	
H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O	

図 3.1 SH7083 (フラッシュメモリ 256KB 版) の各動作モードのアドレスマップ

SH7080 グループ MCU 動作モード

Hipococco	モード0、1 【内蔵ROM無効】	Hoosesse	モード2 【内蔵ROM有効】	Lilongaga	モード3 【シングルチップ】
H'00000000 1	CSO空間	H'00000000	内菔ROM (512KB)	H'00000000	内藏ROM(512KB)
H'01FFFFFF		H'0007FFFF H'00080000 H'01FFFFFF	予約	H'0007FFFF H'00080000	
H'02000000	予約	H'02000000 H'03FFFFF	CS0空間		
H'0BFFFFF		H'04000000 H'0BFFFFF	予約		
H'0C000000 H'0DFFFFF H'0E000000	CS3空間	H'0C000000 H'0DFFFFF H'0E000000	CS3空間		
	予約		予約		予約
H'1BFFFFF H'1C000000 H1DFFFFF H'1E000000	CS7空間	H'1BFFFFFF H'1C000000 H1DFFFFFF H'1E000000	CS7空間		1,40
	予約		予約		
H'FFF7FFF H'FFF80000		H'FFF7FFF H'FFF80000			
H'FFF9FFFF H'FFFA0000	SDRAMモード設定	H'FFF9FFF H'FFFA0000	SDRAMモード設定		
H'FFFF3FFF	予約	H'FFFF3FFF	予約	H'FFFF3FFF	
H'FFFF4000	内蔵RAM(32KB)	H'FFFF4000	内蔵RAM(32KB)	H'FFFF4000	内蔵RAM(32KB)
H'FFFFBFFF H'FFFFC000	周辺I/O	H'FFFFBFFF H'FFFFC000	周辺I/O	H'FFFFBFFF H'FFFFC000	周辺I/O
H'FFFFFFF		H'FFFFFFF		H'FFFFFFF	

図 3.2 SH7083 (フラッシュメモリ 512KB 版 ) の各動作モードのアドレスマップ

MCU動作モード
 SH7080 グループ

_	モード0、1 【内蔵ROM無効】	_	モード2 【内蔵ROM有効】		モード3 【シングルチップ】
H'00000000	QQQPBIII	H'00000000	内藏ROM(256KB)	н'0000000	内藏ROM ( 256KB )
	CS0空間	H'0003FFFF		H'0003FFFF	
		H'00040000 H'01FFFFF	予約	H'00040000	
H'03FFFFFF		H'02000000 H'03FFFFF H'0400000	CS0空間		
H'04000000 H'07FFFFF H'08000000	CS1空間	H'07FFFFF H'08000000	CS1空間		
H'0BFFFFF H'0C000000	CS2空間	H'0BFFFFF H'0C000000	CS2空間		
H'0FFFFFF H'10000000	CS3空間 CS4空間	H'0FFFFFF H'10000000	CS3空間 ————————————————————————————————————		
H'13FFFFF H'14000000	CS5空間	H'13FFFFFF H'14000000	CS5空間		
H'17FFFFF H'18000000	CS6空間	H'17FFFFFF H'18000000	CS6空間		予約
H'1BFFFFFF H'1C000000 H'1FFFFFFF	CS7空間	H'1BFFFFFF H'1C000000 H'1FFFFFFF	CS7空間		
H'20000000	予約	H'20000000	予約		
H'FFF7FFFF H'FFF80000 H'FFF9FFFF	SDRAMモード設定	H'FFF7FFFF H'FFF80000 H'FFF9FFFF	SDRAMモード設定		
H'FFFA0000	予約	H'FFFA0000	予約	H'FFFF7FFF	
H'FFFF7FFF H'FFFF8000	内蔵RAM(16KB)	H'FFFF7FFF H'FFFF8000	内蔵RAM(16KB)	H'FFFF8000	内蔵RAM(16KB)
H'FFFFBFFF H'FFFFC000	周辺I/O	H'FFFFBFFF H'FFFFC000	周辺I/O	H'FFFFBFFF H'FFFFC000	周辺I/O
H'FFFFFFF		H'FFFFFFF		H'FFFFFFF	

図 3.3 SH7084 (フラッシュメモリ 256KB 版)の各動作モードのアドレスマップ

SH7080 グループ MCU 動作モード

	モード0、1 【内蔵ROM無効】		モード2 【内蔵ROM有効】		モード3 【シングルチップ】
H'00000000	CSO空間	H'00000000	内蔵ROM (512KB )	н'0000000	内藏ROM (512KB)
		H'0007FFFF		H'0007FFFF	
		H'00080000 H'01FFFFF	予約	H'00080000	
H'03FFFFF		H'02000000	CS0空間		
H'04000000	CS1空間	H'04000000 H'07FFFFF H'08000000	CS1空間		
H'08000000 H'0BFFFFF H'0C000000	CS2空間	H'0BFFFFF H'0C000000	CS2空間		
H'0FFFFFF H'10000000	CS3空間	H'0FFFFFF H'10000000	CS3空間		
H'13FFFFF H'14000000	CS4空間	H'13FFFFFF H'14000000	CS4空間		
H'17FFFFF H'18000000	CS5空間	H'17FFFFFF H'18000000	CS5空間		予約
H'1BFFFFF H'1C000000	CS6空間	H'1BFFFFFF H'1C000000	CS6空間		
H'1FFFFFF H'20000000	CS7空間	H'1FFFFFF H'20000000	CS7空間		
	予約		予約		
H'FFF7FFF H'FFF80000	CDDAMT 1000	H'FFF7FFF H'FFF80000	CDDANT 1000		
H'FFF9FFF H'FFFA0000	SDRAMモード設定	H'FFF9FFFF H'FFFA0000	SDRAMモード設定		
H'FFFF3FFF H'FFFF4000	予約	H'FFFF3FFF H'FFFF4000	予約	H'FFFF3FFF H'FFFF4000	
H'FFFFBFFF H'FFFFC000	内蔵RAM(32KB)	H'FFFFBFFF H'FFFFC000	内蔵RAM(32KB)	H'FFFFBFFF H'FFFFC000	内蔵RAM(32KB)
111111111111111111111111111111111111111	周辺I/O	11111770000	周辺I/O	III i FFCOOO	周辺I/O

図 3.4 SH7084 (フラッシュメモリ 512KB 版 ) の各動作モードのアドレスマップ

SH7080 グループ MCU 動作モード

	モード0、1 【内蔵ROM無効】	Hooppoor	モード2 【内蔵ROM有効 】	Hooppoor	モード3 【シングルチップ】
н'0000000	CS0空間	H;00000000	内蔵ROM(256KB)	H'0000000	内蔵ROM (256KB)
		H'0003FFFF H'00040000 H'01FFFFFF	予約	H'0003FFFF H'00040000	
		H'02000000	CS0空間		
H'03FFFFFF H'04000000 H'07FFFFFF	CS1空間	H'03FFFFFF H'04000000 H'07FFFFFF	CS1空間		
H'08000000 H'0BFFFFF	CS2空間	H'08000000 H'0BFFFFF	CS2空間		
H'0C000000	CS3空間	H'0C000000	CS3空間		
H'13FFFFF	CS4空間	H'10000000	CS4空間		
H'14000000	CS5空間	H'14000000 H'17FFFFFF	CS5空間		
H'18000000 H'1BFFFFF	CS6空間	H'18000000 H'1BFFFFFF	CS6空間		予約
H1FFFFFF	CS7空間	H'1C000000	CS7空間		
Н'20000000	予約	H'20000000	予約		
H'FFF7FFF H'FFF80000		H'FFF7FFF H'FFF80000			
H'FFF9FFFF H'FFFA0000	SDRAMモード設定	H'FFF9FFF H'FFFA0000	SDRAMモード設定		
H'FFFF7FFF	予約	H'FFFF7FFF	予約	H'FFFF7FFF	
H'FFFF8000	内蔵RAM(16KB)	H'FFFF8000	内蔵RAM(16KB)	H'FFFF8000	内蔵RAM(16KB)
H'FFFFBFFF H'FFFFC000	ELTIVO	H'FFFFBFFF H'FFFFC000	ETILO	H'FFFFBFFF H'FFFFC000	ELIVO
H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O

図 3.5 SH7085 (フラッシュメモリ 256KB 版 ) の各動作モードのアドレスマップ

SH7080 グループ 3. MCU 動作モード

	モード0、1 【内蔵ROM無効】		モード2 【内蔵ROM有効】		モード3 【シングルチップ】
H:00000000	CSO空間	H'00000000	内藏ROM ( 512KB )	н'0000000	内蔵ROM (512KB)
		H'0007FFFF		H'0007FFFF	
		H'00080000 H'01FFFFF	予約	H'00080000	
		H'02000000	CS0空間		
H'03FFFFFF H'04000000 H'07FFFFFF	CS1空間	H'03FFFFFF H'04000000 H'07FFFFFF	CS1空間		
H'08000000 H'0BFFFFF	CS2空間	H'08FFFFFF	CS2空間		
H'0C000000	CS3空間	H'0C000000	CS3空間		
H'10000000 H'13FFFFF	CS4空間	H'10000000 H'13FFFFF	CS4空間		
H'14000000	CS5空間	H'14000000	CS5空間		
H'18000000	CS6空間	H'18000000 H'1BFFFFF	CS6空間		予約
H'1C000000	CS7空間	H'1C000000	CS7空間		
H'2000000	予約	Н'20000000	予約		
H'FFF7FFF H'FFF80000	SDRAMモード設定	H'FFF7FFF H'FFF80000	SDRAMモード設定		
H'FFF9FFF H'FFFA0000	予約	H'FFF9FFF H'FFFA0000	予約		
H'FFFF3FFF H'FFFF4000	内蔵RAM(32KB)	H'FFFF3FFF H'FFFF4000	内蔵RAM(32KB)	H'FFFF3FFF H'FFFF4000	内蔵RAM(32KB)
H'FFFFBFFF H'FFFFC000	YS/RIGHAINI ( SEND )	H'FFFFBFFF H'FFFFC000	rymkmmii ( ozno )	H'FFFFBFFF H'FFFFC000	YSMANNI ( SZND )
H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O

図 3.6 SH7085 (フラッシュメモリ 512KB 版)の各動作モードのアドレスマップ

3. MCU 動作モード SH7080 グループ

H'00000000 <b>[</b>	モード0、1 【内蔵ROM無効】	Honococco F	モード2 【内蔵ROM有効】	H'00000000	モード3 【シングルチップ】
H*00000000		H'00000000	内蔵ROM (512KB)	H*00000000	内蔵ROM ( 512KB )
	CS0空間	H'0007FFFF		H'0007FFFF	
		H'00080000 H'01FFFFF	予約	H'00080000	
H'03FFFFF		H'02000000 H'03FFFFF	CS0空間		
H'04000000 H'07FFFFF	CS1空間	H'04000000 H'07FFFFF	CS1空間		
H'08000000	CS2空間	H'08000000	CS2空間		
H'0BFFFFF H'0C000000	CS3空間	H'0BFFFFF H'0C000000	CS3空間		
H'0FFFFFF H'10000000	CS4空間	H'0FFFFFF H'10000000	CS4空間		
H'13FFFFF H'14000000	CS5空間	H'13FFFFF H'14000000	CS5空間		
H'17FFFFF H'18000000	CS6空間	H'17FFFFF H'18000000	CS6空間		予約
H'1BFFFFFF H'1C000000		H'1BFFFFF H'1C000000			
H'1FFFFFF H'20000000	CS7空間	H'1FFFFFF H'20000000	CS7空間		
H'3FFFFFF H'40000000	予約	H'3FFFFFF H'4000000	予約		
H'7FFFFFF H'80000000	CS8空間	H'7FFFFFF H'8000000	CS8空間		
	予約		予約		
H'FFF7FFF H'FFF80000	SDRAMモード設定	H'FFF7FFF H'FFF80000	SDRAMモード設定		
H'FFF9FFF H'FFFA0000 H'FFFF3FFF	予約	H'FFF9FFF H'FFFA0000 H'FFFF3FFF	予約	H'FFFF3FFF	
H'FFFF4000	内蔵RAM(32KB)	H'FFFF4000	内蔵RAM(32KB)	H'FFFF4000	内蔵RAM(32KB)
H'FFFFBFFF H'FFFFC000	BIJI/O	H'FFFFBFFF H'FFFFC000	国初心	H'FFFFBFFF H'FFFFC000	国河(0
H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O	H'FFFFFFF	周辺I/O

図 3.7 SH7086 の各動作モードのアドレスマップ

SH7080 グループ 3. MCU 動作モード

# 3.5 本 LSI の初期状態

本 LSI では、低消費電力化のため、初期状態では一部の内蔵モジュールがモジュールスタンバイ状態に設定されています。このため、これらのモジュールを動作させるには、モジュールスタンバイ状態を解除する必要があります。詳細は「第 26 章 低消費電力モード」を参照してください。

# 3.6 動作モード変更時の注意事項

本 LSI へ電源印加中に動作モードを変更する場合は、必ずパワーオンリセット状態(RES 端子にローレベルを印加)で行ってください。




図 3.8 動作モード変更時のリセット入力タイミング

3. MCU 動作モード SH7080 グループ

# 4. クロック発振器 (CPG)

本 LSI は、クロック発振器 (CPG)を内蔵しています。

CPG は、内部クロック ( I )、バスクロック ( B )、周辺クロック ( P )、および MTU2S、MTU2 モジュール用クロック ( MI 、MP )の生成と、低消費電力モードの制御を行います。

## 4.1 特長

• 5種類のクロックを独立して生成可能

CPUで使用する内部クロック (I ) と、周辺モジュールで使用する周辺クロック (P )、さらに外部バスインタフェースで使用するバスクロック (B = CK) を独立に生成できます。

また、内蔵のMTU2Sモジュール用にMTU2Sクロック (MI )、MTU2モジュール用にMTU2クロック (MP )を独立に生成することができます。

• 周波数変更機能

CPG内部の分周回路により、内部クロック(I)、バスクロック(B)、周辺クロック(P)およびMTU2Sクロック(MI)とMTU2クロック(MP)の周波数を独立に変更できます。周波数変更は、周波数制御レジスタ(FRQCR)の設定により、ソフトウェアで行います。

• 低消費電力モードの制御

スリープモード、スタンバイモードでのクロック停止、モジュールスタンバイ機能での特定モジュールの停止が可能です。

• 発振停止検出機能

何らかの理由でクロック入力端子からのクロック供給が停止した場合、自動的にタイマ端子をハイインピー ダンス状態にすることができます。 4. クロック発振器(CPG)
 SH7080 グループ

#### 図 4.1 にクロック発振器のブロック図を示します。




図 4.1 クロック発振器のブロック図

クロック発振器の各ブロックは、次のように機能します。

#### (1) PLL 回路

PLL 回路は、水晶発振器または EXTAL 端子からの入力クロック周波数を 8 倍に逓倍する機能を持ちます。逓倍率は常に 8 倍に固定されます。

#### (2) 水晶発振器

XTAL、EXTAL 端子に水晶発振子を接続して使用する場合の発振回路です。

#### (3) 分周器

分周器は、内部クロック(I )、バスクロック(B )、周辺クロック(P )、および MTU2S クロック(MI )と MTU2 クロック(MP )で使用する動作周波数のクロックを生成する機能を持ちます。

動作周波数は、PLL 回路の出力周波数に対して、1 倍、1/2 倍、1/3 倍、1/4 倍、1/8 倍の選択が可能です。 分周率の設定は、周波数制御レジスタ (FRQCR) で設定します。

#### (4) 発振停止検出回路

水晶発振器の異常を検出する回路です。

### (5) クロック周波数制御回路

クロック周波数制御回路は、周波数制御レジスタ(FROCR)の設定により、クロック周波数を制御します。

## (6) スタンバイ制御回路

スタンバイ制御回路は、スリープ / スタンバイモード時の内蔵発振回路および他のモジュールの状態を制御します。

#### (7) 周波数制御レジスタ(FRQCR)

周波数制御レジスタ (FRQCR) には、内部クロック (I )、バスクロック (B )、周辺クロック (P )、および MTU2S クロック (MI )と MTU2 クロック (MP )の周波数分周率の各制御ビットが割り当てられています。

#### (8) 発振停止検出制御レジスタ (OSCCR)

発振停止検出制御レジスタ (OSCCR) には、発振停止検出フラグと外部端子へのフラグ出力選択ビットが割り 当てられています。

#### (9) スタンバイコントロールレジスタ 1~6 (STBCR1~STBCR6)

スタンバイコントロールレジスタ(STBCR)には、低消費電力モードの各制御ビットが割り当てられています。 スタンバイコントロールレジスタについては、「第26章 低消費電力モード」を参照してください。 4. クロック発振器 ( CPG ) SH7080 グループ

表 4.1 に各モジュールの動作クロックを示します。

表 4.1 各モジュールの動作クロック

動作クロック	該当モジュール
内部クロック(I )	CPU
	UBC
	ROM
	RAM
バスクロック(B )	BSC
	DMAC
	DTC

動作クロック	該当モジュール
周辺クロック (P )	POE
	SCI
	SCIF
	SSU
	IIC2
	A/D
	CMT
	WDT
MTU2 クロック(MP )	MTU2
MTU2S クロック(MI))	MTU2S

# 4.2 入出力端子

CPG の端子構成と機能を表 4.2 に示します。

表 4.2 クロック発振器の端子構成と機能

名称	端子名	入出力	機能
クリスタル入出力端子	XTAL	出力	水晶発振子を接続します。
(クロック入力端子)	EXTAL	入力	水晶発振子を接続します。または外部クロック入力端子として使用
			します。
クロック出力端子	CK	出力	外部クロック出力端子として使用します。

【注】 クロック出力端子(CK)を使用する場合、ピンファンクションコントローラ(PFC)による端子の設定が必要な場合があります。詳細は、「第21章 ピンファンクションコントローラ(PFC)」をご覧ください。

4. クロック発振器 (CPG) SH7080 グループ

# 4.3 クロック動作モード

本 LSI のクロック動作モードを表 4.3 に示します。

表 4.3 クロック動作モード

モード	クロック	7入出力	分周器への入力	
	供給源	出力		
1	EXTAL 入力 水晶発振子	CK*	ON ( ×8)	×8

【注】 \* CK 端子よりクロック出力をする場合は PFC の設定が必要になります。PFC の設定については「第 21 章 ピンファンクションコントローラ ( PFC ) 」を参照してください。

#### モード1

EXTAL 端子から外部クロックを入力し、PLL 回路で周波数を 8 倍に逓倍して本 LSI 内部に供給するので、外部で生成するクロック周波数が低くてすみます。 入力クロック周波数は 5MHz から 12.5MHz まで使用でき、内部クロック (I) の周波数レンジとしては 10MHz から 80MHz となります。

最大動作周波数:I = 80MHz、B = 40MHz、P = 40MHz、MI = 80MHz、MP = 40MHz、

表 4.4 に、FRQCR で設定可能な分周率の設定を示します。

表 4.4 FRQCR による分周率の設定

PLL		FRQCI	R の分り	<b>国率</b> 設定	E			フロック	<u></u> ク比		クロ	リック周	]波数(	MHz )	*	
逓倍率	Ιφ	Вφ	Рφ	МΙφ	МРφ	Ιφ	Вф	Рφ	МΙφ	МРφ	入力クロック	Ιφ	Вф	Рφ	МΙф	МРφ
×8	1/8	1/8	1/8	1/8	1/8	1	1	1	1	1	10	10	10	10	10	10
	1/4	1/8	1/8	1/8	1/8	2	1	1	1	1		20	10	10	10	10
	1/4	1/8	1/8	1/4	1/8	2	1	1	2	1		20	10	10	20	10
	1/4	1/4	1/8	1/8	1/8	2	2	1	1	1		20	20	10	10	10
	1/4	1/4	1/8	1/4	1/8	2	2	1	2	1		20	20	10	20	10
	1/4	1/4	1/8	1/4	1/4	2	2	1	2	2		20	20	10	20	20
	1/4	1/4	1/4	1/4	1/4	2	2	2	2	2		20	20	20	20	20
	1/3	1/3	1/3	1/3	1/3	8/3	8/3	8/3	8/3	8/3		26	26	26	26	26
	1/2	1/8	1/8	1/8	1/8	4	1	1	1	1		40	10	10	10	10
	1/2	1/8	1/8	1/4	1/8	4	1	1	2	1		40	10	10	20	10
	1/2	1/8	1/8	1/2	1/8	4	1	1	4	1		40	10	10	40	10
	1/2	1/4	1/8	1/8	1/8	4	2	1	1	1		40	20	10	10	10
	1/2	1/4	1/8	1/4	1/8	4	2	1	2	1		40	20	10	20	10
	1/2	1/4	1/8	1/4	1/4	4	2	1	2	2		40	20	10	20	20
	1/2	1/4	1/8	1/2	1/8	4	2	1	4	1		40	20	10	40	10
	1/2	1/4	1/8	1/2	1/4	4	2	1	4	2		40	20	10	40	20
	1/2	1/4	1/4	1/4	1/4	4	2	2	2	2		40	20	20	20	20
	1/2	1/4	1/4	1/2	1/4	4	2	2	4	2		40	20	20	40	20
	1/2	1/2	1/8	1/8	1/8	4	4	1	1	1		40	40	10	10	10
	1/2	1/2	1/8	1/4	1/8	4	4	1	2	1		40	40	10	20	10
:	1/2	1/2	1/8	1/4	1/4	4	4	1	2	2		40	40	10	20	20
:	1/2	1/2	1/8	1/2	1/8	4	4	1	4	1		40	40	10	40	10
	1/2	1/2	1/8	1/2	1/4	4	4	1	4	2		40	40	10	40	20
	1/2	1/2	1/8	1/2	1/2	4	4	1	4	4		40	40	10	40	40
	1/2	1/2	1/4	1/4	1/4	4	4	2	2	2		40	40	20	20	20
	1/2	1/2	1/4	1/2	1/4	4	4	2	4	2		40	40	20	40	20
	1/2	1/2	1/4	1/2	1/2	4	4	2	4	4		40	40	20	40	40
	1/2	1/2	1/2	1/2	1/2	4	4	4	4	4		40	40	40	40	40
	1/1	1/8	1/8	1/8	1/8	8	1	1	1	1		80	10	10	10	10
	1/1	1/8	1/8	1/4	1/8	8	1	1	2	1		80	10	10	20	10
	1/1	1/8	1/8	1/2	1/8	8	1	1	4	1		80	10	10	40	10
	1/1	1/8	1/8	1/1	1/8	8	1	1	8	1		80	10	10	80	10
	1/1	1/4	1/8	1/8	1/8	8	2	1	1	1		80	20	10	10	10
	1/1	1/4	1/8	1/4	1/8	8	2	1	2	1		80	20	10	20	10
	1/1	1/4	1/8	1/4	1/4	8	2	1	2	2		80	20	10	20	20

PLL		FRQCI	R の分原	<b>周率設</b> 定	Ē		5	7ロッ′	ク比		クロ	リック周	波数 (	MHz )	*	
逓倍率	Ιφ	Вφ	Рφ	МΙф	МРφ	Ιφ	Вф	Рφ	МΙφ	МРφ	入力クロック	Ιφ	Вф	Рφ	МΙф	МРφ
×8	1/1	1/4	1/8	1/2	1/8	8	2	1	4	1	10	80	20	10	40	10
	1/1	1/4	1/8	1/2	1/4	8	2	1	4	2		80	20	10	40	20
	1/1	1/4	1/8	1/1	1/8	8	2	1	8	1		80	20	10	80	10
	1/1	1/4	1/8	1/1	1/4	8	2	1	8	2		80	20	10	80	20
	1/1	1/4	1/4	1/4	1/4	8	2	2	2	2		80	20	20	20	20
	1/1	1/4	1/4	1/2	1/4	8	2	2	4	2		80	20	20	40	20
	1/1	1/4	1/4	1/1	1/4	8	2	2	8	2		80	20	20	80	20
	1/1	1/3	1/3	1/3	1/3	8	8/3	8/3	8/3	8/3		80	26	26	26	26
	1/1	1/3	1/3	1/1	1/3	8	8/3	8/3	8	8/3		80	26	26	80	26
	1/1	1/2	1/8	1/8	1/8	8	4	1	1	1		80	40	10	10	10
	1/1	1/2	1/8	1/4	1/8	8	4	1	2	1		80	40	10	20	10
	1/1	1/2	1/8	1/4	1/4	8	4	1	2	2		80	40	10	20	20
	1/1	1/2	1/8	1/2	1/8	8	4	1	4	1		80	40	10	40	10
	1/1	1/2	1/8	1/2	1/4	8	4	1	4	2		80	40	10	40	20
	1/1	1/2	1/8	1/2	1/2	8	4	1	4	4		80	40	10	40	40
	1/1	1/2	1/8	1/1	1/8	8	4	1	8	1		80	40	10	80	10
	1/1	1/2	1/8	1/1	1/4	8	4	1	8	2		80	40	10	80	20
	1/1	1/2	1/8	1/1	1/2	8	4	1	8	4		80	40	10	80	40
	1/1	1/2	1/4	1/4	1/4	8	4	2	2	2		80	40	20	20	20
	1/1	1/2	1/4	1/2	1/4	8	4	2	4	2		80	40	20	40	20
	1/1	1/2	1/4	1/2	1/2	8	4	2	4	4		80	40	20	40	40
	1/1	1/2	1/4	1/1	1/4	8	4	2	8	2		80	40	20	80	20
	1/1	1/2	1/4	1/1	1/2	8	4	2	8	4		80	40	20	80	40
	1/1	1/2	1/2	1/2	1/2	8	4	4	4	4		80	40	40	40	40
	1/1	1/2	1/2	1/1	1/2	8	4	4	8	4		80	40	40	80	40
	1/1	1/1	1/4	1/4	1/4	8	8	2	2	2	5	40	40	10	10	10
	1/1	1/1	1/4	1/2	1/4	8	8	2	4	2		40	40	10	20	10
	1/1	1/1	1/4	1/2	1/2	8	8	2	4	4		40	40	10	20	20
	1/1	1/1	1/4	1/1	1/4	8	8	2	8	2		40	40	10	40	10
	1/1	1/1	1/4	1/1	1/2	8	8	2	8	4		40	40	10	40	20
	1/1	1/1	1/4	1/1	1/1	8	8	2	8	8		40	40	10	40	40
	1/1	1/1	1/3	1/3	1/3	8	8	8/3	8/3	8/3		40	40	13	13	13
	1/1	1/1	1/3	1/1	1/3	8	8	8/3	8	8/3		40	40	13	40	13
	1/1	1/1	1/3	1/1	1/1	8	8	8/3	8	8		40	40	13	40	40
	1/1	1/1	1/2	1/2	1/2	8	8	4	4	4		40	40	20	20	20

PLL		FRQCR の分周率設定			クロック比			クロック周波数(MHz)*								
逓倍率	lφ	Вφ	Рφ	МΙφ	МРφ	lφ	Вф	Рφ	МΙφ	МРφ	入力クロック	Ιφ	Вφ	Рφ	ΜIφ	МРφ
×8	1/1	1/1	1/2	1/1	1/2	8	8	4	8	4	5	40	40	20	40	20
	1/1	1/1	1/2	1/1	1/1	8	8	4	8	8		40	40	20	40	40
	1/1	1/1	1/1	1/1	1/1	8	8	8	8	8		40	40	40	40	40

- 【注】 \* クロック周波数は、入力クロックの周波数を仮定した場合の値です。
  - 1. PLL 回路の逓倍率は×8 のみです。分周器の分周率には、×1、×1/2、×1/3、×1/4、×1/8 が選択できます。 これらは設定するクロックごとに、周波数制御レジスタで設定します。
  - 2. PLL 回路の出力周波数は、水晶発振子からの入力、または EXTAL 端子からの入力クロックの周波数に、PLL 回路 の 8 倍の逓倍率を掛けた周波数になります。
  - 3. 分周器の入力は、常に PLL 回路の出力になります。
  - 4. 内部クロック(I)の周波数は、水晶発振子からの入力、または EXTAL 端子からの入力クロックの周波数に、PLL 回路の 8 倍の逓倍率と分周器の分周率を掛けた周波数になります。 内部クロック(I)の周波数は、最大動作周波数(80MHz)以下になるように設定してください。
  - 5. パスクロック(B)の周波数は、水晶発振子からの入力、または EXTAL 端子からの入力クロックの周波数に、PLL 回路の 8 倍の逓倍率と分周器の分周率を掛けた周波数になります。 パスクロック(B)の周波数は、40MHz 以下、および内部クロック(I)の周波数以下に設定してください。
  - 6. 周辺クロック(P)の周波数は、水晶発振子からの入力、または EXTAL 端子からの入力クロックの周波数に、 PLL 回路の 8 倍の逓倍率と分周器の分周率を掛けた周波数になります。 周辺クロック(P)の周波数は、40MHz 以下、およびパスクロック(B)の周波数以下に設定してください。
  - 7. MTU2S および MTU2 を使用する場合、MTU2S クロック(MI )は内部クロック(I )の周波数以下、かつ MTU2 クロック(MP )の周波数以上になるように設定してください。また、MTU2 クロック(MP )は MTU2S クロック(MI )の周波数以下、バスクロック(B )の周波数以下、かつ周辺クロック(P )の周波数以上になるように設定してください。
    - MTU2S クロック (MI ) および MTU2 クロック (MP ) の周波数は、水晶発振子からの入力、または EXTAL 端子からの入力クロックの周波数に、PLL 回路の 8 倍の逓倍率と分周器の分周率を掛けた周波数になります。
  - 8. CK 端子の周波数は常にバスクロック(B)の周波数と等しくなります。

4. クロック発振器(CPG)
 SH7080 グループ

## 4.4 レジスタの説明

クロック発振器には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名 略称 R/W 初期値 アドレス アクセスサイズ 周波数制御レジスタ FRQCR R/W H'36DB H'FFFFE800 16 発振停止検出制御レジスタ **OSCCR** R/W H'00 H'FFFFE814 8

表 4.5 レジスタ構成

## 4.4.1 周波数制御レジスタ (FRQCR)

FRQCR は、読み出し / 書き込み可能な 16 ビットのレジスタで、内部クロック ( I )、バスクロック ( B )、周辺クロック ( P ) 、MTU2S クロック ( MI )、MTU2 クロック ( MP ) の周波数分周率の指定ができます。 FRQCR はワードアクセスのみ可能です。

このレジスタは、パワーオンリセット時(WDT オーバフローによるパワーオンリセットは除く)のみ初期化され、初期値は H'36DB となります。

ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-		IFC[2:0]			BFC[2:0]			PFC[2:0]	]		MIFC[2:0	)]	N	MPFC[2:0	0]
初期値:	0	0	1	1	0	1	1	0	1	1	0	1	1	0	1	1
R/W:	R	R/W	R/W	R/W												

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14 ~ 12	IFC[2:0]	011	R/W	内部クロック(I )周波数の分周率
				PLL 回路の出力周波数に対しての内部クロック(I )の分周率を指定し
				ます。設定禁止の値を設定した場合、以後の動作は保証しません。
				000:×1 倍
				001:×1/2 倍
				010:×1/3倍
				011:×1/4 倍
				100:×1/8倍
				上記以外:設定禁止

ビット	ビット名	初期値	R/W	説 明
11~9	BFC[2:0]	011	R/W	バスクロック(B )周波数の分周率
				PLL 回路の出力周波数に対してのバスクロック(B)の分周率を指定し
				ます。設定禁止の値を設定した場合、以後の動作は保証しません。
				000:×1倍
				001: x 1/2 倍
				010:×1/3 倍
				011:×1/4 倍
				100: x 1/8 倍
				上記以外:設定禁止
8~6	PFC[2:0]	011	R/W	周辺クロック(P)周波数の分周率
				PLL 回路の出力周波数に対しての周辺クロック(P )の分周率を指定し
				ます。設定禁止の値を設定した場合、以後の動作は保証しません。
				000:×1倍
				001:×1/2 倍
				010:×1/3 倍
				011:×1/4 倍
				100:×1/8 倍
				上記以外:設定禁止
5~3	MIFC[2:0]	011	R/W	MTU2S クロック(MI )周波数の分周率
				PLL 回路の出力周波数に対しての MTU2S クロック (MI )の分周率を指
				定します。設定禁止の値を設定した場合、以後の動作は保証しません。 
				000:×1倍
				001:×1/2 倍
				010:×1/3 倍
				011:×1/4 倍
				100:×1/8 倍
				上記以外:設定禁止
2~0	MPFC[2:0]	011	R/W	MTU2 クロック(MP )周波数の分周率
				PLL 回路の出力周波数に対しての MTU2 クロック (MP ) の分周率を指
				定します。設定禁止の値を設定した場合、以後の動作は保証しません。
				000:x1倍
				001:x 1/2 倍
				010: ×1/3倍
				011:x1/4倍
				100: ×1/8倍
				上記以外:設定禁止

4. クロック発振器 ( CPG ) SH7080 グループ

# 4.4.2 発振停止検出制御レジスタ (OSCCR)

OSCCR は、読み出し/書き込み可能な8ビットのレジスタで、発振停止検出フラグと外部端子へのフラグ出力の選択を行います。OSCCR はバイトアクセスのみ可能です。

ビット: 7 OSC STOP OSC ERS 初期値: 0 0 0 0 0 0 0 0 R/W: R R R R R R R/W R

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	OSCSTOP	0	R	発振停止検出フラグ
				[セット条件]
				• 通常動作中にクロック入力の停止が検出されたとき
				• ソフトウェアスタンバイモードに遷移したとき
				[クリア条件]
				• RES 端子からのパワーオンリセット
				• ソフトウェアスタンバイモードから復帰するとき
1	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	OSCERS	0	R/W	発振停止検出フラグ出力選択
				WDTOVF 端子から発振停止検出フラグ信号を出力するかを選択します。
				0:WDTOVF 端子から WDT オーバフロー信号のみを出力します。
				1:WDTOVF 端子から WDT オーバフロー信号と発振停止検出フラグ
				信号を出力します。

## 4.5 周波数变更方法

分周器の分周率を変えることによって、内部クロック、バスクロック、および周辺クロックの周波数と、MTU2S クロック、MTU2 クロックの周波数を変更することができます。これらは周波数制御レジスタ(FRQCR)によってソフトウェアで制御します。以下にこれらの方法について示します。

- 1. 初期状態では、IFC2~IFC0=H'011(×1/4倍)、BFC2~BFC0=H'011(×1/4倍)、PFC2~PFC0=H'011(×1/4倍)、MIFC2~MIFC0=H'011(×1/4倍)、MPFC2~MPFC0=H'011(×1/4倍)になっています。
- 2. CPU、内蔵ROM、内蔵RAM以外のモジュールを停止させます。
- 3. IFC2~IFC0、BFC2~BFC0、PFC2~PFC0、MIFC2~MIFC0、MPFC2~MPFC0ビットを目的とする値に設定します。PLL回路の周波数逓倍率は×8倍で一定のため、分周率の設定のみで周波数は決まります。このときの周波数の設定は、内部クロック(I ) パスクロック(B ) 周辺クロック(P )となるように設定してください。また、MTU2SクロックおよびMTU2クロックを使用する場合は、内部クロック(I ) MTU2タロック(MI ) MTU2クロック(MP ) 周辺クロック(P )かつバスクロック(B ) MTU2クロック(MP )となるように設定してください。

なお、FRQCRの書き換え処理は内蔵ROMまたは内蔵RAM上でプログラムを実行させてください。

4. FRQCR書き換え命令発行後、(1~24n) cyc + 11B + 7P 後に切り替わります。

n: FRQCRのBFCビットで設定した分周率(1、1/2、1/3、1/4、1/8)

cyc: EXTALをPLLで8逓倍したクロック

【注】 (1~24n)は内部状態により変わります。

4. クロック発振器 (CPG) SH7080 グループ

## 4.6 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法があります。

## 4.6.1 水晶発振子を接続する方法

水晶発振子を接続する場合の接続例を図 4.2 に示します。ダンピング抵抗  $R_a$ は、表 4.6 に示すものを使用してください。また、水晶発振子は、周波数が発振  $5 \sim 12.5 \mathrm{MHz}$  のものをお使いください。

なお、水晶と LSI の相性については、水晶メーカーとご相談いただきますようお願い致します。




図 4.2 水晶発振子の接続例

表 4.6 ダンピング抵抗値(参考値)

周波数(MHz)	5	8	10	12.5
R <sub>d</sub> ( ) (参考値)	500	200	0	0

水晶発振子の等価回路を図4.3に示します。水晶発振子は表4.7に示す特性のものを使用してください。




図 4.3 水晶発振子の等価回路

表 4.7 水晶発振子の特性

周波数(MHz)	5	8	10	12.5
R <sub>s</sub> Max.( )(参考値)	120	50		
C₀ Max. (pF) (参考値)		7	7	

## 4.6.2 外部クロックを入力する方法

外部クロック入力の接続例を図 4.4 に示します。ソフトウェアスタンバイモード時に外部クロックを止める場合、ハイレベルになるようにしてください。動作時は、外部入力ロックの周波数は  $5 \sim 12.5 \text{MHz}$  にしてください。 XTAL 端子の寄生容量は 10 pF 以下にしてください。

外部クロックを入力する場合でも、PLL 安定時間の確保のため、電源投入時やソフトウェアスタンバイ解除時は、発振安定時間以上待つようにしてください。




図 4.4 外部クロックの接続例

SH7080 グループ 4. クロック発振器 (CPG)

#### 発振停止検出機能 4.7

本 CPG には、何らかのシステムの異常により発振器が停止した場合に備え、クロックの停止を検出する機能が 備わっています。

EXTAL 入力が一定期間変化しないことを検出すると、OSCCR レジスタの OSCSTOP ビットを 1 にセットし、 RES端子からのパワーオンリセット、またはソフトウェアスタンバイモード解除までその状態を保持します。こ のとき、OSCERS ビットが1に設定されていると、WDTOVF端子から発振停止検出フラグ信号を出力します。ま た、大電流ポート (MTU2のTIOC3B、TIOC3D、TIOC4A~TIOC4D、MTU2SのTIOC3BS、TIOC3DS、TIOC4AS ~ TIOC4DS がマルチプレクスされている端子)を PFC の設定にかかわらずハイインピーダンスにすることができ ます。詳細は「21.1.11 大電流ポートコントロールレジスタ(HCPCR)」および「付録 A. 端子状態」を参照 してください。

ソフトウェアスタンバイ状態でも、上記端子はハイインピーダンスにすることができます。詳細は「21.1.11 大 電流ポートコントロールレジスタ(HCPCR)」および「付録 A. 端子状態」を参照してください。ソフトウェア スタンバイ状態解除後は通常動作になります。また、ソフトウェアスタンバイ状態以外で発振が停止するような 異常動作時には、その他の LSI 動作は不定となります。この場合、再度発振を開始しても、上記端子を含めて LSI 動作は不定となります。

なお、EXTAL 入力が変化しない場合でも、本 LSI の PLL 回路は 100kHz ~ 10MHz (温度、動作電圧により変動 します)で発振を続けます。

## 4.8 使用上の注意事項

## 4.8.1 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振回路の回路定数は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

#### 4.8.2 ボード設計 トの注意事項

本 LSI では輻射ノイズ対策を実施しておりますが、さらなる輻射ノイズ低減が必要な場合は、多層基板にし、システムグランド専用層を設けることをお奨めします。

水晶発振子を使用する場合は、発振子および負荷容量はできるだけ XTAL、EXTAL 端子の近くに配置してください。図 4.5 に示すように発振回路の近くには信号線を通過させないでください。誘導により正しい発振ができなくなることがあります。




図 4.5 発振回路部のボード設計に関する注意事項

PLL 回路の外付け推奨回路を図 4.6 に示します。PLLV $_{ss}$ と  $V_{cc}$ 、  $V_{ss}$ はボードの電源供給元から分離し、端子の近くにバイパスコンデンサ CB と CPB を必ず挿入してください。




図 4.6 PLL 回路の外付け推奨回路

4. クロック発振器 ( CPG ) SH7080 グループ

# 5. 例外処理

## 5.1 概要

## 5.1.1 例外処理の種類と優先順位

例外処理は、表 5.1 に示すようにリセット、アドレスエラー、割り込み、および命令の各要因によって起動されます。例外要因には、表 5.1 に示すように優先順位が設けられており、複数の例外要因が同時に発生した場合は、この優先順位に従って受け付けられ、処理されます。

	例外処理	優先順位
リセット	パワーオンリセット	高
	マニュアルリセット	<b> </b>
割り込み	ユーザブレーク(命令実行前ブレーク)	
アドレスエラー	CPU アドレスエラー(命令フェッチ)	
命令	一般不当命令(未定義コード)	
	スロット不当命令(遅延分岐命令 $*$ '直後に配置された未定義コードまたは PC を書き換える命令 $*$ 2)	
	トラップ命令(TRAPA 命令)	
アドレスエラー	CPU アドレスエラー(データアクセス)	
割り込み	ユーザブレーク(命令実行後ブレーク、またはオペランドブレーク)	
アドレスエラー	DMAC/DTC アドレスエラー(データアクセス)	
割り込み	NMI	
	IRQ	▼
	内蔵周辺モジュール	低

表 5.1 例外要因の種類と優先順位

<sup>【</sup>注】 \*1 遅延分岐命令: JMP、JSR、BRA、BSR、RTS、RTE、BF/S、BT/S、BSRF、BRAF

<sup>\*2</sup> PC を書き換える命令: JMP、JSR、BRA、BSR、RTS、RTE、BT、BF、TRAPA、BF/S、BT/S、BSRF、BRAF、LDC Rm,SR、LDC.L@Rm+,SR

SH7080 グループ 5. 例外処理

#### 例外処理の動作 5.1.2

各例外要因は表 5.2 に示すタイミングで検出され、処理が開始されます。

例外処理 要因検出および処理開始タイミング リセット パワーオンリセット RES 端子のローレベルからハイレベルへの変化、または WDT のオーバフローで 開始される マニュアルリセット MRES 端子のローレベルからハイレベルへの変化、または WDT のオーバフローで 開始される アドレスエラー 命令のデコードステージ時に検出され、この前までに実行中の命令が完了後開始さ れる 割り込み 命令 トラップ命令 TRAPA 命令の実行により開始される 一般不当命令 遅延分岐命令(遅延スロット)以外にある未定義コードがデコードされると開始さ れる スロット不当命令 遅延分岐命令(遅延スロット)に配置された未定義コードまたは PC を書き換え る命令がデコードされると開始される

表 5.2 例外要因検出と例外処理開始タイミング

例外処理が起動されると、CPU は次のように動作します。

#### (1) リセットによる例外処理

プログラムカウンタ (PC)とスタックポインタ (SP)の初期値を例外処理ベクタテーブル (PC、SP をそれぞ れ、パワーオンリセット時は H'00000000 番地、H'00000004 番地、マニュアルリセット時は H'00000008 番地、 H'0000000C 番地)から取り出します。例外処理ベクタテーブルについては、「5.1.3 例外処理ベクタテーブル」 を参照してください。次にベクタベースレジスタ ( VBR ) を H'00000000 に、ステータスレジスタ ( SR ) の割り込 みマスクビット(I3~I0)をHF(B'1111)にセットします。例外処理ベクタテーブルから取り出した PC のアド レスからプログラムの実行を開始します。

#### (2) アドレスエラー、割り込み、命令による例外処理

SRとPCをR15で示すスタック上に退避します。割り込み例外処理の場合、割り込み優先レベルをSRの割り 込みマスクビット (I3~I0) に書き込みます。アドレスエラー、命令による例外処理の場合、I3~I0 ビットは影響 を受けません。次に例外処理ベクタテーブルからスタートアドレスを取り出し、そのアドレスからプログラムの 実行を開始します。

SH7080 グループ 5. 例外処理

## 5.1.3 例外処理ベクタテーブル

例外処理実行前には、あらかじめ例外処理ベクタテーブルが、メモリ上に設定されている必要があります。例外処理ベクタテーブルには、例外サービスルーチンの開始アドレスを格納しておきます(リセット例外処理のテーブルには、PC と SP の初期値を格納しておきます)。

各例外要因には、それぞれ異なるベクタ番号とベクタテーブルアドレスオフセットが割り当てられています。 ベクタテーブルアドレスは、対応するベクタ番号やベクタテーブルアドレスオフセットから算出されます。例外 処理では、このベクタテーブルアドレスが示す例外処理ベクタテーブルから、例外サービスルーチンのスタート アドレスが取り出されます。

ベクタ番号とベクタテーブルアドレスオフセットを表 5.3 に、ベクタテーブルアドレスの算出法を表 5.4 に示します。

例外	要因	ベクタ番号	ベクタテーブルアドレスオフセット
パワーオンリセット	PC	0	H'00000000 ~ H'00000003
	SP	1	H'00000004 ~ H'00000007
マニュアルリセット	PC	2	H'00000008 ~ H'0000000B
	SP	3	H'000000C ~ H'0000000F
一般不当命令		4	H'00000010 ~ H'00000013
(システム予約)		5	H'00000014 ~ H'00000017
スロット不当命令		6	H'00000018 ~ H'0000001B
(システム予約)		7	H'0000001C ~ H'0000001F
		8	H'00000020 ~ H'00000023
CPU アドレスエラー		9	H'00000024 ~ H'00000027
DMAC/DTC アドレスエラ-	_	10	H'00000028 ~ H'0000002B
割り込み	NMI	11	H'0000002C ~ H'0000002F
	ユーザブレーク	12	H'00000030 ~ H'00000033
(システム予約)		13	H'00000034 ~ H'00000037
		i i	i i
		31	H'0000007C ~ H'0000007F
トラップ命令(ユーザベク	トラップ命令(ユーザベクタ)		H'00000080 ~ H'00000083
		i i	:
		63	H'000000FC ~ H'000000FF

表 5.3 例外処理ベクタテーブル

5. 例外処理 SH7080 グループ

例外	要因	ベクタ番号	ベクタテーブルアドレスオフセット
割り込み	IRQ0	64	H'00000100 ~ H'00000103
	IRQ1	65	H'00000104 ~ H'00000107
	IRQ2	66	H'00000108 ~ H'0000010B
	IRQ3	67	H'0000010C ~ H'0000010F
	IRQ4	68	H'00000110 ~ H'00000113
	IRQ5	69	H'00000114 ~ H'00000117
	IRQ6	70	H'00000118 ~ H'0000011B
	IRQ7	71	H'0000011C ~ H'0000011F
内蔵周辺モジュール*	_	72	H'00000120 ~ H'00000123
		i	i i
		255	H'000003FC ~ H'000003FF

【注】 \* 各内蔵周辺モジュール割り込みのベクタ番号とベクタテーブルオフセットは「第6章 割り込みコントローラ (INTC)」の表 6.3 を参照してください。

表 5.4 例外処理ベクタテーブルアドレスの算出法

例外要因	ベクタテーブルアドレス算出法
リセット	ベクタテーブルアドレス = (ベクタテーブルアドレスオフセット)
	= (ベクタ番号)×4
アドレスエラー、	ベクタテーブルアドレス = VBR+(ベクタテーブルアドレスオフセット)
割り込み、命令	= VBR+(ベクタ番号)×4

【注】 VBR:ベクタベースレジスタ

ベクタテーブルアドレスオフセット:表5.3を参照

ベクタ番号:表 5.3 を参照

SH7080 グループ 5. 例外処理

## 5.2 リセット

## 5.2.1 リセットの種類

リセットは最も優先順位の高い例外処理要因です。リセットには、パワーオンリセットとマニュアルリセットの 2 種類があります。表 5.5 に示すように、パワーオンリセット、マニュアルリセットのどちらでも CPU 状態は 初期化されます。また、パワーオンリセットで内蔵周辺モジュールのレジスタが初期化されるのに対し、マニュアルリセットでは初期化されません。

種類	IJ	セット状態への遷移条	件	内部状態				
	RES	WDT オーバフロー	MRES	CPU/INTC	内蔵周辺 モジュール	POE、PFC、 I/O ポート		
パワーオンリセット	п-	-	-	初期化	初期化	初期化		
	ハイ	オーバフロー	ハイ	初期化	初期化	初期化		
マニュアルリセット	ハイ	オーバフロー していない		初期化	初期化しない	初期化しない		

表 5.5 リセット状態

## 5.2.2 パワーオンリセット

#### (1) RES 端子によるパワーオンリセット

RES 端子をローレベルにすると、本 LSI はパワーオンリセット状態になります。本 LSI を確実にリセットするために、電源投入時またはスタンバイ時(クロックが停止している場合)は発振安定時間の間、クロックが動作している場合は最低 20 tcyc の間 RES 端子をローレベルに保持してください。パワーオンリセット状態では、CPUの内部状態と内蔵周辺モジュールのレジスタがすべて初期化されます。パワーオンリセット状態での各端子の状態は「付録 A. 端子状態」を参照してください。

パワーオンリセット状態で、RES 端子を一定期間ローレベルに保持した後ハイレベルにすると、パワーオンリセット例外処理が開始されます。このとき、CPU は次のように動作します。

- 1. プログラムカウンタ (PC) の初期値 (実行開始アドレス)を、例外処理ベクタテーブルから取り出します。
- 2. スタックポインタ (SP) の初期値を、例外処理ベクタテーブルから取り出します。
- 3. ベクタベースレジスタ (VBR)をH'00000000にクリアし、ステータスレジスタ (SR)の割り込みマスクビット (I3~I0)をH'F (B'1111)にセットします。
- 4. 例外処理ベクタテーブルから取り出した値をそれぞれPCとSPに設定し、プログラムの実行を開始します。

なお、パワーオンリセット処理は、システムの電源投入時、必ず行うようにしてください。

例外処理
 SH7080 グループ

#### (2) WDT によるパワーオンリセット

WDT のウォッチドッグタイマモードでパワーオンリセットを発生する設定にし、WDT の WTCNT がオーバフローするとパワーオンリセット状態になります。

このとき、WDT によるリセットでは、クロック発振器(CPG)の周波数制御レジスタ(FRQCR)、ウォッチドッグタイマ(WDT)のレジスタは初期化されません(RES 端子からのパワーオンリセットのみで初期化されます)。また、RES 端子からの入力信号によるリセットと WDT のオーバフローによるリセットが同時に発生したときは RES 端子によるリセットが優先され、WTCSR の WOVF ビットは 0 にクリアされます。WDT によるパワーオンリセット処理が開始されると CPU は次のように動作します。

- 1. プログラムカウンタ (PC) の初期値 (実行開始アドレス)を、例外処理ベクタテーブルから取り出します。
- 2. スタックポインタ (SP) の初期値を、例外処理ベクタテーブルから取り出します。
- ベクタベースレジスタ(VBR)をH'00000000にクリアし、ステータスレジスタ(SR)の割り込みマスクビット(I3~I0)をH'F(B'1111)にセットします。
- 4. 例外処理ベクタテーブルから取り出した値をそれぞれPCとSPに設定し、プログラムの実行を開始します。

## 5.2.3 マニュアルリセット

RES 端子がハイレベルのとき MRES 端子をローレベルにすると、本 LSI はマニュアルリセット状態になります。本 LSI を確実にリセットするために最低、ソフトウェアスタンバイ時(クロックが停止している場合)は WDT で設定している発振安定時間より長く、クロックが動作している場合は最低 20 tcyc の間 MRES 端子をローレベルに保持してください。マニュアルリセット状態では、CPU の内部状態が初期化されます。内蔵周辺モジュールの各レジスタは初期化されません。バスサイクルの途中でマニュアルリセット状態にすると、バスサイクルの終了を待ってからマニュアルリセット例外処理を開始します。したがって、マニュアルリセットによってバスサイクルが途中で止まることはありません。ただし、MRES をいったんローレベルにしたら、バスサイクルが終了し、マニュアルリセット状態に入るまで、ローレベルを保持してください(最長バスサイクル以上の間、ローレベルにしてください)。マニュアルリセット状態での各端子の状態は「付録 A. 端子状態」を参照してください。マニュアルリセット状態で、MRES 端子を一定期間ローレベルに保持した後ハイレベルにすると、マニュアルリセット例外処理が開始されます。このとき、CPU はパワーオンリセット例外処理と同じ手順で動作します。

SH7080 グループ 5. 例外処理

## 5.3 アドレスエラー

## 5.3.1 アドレスエラー発生要因

アドレスエラーは、表 5.6 に示すように命令フェッチ、データ読み出し/書き込み時に発生します。

バスサイクル		バスサイクルの内容	アドレスエラーの
種類	バスマスタ		発生
命令フェッチ	CPU	偶数アドレスから命令をフェッチ	なし(正常)
		奇数アドレスから命令をフェッチ	アドレスエラー発生
		内蔵周辺モジュール空間以外から命令をフェッチ	なし(正常)
		内蔵周辺モジュール空間から命令をフェッチ	アドレスエラー発生
		シングルチップモード時に外部メモリ空間から命令をフェッチ	アドレスエラー発生
データ	CPU	ワードデータを偶数アドレスからアクセス	なし(正常)
読み出し/	または DMAC または DTC	ワードデータを奇数アドレスからアクセス	アドレスエラー発生
書き込み		ロングワードデータをロングワード境界からアクセス	なし(正常)
		ロングワードデータをロングワード境界以外からアクセス	アドレスエラー発生
		ワードデータ、バイトデータを内蔵周辺モジュール空間でアクセス	なし(正常)
		ロングワードデータを 16 ビットの内蔵周辺モジュール空間でアクセス	なし(正常)
		ロングワードデータを8ビットの内蔵周辺モジュール空間でアクセス	なし(正常)
		シングルチップモード時に外部メモリ空間をアクセス	アドレスエラー発生

表 5.6 バスサイクルとアドレスエラー

## 5.3.2 アドレスエラー例外処理

アドレスエラーが発生すると、アドレスエラーを起こしたバスサイクルが終了し、実行中の命令が完了してからアドレスエラー例外処理が開始されます。このとき、CPU は次のように動作します。

- 1. ステータスレジスタ(SR)をスタックに退避します。
- 2. プログラムカウンタ(PC)をスタックに退避します。退避するPCの値は、本例外を発生させた命令のアドレスです。ただし、本例外を発生させた命令が遅延スロットに配置されている場合は、直前の遅延分岐命令のアドレスが退避されます。
- 3. 発生したアドレスエラーに対応する例外処理ベクタテーブルから例外サービスルーチンスタートアドレスを 取り出し、そのアドレスからプログラムを実行します。このときのジャンプは遅延分岐ではありません。

SH7080 グループ 5. 例外処理

# 5.4 割り込み

#### 5.4.1 割り込み要因

割り込み例外処理を起動させる要因には、表 5.7 に示すように NMI、ユーザブレーク、IRQ、内蔵周辺モジュ ールがあります。

種類 要求元		要因数
NMI	NMI 端子(外部からの入力)	1
ユーザブレーク	ユーザブレークコントローラ(UBC)	1
IRQ	IRQ0~IRQ7 端子(外部からの入力)	8
内蔵周辺モジュール	ダイレクトメモリアクセスコントローラ ( DMAC )	8
	マルチファンクションタイマパルスユニット 2 ( MTU2 )	28
	マルチファンクションタイマパルスユニット 2S(MTU2S)	13
	データトランスファコントローラ (DTC)	1
	バスステートコントローラ (BSC)	1
	ウォッチドッグタイマ (WDT)	1
	A/D 変換器 ( A/D_0、A/D_1、A/D_2 )	3
	コンペアマッチタイマ(CMT_0、CMT_1)	2
	シリアルコミュニケーションインタフェース(SCI_0、SCI_1、SCI_2)	12
	FIFO 付きシリアルコミュニケーションインタフェース(SCIF_3)	4
	シンクロナスシリアルコミュニケーションユニット(SSU)	3
	ポートアウトプットイネーブル(POE)	3
	I <sup>2</sup> C バスインタフェース 2 (IIC2)	5

表 5.7 割り込み要因

各割り込み要因には、それぞれ異なるベクタ番号とベクタテーブルオフセットが割り当てられています。ベク タ番号とベクタテーブルアドレスオフセットについては「第6章 割り込みコントローラ (INTC)」の表 6.3 を 参照してください。

SH7080 グループ 5. 例外処理

#### 5.4.2 割り込み優先順位

割り込み要因には優先順位が設けられており、複数の割り込みが同時に発生した場合(多重割り込み)、割り込みコントローラ(INTC)によって優先順位が判定され、その判定結果に従って例外処理が起動されます。

割り込み要因の優先順位は、優先レベル  $0 \sim 16$  の値で表され、優先レベル 0 が最低で、優先レベル 16 が最高です。NMI 割り込みは、優先レベル 16 のマスクできない最優先の割り込みで、常に受け付けられます。ユーザブレーク割り込みの優先レベルは 15 です。IRQ 割り込みと内蔵周辺モジュール割り込みの優先レベルは、INTC のインタラプトプライオリティレジスタ  $A \sim F$ 、 $H \sim M$  (IPRA  $\sim$  IPRF、IPRH  $\sim$  IPRM) で自由に設定することができます(表 5.8)。設定できる優先レベルは  $0 \sim 15$  で、優先レベル 16 は設定できません。IPRA  $\sim$  IPRF、IPRH  $\sim$  IPRM については「6.3.4 インタラプトプライオリティレジスタ  $A \sim F$ 、 $H \sim M$  (IPRA  $\sim$  IPRF、IPRH  $\sim$  IPRM)」を参照してください。

種類	優先レベル	備考	
NMI	16	優先レベル固定、マスク不可能	
ユーザブレーク	15	優先レベル固定	
IRQ	0 ~ 15	割り込み優先レベル設定レジスタ A~F、H~M	
内蔵周辺モジュール		(IPRA~IPRF、IPRH~IPRM)により設定	

表 5.8 割り込み優先順位

## 5.4.3 割り込み例外処理

割り込みが発生すると、割り込みコントローラ(INTC)によって優先順位が判定されます。NMI は常に受け付けられますが、それ以外の割り込みは、その優先レベルがステータスレジスタ(SR)の割り込みマスクビット(I3~I0)に設定されている優先レベルより高い場合だけ受け付けられます。

割り込みが受け付けられると割り込み例外処理が開始されます。割り込み例外処理では、CPU は SR とプログラムカウンタ (PC)をスタックに退避し、受け付けた割り込みの優先レベル値を SR の I3 ~ I0 ビットに書き込みます。ただし、NMI の場合優先レベルは 16 ですが、I3 ~ I0 ビットに設定される値は HF(レベル 15)です。次に、受け付けた割り込みに対応する例外処理ベクタテーブルから例外サービスルーチン開始アドレスを取り出し、そのアドレスにジャンプして実行を開始します。割り込み例外処理については「6.6 動作説明」を参照してください。

SH7080 グループ 5. 例外処理

#### 命令による例外 5.5

#### 5.5.1 命令による例外の種類

例外処理を起動する命令には、表 5.9 に示すように、トラップ命令、スロット不当命令、一般不当命令があり ます。

PC 0.0 Block CONTRACTOR					
種類	要因となる命令	備考			
トラップ命令	TRAPA				
スロット不当命令*	遅延分岐命令直後(遅延スロット)に配置された未定義コードまたは PC を書き換える命令	遅延分岐命令: JMP、JSR、BRA、BSR、RTS、RTE、BF/S、BT/S、BSRF、BRAF PC を書き換える命令: JMP、JSR、BRA、BSR、RTS、RTE、BT、BF、TRAPA、BF/S、BT/S、BSRF、BRAF、LDC Rm,SR、LDC.L@Rm+,SR			
一般不当命令*	遅延スロット以外にある未定義 コード				

表 5.9 命令による例外の種類

【注】 \* H'F000~H'FFFF以外の未定義命令をデコードした場合には動作を保証しません。

#### 5.5.2 トラップ命令

TRAPA 命令を実行すると、トラップ命令例外処理が開始されます。このとき、CPU は次のように動作します。

- 1. ステータスレジスタ (SR) をスタックに退避します。
- 2. プログラムカウンタ (PC)をスタックに退避します。退避するPCの値は、TRAPA命令の次命令の先頭アド レスです。
- 3. 例外サービスルーチンスタートアドレスを、TRAPA命令で指定したベクタ番号に対応する例外処理ベクタテ ーブルから取り出し、そのアドレスにジャンプして、プログラムの実行を開始します。このときのジャンプ は遅延分岐ではありません。

### 5.5.3 スロット不当命令

遅延分岐命令の直後に配置された命令のことを「遅延スロットに配置された命令」と呼びます。遅延スロットに配置された命令が未定義コードのとき、この未定義コードがデコードされるとスロット不当命令例外処理が開始されます。また、遅延スロットに配置された命令が PC を書き換える命令のときも、この PC を書き換える命令がデコードされるとスロット不当命令例外処理が開始されます。スロット不当命令例外処理のとき、CPU は次のように動作します。

- 1. SRをスタックに退避します。
- 2. PCをスタックに退避します。退避するPCの値は、未定義コードまたはPCを書き換える命令の直前にある遅延分岐命令のアドレスです。
- 3. 例外サービスルーチンスタートアドレスを、発生した例外に対応する例外処理ベクタテーブルから取り出し、そのアドレスにジャンプして、プログラムの実行を開始します。このときのジャンプは遅延分岐ではありません。

### 5.5.4 一般不当命令

遅延分岐命令の直後(遅延スロット)以外に配置された未定義コードをデコードすると、一般不当命令例外処理が開始されます。このとき、CPU はスロット不当命令例外処理と同じ手順で動作します。ただし、退避する PC の値は、スロット不当命令例外処理と異なり、この未定義コードの先頭アドレスになります。

9. 例外処理
 SH7080 グループ

## 5.6 例外処理の受け付け

リセットを除くすべての例外要因は表 5.10 に示すように遅延スロット、または割り込み禁止命令の直後に発生すると、すぐに受け付けられず保留される場合があります。この場合、例外を受け付けられる命令がデコードされたときに受け付けられます。

表 5.10 遅延スロット、割り込み禁止命令直後の例外要因発生

発生した時点			例外要因		
	アドレスエラー	一般不当命令	スロット不当命令	トラップ命令	割り込み
遅延スロット	×*²	-	<b>x</b> * <sup>2</sup>	-	<b>x</b> * <sup>3</sup>
割り込み禁止命令*'の直後					× * <sup>4</sup>

【記号説明】 : 受け付けられる。

x:受け付けられない。

- :あり得ないケースです。

- 【注】 \*1 割り込み禁止命令: LDC、LDC.L、STC、STC.L、LDS、LDS.L、STS、STS.L
  - \*2 遅延分岐命令実行前に受け付けられます。ただし、RTE 命令の遅延スロットでアドレスエラー、スロット不当命令が発生すると動作は保証されません。
  - \*3 遅延分岐後(遅延スロット命令と遅延分岐先命令の間)に受け付けられます。
  - \*4 割り込み禁止命令の直後の命令実行後(割り込み禁止命令の直後の命令とさらにその次の命令の間)に受け付けられます。

## 5.7 例外処理後のスタックの状態

例外処理終了後のスタックの状態は、表 5.11 に示すようになります。

種類 スタックの状態 スタックの状態 種類 アドレス アドレス エラー エラー (32ビット) 遅延分岐命令の 例外の原因となった(32ビット) SP -SP -アドレス (例外発生 (前記以外 命令のアドレス の原因とな の場合) SR (32ビット) (32ビット) った命令が SR 遅延スロッ トにある場 合) 割り込み トラップ 命令 実行済命令の (32ビット) (32ビット) TRAPA命令の SP SP -次命令アドレス 次命令アドレス (32ビット) SR (32ビット) SR スロット 一般不当 不当命令 命令 遅延分岐命令の (32ビット) 一般不当命令の (32ビット) SP -SP -アドレス 先頭アドレス SR (32ビット) SR (32ビット)

表 5.11 例外処理終了後のスタックの状態

例外処理
 SH7080 グループ

### 5.8 使用上の注意事項

### 5.8.1 スタックポインタ (SP) の値

SP の値は必ず 4 の倍数になるようにしてください。SP が 4 の倍数以外のとき、例外処理でスタックがアクセスされるとアドレスエラーが発生します。

### 5.8.2 ベクタベースレジスタ (VBR) の値

VBR の値は必ず4の倍数になるようにしてください。VBR が4の倍数以外のとき、例外処理でスタックがアクセスされるとアドレスエラーが発生します。

### 5.8.3 アドレスエラー例外処理のスタッキングで発生するアドレスエラー

SP が 4 の倍数になっていないと、例外処理(割り込みなど)のスタッキングでアドレスエラーが発生し、その例外処理終了後、アドレスエラー例外処理に移ります。アドレスエラー例外処理でのスタッキングでもアドレスエラーが発生しますが、無限にアドレスエラー例外処理によるスタッキングが続かないように、そのときのアドレスエラーは受け付けないようになっています。これにより、プログラムの制御をアドレスエラー例外サービスルーチンに移すことができ、エラー処理を行うことができます。

なお、例外処理のスタッキングでアドレスエラーが発生した場合、スタッキングのバスサイクル(ライト)は 実行されます。SR と PC のスタッキングでは、SP がそれぞれ - 4 されるので、スタッキング終了後も SP の値は 4 の倍数になっていません。また、スタッキング時に出力されるアドレスの値は SP の値に対して下位 2 ビットを 0 に丸めたものが出力されます。このとき、スタッキングされたライトデータは不定です。 SH7080 グループ 5. 例外処理

### 5.8.4 スロット不当命令例外処理に関する注意事項

本 LSI のスロット不当命令例外処理の仕様で、従来の SH-2 と異なる点があります。

• 従来のSH-2 : LDC Rm,SR、LDC.L @Rm+,SRをスロット不当命令の対象としません。

• 本LSI : LDC Rm,SR、LDC.L @Rm+,SRをスロット不当命令の対象とします。

本件に関する弊社ソフトウェア製品の対応状況を以下に示します。

### (1) コンパイラ

V.4 以降のコンパイラは、当該命令を遅延スロットに配置しません。

### (2) µITRON 仕様リアルタイム OS

- (a) HI7000/4, HI-SH7
  - OS 内には、当該命令は遅延スロットに存在しません。

### (b) HI7000

OS 内に当該命令が遅延スロットに存在するため、本 LSI ではスロット不当命令が発生します。

#### (c) その他

アセンブラで記述した場合やオブジェクトのミドルウェアを導入する場合、本 LSI ではスロット不当命令が発生する可能性があります。

例外処理
 SH7080 グループ

## 6. 割り込みコントローラ (INTC)

割り込みコントローラ(INTC)は、割り込み要因の優先順位を判定し、CPUへの割り込み要求を制御します。

## 6.1 特長

- 割り込み優先順位を16レベル設定可能
- NMIノイズキャンセラ機能
- 割り込みが発生したことを外部へ出力可能(TRQOUT端子)

### 図 6.1 に INTC のブロック図を示します。




図 6.1 INTC のブロック図

## 6.2 入出力端子

INTC の端子を表 6.1 に示します。

表 6.1 端子構成

名称	端子名	入出力	機能
ノンマスカブル割り込み入力端子	NMI	入力	マスク不可能な割り込み要求信号を入力
割り込み要求入力端子	IRQ0 ~ IRQ7	入力	マスク可能な割り込み要求信号を入力
割り込み要求出力端子	IRQOUT	出力	割り込み要因の発生を知らせる信号を出力

## 6.3 レジスタの説明


INTC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

表 6.2 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
割り込みコントロールレジスタ 0	ICR0	R/W	H'x000	H'FFFFE900	8、16
IRQ コントロールレジスタ	IRQCR	R/W	H'0000	H'FFFFE902	8、16
IRQ ステータスレジスタ	IRQSR	R/W	H'xx00	H'FFFFE904	8、16
インタラプトプライオリティレジスタ A	IPRA	R/W	H'0000	H'FFFFE906	8、16
インタラプトプライオリティレジスタ B	IPRB	R/W	H'0000	H'FFFFE908	8、16
インタラプトプライオリティレジスタ C	IPRC	R/W	H'0000	H'FFFFE980	16
インタラプトプライオリティレジスタ D	IPRD	R/W	H'0000	H'FFFFE982	16
インタラプトプライオリティレジスタE	IPRE	R/W	H'0000	H'FFFFE984	16
インタラプトプライオリティレジスタF	IPRF	R/W	H'0000	H'FFFFE986	16
インタラプトプライオリティレジスタH	IPRH	R/W	H'0000	H'FFFFE98A	16
インタラプトプライオリティレジスタ।	IPRI	R/W	H'0000	H'FFFFE98C	16
インタラプトプライオリティレジスタJ	IPRJ	R/W	H'0000	H'FFFFE98E	16
インタラプトプライオリティレジスタ K	IPRK	R/W	H'0000	H'FFFFE990	16
インタラプトプライオリティレジスタL	IPRL	R/W	H'0000	H'FFFFE992	16
インタラプトプライオリティレジスタ M	IPRM	R/W	H'0000	H'FFFFE994	16

## 6.3.1 割り込みコントロールレジスタ 0 (ICR0)

ICR0 は、16 ビットのレジスタで、外部割り込み入力端子 NMI の入力信号検出モードを設定し、NMI 端子への 入力レベルを示します。



【注】\* NMI端子がハイレベルのとき1、ローレベルのとき0です。

ビット	ビット名	初期値	R/W	説 明
15	NMIL	*	R	NMI 入力レベル
				NMI 端子に入力されている信号のレベルが設定されます。このビットを読むこ
				とによって、NMI 端子のレベルを知ることができます。書き込みは無効です。
				0: NMI 端子にローレベルが入力されている
				1:NMI 端子にハイレベルが入力されている
14 ~ 9	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	NMIE	0	R/W	NMI エッジセレクト
				0:NMI 入力の立ち下がりエッジで割り込み要求を検出
				1:NMI 入力の立ち上がりエッジで割り込み要求を検出
7~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

### 6.3.2 IRQ コントロールレジスタ (IRQCR)

IRQCR は、16 ビットのレジスタで、外部割り込み入力端子 IRQ0~IRQ7 の入力信号検出モードを設定します。

ビット: 15 14 13 12 11 10 0 初期値: 0 0 0 R/W: R/W R/W


ビット	ビット名	初期値	R/W	説 明
15	IRQ71S	0	R/W	IRQ7 センスセレクト
14	IRQ70S	0	R/W	IRQ7 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり エッジ、両エッジのどれで検出するかを選択します。
				00:IRQ7 入力のローレベルで割り込み要求を検出
				01:IRQ7 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ7 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ7 入力の両エッジで割り込み要求を検出

ビット	ビット名	初期値	R/W	說 明
13	IRQ61S	0	R/W	IRQ6 センスセレクト
12	IRQ60S	0	R/W	IRQ6 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり
				エッジ、両エッジのどれで検出するかを選択します。
				00: IRQ6 入力のローレベルで割り込み要求を検出
				01:IRQ6 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ6 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ6 入力の両エッジで割り込み要求を検出
11	IRQ51S	0	R/W	IRQ5 センスセレクト
10	IRQ50S	0	R/W	IRQ5 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり エッジ、両エッジのどれで検出するかを選択します。
				00:IRQ5 入力のローレベルで割り込み要求を検出
				01:IRQ5 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ5 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ5 入力の両エッジで割り込み要求を検出
9	IRQ41S	0	R/W	IRQ4 センスセレクト
8	IRQ40S	0	R/W	IRQ4 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり エッジ、両エッジのどれで検出するかを選択します。
				00: IRQ4 入力のローレベルで割り込み要求を検出
				01:IRQ4 入力の立ち下がリエッジで割り込み要求を検出
				10:IRQ4 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ4 入力の両エッジで割り込み要求を検出
7	IRQ31S	0	R/W	IRQ3 センスセレクト
6	IRQ30S	0	R/W	IRQ3 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がりエッジ、両エッジのどれで検出するかを選択します。
				00: IRQ3 入力のローレベルで割り込み要求を検出
				01: IRQ3 入力の立ち下がりエッジで割り込み要求を検出
				10: IRQ3 入力の立ち上がりエッジで割り込み要求を検出
				11: IRQ3 入力の両エッジで割り込み要求を検出
5	IRQ21S	0	R/W	IRQ2 センスセレクト
4	IRQ20S	0	R/W	IRQ2 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり
				エッジ、両エッジのどれで検出するかを選択します。
				00:IRQ2 入力のローレベルで割り込み要求を検出
				01:IRQ2 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ2 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ2 入力の両エッジで割り込み要求を検出

ビット	ビット名	初期値	R/W	説 明
3	IRQ11S	0	R/W	IRQ1 センスセレクト
2	IRQ10S	0	R/W	IRQ1 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり
				エッジ、両エッジのどれで検出するかを選択します。
				00:IRQ1 入力のローレベルで割り込み要求を検出
				01:IRQ1 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ1 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ1 入力の両エッジで割り込み要求を検出
1	IRQ01S	0	R/W	IRQ0 センスセレクト
0	IRQ00S	0	R/W	IRQ0 端子に対する割り込み信号をローレベル、立ち下がりエッジ、立ち上がり
				エッジ、両エッジのどれで検出するかを選択します。
				00:IRQ0 入力のローレベルで割り込み要求を検出
				01:IRQ0 入力の立ち下がりエッジで割り込み要求を検出
				10:IRQ0 入力の立ち上がりエッジで割り込み要求を検出
				11:IRQ0 入力の両エッジで割り込み要求を検出

### 6.3.3 IRQ ステータスレジスタ (IRQSR)

IRQSR は、16 ビットのレジスタで、外部割り込み入力端子 IRQ0~IRQ7 状態と割り込み要求のステータスを示します。



【注】\*対応するIRQ端子がハイレベルのとき1、ローレベルのとき0です。

ビット	ビット名	初期値	R/W	説 明
15	IRQ7L	*	R	IRQ7 の端子状態を示します。
				0:IRQ7 端子にローレベルが入力されている
				1:IRQ7 端子にハイレベルが入力されている
14	IRQ6L	*	R	IRQ6 の端子状態を示します。
				0:IRQ6 端子にローレベルが入力されている
				1:IRQ6 端子にハイレベルが入力されている
13	IRQ5L	*	R	IRQ5 の端子状態を示します。
				0:IRQ5 端子にローレベルが入力されている
				1:IRQ5 端子にハイレベルが入力されている
12	IRQ4L	*	R	IRQ4 の端子状態を示します。
				0:IRQ4 端子にローレベルが入力されている
				1:IRQ4 端子にハイレベルが入力されている

ビット	ビット名	初期値	R/W	説 明
11	IRQ3L	*	R	IRQ3 の端子状態を示します。
				0: IRQ3 端子にローレベルが入力されている
				1: IRQ3 端子にハイレベルが入力されている
10	IRQ2L	*	R	IRQ2 の端子状態を示します。
				0:IRQ2端子にローレベルが入力されている
				1: IRQ2 端子にハイレベルが入力されている
9	IRQ1L	*	R	IRQ1 の端子状態を示します。
				0:IRQ1 端子にローレベルが入力されている
				1:IRQ1 端子にハイレベルが入力されている
8	IRQ0L	*	R	IRQ0 の端子状態を示します。
				0:IRQ0 端子にローレベルが入力されている
				1: IRQ0 端子にハイレベルが入力されている
7	IRQ7F	0	R/W	IRQ7 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ7 割り込み要求なし
				[クリア条件]
				• IRQ7 端子へのハイレベル入力
				1:IRQ7 割り込み要求あり
				[セット条件]
				• IRQ7 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ7 割り込み要求を未検出
				[クリア条件]
				● IRQ7F = 1 の状態を読み出した後の 0 書き込み
				● IRQ7 割り込みの受け付け
				1:IRQ7 割り込み要求を検出済み
				[セット条件]
				• IRQ7 端子での指定エッジ検出

ビット	ビット名	初期値	R/W	説 明
6	IRQ6F	0	R/W	IRQ6 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ6 割り込み要求なし
				[クリア条件]
				• IRQ6 端子へのハイレベル入力
				1:IRQ6 割り込み要求あり
				[セット条件]
				• IRQ6 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ6 割り込み要求を未検出
				[クリア条件]
				● IRQ6F = 1 の状態を読み出した後の 0 書き込み
				<ul><li>IRQ6 割り込みの受け付け</li></ul>
				1:IRQ6 割り込み要求を検出済み
				[セット条件]
				• IRQ6 端子での指定エッジ検出
5	IRQ5F	0	R/W	IRQ5 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ5 割り込み要求なし
				[クリア条件]
				• IRQ5 端子へのハイレベル入力
				1:IRQ5 割り込み要求あり
				[セット条件]
				• IRQ5 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ5 割り込み要求を未検出
				[クリア条件]
				● IRQ5F = 1 の状態を読み出した後の 0 書き込み
				● IRQ5 割り込みの受け付け
				1:IRQ5 割り込み要求を検出済み
				[セット条件]
				• IRQ5 端子での指定エッジ検出

ビット	ビット名	初期值	R/W	説 明
4	IRQ4F	0	R/W	IRQ4 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ4割り込み要求なし
				[クリア条件]
				• IRQ4 端子へのハイレベル入力
				1:IRQ4 割り込み要求あり
				[セット条件]
				• IRQ4 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ4 割り込み要求を未検出
				[クリア条件]
				● IRQ4F = 1 の状態を読み出した後の 0 書き込み
				<ul><li>IRQ4 割り込みの受け付け</li></ul>
				1:IRQ4 割り込み要求を検出済み
				[セット条件]
				• IRQ4 端子での指定エッジ検出
3	IRQ3F	0	R/W	IRQ3 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0 : IRQ3 割り込み要求なし
				[クリア条件]
				• IRQ3 端子へのハイレベル入力
				1:IRQ3 割り込み要求あり
				[セット条件]
				• IRQ3 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ3割り込み要求を未検出
				「クリア条件1
				● IRQ3F = 1 の状態を読み出した後の 0 書き込み
				<ul><li>IRQ3 割り込みの受け付け</li></ul>
				1: IRQ3 割り込み要求を検出済み
				[セット条件]
				■ IRQ3 端子での指定エッジ検出

ビット	ビット名	初期値	R/W	説明
2	IRQ2F	0	R/W	IRQ2 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ2割り込み要求なし
				[クリア条件]
				• IRQ2 端子へのハイレベル入力
				1:IRQ2 割り込み要求あり
				[セット条件]
				<ul><li>IRQ2 端子へのローレベル入力</li></ul>
				エッジ検出を設定している場合
				0:IRQ2 割り込み要求を未検出
				[クリア条件]
				● IRQ2F = 1 の状態を読み出した後の 0 書き込み
				<ul><li>IRQ2 割り込みの受け付け</li></ul>
				1:IRQ2 割り込み要求を検出済み
				[セット条件]
				• IRQ2 端子での指定エッジ検出
1	IRQ1F	0	R/W	IRQ1 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ1 割り込み要求なし
				[クリア条件]
				• IRQ1 端子へのハイレベル入力
				1:IRQ1 割り込み要求あり
				[セット条件]
				• IRQ1 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ1 割り込み要求を未検出
				[クリア条件]
				● IRQ1F = 1 の状態を読み出した後の 0 書き込み
				• IRQ1 割り込みの受け付け
				1:IRQ1 割り込み要求を検出済み
				[セット条件]
				• IRQ1 端子での指定エッジ検出

ビット	ビット名	初期値	R/W	説 明
0	IRQ0F	0	R/W	IRQ0 割り込み要求ステータスを示します。
				レベル検出を設定している場合
				0:IRQ0 割り込み要求なし
				[クリア条件]
				• IRQ0 端子へのハイレベル入力
				1:IRQ0 割り込み要求あり
				[セット条件]
				• IRQ0 端子へのローレベル入力
				エッジ検出を設定している場合
				0:IRQ0 割り込み要求を未検出
				[ クリア条件 ]
				● IRQ0F = 1 の状態を読み出した後の 0 書き込み
				● IRQ0 割り込みの受け付け
				1:IRQ0 割り込み要求を検出済み
				[セット条件]
				• IRQ0 端子での指定エッジ検出

【注】 \* 対応する IRQ 端子がハイレベルのとき 1、ローレベルのとき 0 です。

# 6.3.4 インタラプトプライオリティレジスタ A~F、H~M ( IPRA~IPRF、IPRH~ IPRM )

IPR は、16 ビットの読み出し / 書き込み可能な 13 本のレジスタで、NMI を除く割り込み要因の優先順位 ( レベル  $15\sim0$  ) を設定します。各割り込み要因と IPR の対応については表 6.3 を参照してください。ビット  $15\sim12$ 、ビット  $11\sim8$ 、ビット  $7\sim4$ 、ビット  $3\sim0$  の各 4 ビットに H'0 から H'F の範囲の値を設定することによって、対応する割り込み要求の優先順位が決まります。割り付けのないリザーブビットについては、H'O ( B'0000 ) を設定してください。

ビット: 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IPR[1	15:12]			IPR[	11:8]			IPR	[7:4]			IPR	[3:0]	
初期値: 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W: R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W		説 明		
15 ~ 12	IPR[15:12]	0000	R/W	対応する割り込み要因の優先順位を設定します。			
				0000:優先レベル0(最低)	1000:優先レベル 8		
				0001:優先レベル 1	1001:優先レベル 9		
				0010:優先レベル 2	1010:優先レベル 10		
				0011:優先レベル 3	1011:優先レベル 11		
				0100:優先レベル 4	1100:優先レベル 12		
				0101:優先レベル 5	1101:優先レベル 13		
				0110:優先レベル 6	1110:優先レベル 14		
				0111:優先レベル 7	1111:優先レベル 15 ( 最高 )		
11~8	IPR[11:8]	0000	R/W	対応する割り込み要因の優先順位	立を設定します。		
				0000:優先レベル0(最低)	1000:優先レベル 8		
				0001:優先レベル 1	1001:優先レベル 9		
				0010:優先レベル 2	1010:優先レベル 10		
				0011:優先レベル 3	1011:優先レベル 11		
				0100:優先レベル 4	1100:優先レベル 12		
				0101:優先レベル 5	1101:優先レベル 13		
				0110:優先レベル 6	1110:優先レベル 14		
				0111:優先レベル 7	1111:優先レベル 15(最高)		

ビット	ビット名	初期値	R/W		説 明
7~4	IPR[7:4]	0000	R/W	対応する割り込み要因の優先順位	立を設定します。
				0000:優先レベル0(最低)	1000:優先レベル 8
				0001:優先レベル 1	1001:優先レベル 9
				0010:優先レベル 2	1010:優先レベル 10
				0011:優先レベル3	1011:優先レベル 11
				0100:優先レベル 4	1100:優先レベル 12
				0101:優先レベル 5	1101:優先レベル 13
				0110:優先レベル 6	1110:優先レベル 14
				0111:優先レベル7	1111:優先レベル 15(最高)
3~0	IPR[3:0]	0000	R/W	対応する割り込み要因の優先順位	立を設定します。
				0000:優先レベル0(最低)	1000:優先レベル 8
				0001:優先レベル 1	1001:優先レベル 9
				0010:優先レベル 2	1010:優先レベル 10
				0011:優先レベル3	1011:優先レベル 11
				0100:優先レベル 4	1100:優先レベル 12
				0101:優先レベル 5	1101:優先レベル 13
				0110:優先レベル 6	1110:優先レベル 14
				0111:優先レベル7	1111:優先レベル 15(最高)

【注】 ビット名は一般名称で表記しています。レジスター覧表ではモジュール名で表記しています。

### 6.4 割り込み要因

### 6.4.1 外部割り込み要因

割り込み要因は、ユーザブレーク、NMI、IRQ、内蔵周辺モジュールの 4 つに分類されます。各割り込みの優先順位は優先レベル値 (0~16) で表され、レベル 0 が最低でレベル 16 が最高です。レベル 0 に設定すると、その割り込みはマスクされます。

### (1) NMI 割り込み

NMI 割り込みは、レベル 16 の割り込みで、常に受け付けられます。NMI 端子からの入力はエッジで検出され、 検出エッジは、割り込みコントロールレジスタ 0 (ICRO) の NMI エッジセレクトビット (NMIE) の設定によって立ち上がりエッジまたは立ち下がりエッジを選択できます。

NMI 割り込み例外処理によって、ステータスレジスタ (SR) の割り込みマスクビット ( $I3 \sim I0$ ) は 15 に設定されます。

#### (2) IRQ7~IRQ0 割り込み

IRQ 割り込みは IRQ0~IRQ7 端子からの入力による割り込みです。IRQ コントロールレジスタ(IRQCR)の IRQ センスセレクトビット(IRQ71S、IRQ70S~IRQ01S、IRQ00S)の設定によって、端子ごとにローレベル検出、立ち下がりエッジ検出、立ち上がりエッジ検出、または両エッジ検出を選択できます。また、インタラプトプライオリティレジスタ A、B(IPRA、IPRB)によって、端子ごとに優先レベルを 0~15 の範囲で設定できます。

IRQ 割り込みをローレベル検出に設定している場合、IRQ 端子がローレベルの期間 INTC に割り込み要求信号が送られます。IRQ 端子がハイレベルになると、割り込み要求信号は INTC に送られません。IRQ ステータスレジスタ(IRQSR)の IRQ フラグ(IRQ7F~IRQ0F)を読み出しすることにより割り込み要求の有無を確認できます。

IRQ 割り込みを立ち下がりエッジ(立ち上がりエッジ、両エッジ)検出に設定している場合、IRQ 端子のハイレベルからローレベル(ローレベルからハイレベル、ローレベルからハイレベルあるいはハイレベルからローレベル)の変化により割り込み要求が検出され、INTC に割り込み要求信号が送られます。IRQ 割り込み要求の検出結果は、その割り込み要求が受け付けられるまで保持されます。また、IRQ ステータスレジスタ(IRQSR)の IRQフラグ(IRQ7F~IRQ0F)を読み出すことにより IRQ 割り込み要求が検出されているかどうかを確認でき、1 読み出し後に 0 を書き込むことにより IRQ 割り込み要求の検出結果を取り下げることができます。

IRQ 割り込み例外処理では、ステータスレジスタ (SR) の割り込みマスクビット ( $I3 \sim I0$ ) は、受け付けた IRQ 割り込みの優先レベル値に設定されます。

IRQ7~IRQ0割り込みのブロック図を図6.2に示します。




図 6.2 IRQ0~IRQ7 割り込み制御

### 6.4.2 内蔵周辺モジュール割り込み

内蔵周辺モジュール割り込みは、以下に示す内蔵周辺モジュールで発生する割り込みです。

要因ごとに異なる割り込みベクタが割り当てられているため、例外サービスルーチンで要因を判定する必要はありません。優先順位は、インタラプトプライオリティレジスタ  $C \sim F$ 、 $H \sim M$  (IPRC  $\sim$  IPRF、IPRH  $\sim$  IPRM )によって、モジュールごとに優先レベル  $0 \sim 15$  の範囲で設定できます。内蔵周辺モジュール割り込み例外処理では、ステータスレジスタ (SR)の割り込みマスクビット ( $I3 \sim I0$ )は、受け付けた内蔵周辺モジュール割り込みの優先レベル値に設定されます。

### 6.4.3 ユーザブレーク割り込み

ユーザブレーク割り込みは、ユーザブレークコントローラ(UBC)で設定したブレーク条件が成立したときに発生する割り込みで、優先レベルは 15 です。ユーザブレーク割り込み要求はエッジで検出され、受け付けられるまで保持されます。ユーザブレーク例外処理によって、ステータスレジスタ(SR)の割り込みマスクビット(I3 ~ IO)は 15 に設定されます。ユーザブレークの詳細は、「第7章 ユーザブレークコントローラ(UBC)」を参照してください。

## 6.5 割り込み例外処理ベクタテーブル

表 6.3 に、割り込み要因とベクタ番号、ベクタテーブルアドレスオフセット、割り込み優先順位を示します。 各割り込み要因には、それぞれ異なるベクタ番号とベクタテーブルアドレスオフセットが割り当てられています。ベクタテーブルアドレスは、このベクタ番号やベクタテーブルアドレスオフセットから算出されます。割り込み例外処理では、このベクタテーブルアドレスが示すベクタテーブルから例外サービスルーチンの開始アドレスが取り出されます。ベクタテーブルアドレスの算出法は、「第5章 例外処理」の表 5.4 を参照してください。 IRQ 割り込みと内蔵周辺モジュール割り込みの優先順位は、インタラプトプライオリティレジスタ A~F、H~M (IPRA~IPRF、IPRH~IPRM)によって、端子またはモジュールごとに、優先レベル0~15 の範囲で任意に設定できます。ただし、同一の IPR によって指定される複数の割り込み要因の優先順位は、ベクタ番号の小さい要因ほど高い優先に割り付けられており変更できません。IRQ 割り込みと内蔵周辺モジュール割り込みの優先順位は、パワーオンリセットによって、優先レベル0に設定されます。複数の割り込み要因の優先順位を同じレベルに設定した場合、それらの割り込みが同時に発生したときは、表 6.3 に示すデフォルト優先順位に従って処理されます。

割り込み要因発生元	名 称	ベクタ 番号	ベクタテーブル 先頭アドレス	IPR	デフォルト 優先順位
ユーザブレーク	I	12	H'00000030	-	高
外部端子	NMI	11	H'0000002C	-	<b>↑</b>
	IRQ0	64	H'00000100	IPRA15 ~ IPRA12	
	IRQ1	65	H'00000104	IPRA11 ~ IPRA8	
	IRQ2	66	H'00000108	IPRA7 ~ IPRA4	
	IRQ3	67	H'0000010C	IPRA3 ~ IPRA0	
	IRQ4	68	H'00000110	IPRB15 ~ IPRB12	
	IRQ5	69	H'00000114	IPRB11 ~ IPRB8	
	IRQ6	70	H'00000118	IPRB7 ~ IPRB4	
	IRQ7	71	H'0000011C	IPRB3 ~ IPRB0	
DMAC_0	DEI0	72	H'00000120	IPRC15 ~ IPRC12	
DMAC_1	DEI1	76	H'00000130	IPRC11 ~ IPRC8	
DMAC_2	DEI2	80	H'00000140	IPRC7 ~ IPRC4	]
DMAC_3	DEI3	84	H'00000150	IPRC3 ~ IPRC0	低

表 6.3 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因発生元	名 称	ベクタ	ベクタテーブル	IPR	デフォルト
		番号	先頭アドレス		優先順位
MTU2_0	TGIA_0	88	H'00000160	IPRD15 ~ IPRD12	高
	TGIB_0	89	H'00000164		↑
	TGIC_0	90	H'00000168		
	TGID_0	91	H'0000016C		
	TCIV_0	92	H'00000170	IPRD11 ~ IPRD8	
	TGIE_0	93	H'00000174		
	TGIF_0	94	H'00000178		
MTU2_1	TGIA_1	96	H'00000180	IPRD7 ~ IPRD4	
	TGIB_1	97	H'00000184		
	TCIV_1	100	H'00000190	IPRD3 ~ IPRD0	
	TCIU_1	101	H'00000194		
MTU2_2	TGIA_2	104	H'000001A0	IPRE15 ~ IPRE12	
	TGIB_2	105	H'000001A4		
	TCIV_2	108	H'000001B0	IPRE11 ~ IPRE8	
	TCIU_2	109	H'000001B4		
MTU2_3	TGIA_3	112	H'000001C0	IPRE7 ~ IPRE4	
	TGIB_3	113	H'000001C4		
	TGIC_3	114	H'000001C8		
	TGID_3	115	H'000001CC		
	TCIV_3	116	H'000001D0	IPRE3 ~ IPRE0	
MTU2_4	TGIA_4	120	H'000001E0	IPRF15~IPRF12	
	TGIB_4	121	H'000001E4		
	TGIC_4	122	H'000001E8		
	TGID_4	123	H'000001EC		
	TCIV_4	124	H'000001F0	IPRF11 ~ IPRF8	
MTU2_5	TGIU_5	128	H'00000200	IPRF7 ~ IPRF4	
	TGIV_5	129	H'00000204		
	TGIW_5	130	H'00000208		
POE (MTU2)	OEI1	132	H'00000210	IPRF3 ~ IPRF0	]
	OEI3	133	H'00000214		↓
IIC2*	IINAKI	156	H'00000270	IPRH11 ~ IPRH8	低

割り込み要因発生元	名 称	ベクタ	ベクタテーブル	IPR	デフォルト
MENO	T014 00	番号	先頭アドレス	100115 100114	優先順位
MTU2S_3	TGIA_3S	160	H'00000280	IPRH7 ~ IPRH4	高
	TGIB_3S	161	H'00000284		l T
	TGIC_3S	162	H'00000288		
	TGID_3S	163	H'0000028C		
	TCIV_3S	164	H'00000290	IPRH3 ~ IPRH0	
MTU2S_4	TGIA_4S	168	H'000002A0	IPRI15 ~ IPRI12	
	TGIB_4S	169	H'000002A4		
	TGIC_4S	170	H'000002A8		
	TGID_4S	171	H'000002AC		
	TCIV_4S	172	H'000002B0	IPRI11 ~ IPRI8	
MTU2S_5	TGIU_5S	176	H'000002C0	IPRI7 ~ IPRI4	
	TGIV_5S	177	H'000002C4		
	TGIW_5S	178	H'000002C8		
POE (MTU2S)	OEI2	180	H'000002D0	IPRI3 ~ IPRI0	
CMT_0	CMI_0	184	H'000002E0	IPRJ15~IPRJ12	
CMT_1	CMI_1	188	H'000002F0	IPRJ11 ~ IPRJ8	
BSC	CMI	192	H'00000300	IPRJ7 ~ IPRJ4	
WDT	ITI	196	H'00000310	IPRJ3 ~ IPRJ0	
A/D_0、A/D_1	ADI_0	200	H'00000320	IPRK15 ~ IPRK12	
	ADI_1	201	H'00000324		
A/D_2	ADI_2	204	H'00000330	IPRK11 ~ IPRK8	
SCI_0	ERI_0	216	H'00000360	IPRL15 ~ IPRL12	
	RXI_0	217	H'00000364		
	TXI_0	218	H'00000368		
	TEI_0	219	H'0000036C		
SCI_1	ERI_1	220	H'00000370	IPRL11 ~ IPRL8	
	RXI_1	221	H'00000374		
	TXI_1	222	H'00000378		
	TEI_1	223	H'0000037C	]	
SCI_2	ERI_2	224	H'00000380	IPRL7 ~ IPRL4	
	RXI_2	225	H'00000384		
	TXI_2	226	H'00000388		
	TEI_2	227	H'0000038C		低

割り込み要因発生元	名 称	ベクタ 番号	ベクタテーブル 先頭アドレス	IPR	デフォルト 優先順位
SCIF	ERIF	228	H'00000390	IPRL3 ~ IPRL0	高
	RXIF	229	H'00000394		<b>†</b>
	BRIF	230	H'00000398		
	TXIF	231	H'0000039C		
SSU	SSERI	232	H'000003A0	IPRM15~IPRM12	
	SSRXI	233	H'000003A4		
	SSTXI	234	H'000003A8		
IIC2*	IITEI	236	H'000003B0	IPRM11 ~ IPRM8	
	IISTPI	237	H'000003B4		
	IITXI	238	H'000003B8		
	IIRXI	239	H'000003BC		低

【注】 \* IIC2の割り込みについては、割り込み要因によりベクタアドレスが離れているものがあります。

### 6.6 動作説明

### 6.6.1 割り込み動作の流れ

割り込み発生時の動作の流れを以下に説明します。また、図 6.3 に動作フローを示します。

- 1. 割り込みコントローラに対して、各割り込み要求元から割り込み要求信号が送られます。
- 2. 割り込みコントローラでは、送られた割り込み要求の中から、インタラプトプライオリティレジスタA~F、H~M(IPRA~IPRF、IPRH~IPRM)に従って最も優先順位の高い割り込みが選択され、それより優先順位の低い割り込みは無視\*されます。このとき、同一優先順位に設定された割り込み、または同一モジュール内の割り込みが複数発生した場合は、表6.3に示すデフォルト優先順位に従って、最も優先順位の高い割り込みが選択されます。
- 3. 割り込みコントローラで選択された割り込みの優先レベルとCPUのステータスレジスタ(SR)の割り込みマスクビット(I3~I0)とが比較されます。I3~I0ビットに設定されているレベルと同じか低い優先レベルの割り込みは無視されます。I3~I0ビットのレベルより高い優先レベルの割り込みだけが受け付けられ、CPUへ割り込み要求信号が送られます。
- 4. 割り込みコントローラが割り込みを受け付けると、IRQOUT端子からローレベルが出力されます。
- 5. 割り込みコントローラから送られた割り込み要求は、CPUが実行しようとしている命令のデコード時に検出され、その命令の実行が割り込み例外処理に置き換えられます。
- 6. SRとプログラムカウンタ(PC)がスタックに退避されます。
- 7. SRのI3~I0ビットに、受け付けられた割り込みの優先レベルが書き込まれます。
- 8. 受け付けられた割り込みがレベルセンスまたは内蔵周辺モジュールからの割り込みだった場合、IRQOUT端子からハイレベルが出力されます。なお、受け付けた割り込みがエッジセンスだった場合は、5.でCPUが実行しようとしていた命令を割り込み例外処理に置き換えた時点でIRQOUT端子からハイレベルが出力されます。ただし、割り込みコントローラが受け付け中の割り込みよりレベルの高い他の割り込みを受け付けているときは、IRQOUT端子はローレベルのままです。
- 9. 受け付けられた割り込みに対応する例外処理ベクタテーブルから、例外サービスルーチン開始アドレスが取り出され、そのアドレスにジャンプして、プログラムの実行が開始されます。このときのジャンプは遅延分岐ではありません。
- 【注】 割り込み要因フラグは、割り込みハンドラ中でクリアしてください。また、クリアしたはずの割り込み要因を誤って再度受け付けないようにするため、クリア後に割り込み要因フラグをリードし、割り込み要因フラグがクリアされたことを確認した後、RTE 命令を実行してください。
  - \* エッジ検出に設定されている割り込み要求は受け付けられるまで保留されます。ただし IRQ 割り込みの場合は、IRQ ステータスレジスタ (IRQSR) のアクセスにより取り下げることができます。 また、エッジ検出により保留されている割り込みは、パワーオンリセットおよびマニュアルリセットでクリアされます。




図 6.3 割り込み動作フロー

### 6.6.2 割り込み例外処理終了後のスタックの状態

割り込み例外処理終了後のスタックの状態は、図 6.4 に示すようになります。



図 6.4 割り込み例外処理終了後のスタック状態

## 6.7 割り込み応答時間

割り込み要求が発生してから、割り込み例外処理が行われ、例外サービスルーチンの先頭命令のフェッチが開始されるまでの時間(割り込み応答時間)を表 6.4 に示します。

表 6.4 割り込み応答時間

項目			備考				
		NMI	IRQ	周辺モジュール			
DMAC/DTC 0	)起動判定	-	2 × Bcyc	1 × Pcyc			
優先順位判定および SRのマスクビットとの 比較時間		1 x lcyc+2 x Pcyc	1 x lcyc+1 x Pcyc	1 × lcyc+2 × Pcyc			
CPU が実行中の シーケンス終了までの 待ち時間			最も長いシーケンスは割り込み例外処理またはアドレスエラー例外処理で、 X=7×lcyc+m1+m2+m3+m4。 ただし割り込みをマスクする命令が続く場合さらに長くなることもあります。				
割り込み例外がのののでは、例外サーチンの先頭のサータチを開始する時間	- ビスルー 令のフェ		SR、PC の退避とベクタアドレスのフェッチを行います。				
応答時間	合計	9 x lcyc+2 x Pcyc +m1+m2+m3+X	9 x lcyc+1 x Pcyc +2 x Bcyc +m1+m2+m3+X	9 × Icyc+3 × Pcyc +m1+m2+m3+X			
	最小時*	12 × lcyc+2 × Pcyc	12 x lcyc+2 x Pcyc				
	最大時	16 × lcyc+2 × Pcyc +2(m1+m2+m3)+m4	16 × lcyc+1 × Pcyc +2 × Bcyc +2(m1+m2+m3)+m4	16 × lcyc+3 × Pcyc +2(m1+m2+m3)+m4			

【注】 m1~m4 は下記のメモリアクセスに要するステート数です。

m1 : SR の退避(ロングワードライト)m2 : PC の退避(ロングワードライト)

m3 : ベクタアドレスリード (ロングワードリード) m4 : 割り込みサービスルーチン先頭命令のフェッチ

\* m1=m2=m3=m4=1 x lcyc の場合

## 6.8 割り込み要求信号によるデータ転送

割り込み要求信号により、以下のデータ転送を行うことができます。

- DMACのみ起動、CPU割り込みは発生しない
- DTCのみ起動、CPU割り込みはDTCの設定による

割り込み要因の中で DMAC 起動要因に指定されているものは INTC に入力されずにマスクされます。マスク条件は次のように表されます。

マスク条件 = 要因選択 (CH0) + 要因選択 (CH1) + 要因選択 (CH2) + 要因選択 (CH3)

INTC は、対応する DTCE のビットが 1 のときは CPU 割り込みをマスクします。 DTCE クリア条件と割り込み要因フラグクリア条件は次のように表されます。

DTCEクリア条件 = DTC転送終了・DTCECLR

割り込み要因フラグクリア条件 = DTC転送終了・DTCECLR + DMAC転送終了

ただし、DTCECLR = DISEL + カウンタ0

制御ブロック図を図 6.5、図 6.6 に示します。




図 6.5 IRQ 割り込み制御ブロック図




図 6.6 周辺モジュールからの割り込み制御ブロック図

## 6.8.1 割り込み要求信号を DTC の起動要因、CPU の割り込み要因とし、DMAC の起動要因としない場合

- 1. DMACで要因を選択しないでください。
- 2. DTCの対応するDTCEビット、およびDISELビットを1にセットします。
- 3. 割り込みが発生すると、DTCに起動要因が与えられます。
- 4. DTCは、データ転送を行うとDTCEビットを0にクリアし、CPUに割り込みを要求します。起動要因はクリアしません。
- 5. CPUは割り込み処理ルーチンで、割り込み要因をクリアします。その後、転送カウンタの値を確認します。 転送カウンタの値 0のとき、DTCEビットを1にセットして、次のデータ転送を許可します。また、転送カウンタの値=0であれば、割り込み処理ルーチンで所要の終了処理をします。

# 6.8.2 割り込み要求信号を DMAC の起動要因とし、CPU の割り込み要因、DTC の起動要因としない場合

- 1. DMACで要因を選択します。インタラプトプライオリティレジスタの設定、DTCのレジスタ設定によらずCPU 割り込み要因、DTC起動要因はマスクされます。
- 2. 割り込みが発生すると、DMACに起動要因が与えられます。
- 3. DMACは、転送時に起動要因をクリアします。

- 6.8.3 割り込み要求信号を DTC の起動要因とし、CPU の割り込み要因、DMAC の起動要因としない場合
  - 1. DMACで要因を選択しないでください。
  - 2. DTCの対応するDTCEビットを1にセットし、DISELビットを0にクリアします。
  - 3. 割り込みが発生すると、DTCに起動要因が与えられます。
  - 4. DTCは、データ転送を行うと、起動要因をクリアします。DTCEビットは1に保持されているため、CPUには割り込みは要求されません。
  - 5. ただし、転送カウンタ=0のとき、DTCEビットを0にクリアし、CPUに割り込みを要求します。
  - 6. CPUは割り込み処理ルーチンで、所要の終了処理をします。
- 6.8.4 割り込み要求信号を CPU の割り込み要因とし、DTC の起動要因、DMAC の起動要因としない場合
  - 1. DMACで要因を選択しないでください。
  - 2. DTCの対応するDTCEビットを0にクリアします。
- 3. 割り込みが発生すると、CPUに割り込みを要求します。
- 4. CPUは割り込み処理ルーチンで、割り込み要因をクリアし、所要の処理をします。

## 6.9 使用上の注意事項

割り込み要因フラグは、割り込みハンドラ中でクリアしてください。また、クリアしたはずの割り込み要因を 誤って再度受け付けないようにするため、クリア後に割り込み要因フラグをリードし、割り込み要因フラグがク リアされたことを確認した後、RTE 命令を実行してください。

## 7. ユーザブレークコントローラ (UBC)

ユーザブレークコントローラ(UBC)は、プログラムデバッグを容易にする機能を提供します。この機能を使用することにより、セルフモニタデバッガを容易に作成でき、インサーキットエミュレータを使用しなくても、本 LSI 単体で手軽にプログラムをデバッグできます。UBC に設定できるブレーク条件には、命令フェッチまたはデータの読み出し/書き込み、データのサイズ、データの内容、アドレスの値、命令フェッチのときの停止タイミングがあります。

なお、マスク ROM 版では、L バス命令フェッチアドレスブレーク (2 チャネル) のみとなります。

### 7.1 特長

1. 次のようなブレーク比較条件を設定できます。

ブレークチャネル数:2チャネル(チャネルAとB)

ユーザブレークは、チャネルA、B独立に、または連続した(シーケンシャル)1つの条件として設定することができます。(シーケンシャルブレーク設定:チャネルAのブレーク条件が一致した後チャネルBのブレーク条件の一致が発生し、しかも両者が同じバスサイクルで発生しないとき。)

• アドレス

アドレス32ビットの比較はビットごとにマスク可能です。 2本のアドレスバス(Lバスアドレス(LAB)、Iバスアドレス(IAB))の1つを選択できます。

データ

32ビットマスク可能。

2本のデータバス(Lバスデータ(LDB)、Iバスデータ(IDB))の1つを選択可能です。

バスサイクル

命令フェッチまたはデータアクセス。

- 読み出しまたは書き込み
- オペランドサイズ

バイト、ワード、およびロングワードをサポート。

- 2. ユーザ指定のユーザブレーク割り込み例外処理ルーチンを実行可能。
- 3. 命令フェッチサイクルにおいて、ユーザブレークを命令の実行の前に設定するか、後に設定するかを指定可能。
- 4. ブレーク条件 (チャネルBに対してのみ)として、最大2<sup>12</sup> 1回まで繰り返し回数を指定可能。
- 5. 4組の分岐元 / 分岐先バッファをサポート (E10Aフル機能対応F-ZTAT版は8組)。



### 図 7.1 に UBC のブロック図を示します。




図 7.1 UBC のブロック図

# 7.2 入出力端子

UBC の端子を表 7.1 に示します。

表 7.1 端子構成

名称	端子名	入出力	機能
ユーザブレークトリガ出力	UBCTRG	出力	UBC 条件一致のトリガ出力端子です。

# 7.3 レジスタの説明

UBC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
プレークアドレスレジスタ A	BARA	R/W	H'00000000	H'FFFFF300	32
ブレークアドレスマスクレジスタ A	BAMRA	R/W	H'00000000	H'FFFFF304	32
ブレークバスサイクルレジスタ A	BBRA	R/W	H'0000	H'FFFFF308	16
ブレークデータレジスタ A	BDRA*	R/W	H'00000000	H'FFFFF310	32
ブレークデータマスクレジスタ A	BDMRA*	R/W	H'00000000	H'FFFFF314	32
ブレークアドレスレジスタ B	BARB	R/W	H'00000000	H'FFFFF320	32
ブレークアドレスマスクレジスタ B	BAMRB	R/W	H'00000000	H'FFFFF324	32
ブレークバスサイクルレジスタ B	BBRB	R/W	H'0000	H'FFFFF328	16
ブレークデータレジスタ B	BDRB*	R/W	H'00000000	H'FFFFF330	32
ブレークデータマスクレジスタ B	BDMRB*	R/W	H'00000000	H'FFFFF334	32
ブレークコントロールレジスタ	BRCR	R/W	H'00000000	H'FFFFF3C0	32
ブランチソースレジスタ	BRSR*	R	H'0xxxxxxx	H'FFFFF3D0	32
ブランチデスティネーションレジスタ	BRDR*	R	H'0xxxxxxx	H'FFFFF3D4	32
実行回数プレークレジスタ	BETR*	R/W	H'0000	H'FFFFF3DC	16

表 7.2 レジスタ構成

# 7.3.1 ブレークアドレスレジスタ A (BARA)

BARA は、32 ビットの読み出し / 書き込み可能なレジスタです。BARA は、チャネル A のブレーク条件とするアドレスを指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BAA31	BAA30	BAA29	BAA28	BAA27	BAA26	BAA25	BAA24	BAA23	BAA22	BAA21	BAA20	BAA19	BAA18	BAA17	BAA16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BAA15	BAA14	BAA13	BAA12	BAA11	BAA10	BAA9	BAA8	BAA7	BAA6	BAA5	BAA4	BAA3	BAA2	BAA1	BAA0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	BAA31 ~	すべて0	R/W	ブレークアドレス A
	BAA0			チャネル A のブレーク条件を指定する LAB または IAB のアドレスを格納し
				ます。

<sup>【</sup>注】 \* F-ZTAT 版のみ。

## 7.3.2 ブレークアドレスマスクレジスタ A (BAMRA)

BAMRA は、32 ビットの読み出し / 書き込み可能なレジスタです。BAMRA は、BARA によって指定されるブレークアドレスビットのうちマスクするビットを指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BAMA31	ВАМА30	BAMA29	BAMA28	BAMA27	BAMA26	BAMA25	BAMA24	BAMA23	BAMA22	BAMA21	BAMA20	BAMA19	BAMA18	BAMA17	BAMA16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BAMA15	BAMA14	BAMA13	BAMA12	BAMA11	BAMA10	BAMA9	BAMA8	BAMA7	BAMA6	BAMA5	BAMA4	ВАМАЗ	BAMA2	BAMA1	BAMA0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31~0	BAMA31 ~ BAMA0	すべて 0	R/W	プレークアドレスマスク A  BARA (BAA31~BAA0) によって指定されるチャネル A のプレークアドレスビットのうちマスクするビットを指定します。  0: ブレークアドレスビット BAAn は、ブレーク条件に含まれる  1: ブレークアドレスビット BAAn はマスクされ、ブレーク条件に含まれ
				1: フレークアトレスピット BAAN はマスクされ、フレーク条件に含まれない 【注】n=31~0

## 7.3.3 ブレークバスサイクルレジスタ A (BBRA)

BBRA は、チャネル A のブレーク条件として(1)I バスサイクルのバスマスタ、(2)L バスサイクルまたは I バスサイクル、(3)命令フェッチまたはデータアクセス、(4)読み出しまたは書き込み、および(5)オペランドサイズを指定する 16 ビットの読み出しまたは書き込み可能なレジスタです。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	CPA2*	CPA1*	CPA0*	CDA1*	CDA0	IDA1*	IDA0	RWA1*	RWA0	SZA1*	SZA0*
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

【注】\* マスクROM版、ROMレス版ではリザーブビットとなります。読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
10	CPA2*	0	R/W	I バスのバスマスタセレクト A
9	CPA1*	0	R/W	チャネル A ブレーク条件のバスサイクルとして I バスを選択した場合のバス
8	CPA0*	0	R/W	マスタを選択します。バスサイクルとしてLバスを選択した場合、本ビット
				は無効となります。
				000:条件比較を行わない
				xx1:ブレーク条件に CPU サイクルを含めます
				x1x:ブレーク条件に DMAC サイクルを含めます
				1xx : ブレーク条件に DTC サイクルを含めます
7	CDA1*	0	R/W	L バスサイクル / I バスサイクルセレクト A
6	CDA0	0	R/W	チャネル A ブレーク条件のバスサイクルとして L バスサイクルまたは l バス
				サイクルを選択します。
				00:条件比較を行わない
				01: プレーク条件は、L バスサイクル
				10:プレーク条件は、1 バスサイクル
				11: プレーク条件は、L バスサイクル
5	IDA1*	0	R/W	命令フェッチ / データアクセスセレクト A
4	IDA0	0	R/W	チャネル A ブレーク条件のバスサイクルとして命令フェッチサイクルまたは
				データアクセスサイクルを選択します。
				00:条件比較を行わない
				01:プレーク条件は、命令フェッチサイクル
				10:プレーク条件は、データアクセスサイクル
				11: プレーク条件は、命令フェッチサイクルまたはデータアクセスサイク
				Jλ
3	RWA1*	0	R/W	読み出し/書き込みセレクト A
2	RWA0	0	R/W	チャネルAブレーク条件のバスサイクルとして読み出しサイクルまたは書き
				込みサイクルを選択します。
				00:条件比較を行わない
				01:プレーク条件は、読み出しサイクル
				10:ブレーク条件は、書き込みサイクル
				11:プレーク条件は、読み出しサイクルまたは書き込みサイクル
1	SZA1*	0	R/W	オペランドサイズセレクト A
0	SZA0*	0	R/W	│ チャネル A ブレーク条件のバスサイクルのオペランドサイズを選択します。 │
				00:ブレーク条件には、オペランドサイズを含まない
				01:ブレーク条件は、バイトアクセス
				10: ブレーク条件は、ワードアクセス
				11: ブレーク条件は、ロングワードアクセス
				【注】 オペランドサイズを指定する場合、アドレス境界とオペランドサイズ
				を一致させてください。

【記号説明】x : Don't care

【注】 \* マスク ROM 版、ROM レス版ではリザーブビットとなります。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

# 7.3.4 ブレークデータレジスタ A (BDRA) (F-ZTAT 版のみ)

BDRA は、32 ビットの読み出し / 書き込み可能なレジスタです。 ブレーク条件 A の対象とするデータバスは 2 種類あり、ブレークバスサイクルレジスタ A (BBRA) の制御ビット CDA1、CDA0 により選択します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BDA31	BDA30	BDA29	BDA28	BDA27	BDA26	BDA25	BDA24	BDA23	BDA22	BDA21	BDA20	BDA19	BDA18	BDA17	BDA16
初期値: R/W:	-	0 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BDA15	BDA14	BDA13	BDA12	BDA11	BDA10	BDA9	BDA8	BDA7	BDA6	BDA5	BDA4	BDA3	BDA2	BDA1	BDA0
初期値: R/W:	0 R/W															

ビット	ビット名	初期値	R/W	説明
31 ~ 0	BDA31 ~	すべて 0	R/W	ブレークデータビット A
	BDA0			チャネル A のブレーク条件を指定するデータを格納します。
				BBRA により I バスを選択した場合は、BDA31 ~ BDA0 に IDB のブレークデータを指定します。
				BBRA により L バスを選択した場合は、BDA31 ~ BDA0 に LDB のブレークデータを指定します。

- 【注】 1. ブレーク条件にデータバスの値を含める場合は、オペランドサイズを指定してください。
  - 2. ブレーク条件としてバイトサイズを指定する場合は、BDRA におけるブレークデータとして、ビット 15~8 とビット 7~0 に同一のバイトデータをセットしてください。

# 7.3.5 ブレークデータマスクレジスタ A (BDMRA) (F-ZTAT 版のみ)

BDMRA は、32 ビットの読み出し / 書き込み可能なレジスタです。BDMRA は、BDRA で指定するブレークデータビットのうちマスクするビットを指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BDMA31	BDMA30	BDMA29	BDMA28	BDMA27	BDMA26	BDMA25	BDMA24	BDMA23	BDMA22	BDMA21	BDMA20	BDMA19	BDMA18	BDMA17	BDMA16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BDMA15	BDMA14	BDMA13	BDMA12	BDMA11	BDMA10	BDMA9	BDMA8	BDMA7	BDMA6	BDMA5	BDMA4	BDMA3	BDMA2	BDMA1	BDMA0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	BDMA31 ~ BDMA0	すべて0	R/W	ブレークデータマスク A  BDRA (BDA31 ~ BDA0) によって指定されるチャネル A のブレークデータ ビットのうちマスクするビットを指定します。  0: ブレークデータビット BDAn は、ブレーク条件に含まれる  1: ブレークデータビット BDAn はマスクされ、ブレーク条件に含まれな い  【注】n=31~0

- 【注】 1. ブレーク条件にデータバスの値を含める場合は、オペランドサイズを指定してください。
  - 2. ブレーク条件としてバイトサイズを指定する場合は、BDMRA におけるブレークマスクデータとして、ビット 15~8 とビット 7~0 に同一のバイトデータをセットしてください。

# 7.3.6 ブレークアドレスレジスタ B (BARB)

BARB は、32 ビットの読み出し / 書き込み可能なレジスタです。BARB はチャネル B のブレーク条件とするアドレスを指定します。ブレーク条件 B の対象となるアドレスバスは 2 種類あり、ブレークバスサイクルレジスタ B (BBRB) の制御ビット CDB1、CDB0 により選択します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BAB31	BAB30	BAB29	BAB28	BAB27	BAB26	BAB25	BAB24	BAB23	BAB22	BAB21	BAB20	BAB19	BAB18	BAB17	BAB16
初期値: R/W:	-	0 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BAB15	BAB14	BAB13	BAB12	BAB11	BAB10	BAB9	BAB8	BAB7	BAB6	BAB5	BAB4	BAB3	BAB2	BAB1	BAB0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	BAB31 ~	すべて 0	R/W	ブレークアドレスB
	BAB0			チャネルBのブレーク条件を指定するアドレスを指定します。
				BBRB により I バスまたは L バスを選択した場合は、BAB31~BAB0 に IAB
				または LAB のアドレスを指定します。

# 7.3.7 ブレークアドレスマスクレジスタ B ( BAMRB )

BAMRB は、32 ビットの読み出し / 書き込み可能なレジスタです。BAMRB は、BARB によって指定されるブレークアドレスビットのうちマスクするビットを指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BAMB31	BAMB30	BAMB29	BAMB28	BAMB27	BAMB26	BAMB25	BAMB24	BAMB23	BAMB22	BAMB21	BAMB20	BAMB19	BAMB18	BAMB17	BAMB16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BAMB15	BAMB14	BAMB13	BAMB12	BAMB11	BAMB10	BAMB9	BAMB8	BAMB7	BAMB6	BAMB5	BAMB4	ВАМВ3	BAMB2	BAMB1	BAMB0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	BAMB31 ~	すべて 0	R/W	ブレークアドレスマスク B
	BAMB0			BARB(BAB31~BAB0)によって指定されるチャネル B のブレークアドレ
				スピットのうちマスクするピットを指定します。
				0:プレークアドレスビット BABn は、プレーク条件に含まれる
				1:ブレークアドレスビット BABn はマスクされ、ブレーク条件に含まれ
				ない
				【注】n=31~0

# 7.3.8 ブレークデータレジスタ B (BDRB) (F-ZTAT 版のみ)

BDRB は、32 ビットの読み出し/書き込み可能なレジスタです。ブレーク条件 B の対象とするデータバスは 2 種類あり、ブレークバスサイクルレジスタ B (BBRB) の制御ビット CDB1、CDB0 により選択します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BDB31	BDB30	BDB29	BDB28	BDB27	BDB26	BDB25	BDB24	BDB23	BDB22	BDB21	BDB20	BDB19	BDB18	BDB17	BDB16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W							
ビット:	15	4.4	13	12	11	10	9	8	7	6	5	4	3	2	4	0
しゅ に.	15	14	13	12		10	9	<u> </u>		0	<u> </u>	4	<u> </u>			0
	BDB15	BDB14	BDB13	BDB12	BDB11	BDB10	BDB9	BDB8	BDB7	BDB6	BDB5	BDB4	BDB3	BDB2	BDB1	BDB0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W							

ビット	ビット名	初期値	R/W	説明
31 ~ 0	BDB31 ~	すべて 0	R/W	ブレークデータビットB
	BDB0			チャネルBのプレーク条件を指定するデータを格納します。
				BBRB により I バスを選択した場合は、BDB31 ~ BDB0 に IDB のブレークデータを指定します。
				BBRB により L バスを選択した場合は、BDB31 ~ BDB0 に LDB のブレークデータを指定します。

- 【注】 1. ブレーク条件にデータバスの値を含める場合は、オペランドサイズを指定してください。
  - 2. ブレーク条件としてバイトサイズを指定する場合は、BDRB におけるブレークデータとして、ビット 15~8 とビット 7~0 に同一のバイトデータをセットしてください。

# 7.3.9 ブレークデータマスクレジスタ B (BDMRB) (F-ZTAT 版のみ)

BDMRB は、32 ビットの読み出し / 書き込み可能なレジスタです。BDMRB は、BDRB で指定するブレークデータビットのうちマスクするビットを指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	BDMB31	BDMB30	BDMB29	BDMB28	BDMB27	BDMB26	BDMB25	BDMB24	BDMB23	BDMB22	BDMB21	BDMB20	BDMB19	BDMB18	BDMB17	BDMB16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BDMB15	BDMB14	BDMB13	BDMB12	BDMB11	BDMB10	BDMB9	BDMB8	BDMB7	BDMB6	BDMB5	BDMB4	BDMB3	BDMB2	BDMB1	BDMB0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説明
31~0	BDMB31 ~ BDMB0	すべて 0	R/W	プレークデータマスク B BDRB (BDB31 ~ BDB0) によって指定されるチャネル B のブレークデータ ビットのうちマスクするビットを指定します。 0: ブレークデータビット BDBn は、ブレーク条件に含まれる 1: ブレークデータビット BDBn はマスクされ、ブレーク条件に含まれな
				い 【注】n=31~0

- 【注】 1. ブレーク条件にデータバスの値を含める場合は、オペランドサイズを指定してください。
  - 2. ブレーク条件としてバイトサイズを指定する場合は、BDMRB におけるブレークマスクデータとして、ビット 15 ~8 とビット 7~0 に同一のバイトデータをセットしてください。

#### ブレークバスサイクルレジスタB(BBRB) 7.3.10

BBRB は、チャネル B のブレーク条件として (1) I バスサイクルのバスマスタ、 (2) L バスサイクルまたは I バスサイクル、(3)命令フェッチまたはデータアクセス、(4)読み出しまたは書き込み、および(5)オペラン ドサイズを指定する16ビットの読み出しまたは書き込み可能なレジスタです。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	CPB2*	CPB1*	CPB0*	CDB1*	CDB0	IDB1*	IDB0	RWB1*	RWB0	SZB1*	SZB0*
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

【注】\* マスクROM版、ROMレス版ではリザーブビットとなります。読み出すと常に0が読み出されます。 書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	CPB2*	0	R/W	I バスのバスマスタセレクト B
9	CPB1*	0	R/W	チャネル B ブレーク条件のバスサイクルとして I バスを選択した場合のバス
8	CPB0*	0	R/W	マスタを選択します。バスサイクルとしてLバスを選択した場合、本ビット
				は無効となります。
				000:条件比較を行わない
				xx1:ブレーク条件に CPU サイクルを含めます
				x1x:ブレーク条件に DMAC サイクルを含めます
				1xx:ブレーク条件に DTC サイクルを含めます
7	CDB1*	0	R/W	L バスサイクル / I バスサイクルセレクト B
6	CDB0	0	R/W	チャネル B ブレーク条件のバスサイクルとして L バスサイクルまたは I バス
				サイクルを選択します。
				00:条件比較を行わない
				01: プレーク条件は、L バスサイクル
				10: プレーク条件は、I バスサイクル
				11:ブレーク条件は、L バスサイクル
5	IDB1*	0	R/W	命令フェッチ / データアクセスセレクト B
4	IDB0	0	R/W	チャネルBブレーク条件のバスサイクルとして命令フェッチサイクルまたは
				データアクセスサイクルを選択します。
				00:条件比較を行わない
				01:プレーク条件は、命令フェッチサイクル
				10:ブレーク条件は、データアクセスサイクル
				11: ブレーク条件は、命令フェッチサイクルまたはデータアクセスサイク
				JV

ビット	ビット名	初期値	R/W	説明
3	RWB1*	0	R/W	読み出し/書き込みセレクト B
2	RWB0	0	R/W	チャネルB ブレーク条件のバスサイクルとして読み出しサイクルまたは書き 込みサイクルを選択します。 00:条件比較を行わない 01:ブレーク条件は、読み出しサイクル
				10:プレーク条件は、書き込みサイクル 11:プレーク条件は、読み出しサイクルまたは書き込みサイクル
1	SZB1*	0	R/W	オペランドサイズセレクト B
0	SZB0*	0	R/W	<ul> <li>チャネルBブレーク条件のバスサイクルのオペランドサイズを選択します。</li> <li>00:ブレーク条件は、オペランドサイズを含まない</li> <li>01:ブレーク条件は、バイトアクセス</li> <li>10:ブレーク条件は、ワードアクセス</li> <li>11:ブレーク条件は、ロングワードアクセス</li> <li>【注】オペランドサイズを指定する場合、アドレス境界とオペランドサイズを一致させてください。</li> </ul>

【記号説明】x : Don't care

【注】 \* マスク ROM 版、ROM レス版ではリザーブビットとなります。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

## 7.3.11 ブレークコントロールレジスタ (BRCR)

BRCR は次の条件を設定します。

- 1. チャネルA、Bを2つの独立したチャネル条件か、あるいは1つの連続した条件として使用するかを指定します。
- 2. ユーザブレークを命令実行の前に設定するか後に設定するかを指定します。
- 3. チャネルB比較条件に実行回数を含めるかどうかを指定します。
- 4. チャネルA、B比較条件にデータバスの値を含めるかどうかを指定します。
- 5. PCトレースをイネーブルにします。
- 6. UBCTRG出力のパルス幅を選択します。
- 7. チャネルA、B比較条件一致時に、ユーザブレーク割り込みを要求するかどうかを指定します。

BRCR は、ブレーク条件一致フラグと種々のブレーク条件をセットするためのビットを持つ 32 ビットの読み出し/書き込み可能なレジスタです。

ビット :	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	UTRG	W[1:0]	UBIDB	-	UBIDA	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	SCM FCA	SCM FCB	SCM FDA	SCM FDB	PCTE	PCBA	-	-	DBEA	PCBB	DBEB	-	SEQ	-	-	ETBE
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W	R/W	R	R/W	R	R	R/W

ビット	ビット名	初期値	R/W	説明
31 ~ 22	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
21、20	UTRGW[1:0]	00	R/W	UBCTRG 出力パルス幅セレクト
				プレーク条件一致時の UBCTRG 出力のパルス幅を選択します。
				00:設定禁止
				01: <del>UBCTRG</del> 出力パルス幅を 3~4t <sub>ворс</sub> にする
				10: <del>UBCTRG</del> 出力パルス幅を 7~8t <sub>вор</sub> にする
				11:UBCTRG 出力パルス幅を 15~16t <sub>Boyc</sub> にする
				【注】t <sub>Boyo</sub> は外部パスクロック(B = CK)の周期を示します。
19	UBIDB	0	R/W	ユーザブレークディスエーブル B
				チャネルBのブレーク条件を満足したときに、ユーザブレーク割り込み要求
				を禁止するかどうかを選択します。
				0:ブレーク条件を満足したときに、ユーザブレーク割り込み要求を許可
				する
				1:ブレーク条件を満足したときに、ユーザブレーク割り込み要求を禁止
		0	-	する
18	-	U	R	リザーブビット
47	LIDIDA	0	DAM	読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
17	UBIDA	0	R/W	ユーザブレークディスエーブル A
				チャネルAのブレーク条件を満足したときに、ユーザブレーク割り込み要求を禁止するかどうかを選択します。
				0:ブレーク条件を満足したときに、ユーザブレーク割り込み要求を許可
				する
				1:ブレーク条件を満足したときに、ユーザブレーク割り込み要求を禁止
				する
16	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
15	SCMFCA	0	R/W	L バスサイクル条件一致フラグ A
				チャネル A にセットしたブレーク条件の L バスサイクル条件を満足すると、
				このフラグは 1 にセットされます。このフラグをクリアするには、このビッ
				トに 0 を書き込みます。
				0 : チャネル A に対する L バスサイクル条件不一致
				1:チャネル A に対する L バスサイクル条件一致
14	SCMFCB	0	R/W	L バスサイクル条件一致フラグ B
				チャネル B にセットしたプレーク条件の L バスサイクル条件を満足すると、
				このフラグは1にセットされます。このフラグをクリアするには、このビッ
				トに0を書き込みます。
				0 : チャネル B に対する L バスサイクル条件不一致
				1: チャネル B に対する L バスサイクル条件一致
13	SCMFDA	0	R/W	I バスサイクル条件一致フラグ A
				チャネル A にセットしたブレーク条件の I バスサイクル条件を満足すると、
				このフラグは 1 にセットされます。このフラグをクリアするには、このビッ
				トに 0 を書き込みます。
				0:チャネル A に対する I バスサイクル条件不一致
				1 : チャネル A に対する l バスサイクル条件一致
12	SCMFDB	0	R/W	I バスサイクル条件一致フラグ B 
				チャネルBにセットしたブレーク条件のIバスサイクル条件を満足すると、
				このフラグは1にセットされます。このフラグをクリアするには、このビッ
				トに0を書き込みます。
				0:チャネルBに対するIバスサイクル条件不一致
<b>.</b>	2075		544	1:チャネルBに対する I パスサイクル条件一致
11	PCTE	0	R/W	PC トレースイネーブル
				0:PCトレースを禁止
				1 : PC トレースを許可
10	PCBA	0	R/W	PC プレークセレクト A
				チャネルAに対する命令フェッチサイクルのブレークタイミングが命令実行
				の前か後かを選択します。
				0: チャネル A の PC ブレークを命令実行前に設定
			_	1: チャネル A の PC プレークを命令実行後に設定
9、8	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	DBEA	0	R/W	データブレークイネーブル A
				データバス条件がチャネルAのプレーク条件に含まれるかどうかを選択しま
				0:データバス条件がチャネル A のブレーク条件に含まれない
				1 : データバス条件がチャネル A のブレーク条件に含まれる

ビット	ビット名	初期値	R/W	説明
6	PCBB	0	R/W	PC ブレークセレクト B
				チャネル B に対する命令フェッチサイクルのブレークタイミングが命令実行の前か後かを選択します。
				0:チャネル B の PC ブレークを命令実行前に設定
				1:チャネル B の PC ブレークを命令実行後に設定
5	DBEB	0	R/W	データブレークイネーブル B
				データバス条件がチャネルBのブレーク条件に含まれるかどうかを選択します。
				0: データバス条件がチャネル B のブレーク条件に含まれない
				1 : データバス条件がチャネル B のブレーク条件に含まれる
4	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	SEQ	0	R/W	シーケンス条件セレクト
				チャネルAおよびBの2つの条件が独立した条件であるか連続した条件であるかを選択します。
				0:独立した条件下でチャネル A とチャネル B を比較
				1:連続した条件下でチャネル A とチャネル B を比較(チャネル A、次に チャネル B)
2、1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	ETBE	0	R/W	実行回数プレークイネーブル
				チャネル B に対してのみ実行回数ブレーク条件を有効にします。このビットが 1 の場合、生じたブレーク条件の数が BETR レジスタで指定した実行回数と等しくなったときユーザブレーク割り込みを要求します。
				0:チャネルBの実行回数プレーク条件を無効にする
				1:チャネルBの実行回数ブレーク条件を有効にする

## 7.3.12 実行回数ブレークレジスタ(BETR)(F-ZTAT 版のみ)

BETR は、16 ビットの読み出し / 書き込み可能なレジスタです。チャネル B の実行回数プレーク条件を有効にすると、このレジスタはブレークを行う回数を指定します。最大値は  $2^{12}$  - 1 回です。ブレーク条件を満たすたびに BETR は 1 ずつデクリメントされます。BETR が H'0001 になった後、ブレーク条件を満たすとユーザブレーク割り込みを要求します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-					ı	BET[11:0	]					
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 12	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
11 ~ 0	BET[11:0]	すべて 0	R/W	実行回数

## 7.3.13 ブランチソースレジスタ (BRSR ) (F-ZTAT 版のみ )

BRSR は、32 ビットの読み出し専用レジスタです。BRSR は、分岐元命令のアドレスのビット 27~0 を格納します。BRSR は、分岐発生時に 1 にセットされるフラグビットを持っています。このフラグビットは、BRSR の読み出し時、PC トレース禁止状態からの許可設定時、パワーオンリセット、またはマニュアルリセットで 0 にクリアされます。その他のビットは、リセットによっては初期化されません。4 本 (E10A フル機能対応 F-ZTAT 版は8 本)の BRSR レジスタはキュー構造を持ち、格納したレジスタは分岐ごとにシフトされます。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	SVF	-	-	-	BSA27	BSA26	BSA25	BSA24	BSA23	BSA22	BSA21	BSA20	BSA19	BSA18	BSA17	BSA16
初期値:	0	0	0	0	不定											
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
ビット :	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BSA15	BSA14	BSA13	BSA12	BSA11	BSA10	BSA9	BSA8	BSA7	BSA6	BSA5	BSA4	BSA3	BSA2	BSA1	BSA0
初期値:	不定															
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
31	SVF	0	R	BRSR 有効フラグ
				分岐元のアドレスが格納されているかどうかを示します。このフラグは分岐 発生時に 1 にセットされます。このフラグは、BRSR を読み出した場合、PC トレース禁止の状態から許可に設定した場合、パワーオンリセットのいずれ かの条件で 0 にクリアされます。 0:BRSR レジスタの値は無効
				1:BRSR レジスタの値は有効

ビット	ビット名	初期値	R/W	説 明
30 ~ 28	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
27 ~ 0	BSA27 ~	不定	R	分岐元アドレス
	BSA0			これらのビットは分岐元アドレスのビット 27~0 を格納します。

## 7.3.14 ブランチデスティネーションレジスタ (BRDR) (F-ZTAT 版のみ)

BRDR は、32 ビットの読み出し専用レジスタです。BRDR は、分岐先命令のアドレスのビット 27~0 を格納します。BRDR は、分岐発生時に1に設定されるフラグビットを持っています。このフラグビットは、BRDR の読み出し時、PC トレース禁止状態からの許可設定時、パワーオンリセット、またはマニュアルリセットで0にクリアされます。その他のビットはリセットによっては初期化されません。4本(E10A フル機能対応 F-ZTAT 版は8本)の BRSR レジスタはキュー構造を持ち、格納したレジスタは分岐ごとにシフトされます。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	DVF	1	-	-	BDA27	BDA26	BDA25	BDA24	BDA23	BDA22	BDA21	BDA20	BDA19	BDA18	BDA17	BDA16
初期値:	0	0	0	0	不定											
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	BDA15	BDA14	BDA13	BDA12	BDA11	BDA10	BDA9	BDA8	BDA7	BDA6	BDA5	BDA4	BDA3	BDA2	BDA1	BDA0
初期値:	不定															
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
31	DVF	0	R	BRDR 有効フラグ
				分岐先アドレスが格納されているかどうかを示します。このフラグは分岐発生時に1にセットされます。このフラグは、BRDRを読み出した場合、PCトレース禁止の状態から許可に設定した場合、パワーオンリセットのいずれかの条件で0にクリアされます。 0:BRDRレジスタの値は無効 1:BRDRレジスタの値は有効
30 ~ 28	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
27 ~ 0	BDA27 ~	不定	R	分岐先アドレス
	BDA0			これらのビットは分岐先アドレスのビット 27~0 を格納します。

## 7.4 動作説明

## 7.4.1 ユーザブレーク動作の流れ

ブレーク条件の設定からユーザブレーク例外処理までの動作の流れは次のとおりです。

- 1. ブレークアドレスは、ブレークアドレスレジスタ(BARAまたはBARB)にセットします。マスクするアドレスは、ブレークアドレスマスクレジスタ(BAMRAまたはBAMRB)にセットします。ブレークデータは、ブレークデータレジスタ(BDRAまたはBDRB)にセットします。マスクするデータは、ブレークデータマスクレジスタ(BDMRAまたはBDMRB)にセットします。バスブレーク条件は、ブレークバスサイクルレジスタ(BBRAまたはBBRB)にセットします。BBRAまたはBBRBの3つの制御ビットペア、すなわちLバスサイクルまたはIバスサイクルセレクト、命令フェッチまたはデータアクセスセレクト、読み出しまたは書き込みセレクトの3つの制御ビットペアのどれか1つでもB'00の場合は、ユーザブレークは発生しません。ブレーク制御は、BRCRのビットにセットします。他のすべてのブレーク関連レジスタの設定後にBBRAまたはBBRBの設定を行ってください。
- 2. ブレーク条件を満足すると、UBCはユーザブレーク割り込み要求をCPUに通知するとともに、それぞれのチャネルに対するLバス条件一致フラグ(SCMFCAまたはSCMFCB)およびIバス条件一致フラグ(SCMFDAまたはSCMFDB)をセットします。
- 3. 設定条件の一致または不一致をチェックするため、該当する条件一致フラグ(SCMFCA、SCMFDA、SCMFCB、SCMFDB)を使用することができます。フラグは条件一致によりセットされますが、リセットされません。フラグを再び使用できるようにするためには、まず0を書き込み、フラグをリセットしてください。
- 4. チャネルAおよびチャネルBに設定したブレーク条件一致がほぼ同時に発生する場合があります。CPUに通知するユーザブレーク割り込み要求は1つだけであっても、これらの2つの条件一致フラグは2つともセットされる場合があります。
- 5. ブレーク条件としてIバスを選択した場合は、次のことに注意してください。
- Iバスには、CPUとDMAC、およびDTCが接続されています。UBCはBBRAレジスタのCPA2~CPA0ビット、 およびBBRBレジスタのCPB2~CPB0ビットで選択したバスマスタの生成するバスサイクルを監視し、条件一 致比較を行います。
- CPUのLバス上での命令フェッチに起因したIバスサイクル(リードフィルサイクルを含む)をIバスでの命令フェッチサイクル、それ以外をデータアクセスサイクルと定義します。
- DMAC/DTCが発行するIバスサイクルは、データアクセスサイクルのみです。
- Iバスにブレーク条件を設定している場合は、CPUが実行した命令に起因したIバスサイクルで条件が一致したときでも、どの命令でユーザブレークを受け付けるかを一意に決定することはできません。

## 7.4.2 命令フェッチサイクルでのユーザブレーク

- 1. ブレークバスサイクルレジスタ(BBRAまたはBBRB)に「Lバス/命令フェッチ/読み出し/ワード、ロングワード、またはオペランドサイズを含まない」が設定されると、ブレーク条件はLバスの命令フェッチになります。命令実行の前にユーザブレークするか後にユーザブレークするかは、該当するチャネルに対するブレークコントロールレジスタ(BRCR)のPCBAまたはPCBBビットで選択できます。ブレーク条件として命令フェッチサイクルを設定する場合は、ブレークアドレスレジスタ(BARAまたはBARB)のLSBを0にクリアしてください。このビットが1にセットされているとユーザブレークは発生しません。
- 2. 命令フェッチによるユーザブレークがその命令を実行する前に行われるように設定されている状態でブレーク条件が一致した場合は、命令がフェッチされて命令を実行することが確定した時点でユーザブレークが生じます。したがって、この機能はオーバラン(分岐または割り込みの遷移中にフェッチされ、しかも実行されない命令)によってフェッチされる命令には使用できません。遅延分岐命令の遅延スロットに対してこの種のブレーク条件が設定されると、遅延分岐命令の実行前にユーザブレークが発生します。
- 【注】 遅延分岐命令が分岐しなかった場合は、その後続命令は遅延スロットとはみなされません。
- 3. ブレーク条件でユーザブレークが命令実行後に起こるように設定している場合は、ブレーク条件と一致した 命令が実行され、次の命令の実行前にユーザブレークが発生します。実行前のユーザブレークの場合と同様、 これはオーバランフェッチ命令では使用できません。遅延分岐命令およびその遅延スロットに対してこの種 のブレーク条件が設定されると、分岐先の最初の命令までユーザブレークは発生しません。
- 4. 命令フェッチサイクルが設定されるとブレークデータレジスタ(BDRAまたはBDRB)は、無視されます。したがって、命令フェッチサイクルのユーザブレークにはブレークデータを設定することはできません。
- 5. 命令フェッチサイクルでのユーザブレークにおいてIバスを設定した場合は、Iバス上の命令フェッチサイクルに対する条件判定が行われます、詳細は、「7.4.1 ユーザブレーク動作の流れ」の5.の項を参照してください。

## 7.4.3 データアクセスサイクルでのユーザブレーク

- 1. データアクセスブレークにおいて、ブレーク条件としてLバスを指定した場合は、実行された命令によりアクセスされたアドレス(およびデータ)に対して条件比較を行いユーザブレークを発生します。ブレーク条件としてIバスを指定した場合は、Iバス上のCPUを含めたすべてのバスマスタが発行するデータアクセスサイクルのアドレス(およびデータ)に対して条件比較を行いユーザブレークを発生します。Iバス上に発行されるCPUのバスサイクルに関しては、「7.4.1 ユーザブレーク動作の流れ」の5.の項を参照してください。
- 2. 表7.3にデータアクセスサイクルアドレスと各オペランドサイズについての比較条件の関係を示します。

アクセスサイズ	比較アドレス
ロングワード	ブレークアドレスレジスタのビット 31~2 とアドレスバスのビット 31~2 を比較
ワード	ブレークアドレスレジスタのビット 31~1 とアドレスバスのビット 31~1 を比較
バイト	ブレークアドレスレジスタのビット 31~0 とアドレスバスのビット 31~0 を比較

表 7.3 データアクセスサイクルアドレスおよびオペランドサイズの比較条件

これは、たとえばブレークアドレスレジスタ(BARA/BARB)にアドレスH'00001003を設定するとき、ブレーク条件を満足するバスサイクルには、(他のすべての条件が満足されると仮定した場合)以下が含まれることを意味します。

H'00001000 でのロングワードアクセス H'00001002 でのワードアクセス H'00001003 でのバイトアクセス

### 3. ブレーク条件にデータ値が含まれる場合

ブレーク条件にデータ値が含まれる場合は、ブレークバスサイクルレジスタ(BBRAまたはBBRB)にロングワード、ワード、またはバイトをオペランドサイズとして指定します。データ値がブレーク条件に含まれる場合は、アドレス条件とデータ条件が一致するときユーザブレークが発生します。この場合、バイトデータを指定するためには、ブレークデータレジスタ(BDRAまたはBDRB)とブレークデータマスクレジスタ(BDMRAまたはBDMRB)のビット15~8、ビット7~0の2バイトに同じデータをセットします。ワードまたはバイトのオペランドサイズを選択すると、BDRAまたはBDRBとBDMRAまたはBDMRBのビット31~16は無視されます。

4. Lバスを選択している場合は、条件が一致した命令の実行を完了し、次の命令を実行する直前にユーザブレークが発生します。ただし、条件にデータ値を含める場合は、条件が一致した命令の次の命令の実行完了後になる場合もあります。Iバスを選択している場合は、ユーザブレークの発生する命令を特定することはできません。また、遅延分岐命令やその遅延スロットでこの種のユーザブレークが発生した場合は、分岐先の最初の命令までユーザブレークは発生しません。

## 7.4.4 シーケンシャルブレーク

- 1. BRCRのSEQビットを1にセットすると、チャネルAブレーク条件が一致した後、チャネルBブレーク条件が一致するときにシーケンシャルブレークが発生します。チャネルAブレーク条件が一致する前にチャネルBブレーク条件が一致すると、ユーザブレークは発生しません。また、チャネルAとチャネルBのブレーク条件が同時に一致したときも、シーケンシャルブレークは発生しません。シーケンシャルブレーク指定時、チャネルA条件が一致し、かつチャネルB条件が一致していないときにチャネルA一致をクリアしたい場合は、BRCRレジスタのSEQビットに0を書き込み、チャネルAの条件一致フラグにも0を書き込みクリアしてください。
- 2. シーケンシャルブレーク指定では、Lバス、Iバスを選択でき、実行回数ブレーク条件も指定することができます。たとえば、実行回数ブレーク条件を指定すると、チャネルAブレーク条件一致後、チャネルBブレーク条件がBETR = H'0001のときに一致するとブレーク条件が満たされます。

#### 退避されるプログラムカウンタの値 7.4.5

のアドレスがスタックに退避されます。

ユーザプレーク発生時は、実行を再開すべき命令のアドレスをスタックに退避し、例外処理状態に移行します。 ブレーク条件としてLバスを指定している場合は、ユーザブレークの発生する命令を一意に決定することができ ます(ブレーク条件にデータを含む場合を除く)。ブレーク条件としてIバスを指定している場合は、ユーザブ レークの発生する命令を一意に決定することはできません。

- 1. 命令フェッチを(命令実行前)ブレーク条件として指定する場合 スタックには、ブレーク条件と一致した命令のアドレスが退避されます。条件が一致した命令は実行されず、 その前にユーザブレークが発生します。ただし、遅延スロット命令で条件が一致した場合は、遅延分岐命令
- 2. 命令フェッチを(命令実行後)ブレーク条件として指定する場合 スタックには、ブレーク条件と一致した命令の次の命令のアドレスが退避されます。条件が一致した命令は 実行され、次の命令の実行前にユーザブレークが発生します。遅延分岐命令やその遅延スロットで一致した

場合は、それらの命令は実行され、分岐先のアドレスがスタックに退避されます。

- 3. データアクセス(アドレスのみ)をブレーク条件として指定する場合 スタックには、ブレーク条件に一致した命令の直後の命令のアドレスが退避されます。条件に一致した命令 が実行され、次の命令の実行前にユーザブレークが発生します。ただし、遅延スロットで条件が一致した場 合は、分岐先のアドレスがスタックに退避されます。
- 4. データアクセス(アドレス+データ)をブレーク条件として指定する場合 データ値がブレーク条件に追加されると、ブレーク条件に一致した命令の次の命令か、その次の命令のアド レスがスタックに退避されます。ユーザブレークが発生する場所は正確に決定することはできません。 遅延スロット命令で条件が一致した場合は、分岐先アドレスがスタックに退避されます。また、条件に一致 した命令の次命令が分岐命令である場合は、分岐命令や遅延スロットの実行まで完了した後にユーザブレー クが生じるときがあります。この場合もスタックには、分岐先のアドレスが退避されます。

## 7.4.6 PC トレース

- 1. PCトレースは、BRCRのPCTEを1にセットすることによってイネーブルになります。分岐(分岐命令および割り込み例外)が発生すると、分岐元アドレスと分岐先アドレスがそれぞれBRSRとBRDRに格納されます。
- 2. BRSR、BRDRに格納される値は、分岐の種類によってそれぞれ次のようになります。
- 分岐命令により分岐が生じる場合は、分岐命令のアドレスがBRSRに、分岐先命令のアドレスがBRDRに格納されます。
- 割り込みや一般例外により分岐が生じる場合は、例外発生により保存されるスタックの値がBRSRに、例外処理ルーチンの先頭アドレスがBRDRに格納されます。
- 3. BRSRとBRDRは、4組(E10Aフル機能対応F-ZTAT版は8組)のキュー構造からなっています。PCトレースレジスタに格納されたアドレスの読み出し時、キューの先頭を最初に読み出します。BRSRとBRDRはリードポインタを共有します。BRSR、BRDRの順で読み出してください。キューはBRDRの読み出し後のみシフトされます。BRCRのPCTEビットをオフからオンに切り替えると、キューの値は無効になります。
- 4. 4組(E10Aフル機能対応F-ZTAT版は8組)のキューはAUDと共通化していますので、STBCR5のMSTP25ビットを0に設定し、STBCR6のAUDSRSTビットを1に設定した後、BRCRのPCTEビットを1に設定してください。 AUDはE10Aフル機能対応F-ZTAT版のみの機能ですが、本設定は、通常のF-ZTAT版においても同様に行ってください。

## 7.4.7 使用例

(1) Lバス命令フェッチサイクルに指定したブレーク条件

(例1-1)

• レジスタ指定

BARA = H'00000404、 BAMRA = H'00000000、 BBRA = H'0054、 BDRA = H'00000000、 BDMRA = H'00000000、 BARB = H'00008010、 BAMRB = H'00000006、 BBRB = H'0054、 BDRB = H'00000000、 BDMRB = H'00000000、 BRCR = H'00000400

指定条件: チャネル A / チャネル B 独立モード

<チャネル A>

アドレス: H'00000404、アドレスマスク: H'00000000 データ: H'00000000、データマスク: H'00000000

パスサイクル: L パス / 命令フェッチ ( 命令実行後 ) / 読み出し ( オペランドサイズは条件に含まれません )

<チャネル B>

アドレス: H'00008010、アドレスマスク: H'00000006

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/読み出し(オペランドサイズは条件に合まれません)

ユーザプレークは、アドレス H'00000404 の命令実行後、またはアドレス H'00008010 ~ H'00008016 の命令の実行前に発生します。

(例1-2)

#### • レジスタ指定

BARA = H'00037226、BAMRA = H'00000000、BBRA = H'0056、BDRA = H'00000000、BDMRA = H'00000000、BARB = H'0003722E、BAMRB = H'00000000、BBRB = H'0056、BDRB = H'00000000、BDMRB = H'00000000、BRCR = H'000000008

指定条件: チャネル A / チャネル B シーケンシャルモード

#### <チャネル A>

アドレス: H'00037226、アドレスマスク: H'000000000

データ: H'000000000、データマスク: H'000000000

バスサイクル: Lバス/命令フェッチ(命令実行前)/読み出し/ワード

#### <チャネルB>

アドレス: H'0003722E、アドレスマスク: H'000000000

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/読み出し/ワード

アドレス H'00037226 の命令が実行された後、アドレス H'0003722E の命令実行前にユーザブレークが発生します。

(例1-3)

## • レジスタ指定

BARA = H'00027128、 BAMRA = H'00000000、 BBRA = H'005A、 BDRA = H'00000000、 BDMRA = H'00000000、 BARB = H'00031415、 BAMRB = H'00000000、 BBRB = H'0054、 BDRB = H'00000000、 BDMRB = H'00000000、 BRCR = H'00000000

指定条件:チャネル A / チャネル B 独立モード

## <チャネル A >

アドレス: H'00027128、アドレスマスク: H'00000000 データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/書き込み/ワード

## <チャネル B>

アドレス: H'00031415、アドレスマスク: H'000000000

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/読み出し(オペランドサイズは条件に含まれません)

チャネル A では、命令フェッチは書き込みサイクルではないのでユーザブレークは発生しません。チャネル B では、命令フェッチは偶数アドレスに対して実行されるのでユーザブレークは発生しません。

7-25

(例1-4)

#### • レジスタ指定

BARA = H'00037226、 BAMRA = H'00000000、 BBRA = H'005A、 BDRA = H'00000000、 BDMRA = H'00000000、 BARB = H'0003722E、 BAMRB = H'00000000、 BBRB = H'0056、 BDRB = H'00000000、 BDMRB = H'00000000、 BRCR = H'000000008

指定条件: チャネル A / チャネル B シーケンシャルモード

#### <チャネル A>

アドレス: H'00037226、アドレスマスク: H'00000000 データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/書き込み/ワード

#### <チャネル B>

アドレス: H'0003722E、アドレスマスク: H'000000000

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/読み出し/ワード

チャネル A で命令フェッチは書き込みサイクルではないので、シーケンシャル条件一致は生じません。したがって、ユーザブレークは発生しません。

(例1-5)

## • レジスタ指定

BARA = H'00000500、 BAMRA = H'00000000、 BBRA = H'0057、 BDRA = H'00000000、 BDMRA = H'00000000、 BARB = H'00001000、 BAMRB = H'00000000、 BBRB = H'0057、 BDRB = H'00000000、 BDMRB = H'00000000、 BRCR = H'00000001、 BETR = H'0005

指定条件:チャネル A / チャネル B 独立モード

## <チャネル A >

アドレス: H'00000500、アドレスマスク: H'00000000 データ: H'00000000、データマスク: H'00000000 バスサイクル: L バス / 命令フェッチ(命令実行前) / 読み出し / ロングワード 実行回数ブレークイネーブル (5回)

## <チャネル B>

アドレス: H'00001000、アドレスマスク: H'00000000 データ: H'00000000、データマスク: H'00000000 バスサイクル: L バス / 命令フェッチ(命令実行前) / 読み出し/ロングワード

チャネル A では、ユーザブレークはアドレス H'00000500 の命令を 4 回実行した後、5 回目の命令実行前に発生します。チャネル B では、ユーザブレークはアドレス H'00001000 の命令の実行前に発生します。

(例1-6)

• レジスタ指定

BARA = H'00008404、 BAMRA = H'00000FFF、 BBRA = H'0054、 BDRA = H'00000000、 BDMRA = H'00000000、 BARB = H'00008010、 BAMRB = H'00000006、 BBRB = H'0054、 BDRB = H'00000000、 BDMRB = H'00000000、 BRCR = H'00000400

指定条件:チャネルA/チャネルB独立モード

<チャネル A>

アドレス: H'00008404、アドレスマスク: H'00000FFF

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行後)/読み出し(オペランドサイズは条件に含まれません)

<チャネルB>

アドレス: H'00008010、アドレスマスク: H'00000006

データ: H'00000000、データマスク: H'00000000

バスサイクル:Lバス/命令フェッチ(命令実行前)/読み出し(オペランドサイズは条件に含まれません)

ユーザブレークは、アドレス H'00008000 ~ H'00008FFE の命令の実行後、またはアドレス H'00008010 ~ H'00008016 の命令の実行前に生じます。

## (2) Lバスデータアクセスサイクルに指定したブレーク条件

(例2-1)

• レジスタ指定

BARA = H'00123456, BAMRA = H'00000000, BBRA = H'0064, BDRA = H'12345678, BDMRA = H'FFFFFFFF, BARB = H'000ABCDE, BAMRB = H'000000FF, BBRB = H'006A, BDRB = H'0000A512, BDMRB = H'00000000, BRCR = H'00000080

指定条件:チャネル A / チャネル B 独立モード

<チャネル A>

アドレス: H'00123456、アドレスマスク: H'000000000

データ: H'12345678、データマスク: H'FFFFFFF

バスサイクル:Lバス/データアクセス/読み出し(オペランドサイズは条件に含まれません)

<チャネル B>

アドレス: H'000ABCDE、アドレスマスク: H'000000FF

データ: H'0000A512、データマスク: H'000000000

バスサイクル:Lバス/データアクセス/書き込み/ワード

チャネル A では、ユーザブレークは、アドレス H'00123454 に対するロングワードの読み出し、アドレス H'00123456 に対するワード読み出し、あるいはアドレス H'00123456 に対するバイト読み出しで発生します。 チャネル B では、ユーザブレークは H'000ABC00~H'000ABCFE にワード H'A512 を書き込むときに発生します。

7-27

# (3) | バスデータアクセスサイクルに指定されたブレーク条件

(例3-1)

• レジスタ指定

BARA = H'00314154、BAMRA = H'00000000、BBRA = H'0194、BDRA = H'12345678、BDMRA = H'FFFFFFF、
BARB = H'00055555、BAMRB = H'00000000、BBRB = H'01A9、BDRB = H'00007878、BDMRB = H'00000F0F、
BRCR = H'00000080

指定条件: チャネル A / チャネル B 独立モード

<チャネル A>

アドレス: H'00314154、アドレスマスク: H'000000000 データ: H'12345678、データマスク: H'FFFFFFFF

バスサイクル: I バス ( CPU サイクル ) / 命令フェッチ / 読み出し ( オペランドサイズは条件に含まれません )

<チャネルB>

アドレス: H'00055555、アドレスマスク: H'00000000 データ: H'00000078、データマスク: H'0000000F

バスサイクル: I バス ( CPU サイクル ) / データアクセス / 書き込み / バイト

チャネル A では、ユーザブレークは外部メモリ空間のアドレス H'00314156 に対する命令フェッチで発生します。チャネル B では、ユーザブレークは CPU がバイトデータ H'7x を外部メモリ空間のアドレス H'00055555 に書き込むときに発生します。

# 7.5 使用上の注意事項

- 1. UBCのレジスタの読み出しまたは書き込みは、Iバス経由で行われます。したがって、UBCのレジスタを書き 換える命令を実行してから実際にその値が反映されるまでの期間は、所望のユーザブレークが発生しない場 合があります。UBCレジスタが変更されるタイミングを知るためには、最後に書き込んだレジスタを読み出 してください。それ以降の命令は、新しく書き込んだレジスタ値に対して有効です。
- 2. UBCはLバスサイクルとIバスサイクルを同じチャネルで監視することはできません。
- 3. シーケンシャルブレークの指定においての注意事項は次のとおりです。
  - シーケンシャルブレークの設定時、Aチャネルー致が発生後Bチャネルー致が発生するとき、条件一致が発生します。したがって、チャネルA一致とチャネルB一致が同時に発生するバスサイクルが設定されてもユーザブレークは発生しません。
- 4. ユーザブレークと他の例外が同一命令で発生した場合は、「第5章 例外処理」の表5.1に定められた優先順位で判定が行われます。より高い優先度の例外が発生した場合は、ユーザブレークは発生しません。
- 命令実行前ブレークは他のどの例外よりも優先して受け付けられます。
- ・命令実行後ブレークやデータアクセスブレークは、より優先度の高い再実行型の例外(命令実行前ブレークを含む)と同時に発生した場合、再実行型の例外が受け付けられ、条件一致を示すフラグもセットされません(ただし、5項に示す例外事項があります)。例外処理により再実行型の例外要因が解消され、同命令が再実行されて完了する時点で改めてユーザブレークが発生し、フラグがセットされます。
- 命令実行後ブレークやデータアクセスブレークが、より優先度の高い完了型の例外 (TRAPA) と同時に発生した場合は、ユーザブレークは発生しませんが、条件一致を示すフラグはセットされます。
- 5. 4項の例外事項として、次の注意事項があります。
  - データアクセスによりCPUアドレスエラーが発生する命令において命令実行後ブレークやデータアクセスブレークが成立する場合は、ユーザブレーク割り込みに優先してCPUアドレスエラーが発生します。この際、UBCの条件一致フラグもセットされます。
- 6. 遅延スロットでユーザブレークが発生する場合は、次の注意事項があります。
  RTE命令の遅延スロット命令に対して命令実行前ブレークを設定した場合は、RTE命令の分岐先の実行前までユーザブレークは発生しません。
- 7. UBCモジュールスタンバイ時は、ユーザブレーク機能を使用できません。また、モジュールスタンバイ中は、UBCレジスタを読み書きしないでください。読み書きした場合、その値は保証されません。
- 8. SLEEP命令および遅延スロットがSLEEP命令となる分岐命令には、命令実行後ブレークを設定しないでください。また、SLEEP命令およびSLEEP命令の1~2命令前には、データアクセスブレークを設定しないでください。

9. UBCはDTCまたはDMACが動作中の場合には、CPUによる外部空間アクセスをIバス上で正しく判定できません。上記の条件で外部空間アクセスをIバスで判定する場合には、全バスマスタを選択してください。この場合バスマスタを特定した条件判定はできなくなります。ただし、データ値からバスマスタを推定できる場合は、データを判定条件に含めることでバスマスタを推定することができます。

# 8. データトランスファコントローラ (DTC)

本 LSI は、データトランスファコントローラ (DTC)を内蔵しています。DTC は、割り込み要求によって起動され、データ転送を行うことができます。

## 8.1 特長

- 任意チャネル数の転送が可能
- チェイン転送(1つの起動要因に対して複数のデータ転送)が可能 指定された回数のデータ転送後にのみチェイン転送が可能(カウンタ=0のとき)
- 転送モード:3種類
   ノーマル転送モード、リピート転送モード、ブロック転送モードの選択が可能
   転送元、転送先アドレスのインクリメント、デクリメント、固定の選択が可能
- 転送元、転送先アドレスを32ビットで指定でき、4Gバイトのアドレス空間を直接指定可能
- データ転送のデータサイズをバイト、ワード、ロングワードに設定可能
- DTCを起動した割り込みをCPUに要求可能
   1回のデータ転送終了後にCPUに対する割り込み要求を発生可能
   指定したデータ転送終了後にCPUに対する割り込み要求を発生可能
- 転送情報のリードスキップを指定可能
- 固定を選択した転送元アドレス、転送先アドレスはライトバックスキップを実行
- モジュールストップモードの設定可能
- ショートアドレスモードの設定が可能
- ・ バス権解放タイミングを5種類から選択可能
- DTC起動時の優先順位を2種類から選択可能

図 8.1 に DTC のブロック図を示します。 DTC の転送情報は、データ領域に配置可能です\*。

【注】 \* 転送情報を内蔵 RAM に配置した場合、必ず RAMCR の RAME ビットを 1 にセットしてください。




図 8.1 DTC のブロック図

# 8.2 レジスタの説明

DTC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

MRA、MRB、SAR、DAR、CRA、CRBの6本のレジスタは、CPUから直接アクセスすることはできません。データ領域に転送情報として配置します。DTC 起動要因が発生すると、起動要因ごとに決められたベクタアドレスに従って転送情報の先頭アドレスを読み出し、任意の転送情報を DTC 内に転送してデータ転送を行います。データ転送が終了すると、これらのレジスタの内容がライトバックされます。

一方、DTCERA~DTCERE、DTCCR、DTCVBR はCPU から直接アクセスできます。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
DTC イネーブルレジスタ A	DTCERA	R/W	H'0000	H'FFFFCC80	8、16
DTC イネーブルレジスタ B	DTCERB	R/W	H'0000	H'FFFFCC82	8、16
DTC イネーブルレジスタ C	DTCERC	R/W	H'0000	H'FFFFCC84	8、16
DTC イネーブルレジスタ D	DTCERD	R/W	H'0000	H'FFFFCC86	8、16
DTC イネーブルレジスタ E	DTCERE	R/W	H'0000	H'FFFFCC88	8、16
DTC コントロールレジスタ	DTCCR	R/W	H'00	H'FFFFCC90	8
DTC ベクタベースレジスタ	DTCVBR	R/W	H'00000000	H'FFFFCC94	8、16、32
バス機能拡張レジスタ	BSCEHR	R/W	H'0000	H'FFFFE89A	8、16

表 8.1 レジスタ構成

# 8.2.1 DTC モードレジスタ A ( MRA )

MRA は、DTC の動作モードの選択を行います。MRA は、CPU から直接アクセスすることができません。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 MD[1:0]
 Sz[1:0]
 SM[1:0]

 初期値:
 不定
 不定
 不定
 不定
 不定
 不定
 不定
 不定

 R/W:

ビット	ビット名	初期値	R/W	説 明
7、6	MD[1:0]	不定	-	DTC モード 1、0
				DTC の転送モードを指定します。
				00:ノーマル転送モード
				01:リピート転送モード
				10:プロック転送モード
				11:設定禁止
5、4	Sz[1:0]	不定	-	DTC データトランスファサイズ 1、0
				転送データのサイズを指定します。
				00: バイトサイズ転送
				01:ワードサイズ転送
				10:ロングワードサイズ転送
				11: 設定禁止
3、2	SM[1:0]	不定	-	ソースアドレスモード 1、0
				データ転送後の SAR の動作を指定します。
				0x:SAR は固定
				(SAR のライトバックはスキップされます。)
				10:転送後 SAR をインクリメント
				(Sz1、Sz0 が B'00 のとき+1、B'01 のとき+2、B'10 のとき+4)
				11:転送後 SAR をデクリメント
				(Sz1、Sz0 が B'00 のとき-1、B'01 のとき-2、B'10 のとき-4)
1、0	-	不定	-	リザーブビット
				書き込む値は常に0にしてください。

【注】 x: Don't care

# 8.2.2 DTC モードレジスタ B ( MRB )

MRB は、DTC の動作モードの選択を行います。MRB は、CPU から直接アクセスできません。

ピット: 7 6 5 4 3 2 1 0

| CHNE CHNS DISEL DTS DM[1:0] - -

ビット	ビット名	初期値	R/W	説 明
7	CHNE	不定	-	DTC チェイン転送イネーブル
				チェイン転送を指定します。チェイン転送の詳細は「8.5.6 チェイン転送」を参照してください。チェイン転送の条件の選択は CHNS ビットで行います。
				0:チェイン転送禁止
				1:チェイン転送許可
6	CHNS	不定	-	DTC チェイン転送セレクト
				チェイン転送の条件を選択します。次の転送がチェイン転送の場合、指定した 転送回数の終了判定、起動要因フラグまたは DTCER のクリアは行いません。
				0:連続してチェイン転送を行う
				1:転送カウンタ=0のときのみチェイン転送を行う
5	DISEL	不定	-	DTC インタラプトセレクト
				このビットが1のとき、1回のデータ転送もしくは1回のブロックデータ転送のたびに CPU に対して割り込み要求を発生します。このビットが0のときは指定された回数のデータ転送を終了したときだけ CPU に対して割り込み要求を発生します。
				【注】IIC2を起動要因とする場合は0を設定してください。
4	DTS	不定	-	DTC 転送モードセレクト
				リピート転送モードまたはブロック転送モードのとき、ソース側とデスティネーション側のいずれをリピート領域またはブロック領域とするかを指定します。
				0:デスティネーション側がリピート領域またはブロック領域
				1:ソース側がリピート領域またはプロック領域
3、2	DM[1:0]	不定	-	デスティネーションアドレスモード 1、0
				データ転送後の DAR の動作を指定します。
				0x : DAR は固定
				(DAR のライトバックはスキップされます。)
				10 : 転送後 DAR をインクリメント
				(Sz1、Sz0 が B'00 のとき+1、B'01 のとき+2、B'10 のとき+4)
				11:転送後 DAR をデクリメント
				(Sz1、Sz0 が B'00 のとき-1、B'01 のとき-2、B'10 のとき-4)
1、0	-	不定	-	リザーブビット
				書き込む値は常に0にしてください。

【注】 x: Don't care

## 8.2.3 DTC ソースアドレスレジスタ (SAR)

SAR は 32 ビットのレジスタで、DTC の転送するデータの転送元アドレスを指定します。

SAR は、CPU から直接アクセスすることはできません。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[																
初期値:	不定															
R/W:	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[																
初期値:	不定															
R/W:	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

# 8.2.4 DTC デスティネーションアドレスレジスタ (DAR)

DAR は 32 ビットのレジスタで、DTC の転送するデータの転送先アドレスを指定します。

DAR は、CPU から直接アクセスすることはできません。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
初期値:	不定																
R/W:	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
初期値:	不定																
R/W:	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	

## 8.2.5 DTC 転送カウントレジスタ A ( CRA )


CRA は 16 ビットのレジスタで、DTC のデータ転送の転送回数を指定します。

ノーマル転送モードでは、一括して 16 ビットの転送カウンタ( $1\sim65536$ )として機能します。1 回のデータ転送を行うたびにデクリメント(-1) されます。カウンタ値が H'0000 になると、起動要因に対応する DTCEn ビット( $n=15\sim0$ )をクリアした後に CPU に割り込み要求を発生します。転送回数は、設定値が H'0001 のときは 1 回、H'FFFFF のときは 65535 回で、H'0000 のときが 65536 回になります。

リピート転送モードでは、上位 8 ビットの CRAH と下位 8 ビットの CRAL に分割されます。CRAH は転送回数を保持し、CRAL は 8 ビットの転送カウンタ (1~256) として機能します。CRAL は 1 回のデータ転送を行うたびにデクリメント (-1) され、カウンタ値が H'00 になると CRAH の内容が転送されます。転送回数は、設定値が CRAH = CRAL = H'01 のときは 1 回、H'FF のときは 255 回で、H'00 のときが 256 回になります。

プロック転送モードでは、上位 8 ビットの CRAH と下位 8 ビットの CRAL に分割されます。CRAH はプロックサイズを保持し、CRAL は 8 ビットのプロックサイズカウンタ( $1\sim256$  バイト、 $1\sim256$  ワード、または  $1\sim256$  ロングワード)として機能します。CRAL は 1 回のデータ転送を行うたびに 1 バイト(または 1 ワード、1 ロングワード)ごとにデクリメント(1 され、カウンタ値が 1 いのになると、CRAH の内容が転送されます。プロックサイズは設定値が CRAH = CRAL = 1 のときは 1 バイト(または 1 ワード、1 ロングワード)、1 ロングワード)、1 いのときが 1 256 ロングワード)になります。


CRA は、CPU から直接アクセスすることはできません。



## 8.2.6 DTC 転送カウントレジスタ B ( CRB )

CRB は 16 ビットのレジスタで、ブロック転送モードのとき DTC のブロックデータ転送の転送回数を指定します。 16 ビットの転送回数カウンタ( $1\sim65536$ )として機能し、1 回のブロックデータ転送を行うたびにデクリメント(-1) され、カウンタ値が H'0000 になると、起動要因に対応する DTCEn ビット( $n=15\sim0$ )をクリアした後に CPU に割り込み要求を発生します。転送回数は、設定値が H'0001 のときは 1 回、H'FFFF のときは 65535 回で、H'0000 のときが 65536 回になります。

ノーマル転送モードおよびリピート転送モードでは、CRB は使用しません。CRB は、CPU から直接アクセスすることはできません。



# 8.2.7 DTC イネーブルレジスタ A~E (DTCERA~DTCERE)

DTCER は、DTC を起動する割り込み要因を選択するためのレジスタで、DTCERA ~ DTCERE があります。各割り込み要因と DTCE ビットの対応については表 8.2 を参照してください。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	DTCE15	DTCE14	DTCE13	DTCE12	DTCE11	DTCE10	DTCE9	DTCE8	DTCE7	DTCE6	DTCE5	DTCE4	DTCE3	DTCE2	DTCE1	DTCE0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	DTCE15	0	R/W	DTC 起動イネーブル 15~0
14	DTCE14	0	R/W	1をセットすると、対応する割り込み要因が DTC 起動要因として選択されます。
13	DTCE13	0	R/W	[クリア条件]
12	DTCE12	0	R/W	• クリアするビットの 1 の状態をリードした後、0 をライトしたとき
11	DTCE11	0	R/W	● MRB の DISEL ビットが1で、1回のデータ転送を終了したとき
10	DTCE10	0	R/W	• 指定した回数の転送が終了したとき
9	DTCE9	0	R/W	DISEL ビットが 0 で、指定した回数の転送が終了していないときはクリアされ
8	DTCE8	0	R/W	ません。
7	DTCE7	0	R/W	[セット条件]
6	DTCE6	0	R/W	● セットするビットの 0 を読み出してから 1 を書き込み
5	DTCE5	0	R/W	
4	DTCE4	0	R/W	
3	DTCE3	0	R/W	
2	DTCE2	0	R/W	
1	DTCE1	0	R/W	
0	DTCE0	0	R/W	

# 8.2.8 DTC コントロールレジスタ (DTCCR)

DTCCR は、転送情報リードスキップを設定します。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ・
 RRS
 RCHNE
 ERR

 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R/W
 R/W
 R
 R
 R/(W)\*

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7~5	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	RRS	0	R/W	DTC 転送情報リードスキップイネーブル
				ベクタアドレスのリードと転送情報のリードを制御します。DTC ベクタ番号は、常に前回起動のベクタ番号と比較されます。ベクタ番号の値が一致し、このビットが1のとき、ベクタアドレスのリードと転送情報のリードを行わず、DTCのデータ転送を実施します。前回の起動がチェイン転送のときは、必ずベクタアドレスのリードと転送情報のリードが行われます。
				ただし、バス機能拡張レジスタ(BSCEHR)の DTPR ビットを 1 に設定した場合は、本ビットの設定にかかわらず、転送情報リードスキップを行いません。  0: 転送情報リードスキップを行わない
				1:ベクタ番号の値が一致したとき転送情報リードスキップを行う
3	RCHNE	0	R/W	DTC リピート転送後チェイン転送イネーブル
				リピート転送において、転送カウンタ=0でのチェイン転送を許可 / 禁止します。 リピート転送では、転送カウンタ(CRAL)=0となった場合、CRALは CRAH で指定した値に書き戻されるため、転送カウンタ=0でのチェイン転送は発生し ません。このピットを 1 にセットすることで、転送カウンタの書き戻し時のチェイン転送が許可されます。 0: リピート転送後のチェイン転送を禁止
				1:リピート転送後のチェイン転送を許可
2、1	-	すべて0	R	リザーブビット
				これらのビットはリードのみ有効で、ライトは無効です。
0	ERR	0	R/(W) *	転送停止フラグ DTC アドレスエラーまたは NMI 割り込み要求が発生したことを示すフラグです。DTC 起動中に DTC アドレスエラーまたは NMI 割り込み要求が発生すると、DTC のパス権解放時にバス権を解放後、DTC アドレスエラーまたは NMI 割り込み処理が実行されます。 DTC は、データ転送後、転送情報ライトステートで停止します。 0:割り込み要求なし 1:割り込み要求発生 [クリア条件]  • 1 の状態をリードした後、0 をライトしたとき

# 8.2.9 DTC ベクタベースレジスタ (DTCVBR)

DTCVBR は 32 ビットのレジスタで、ベクタテーブルアドレス算出時のベースアドレスを設定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
					-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
31 ~ 12		すべて0	R/W	ビット 11~0 は読み出すと常に 0 が読み出されます。書き込む値も常に 0 にし
11 ~ 0	-	すべて0	R	てください。

# 8.2.10 バス機能拡張レジスタ (BSCEHR)

BSCEHR は 16 ビットのレジスタで、DTC のバス権解放のタイミングなどを設定します。DTC による転送動作を優先的に行ったり、DTC 起動サイクル数を減少させるときに有効な機能を設定できます。詳細については「9.4.8 バス機能拡張レジスタ(BSCEHR)」を参照してください。

# 8.3 起動要因

DTC は、割り込み要求により起動します。起動する割り込み要因は、DTCER で選択します。対応するビットを 1 にセットすると DTC の起動要因となり、0 にクリアすると CPU の割り込み要因となります。1 回のデータ転送 (チェイン転送の場合、連続した最後の転送)終了時に、起動要因となった割り込みフラグまたは DTCER の対応 するビットをクリアします。

# 8.4 転送情報の配置と DTC ベクタテーブル

転送情報は、データ領域上に配置します。転送情報の先頭アドレスは、4n 番地としてください。4n 番地以外を指定した場合、下位 2 ビットを無視してアクセスします([1:0] = B'00)。データ領域上での転送情報の配置を図 8.2 に示します。すべての DTC 転送の転送元 / 転送先が内蔵 RAM と内蔵周辺モジュールである場合に限り、「9.4.8 バス機能拡張レジスタ(BSCEHR)」の DTSA ビットを 1 にセットすることでショートアドレスモードを選択することができます。

通常、転送情報リードに4ロングワード必要ですが、ショートアドレスモードを選択することで転送情報リードを3ロングワードに省略でき、DTC 起動時間を短縮することができます。

DTC は、起動要因別にベクタテーブルから転送情報の先頭アドレスをリードし、この先頭アドレスから転送情報をリードします。DTC ベクタテーブルと転送情報の対応を図 8.3 に示します。




図 8.2 データ領域上での転送情報の配置




図 8.3 DTC ベクタテーブルと転送情報の対応

DTC の起動要因とベクタアドレスの対応を表 8.2 に示します。

表 8.2 割り込み要因と DTC ベクタアドレスおよび対応する DTCE

起動要因発生元	起動要因	ベクタ	DTC ベクタアドレス	DTCE*1	転送元	転送先	優先
		番号	オフセット				順位
外部端子	IRQ0	64	H'500	DTCERA15	任意*²	任意*2	高
	IRQ1	65	H'504	DTCERA14	任意*²	任意*2	
	IRQ2	66	H'508	DTCERA13	任意*²	任意*2	
	IRQ3	67	H'50C	DTCERA12	任意*2	任意*2	
	IRQ4	68	H'510	DTCERA11	任意*²	任意*2	
	IRQ5	69	H'514	DTCERA10	任意*²	任意*2	
	IRQ6	70	H'518	DTCERA9	任意*²	任意*2	
	IRQ7	71	H'51C	DTCERA8	任意*²	任意*2	
MTU2_0	TGIA_0	88	H'560	DTCERB15	任意*²	任意*2	
	TGIB_0	89	H'564	DTCERB14	任意*²	任意*2	
	TGIC_0	90	H'568	DTCERB13	任意*²	任意*2	
	TGID_0	91	H'56C	DTCERB12	任意*²	任意*2	
MTU2_1	TGIA_1	96	H'580	DTCERB11	任意*²	任意*2	
	TGIB_1	97	H'584	DTCERB10	任意*²	任意*2	
MTU2_2	TGIA_2	104	H'5A0	DTCERB9	任意*²	任意*2	
	TGIB_2	105	H'5A4	DTCERB8	任意*²	任意*2	
MTU2_3	TGIA_3	112	H'5C0	DTCERB7	任意*²	任意*2	
	TGIB_3	113	H'5C4	DTCERB6	任意*²	任意*2	
	TGIC_3	114	H'5C8	DTCERB5	任意*²	任意*2	
	TGID_3	115	H'5CC	DTCERB4	任意*²	任意*2	
MTU2_4	TGIA_4	120	H'5E0	DTCERB3	任意*²	任意*2	
	TGIB_4	121	H'5E4	DTCERB2	任意*²	任意*2	
	TGIC_4	122	H'5E8	DTCERB1	任意*²	任意*2	
	TGID_4	123	H'5EC	DTCERB0	任意*²	任意*2	
	TCIV_4	124	H'5F0	DTCERC15	任意*²	任意*2	]
MTU2_5	TGIU_5	128	H'600	DTCERC14	任意*²	任意*2	
	TGIV_5	129	H'604	DTCERC13	任意*²	任意*2	]
	TGIW_5	130	H'608	DTCERC12	任意*²	任意*2	
MTU2S_3	TGIA_3S	160	H'680	DTCERC3	任意*²	任意*2	
	TGIB_3S	161	H'684	DTCERC2	任意*²	任意*2	
	TGIC_3S	162	H'688	DTCERC1	任意*²	任意*2	_
	TGID_3S	163	H'68C	DTCERC0	任意*2	任意*2	低

起動要因発生元	起動要因	ベクタ 番号	DTC ベクタアドレス オフセット	DTCE*1	転送元	転送先	優先 順位
MTU2S_4	TGIA_4S	168	H'6A0	DTCERD15	任意*2	任意*2	高
	TGIB_4S	169	H'6A4	DTCERD14	任意*2	任意*2	<b></b>
	TGIC_4S	170	H'6A8	DTCERD13	任意*2	任意*2	
	TGID_4S	171	H'6AC	DTCERD12	任意*2	任意*2	
	TCIV_4S	172	H'6B0	DTCERD11	任意*2	任意*2	
MTU2S_5	TGIU_5S	176	H'6C0	DTCERD10	任意*2	任意*2	
	TGIV_5S	177	H'6C4	DTCERD9	任意*2	任意*2	
	TGIW_5S	178	H'6C8	DTCERD8	任意*2	任意*2	
CMT_0	CMI_0	184	H'6E0	DTCERD7	任意*2	任意*2	
CMT_1	CMI_1	188	H'6F0	DTCERD6	任意*2	任意*2	
A/D_0、A/D_1	ADI_0	200	H'720	DTCERD5	ADDR0 ~ ADDR3	任意* <sup>2</sup>	
	ADI_1	201	H'724	DTCERD4	ADDR4 ~ ADDR7	任意* <sup>2</sup>	
A/D_2	ADI_2	204	H'730	DTCERD3	ADDR8 ~ ADDR15	任意*2	
SCI_0	RXI_0	217	H'764	DTCERE15	SCRDR_0	任意*2	
	TXI_0	218	H'768	DTCERE14	任意*2	SCTDR_0	1
SCI_1	RXI_1	221	H'774	DTCERE13	SCRDR_1	任意*2	1
	TXI_1	222	H'778	DTCERE12	任意*2	SCTDR_1	1
SCI_2	RXI_2	225	H'784	DTCERE11	SCRDR_2	任意*2	
	TXI_2	226	H'788	DTCERE10	任意*2	SCTDR_2	
SCIF	RXIF	229	H'794	DTCERE9	SCFRDR_3	任意*2	
	TXIF	231	H'79C	DTCERE8	任意*2	SCFTDR_3	
SSU	SSRXI	233	H'7A4	DTCERE7	SSRDR0 ~ SSRDR3	任意* <sup>2</sup>	
	SSTXI	234	H'7A8	DTCERE6	任意*2	SSTDR0~ SSTDR3	
IIC2	IITXI	238	H'7B8	DTCERE5	任意*2	ICDRT	] ♦
	IIRXI	239	H'7BC	DTCERE4	ICDRR	任意*2	低

- 【注】 \*1 対応する割り込み要因のない DTCE ビットは、リザーブビットとなります。0 をライトしてください。 ソフトウェアスタンバイ状態を割り込みにより解除する場合は、対応する DTCE ビットに0をライトしてください。
  - \*2 外部メモリ、メモリマップト外部デバイス、内蔵メモリ、内蔵周辺モジュール(DMAC、DTC、BSC、UBC、FLASHを除く)。

ただし、転送元もしくは転送先の少なくともどちらか片方は必ず内蔵周辺モジュールに設定してください。 外部メモリ、メモリマップト外部デバイス、内蔵メモリ間の転送はできません。

# 8.5 動作説明

転送モードには、ノーマル転送モード、リピート転送モード、ブロック転送モードがあります。転送情報をデータ領域に格納することで、任意のチャネル数のデータ転送を行うことができます。DTC が起動すると、データ領域から転送情報をリードしてデータ転送を行い、データ転送後の転送情報をライトバックします。

DTC は、転送元アドレスを SAR、転送先アドレスを DAR で指定します。SAR、DAR は転送後、それぞれ独立にインクリメントまたはデクリメント、あるいは固定されます。

DTC の転送モードを表 8.3 に示します。

転送モード	1 回の転送要求で	メモリアドレスの増減	転送回数
	転送可能なデータサイズ		
ノーマル転送モード	1 バイト / ワード / ロングワード	1、2または4増減・固定	1~65536 回
リピート転送モード*1	1 バイト / ワード / ロングワード	1、2または4増減・固定	1~256 回* <sup>3</sup>
ブロック転送モード*²	CRAH で指定したブロックサイズ(1~256 バイト / ワード / ロングワード)	1、2または4増減・固定	1~65536 回*4

表 8.3 DTC の転送モード

- 【注】 \*1 ソースまたはデスティネーションのいずれかをリピートエリアに設定
  - \*2 ソースまたはデスティネーションのいずれかをブロックエリアに設定
  - \*3 指定回数転送後、初期状態を回復して動作を継続
  - \*4 1回は1ブロックサイズを示します

また、MRB の CHNE ビットを 1 にセットしておくことにより、1 つの起動要因で複数の転送を行うことができます(チェイン転送)。MRB の CHNS ビットの設定で、転送カウンタ = 0 のときにチェイン転送を行う設定も可能です。

DTC の動作フローチャートを図 8.4 に示します。DTC 転送の条件 (チェイン転送を含む)を表 8.4 に示します (第2の転送から第3の転送を行う組み合わせは省略してあります)。




図 8.4 DTC 動作フローチャート

表 8.4 DTC 転送の条件 (チェイン転送を含む)

転送			第1回転	送				第2回転	送		DTC 転送
モード	CHNE	CHNS	RCHNE	DISEL	転送	CHNE	CHNS	RCHNE	DISEL	転送	
					カウンタ*¹					カウンタ*¹	
ノーマル	0	-	-	0	0 以外	-	-	-	-	-	第 1 回転送で終了
	0	-	-	0	0	-	-	-	-	-	第 1 回転送で終了
	0	-	-	1	-	-	-	-	-	-	CPU へ割り込み要求
	1	0	-	-	-	0	-	-	0	0 以外	第2回転送で終了
						0	-	-	0	0	第2回転送で終了
						0	-	-	1	-	CPU へ割り込み要求
	1	1	-	0	0 以外	-	-	-	-	-	第1回転送で終了
	1	1	-	1	0 以外	-	-	-	-	-	第1回転送で終了
											CPU へ割り込み要求
	1	1	-	-	0	0	-	-	0	0 以外	第2回転送で終了
						0	-	-	0	0	第2回転送で終了
						0	-	-	1	-	CPU へ割り込み要求
リピート	0	-	-	0	-	-	-	-	-	-	第1回転送で終了
	0	-	-	1	-	-	-	-	-	-	第1回転送で終了
											CPU へ割り込み要求
	1	0	-	-	-	0	-	-	0	-	第2回転送で終了
						0	-	-	1	-	第2回転送で終了
											CPU へ割り込み要求
	1	1	-	0	0 以外	-	-	-	-	-	第 1 回転送で終了
	1	1	-	1	0 以外	-	-	-	-	-	第1回転送で終了
											CPU へ割り込み要求
	1	1	0	0	0*2	-	-	-	-	-	第1回転送で終了
	1	1	0	1	0*2	-	-	-	-	-	第1回転送で終了
											CPU へ割り込み要求
	1	1	1	-	0*2	0	-	-	0	-	第2回転送で終了
						0	-	-	1	-	第2回転送で終了
											CPU へ割り込み要求

転送			第1回転	送				第2回転	送		DTC 転送
モード	CHNE	CHNS	RCHNE	DISEL	転送 カウンタ* <sup>1</sup>	CHNE	CHNS	RCHNE	DISEL	転送 カウンタ* <sup>1</sup>	
ブロック	0	-	-	0	0 以外	-	-	-	-	-	第1回転送で終了
	0	-	-	0	0	-	-	-	-	-	第 1 回転送で終了
	0	-	-	1	-	-	-	-	-	-	CPU へ割り込み要求
	1	0	-	-	-	0	-	-	0	0 以外	第2回転送で終了
						0	-	-	0	0	第2回転送で終了
						0	-	-	1	T.	CPU へ割り込み要求
	1	1	-	0	-	-	-	-	-	-	第1回転送で終了
	1	1	-	1	0 以外	-	-	-	-	-	第 1 回転送で終了
											CPU へ割り込み要求
	1	1	-	1	0	0	-	-	0	0 以外	第2回転送で終了
						0	-	-	0	0	第2回転送で終了
						0	-	-	1	-	CPU へ割り込み要求

【注】 \*1 ノーマル転送モード:CRA、リピート転送モード:CRAL、プロック転送モード:CRB

<sup>\*2</sup> CRAL の内容が CRAH の内容に書き換わるときを示します。

# 8.5.1 転送情報リードスキップ機能

DTCCRのRRS ビットの設定で、ベクタアドレスのリードと転送情報のリードをスキップすることができます。DTC ベクタ番号は、常に前回起動のベクタ番号と比較します。比較結果が一致し、RRS=1 のとき、ベクタアドレスのリードと転送情報のリードを行わず、DTC のデータ転送を行います。前回の起動がチェイン転送のときは、必ずベクタアドレスのリードと転送情報のリードが行われます。転送情報リードスキップのタイミングチャートを図 8.5 に示します。

ベクタテーブルと転送情報を更新する場合には、一度 RRS = 0 に設定し、ベクタテーブルと転送情報を更新した後、RRS ビットを設定してください。RRS = 0 にすると、保持されていたベクタ番号は破棄され、次回の起動時に更新されたベクタテーブルおよび転送情報がリードされます。

ただし、バス機能拡張レジスタ(BSCEHR)の DTPR ビットが 1 の場合は、本機能は常に無効となります。




図 8.5 転送情報リードスキップのタイミングチャート (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが 3 ステートの場合)

#### 8.5.2 転送情報ライトバックスキップ機能

MRA の SM1 ビットと MRB の DM1 ビットをアドレス固定に設定すると、転送情報の一部はライトバックされません。転送情報ライトバックスキップの条件とライトバックスキップされるレジスタを表 8.5 に示します。CRA、CRB は、必ずライトバックされます。 また、MRA、MRB は必ずライトバックスキップされます。

表 8.5 転送情報ライトバックスキップの条件とライトバックスキップされるレジスタ

SM1	DM1	SAR	DAR
0	0	スキップ	スキップ
0	1	スキップ	ライトバック
1	0	ライトバック	スキップ
1	1	ライトバック	ライトバック

# 8.5.3 ノーマル転送モード

1つの起動要因で、1 バイト、1 ワードまたは1 ロングワードのデータ転送を行います。転送回数は $1\sim65536$ です。転送元アドレスと転送先アドレスは、増加、減少または固定にそれぞれ設定できます。指定回数の転送が終了すると、CPU へ割り込み要求を発生することができます。

ノーマル転送モードのレジスタ機能を表 8.6 に、ノーマル転送モードのメモリマップを図 8.6 に示します。

レジスタ	機能	転送情報書き込みで書き戻される値
SAR	転送元アドレス	増加/減少/固定*
DAR	転送先アドレス	増加/減少/固定*
CRA	転送カウント A	CRA-1
CRB	転送カウント B	更新されません

表 8.6 ノーマル転送モードのレジスタ機能

【注】 \* 転送情報のライトバックはスキップされます。




図 8.6 ノーマル転送モードのメモリマップ

# 8.5.4 リピート転送モード

1つの起動要因で、1バイト、1ワードまたは1ロングワードのデータ転送を行います。MRBのDTSビットにより、転送元、転送先のいずれか一方をリピートエリアに指定します。転送回数は1~256で、指定回数の転送が終了すると、転送カウンタおよびリピートエリアに指定された方のアドレスレジスタの初期状態が回復し、転送を繰り返します。他方のアドレスレジスタは、連続してインクリメントまたはデクリメント、あるいは固定されます。リピート転送モードでは、転送カウンタ(CRAL)がH'00になると CRALは CRAHで設定した値に更新されます。このため、転送カウンタはH'00にならないので、DISEL=0のときに、CPUへの割り込み要求は発生しません。

リピート転送モードのレジスタ機能を表 8.7に、リピート転送モードのメモリマップを図 8.7に示します。

レジスタ	機能	転送情報書き込みで書き戻される値				
		CRAL が 1 以外のとき	CRAL が 1 のとき			
SAR	転送元アドレス	増加/減少/固定*	(DTS=0)増加/減少/固定*			
			(DTS = 1) SAR の初期値			
DAR	転送先アドレス	増加/減少/固定*	(DTS=0) DAR の初期値			
			(DTS=1) 増加/減少/固定*			
CRAH	転送カウント保持	CRAH	CRAH			
CRAL	転送カウント A	CRAL-1	CRAH			
CRB	転送カウント B	更新されません	更新されません			

表 8.7 リピート転送モードのレジスタ機能

【注】 \* 転送情報のライトバックはスキップされます。




図 8.7 リピート転送モードのメモリマップ(転送元をリピートエリアに指定した場合)

#### 8.5.5 ブロック転送モード

1 つの起動要因で、1 ブロックのブロックデータ転送を行います。MRB の DTS ビットにより、転送元、転送先のいずれか一方をブロックエリアに指定します。ブロックサイズは 1 ~ 256 バイト(または 1 ~ 256 ワード、1 ~ 256 ロングワード)です。1 ブロックのブロックデータ転送が終了すると、ブロックサイズカウンタ (CRAL)とブロックエリアに指定したアドレスレジスタ (DTS = 1 のとき SAR、DTS = 0 のとき DAR)の初期状態が回復します。他方のアドレスレジスタは、連続してインクリメントまたはデクリメント、あるいは固定されます。転送回数は 1 ~ 65536 です。指定回数のブロック転送が終了すると、CPU へ割り込み要求を発生することができます。

ブロック転送モードのレジスタ機能を表 8.8 に、ブロック転送モードのメモリマップを図 8.8 に示します。

レジスタ	機能	転送情報書き込みで書き戻される値
SAR	転送元アドレス	(DTS=0)增加/減少/固定*
		(DTS=1)SAR の初期値
DAR	転送先アドレス	(DTS=0)DAR の初期値
		(DTS=1) 增加 / 減少 / 固定*
CRAH	ブロックサイズ保持	CRAH
CRAL	ブロックサイズカウンタ	CRAH
CRB	ブロック転送回数カウンタ	CRB-1

表 8.8 ブロック転送モードのレジスタ機能

【注】 \* 転送情報のライトバックはスキップされます。




図 8.8 ブロック転送モードのメモリマップ(転送先をブロックエリアに指定した場合)

#### 8.5.6 チェイン転送

MRBのCHNE ビットを1にセットすると、1つの起動要因で複数のデータ転送を連続して行うことができます。また、MRBのCHNE ビット、CHNS ビットをそれぞれ1にセットすると、転送カウンタ=0のときのみチェイン転送を行います。データ転送を定義する SAR、DAR、CRA、CRB および MRA、MRB はそれぞれ独立に設定できます。チェイン転送の動作を図 8.9 に示します。

CHNE = 1 に設定したデータ転送では、指定した転送回数の終了による CPU への割り込み要求や、DISEL = 1 による CPU への割り込み要求は発生しません。また、CHNE = 1 の転送は、起動要因となった割り込み要因フラグおよび DTCER に影響を与えません。

リピート転送モードでは、DTCCR の RCHNE ビット、MRB の CHNE、CHNS ビットをそれぞれ 1 にセットすると、転送カウンタ = 1 の転送後にチェィン転送を行うことができます。




図8.9 チェイン転送の動作

#### 動作タイミング 8.5.7

DTC の動作タイミングを図 8.10~図 8.15 に示します。




図 8.10 DTC の動作タイミング例【ノーマル転送、リピート転送】 (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが3ステートの場合)




図 8.11 DTC の動作タイミング例【ブロック転送、ブロックサイズ=2】 (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが3ステートの場合)




図 8.12 DTC の動作タイミング例【チェイン転送】 (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが 3 ステートの場合)




図 8.13 DTC の動作タイミング例【ショートアドレスモード: ノーマル転送、リピート転送】 (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが3ステートの場合)




図 8.14 DTC の動作タイミング例【 ノーマル転送、リピート転送、DTPR = 1 】 (内蔵周辺モジュールからの起動、I : B : P = 1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが 3 ステートの場合 )




図 8.15 DTC の動作タイミング例【 ノーマル転送、リピート転送】 (IRQ からの起動、I : B : P = 1 : 1/2 : 1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが 3 ステートの場合 )

# 8.5.8 DTC の実行ステート

DTC の 1 回のデータ転送の実行状態を表 8.9 に示します。また、実行状態に必要なステート数を表 8.10 に示します。

表 8.9 DTC の実行状態

モード	ベクタリード।		転送情報リードJ		転送情報ライトK		( F K	データリードL	データライト M	内部重	协作 N	
ノーマル	1	0*1	4	3*4	0*1	3	2*2	1*3	1	1	1	0*1
リピート	1	0*1	4	3*4	0*1	3	2*2	1*3	1	1	1	0*1
ブロック	1	0*1	4	3*4	0*1	3	2*2	1*3	1 · P	1 · P	1	0*1

- 【注】 \*1 転送情報リードスキップのとき
  - \*2 SAR もしくは DAR が固定モードのとき
  - \*3 SAR と DAR が固定モードのとき
  - \*4 ショートアドレスモードのとき

【記号説明】P: ブロックサイズ ( CRAH、CRAL の初期設定 )

	アクセス対象	内蔵 RAM*¹/ROM*²	内蔵 I/C	) レジスタ	外部デバイス*⁵		
バス	幅	32 ビット	8 ビット*⁴	16 ビット	8 ビット	16 ビット	32 ビット
アク	セスステート	1B ~3B *1*2	2P	2P	2B	2B	2B
実	ベクタリードS	1B ~3B * <sup>1</sup> * <sup>2</sup>	-	-	9B	5B	3B
行	転送情報リード S」	1B ~3B *1	-	-	9B	5B	3B
状態	転送情報ライト S <sub>K</sub>	1B ~3B *1	-	-	2B *6	2B *6	2B *6
100	バイトデータリード S <sub>L</sub>	1B ~3B *1	1B +2P *3	1B +2P *3	3B	3B	3B
	ワードデータリード S <sub>L</sub>	1B ~3B *1	-	1B +2P *3	5B	3B	3B
	ロングワードデータリード S <sub>L</sub>	1B ~3B *1	-	1B +4P *3	9B	5B	3B
	バイトデータライト S <sub>M</sub>	1B ~3B *1	1B +2P *3	1B +2P *3	2B *6	2B *6	2B *6
	ワードデータライト S <sub>M</sub>	1B ~3B *1	-	1B +2P *3	2B *6	2B *6	2B *6
	ロングワードデータライト S <sub>M</sub>	1B ~3B *1	-	1B +4P *3	2B *6	2B *6	2B *6
	内部動作 S <sub>N</sub>			1			

表 8.10 実行状態に必要なステート数

【注】 \*1 内蔵 RAM が対象です。I : B 比によりサイクル数が異なります。

	リード	ライト
I :B =1:1 のとき	3B	3B
I :B = 1:1/2 のとき	2B	1B
I :B = 1:1/3 のとき	2B	1B
Ⅰ :B = 1:1/4 以下のとき	1B	1B

- \*2 内蔵 ROM が対象です。I : B 比によりサイクル数が異なります。サイクル数は内蔵 RAM と同等です。 ベクタリードのみ可能です。
- \*3 表中は最速のケースです。内部バス状態によって、遅い場合は 1B が 1P となります。
- \*4 IIC2 が該当します。
- \*5 BSC レジスタ設定により異なります。表中は、ウェイト=0で、CSnWCRのWMビット=1の例です。
- \*6 バスの状態により異なります。

プロック転送時のようにライトが頻発するケースで外部ウェイトが大きいときや、外部バスが使用されている場合は、ライトバッファを有効に使用できないためサイクル数は増加します。

ライトバッファの詳細については、「9.5.14(2)LSI内部バスマスタからみたアクセス」を参照してください。

実行ステート数は、次の計算式で計算されます。

なお、 は1つの起動要因で転送する回数分(CHNE ビットを1にセットした数+1)の和を示します。

実行ステート数 =  $I \cdot S_1 + (J \cdot S_1 + K \cdot S_K + L \cdot S_L + M \cdot S_M) + N \cdot S_N$ 

### 8.5.9 DTC のバス権解放タイミング

DTC は起動要求が発生するとバスアービタに対してバス権を要求します。DTC がバス権を解放するのは、ベクタリードの後、ベクタリード後の NOP 発行時、転送情報のリード後、1 回のデータ転送後、転送情報ライトバック後です。転送情報リード中、1 回のデータ転送中、転送情報ライトバック中にはバス権を解放しません。

バス機能拡張レジスタ(BSCEHR)でバス権解放タイミングの設定が可能です。詳細については、「9.4.8 バス機能拡張レジスタ(BSCEHR)」を参照してください。設定によるバス権解放タイミングの違いを表 8.11 に示します。ただし、設定 1~設定 5 以外の設定および DTC 起動中の設定変更は行わないでください。

タイミングチャートを図8.16に示します。

設定			機能拡張レジ			バス権解放タイミング					
		(1	BSCEHR)設	廷		( :バス権を解放する、×:バス権を解放しない)					1)
	DTLOCK CSSTP1 CSSTP2 CSSTP3 DTBST			ベクタ	NOP	転送情報	1回の	転送情	報ライト後		
						リード後	発行時*1	リード後	転送後	通常時	連続転送時
設定 1	1	0	*3	1	0						
設定2	0	0	0	*3	0	×		×	×		
設定 3	0	1	*3	*3	0	×	×	×	×		
設定 4* <sup>2</sup>	0	1	*3	*3	1	×	×	×	×		×
設定 5	1	1	*3	1	0		×				

表 8.11 DTC のバス権解放タイミング

- 【注】 \*1 ベクタリード後の CPU からの外部アクセス要求のみに対し、バス権を解放します。
  - \*2 設定4では、以下の制限があります。
    - ・周波数制御レジスタ (FRQCR) によるクロック設定は、I :B :P :MI :MP =8:4:4:4:4 4:2:2:2:2:2、または2:1:1:1:1にしてください。
    - ・ベクタ情報は、内蔵 ROM または内蔵 RAM に配置してください。
    - ・転送情報は内蔵 RAM に配置してください。
    - ・転送元および転送先は、内蔵 RAM と内蔵周辺モジュール間または外部メモリと内蔵周辺モジュール間としてください。
  - \*3 Don't care

8-30




図 8.16 DTC の動作タイミング例【ノーマル転送 2 要因の競合の場合】 (内蔵周辺モジュールからの起動、I:B:P=1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送、転送情報ライトが 3 ステートの場合)

# 8.5.10 DTC 起動の優先順位設定

バス機能拡張レジスタ (BSCEHR)の DTPR ビットの設定にて、DTC が起動する前に複数の DTC 起動要求が発生した場合、最初に要求のあった起動要求から転送を開始するか、DTC 起動優先順位に従って転送を開始するかを選択できます。ただし、DTC 起動中に複数の DTC 起動要求が発生した場合には、DTC 起動優先順位に従って次の転送が行われます。DTC の起動優先順位の動作例を図 8.17 に示します。




図 8.17 DTC の起動優先順位の動作例

# 8.6 割り込みによる DTC の起動

DTC の割り込み起動による使用手順を図 8.18 に示します。




図 8.18 割り込みによる DTC 起動方法

# 8.7 DTC 使用例

### 8.7.1 ノーマル転送

DTC の使用例として、SCI による 128 バイトのデータ受信を行う例を示します。

- 1. MRAはソースアドレス固定(SM1=SM0=0)、デスティネーションアドレスインクリメント(DM1=1、DM0=0)、ノーマル転送モード(MD1=MD0=0)、バイトサイズ(Sz1=Sz0=0)を設定します。DTSビットは任意の値とすることができます。MRBは1回の割り込みで1回のデータ転送(CHNE=0、DISEL=0)を行います。SARはSCIのRDRのアドレス、DARはデータを格納するRAMの先頭アドレス、CRAは128(H'0080)を設定します。CRBは任意の値とすることができます。
- 2. RXI割り込み用の転送情報の先頭アドレスを、DTCベクタテーブルに設定します。
- 3. DTCERの対応するビットを1にセットします。
- 4. SCIを所定の受信モードに設定します。SCRのRIEビットを1にセットし、受信完了(RXI)割り込みを許可します。また、SCIの受信動作中に受信エラーが発生すると、以後の受信が行われませんので、CPUが受信エラー割り込みを受け付けられるようにしてください。
- 5. SCIの1バイトのデータ受信が完了するごとに、SSRのRDRFフラグが1にセットされ、RXI割り込みが発生し、DTCが起動されます。DTCによって、受信データがRDRからRAMへ転送され、DARのインクリメント、CRAのデクリメントを行います。RDRFフラグは自動的に0にクリアされます。
- 6. 128回のデータ転送終了後、CRAが0になると、RDRFフラグは1のまま保持され、DTCEビットが0にクリアされ、CPUにRXI割り込みが要求されます。割り込み処理ルーチンで終了処理を行ってください。

#### 8.7.2 カウンタ=0のときのチェイン転送

カウンタが 0 になったときのみ第 2 のデータ転送を行い、第 1 のデータ転送の再設定を行うことによって、転送回数が 256 回以上のリピート転送を行うことができます。

128K バイトの入力バッファを構成する例を示します。ただし、入力バッファは下位アドレス H'0000 から始まるように設定するものとします。カウンタ = 0 のときのチェイン転送を図 8.19 に示します。

- 1. 第1のデータ転送として、入力データ用のノーマル転送モードを設定します。転送元アドレスは固定、CRA = H'0000 (65,536回)、CHNE = 1、CHNS = 1、DISEL = 0としてください。
- 2. 第1のデータ転送の転送先アドレスの65,536回ごとの先頭アドレスの上位8ビットアドレスを別の領域(ROM など)に用意してください。たとえば、入力バッファをH'200000~H'21FFFFとするときには、H'21、H'20を 用意します。
- 3. 第2のデータ転送として、第1のデータ転送の転送先アドレス再設定用のリピート転送モード(ソース側をリピート領域)とします。転送先は第1の転送情報領域のDARの上位8ビットとします。このときCHNE = DISEL = 0としてください。上記入力バッファをH'200000~H'21FFFFとする場合には、転送カウンタ = 2としてください。
- 4. 割り込みによって第1のデータ転送を65,536回実行します。第1のデータ転送の転送カウンタが0になると、第

2のデータ転送が起動されます。第1のデータ転送の転送先アドレス上位8ビットをH'21に設定します。第1のデータ転送の転送先アドレス下位16ビットの転送カウンタは、H'0000になっています。

- 5. 引き続き割り込みによって第1のデータ転送を、第1のデータ転送で指定した65,536回実行します。第1のデータ転送の転送カウンタが0になると、第2のデータ転送が起動されます。第1のデータ転送の転送先アドレス上位8ビットをH'20に設定します。第1のデータ転送の転送先アドレス下位16ビットの転送カウンタはH'0000になっています。
- 6. 上記4.、5.を無限に繰り返します。第2のデータ転送がリピート転送モードのため、CPUには割り込みを要求しません。




図 8.19 カウンタ=0 時のチェイン転送

# 8.8 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、および DISEL ビットが 1 にセットされた 1 回のデータ転送もしくは 1 回のブロックデータ転送を終了したとき、CPU に対して割り込みを要求します。割り込み起動の場合、起動要因に設定した割り込みが発生します。これらの CPU に対する割り込みは CPU のマスクレベルや割り込みコントローラのプライオリティレベルの制御を受けます。詳細は「6.8割り込み要求信号によるデータ転送」を参照してください。

# 8.9 使用上の注意事項

### 8.9.1 モジュールスタンバイモードの設定

スタンバイコントロールレジスタにより、DTC の動作禁止 / 許可を設定することができます。初期値では DTC の動作禁止状態です。モジュールスタンバイモードに設定することにより DTC の動作は禁止されますが、レジスタのアクセスについては禁止されません。ただし、DTC が起動中はモジュールスタンバイモードに設定しないでください。ソフトウェアスタンバイモードおよびモジュールスタンバイモードに遷移する場合は、すべてのDTCER レジスタをクリアしてください。詳細は「第26章 低消費電力モード」を参照してください。

#### 8.9.2 内蔵 RAM

転送情報は、内蔵 RAM に配置可能です。この場合は、RAMCR の RAME ビットを 0 にクリアしないでください。

# 8.9.3 DTCE ビットの設定

DTCE ビットの設定は、割り込みを禁止して当該レジスタの 0 リード後に 1 ライトを行うことにより設定できます。なお、DTC 転送中には DTCE ビットの変更は行わないでください。

#### 8.9.4 チェイン転送

チェイン転送が実行された場合には、連結された最後のデータ転送時に起動要因または DTCER のクリアを行います。一方、SCI、SCIF、SSU、IIC2、および A/D 変換器の割り込み / 起動要因は、所定のレジスタがリード / ライトされたときにクリアされます。

#### 8.9.5 転送情報先頭アドレス/ソースアドレス/デスティネーションアドレス

ベクタテーブルへ指定する転送情報先頭アドレスは、必ず 4n 番地を指定してください。 また、転送情報は内蔵 RAM もしくは外部メモリ空間に配置してください。

#### 8.9.6 DTC による DMAC/DTC レジスタのアクセス

DTC を使用して DMAC/DTC のレジスタアクセスを行わないでください。また、DMAC を使用して DTC のレジスタアクセスを行わないでください。

## 8.9.7 IRQ 割り込みを DTC 転送要因にした場合の注意事項

- 当該IRO割り込みによるソフトウェアスタンバイの解除は行わないでください。
- ソフトウェアスタンバイ中に発生したIRQのエッジでのDTC転送は行わないでください。
- IRQをローレベル検出にした場合、DTCの転送終了によりCPUに割り込みを発生させる(転送カウンタ=0、またはDISEL=1)ときには、CPUが割り込みを受け付けるまでIRO端子をローレベルに保時してください。

# 8.9.8 SCI および SCIF を DTC 起動要因とする場合の注意事項

- SCIのTXI割り込みによりDTCを起動する場合、SCIのTENDフラグを転送終了フラグとして使用しないでください。
- SCIFのTXIF割り込みによりDTCを起動する場合、SCIFのTENDフラグを転送終了フラグとして使用しないでください。

# 8.9.9 割り込み要因フラグのクリア

DTC 転送終了後に発生する割り込みについても、通常の割り込みと同様に、割り込み要因フラグは割り込みハンドラ中でクリアしてください。詳細は「6.9 使用上の注意事項」を参照してください。

# 8.9.10 NMI 割り込みと DTC 起動の競合

NMI 割り込みと DTC 起動が競合した場合には NMI 割り込みが優先されますので、ERR ビットは 1 にセットされて DTC は起動されません。

なお、NMI による DTC 停止判定には 1 × Bcyc + 3 × Pcyc、IRQ による DTC 起動判定には 2 × Bcyc、周辺モジュールからの DTC 起動判定には 1 × Pcyc を要します。

# 8.9.11 DTC 起動要求が途中で取り下げられた場合の動作

DTC は起動要求を受け付けた後は、ライトバック終了までの一連の DTC 処理が終了するまで、次の起動要求を受け付けません。

# 9. バスステートコントローラ (BSC)

外部バスコントローラ (BSC) は、外部アドレス空間に接続された各種メモリ、外部デバイスに対し制御信号を出力します。これにより、SRAM、SDRAM などの各種メモリおよび外部デバイスを直接接続することができます。

# 9.1 特長

- 1. 外部アドレス空間
- CSO~CS7の各空間をそれぞれ最大64Mバイト、CS8の空間は最大1GBまでサポート
- 空間ごとに、通常空間インタフェース、バイト選択付きSRAMインタフェース、バーストROM(クロック同期または非同期)、MPX-I/O、バーストMPX-I/O、SDRAM、PCMCIAのメモリ種類を指定可能
- 空間ごとに、データバス幅 (8ビット、16ビット、または32ビット)を選択可能
- 空間ごとに、ウェイトステートの挿入を制御可能
- リードアクセス、ライトアクセスごとにウェイトステートの挿入を制御可能
- 連続するアクセスがリード ライト(同一空間または別空間)、リード リード(同一空間または別空間)、 および先頭サイクルがライトの場合の5種類独立にアイドルサイクルを設定可能
- 2. 通常空間インタフェース
- SRAMとの直結が可能なインタフェースをサポート
- バーストROM (クロック非同期)インタフェースページモード機能を有するROMを高速にアクセス可能
- MPX-I/Oインタフェース
   アドレス / データマルチプレクスが必要な周辺LSIを直結可能
- 5. SDRAMインタフェース
- 最大2つのエリアでSDRAMを設定可能
- ロウアドレスまたはカラムアドレスのマルチプレクス出力をサポート
- シングル読み出しまたはシングル書き込みによる効率的なアクセスが可能
- バンクアクティブモードによる高速アクセスが可能
- オートリフレッシュとセルフリフレッシュのサポート



- 6. バイト選択付きSRAMインタフェース
- バイト選択付きSRAMとの直結が可能なインタフェースをサポート
- 7. PCMCIA直結インタフェース
- JEIDA仕様Ver4.2 (PCMCIA2.1 Rev2.1) で定めるICメモリカードおよびI/Oカードインタフェースをサポート
- ウェイトステート挿入をプログラムで制御可能
- 8. バーストMPX-I/Oインタフェース
- アドレス / データマルチプレクスが必要な周辺LSIを直結可能
- バースト転送をサポート
- 9. バーストROM (クロック同期) インタフェース
- クロック同期タイプのバーストROMを直結可能
- 10. リフレッシュ機能
- オートリフレッシュとセルフリフレッシュをサポート
- リフレッシュ用カウンタ、クロック選択により、リフレッシュ間隔を設定可能
- リフレッシュ回数設定 (1、2、4、6、および8) による集中リフレッシュが可能
- 11. リフレッシュ用カウンタのインターバルタイマとしての利用
- コンペアマッチで割り込み要求発生可能

#### 図 9.1 に BSC のブロック図を示します。




図 9.1 BSC のブロック図

# 9.2 入出力端子

BSC の端子構成を表 9.1 に示します。

表 9.1 端子構成

端子名	入出力	機能
A29 ~ A0	出力	アドレスバス
D31 ~ D0	入出力	データバス
BS	出力	バスサイクルの開始を示す信号
		通常空間、バースト ROM(クロック同期 / 非同期)、MPX-I/O、バースト MPX-I/O、
		および PCMCIA アクセス時にアサートされる。SDRAM アクセス時は、CAS と同タイ
		ミングでアサートされる。
<u>CS0</u> ~ <u>CS8</u>	出力	チップセレクト
CE1A	出力	エリア 5 に接続された PCMCIA 用チップイネーブル
CE2A	出力	エリア 5 に接続された PCMCIA 用チップイネーブル
CE1B	出力	エリア 6 に接続された PCMCIA 用チップイネーブル
CE2B	出力	エリア 6 に接続された PCMCIA 用チップイネーブル
RDWR	出力	リードまたはライト信号
		SDRAM、バイト選択付き SRAM 接続時は、WE 端子に接続
RD	出力	リードパルス信号 (リードデータ出力許可信号)
		PCMCIA 使用時は、メモリリードサイクルを示すストローブ信号
WRHH	出力	D31~D24 対応のバイト書き込み指示
		バイト選択付き SRAM 接続時は、バイトセレクト端子に接続
WRHL	出力	D23~D16 対応のバイト書き込み指示
		バイト選択付き SRAM 接続時は、バイトセレクト端子に接続
WRH	出力	D15~D8 対応のバイト書き込み指示
		バイト選択付き SRAM 接続時は、バイトセレクト端子に接続
WRL	出力	D7~D0 対応のバイト書き込み指示
		バイト選択付き SRAM 接続時は、バイトセレクト端子に接続
RASU, RASL	出力	SDRAM 接続時は、RAS 端子に接続
CASU, CASL	出力	SDRAM 接続時は、CAS 端子に接続
CKE	出力	SDRAM 接続時は、CKE 端子に接続
ĪOIS16	入力	PCMCIA の 16 ビット I/O を示す信号
		本 LSI ではリトルエンディアンはサポートしておりませんので、ローレベルにしてくだ
		さい。

端子名	入出力	機能			
DQMUU	出力	SDRAM 接続時は、DQMxx 端子に接続			
DQMUL		DQMUU: D31~D24 対応の選択信号			
DQMLU		DQMUL: : D23~D16 対応の選択信号			
DQMLL		DQMLU: : D15~D8 対応の選択信号			
		DQMLL: : D7 ~ D0 対応の選択信号			
ĀH	出力	MPX-I/O 使用時はアドレスをホールドするための信号			
FRAME	出力	バースト MPX-I/O インタフェース時は、FRAME 信号			
WAIT	入力	外部ウェイト入力			
BREQ	入力	バス権要求入力			
BACK	出力	バス使用許可出力			
ICIOWR	出力	PCMCIA 使用時は、I/O ライトを示すストローブ信号			
ICIORD	出力	PCMCIA 使用時は、I/O リードを示すストローブ信号			
WE	出力	PCMCIA 使用時は、メモリライトサイクルを示すストローブ信号			

#### 9.3 エリアの概要

#### 9.3.1 空間分割

本 LSI は、アーキテクチャとして 32 ビットのアドレス空間を有しています。

内蔵周辺モジュール

本 LSI は、表 9.2~表 9.15 に示すように 9 空間にそれぞれ各種メモリを接続でき、おのおのに対応してチップ セレクト信号  $(\overline{CSO} \sim \overline{CSS})$  を出力します。エリア 0 のアクセス時には  $\overline{CSO}$  がアサートされます。エリア 2、3 に シンクロナス DRAM を接続する場合、RASx、CASx、RD/WR、DQMxx などの信号もアサートされます。また、 エリア 5 と 6 において、PCMCIA インタフェースを選択した場合、アクセスするバイトに対応して、 $\overline{\text{CS5}}$ 、 $\overline{\text{CS6}}$ に加えて、CE1A、CE1B、CE2A、CE2B をアサートします。

#### 9.3.2 アドレスマップ

外部アドレス空間は合計 1.5G バイトあり、これを 9 空間に分割して使用します。接続されるメモリの種類およ びデータバス幅は、各空間ごとに指定します。全体の空間のアドレスマップを表 9.2~表 9.15 に示します。

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0003FFFF	内蔵 ROM		256K バイト	32 ビット
H'00040000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期) バースト ROM ( 同期 )	32M バイト	8/16 ビット*
H'04000000 ~ H'0BFFFFFF	予約			
H'0C000000 ~ H'0DFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	32M バイト	8/16 ビット*
H'0E000000 ~ H'1BFFFFF	予約			
H'1C000000 ~ H'1DFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	32M バイト	8/16 ビット*
H'1E000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF7FFF	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵 RAM		16K バイト	32 ビット

表 9.2 アドレスマップ(SH7083(フラッシュメモリ 256KB 版)、内蔵 ROM 有効モード時) 

- 【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。
  - レジスタで選択

H'FFFFC000 ~ H'FFFFFFF

8/16 ビット

16K バイト

表 9.3 アドレスマップ (SH7083 (フラッシュメモリ 256KB 版 ) 、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'01FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期) バースト ROM ( 同期 )	32M バイト	8/16 ビット*1
H'02000000 ~ H'0BFFFFFF	予約			
H'0C000000 ~ H'0DFFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	32M バイト	8/16 ビット*²
H'0E000000 ~ H'1BFFFFFF	予約			
H'1C000000 ~ H'1DFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	32M バイト	8/16 ビット*²
H'1E000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF7FFF	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵 RAM		16K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

- 【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。
  - \*1 モード端子で選択
  - \*2 レジスタで選択

表 9.4 アドレスマップ (SH7083 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 有効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0007FFFF	内蔵 ROM		512K バイト	32 ビット
H'00080000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期) バースト ROM( 同期)	32M バイト	8/16 ビット*
H'04000000 ~ H'0BFFFFFF	予約			
H'0C000000 ~ H'0DFFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	32M バイト	8/16 ビット*
H'0E000000 ~ H'1BFFFFFF	予約			
H'1C000000 ~ H'1DFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	32M バイト	8/16 ビット*
H'1E000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

<sup>\*</sup> レジスタで選択

表 9.5 アドレスマップ (SH7083 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'01FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期) パースト ROM( 同期)	32M バイト	8/16 ビット*¹
H'02000000 ~ H'0BFFFFF	予約			
H'0C000000 ~ H'0DFFFFFF	CS3 空間	通常空間 パイト選択付き SRAM SDRAM	32M バイト	8/16 ビット*²
H'0E000000 ~ H'1BFFFFFF	予約			
H'1C000000 ~ H'1DFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	32M バイト	8/16 ビット*²
H'1E000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

- 【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。
  - \*1 モード端子で選択
  - \*2 レジスタで選択

表 9.6 アドレスマップ (SH7084 (フラッシュメモリ 256KB 版 ) 、内蔵 ROM 有効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0003FFFF	内蔵 ROM		256K バイト	32 ビット
H'00040000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM( 同期 )	32M バイト	8/16 ビット*
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'08000000 ~ H'0BFFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16 ビット*
H'14000000 ~ H'17FFFFFF	CS5 空間	通常空間 バイト選択付き SRAM MPX-I/O	64M バイト	8/16 ビット*
H'18000000 ~ H'1BFFFFF	CS6 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF7FFF	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵 RAM		16K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

2014.10.16

レジスタで選択

表 9.7 アドレスマップ (SH7084 (フラッシュメモリ 256KB 版 )、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM( 同期 )	64M バイト	8/16 ビット*'
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'08000000 ~ H'0BFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*²
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*²
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 )	64M バイト	8/16 ビット*²
H'14000000 ~ H'17FFFFF	CS5 空間	通常空間 バイト選択付き SRAM MPX-I/O	64M バイト	8/16 ビット*²
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF7FFF	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵 RAM		16K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

- \*1 モード端子で選択
- \*2 レジスタで選択



表 9.8 アドレスマップ (SH7084 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 有効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0007FFFF	内蔵 ROM		512K バイト	32 ビット
H'00080000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM( 同期 )	32M バイト	8/16 ビット*
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'08000000 ~ H'0BFFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16 ビット*
H'14000000 ~ H'17FFFFFF	CS5 空間	通常空間 バイト選択付き SRAM MPX-I/O	64M バイト	8/16 ビット*
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

<sup>\*</sup> レジスタで選択

表 9.9 アドレスマップ (SH7084 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) パースト ROM ( 同期 )	64M バイト	8/16 ビット*'
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'08000000 ~ H'0BFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*²
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16 ビット*²
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16 ビット*²
H'14000000 ~ H'17FFFFF	CS5 空間	通常空間 バイト選択付き SRAM MPX-I/O	64M バイト	8/16 ビット*²
H'18000000 ~ H'1BFFFFF	CS6 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16 ビット*²
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

- \*1 モード端子で選択
- \*2 レジスタで選択

表 9.10 アドレスマップ (SH7085 (フラッシュメモリ 256KB 版 ) 、内蔵 ROM 有効モード時 )

H'00040000~H'01FFFFF       予約         H'02000000~H'03FFFFFF       CS0 空間       通常空間 バイト選択付き SRAM バースト ROM(非同期) バースト ROM(同期)       8/16         H'04000000~H'07FFFFFF       CS1 空間       通常空間 バイト選択付き SRAM       64M バイト       8/16	<b>ビット</b> 5/32 ビット*
H'02000000~H'03FFFFFF CS0 空間 通常空間 パイト選択付き SRAM パースト ROM(非同期) パースト ROM(印期) パースト ROM(同期) 通常空間 通常空間 64M パイト 8/16	
バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM (同期 ) H'04000000~H'07FFFFFF CS1 空間 通常空間 64M バイト 8/16	
バイト選択付き SRAM	
	5/32 ビット*
H'08000000~H'0BFFFFFF CS2 空間 通常空間 64M バイト 8/16 バイト選択付き SRAM SDRAM	/32 ビット*
H'0C000000 ~ H'0FFFFFF       CS3 空間       通常空間       64M バイト       8/16         バイト選択付き SRAM       SDRAM	//32 ビット*
H'10000000~H'13FFFFFF CS4 空間 通常空間 64M バイト 8/16 バイト選択付き SRAM バースト ROM(非同期)	/32 ビット*
H'14000000~H'17FFFFFF CS5 空間 通常空間 パイト 8/16 パイト選択付き SRAM PCMCIA MPX-I/O	:/32 ビット*
H'18000000~H'1BFFFFFF CS6 空間 通常空間	/32 ビット*
H'1C000000 ~ H'1FFFFFF       CS7 空間       通常空間       64M バイト       8/16         バイト選択付き SRAM	/32 ビット*
H'20000000 ~ H'FFF7FFFF 予約	
H'FFF80000~H'FFF9FFFF SDRAM モード設定用	
H'FFFA0000~H'FFFF7FFF 予約	
H'FFFF8000~H'FFFFBFFF 内蔵 RAM 16K バイト 32 b	<b>ゴット</b>
H'FFFFC000~H'FFFFFFF 内蔵周辺モジュール 16K パイト 8/16	ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

<sup>\*</sup> レジスタで選択

表 9.11 アドレスマップ (SH7085 (フラッシュメモリ 256KB 版 ) 、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM ( 同期 )	64M バイト	16/32 ビット*1
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*²
H'08000000 ~ H'0BFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*2
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*²
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16/32 ビット*²
H'14000000 ~ H'17FFFFF	CS5 空間	通常空間 バイト選択付き SRAM PCMCIA MPX-I/O	64M バイト	8/16/32 ビット*²
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM PCMCIA バースト MPX-I/O	64M バイト	8/16/32 ビット*²
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*²
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF7FFF	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵 RAM		16K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

- \*1 モード端子で選択
- \*2 レジスタで選択

表 9.12 アドレスマップ (SH7085 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 有効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0007FFFF	内蔵 ROM		512K バイト	32 ビット
H'00080000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM ( 同期 )	32M バイト	8/16/32 ビット*
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*
H'08000000 ~ H'0BFFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16/32 ビット*
H'14000000 ~ H'17FFFFF	CS5 空間	通常空間 バイト選択付き SRAM PCMCIA MPX-I/O	64M バイト	8/16/32 ビット*
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM PCMCIA バースト MPX-I/O	64M バイト	8/16/32 ビット*
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

<sup>\*</sup> レジスタで選択

表 9.13 アドレスマップ (SH7085 (フラッシュメモリ 512KB 版 ) 、内蔵 ROM 無効モード時 )

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'03FFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期) バースト ROM ( 同期 )	64M バイト	16/32 ビット*¹
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*²
H'08000000 ~ H'0BFFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*2
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*2
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16/32 ビット*2
H'14000000 ~ H'17FFFFF	CS5 空間	通常空間 バイト選択付き SRAM PCMCIA MPX-I/O	64M バイト	8/16/32 ビット*²
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM PCMCIA バースト MPX-I/O	64M バイト	8/16/32 ビット*²
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*2
H'20000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。

- \*1 モード端子で選択
- \*2 レジスタで選択

表 9.14 アドレスマップ (SH7086、内蔵 ROM 有効モード時)

アドレス	空間	メモリ種類	サイズ	バス幅
H'00000000 ~ H'0007FFFF	内蔵 ROM		512K バイト	32 ビット
H'00080000 ~ H'01FFFFF	予約			
H'02000000 ~ H'03FFFFFF	CS0 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期 ) バースト ROM( 同期 )	32M バイト	8/16/32 ビット*
H'04000000 ~ H'07FFFFFF	CS1 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*
H'08000000 ~ H'0BFFFFFF	CS2 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*
H'0C000000 ~ H'0FFFFFF	CS3 空間	通常空間 バイト選択付き SRAM SDRAM	64M バイト	8/16/32 ビット*
H'10000000 ~ H'13FFFFF	CS4 空間	通常空間 バイト選択付き SRAM バースト ROM( 非同期)	64M バイト	8/16/32 ビット*
H'14000000 ~ H'17FFFFFF	CS5 空間	通常空間 バイト選択付き SRAM PCMCIA MPX-I/O	64M バイト	8/16/32 ビット*
H'18000000 ~ H'1BFFFFFF	CS6 空間	通常空間 バイト選択付き SRAM PCMCIA バースト MPX-I/O	64M バイト	8/16/32 ビット*
H'1C000000 ~ H'1FFFFFF	CS7 空間	通常空間 バイト選択付き SRAM	64M バイト	8/16/32 ビット*
H'20000000 ~ H3FFFFFF	予約			
H'40000000 ~ H'7FFFFFF	CS8 空間	通常空間 バイト選択付き SRAM	1G バイト	8/16/32 ビット*
H'80000000 ~ H'FFF7FFF	予約			
H'FFF80000 ~ H'FFF9FFF	SDRAM モード設定用			
H'FFFA0000 ~ H'FFFF3FFF	予約			
H'FFFF4000 ~ H'FFFFBFFF	内蔵 RAM		32K バイト	32 ビット
H'FFFFC000 ~ H'FFFFFFF	内蔵周辺モジュール		16K バイト	8/16 ビット

<sup>【</sup>注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、 内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

<sup>\*</sup> レジスタで選択

パイト選択付き SRAM         パースト ROM(非同期)         パースト ROM(同期)         H'04000000~H'07FFFFFF       CS1 空間         通常空間       64M パイト         パイト選択付き SRAM         H'08000000~H'08FFFFFF       CS2 空間         通常空間       64M パイト         バイト選択付き SRAM	ビット* <sup>1</sup> 2 ビット* <sup>2</sup> 2 ビット* <sup>2</sup>
バイト選択付き SRAM H'08000000~H'0BFFFFF CS2 空間 通常空間 64M バイト 8/16/32 バイト選択付き SRAM	
バイト選択付き SRAM	? ビット* <sup>2</sup>
SDRAM	
H'0C000000~H'0FFFFFF CS3 空間 通常空間 パイト選択付き SRAM SDRAM	2 ビット*²
H'10000000~H'13FFFFF CS4 空間 通常空間 64M パイト 8/16/32 パイト選択付き SRAM パースト ROM(非同期)	2 ビット*²
H'14000000~H'17FFFFFF CS5 空間 通常空間 パイト選択付き SRAM PCMCIA MPX-I/O	2 ビット* <sup>2</sup>
H'18000000~H'1BFFFFF CS6 空間 通常空間 パイト選択付き SRAM PCMCIA パースト MPX-I/O	2 ビット*²
H'1C000000~H'1FFFFFF       CS7 空間       通常空間       64M バイト       8/16/32         バイト選択付き SRAM       バイト       8/16/32	2 ビット*²
H'20000000 ~ H'3FFFFFF	
H'40000000 ~ H'7FFFFFF     CS8 空間     通常空間     1G バイト     8/16/32       パイト選択付き SRAM	2 ビット*²
H'80000000 ~ H'FFF7FFFF 予約	
H'FFF80000~H'FFF9FFFF SDRAM モード設定用	
H'FFFA0000~H'FFFF3FFF 予約	
H'FFFF4000~H'FFFFBFFF 内蔵 RAM 32Kバイト 32 ビッ	<i>ı</i>
H'FFFFC000~H'FFFFFFF 内蔵周辺モジュール 16K バイト 8/16 ビ	I

- \*1 モード端子で選択
- \*2 レジスタで選択



# 9.4 レジスタの説明

BSC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については、「第27章 レジスター覧」を参照してください。

メモリとのインタフェースの設定が終了するまでは、CSO 空間以外はアクセスしないでください。

表 9.16 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
共通コントロールレジスタ	CMNCR	R/W	H'00001010	H'FFFFF000	32
CS0 空間バスコントロールレジスタ	CS0BCR	R/W	H'36DB0600	H'FFFFF004	32
CS1 空間バスコントロールレジスタ	CS1BCR	R/W	H'36DB0600	H'FFFFF008	32
CS2 空間バスコントロールレジスタ	CS2BCR	R/W	H'36DB0600	H'FFFFF00C	32
CS3 空間バスコントロールレジスタ	CS3BCR	R/W	H'36DB0600	H'FFFFF010	32
CS4 空間バスコントロールレジスタ	CS4BCR	R/W	H'36DB0600	H'FFFFF014	32
CS5 空間バスコントロールレジスタ	CS5BCR	R/W	H'36DB0600	H'FFFFF018	32
CS6 空間バスコントロールレジスタ	CS6BCR	R/W	H'36DB0600	H'FFFFF01C	32
CS7 空間バスコントロールレジスタ	CS7BCR	R/W	H'36DB0600	H'FFFFF020	32
CS8 空間バスコントロールレジスタ	CS8BCR	R/W	H'36DB0600	H'FFFFF024	32
CS0 空間ウェイトコントロールレジスタ	CS0WCR	R/W	H'0000500	H'FFFFF028	32
CS1 空間ウェイトコントロールレジスタ	CS1WCR	R/W	H'0000500	H'FFFFF02C	32
CS2 空間ウェイトコントロールレジスタ	CS2WCR	R/W	H'0000500	H'FFFFF030	32
CS3 空間ウェイトコントロールレジスタ	CS3WCR	R/W	H'0000500	H'FFFFF034	32
CS4 空間ウェイトコントロールレジスタ	CS4WCR	R/W	H'0000500	H'FFFFF038	32
CS5 空間ウェイトコントロールレジスタ	CS5WCR	R/W	H'0000500	H'FFFFF03C	32
CS6 空間ウェイトコントロールレジスタ	CS6WCR	R/W	H'0000500	H'FFFFF040	32
CS7 空間ウェイトコントロールレジスタ	CS7WCR	R/W	H'0000500	H'FFFFF044	32
CS8 空間ウェイトコントロールレジスタ	CS8WCR	R/W	H'0000500	H'FFFFF048	32
SDRAM コントロールレジスタ	SDCR	R/W	H'00000000	H'FFFFF04C	32
リフレッシュタイマコントロール	RTCSR	R/W	H'00000000	H'FFFFF050	32
/ ステータスレジスタ					
リフレッシュタイマカウンタ	RTCNT	R/W	H'00000000	H'FFFFF054	32
リフレッシュタイムコンスタントレジスタ	RTCOR	R/W	H'00000000	H'FFFFF058	32
バス機能拡張レジスタ	BSCEHR	R/W	H'0000	H'FFFFE89A	8、16

# 9.4.1 共通コントロールレジスタ (CMNCR)

CMNCR は、各エリアに共通の制御を行う32ビットのレジスタです。

レジスタの初期設定が終了するまでは、エリア 0 以外の外部メモリをアクセスしないでください。

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
- 初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	1	-	1	1	-	DMAI	W[1:0]	DMAIWA	-	1	1	HIZMEM	HIZCNT
初期値:	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
11~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7、6	DMAIW[1:0]	00	R/W	DMA シングルアドレス転送時のアクセスサイクル間ウェイト指定
				本ビットは、DMA シングルアドレス転送時に DACK 付き外部デバイスからのデータ出力後に挿入するアイドルサイクル数を指定します。アイドルサイクルの挿入の方法は、後述の DMAIWA ビットの指定により異なります。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10 : 2 アイドルサイクル挿入
				11:4 アイドルサイクル挿入
5	DMAIWA	0	R/W	DMA シングルアドレス転送時のアクセスサイクル間ウェイト挿入方法指定
				本ビットは、DMAIW1 と DMAIW0 ビットで指定したアイドルサイクルの挿 入方法を指定します。本ビットが 0 の場合は、DACK 付き外部デバイスがデ
				ータバスをドライブ後、本 LSI を含む他のデバイスがデータバスをドライブ
				するときにアイドルサイクルを挿入します。DACK 付き外部デバイスが連続
				してデータバスをドライブする場合は、アイドルサイクルを挿入しません。
				本ビットが1の場合は、DACK 付き外部デバイスへのアクセスが連続する場合でも、1回のアクセス終了後必ずアイドルサイクルが挿入されます。
				0: DACK 付き外部デバイスがデータバスをドライブ後、他のデバイスが データバスをドライブするときにアイドルサイクルを挿入
				1:DACK 付き外部デバイスアクセス後、常にアイドルサイクルを挿入
4	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。

ビット	ビット名	初期値	R/W	説 明
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	HIZMEM	0	R/W	Hi-Z メモリコントロール
				本ビットは、A29~A0、BS、CSn、RDWR、WRxx、RD、AH、FRAME、ICIORD、ICIOWR、WE、CE1A、CE1B、CE2A、および CE2B のソフトウェアスタン バイモード時の端子状態を指定します。バス解放時は、本ビットにかかわら ずハイインピーダンスになります。  0:ソフトウェアスタンパイモード時にハイインピーダンス 1:ソフトウェアスタンパイモード時にドライブ
0	HIZCNT	0	R/W	Hi-Z コントロール 本ピットは、CKE、RASU、RASL、CASU、CASLのソフトウェアスタンバイモード時およびパス権解放時の状態を指定します。 0: CKE、RASU、RASL、CASU、CASLは、ソフトウェアスタンバイモード時およびパス権解放時にハイインピーダンス 1: CKE、RASU、RASL、CASU、CASLは、ソフトウェアスタンバイモード時およびパス権解放時にドライブ

## 9.4.2 CSn 空間バスコントロールレジスタ ( CSnBCR ) ( n = 0~8 )

CSnBCR は、各空間に接続するメモリの種類、空間のデータバス幅、およびアクセスサイクル間ウェイト数を設定します。

レジスタの初期設定が終了するまでは、エリア 0 以外の外部メモリをアクセスしないでください。

ビット :_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	IWW	[1:0]	-	IWRWD[1:0]		-	IWRWS[1:0]		- IWRRE		D[1:0] -		IWRRS[1:0]	
初期値: R/W:	0 R	0 R	1 R/W	1 R/W	0 R	1 R/W	1 R/W	0 R	1 R/W	1 R/W	0 R	1 R/W	1 R/W	0 R	1 R/W	1 R/W
ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	7	ΓΥΡΕ[2:0	]	-	BSZ	BSZ[1:0]		-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	1*	1*	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R	R	R	R	R	R	R	R	R

【注】\* 内蔵ROM無効時、CS0BCRは、バス幅を指定する外部端子(MD0とMD1)の値をパワーオンリセット時にサンプリングします。

ビット	ビット名	初期値	R/W	説 明
31、30	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
29、28	IWW[1:0]	11	R/W	ライト - リード / ライト - ライトサイクル間アイドル指定
				本ビットは、空間に接続されたメモリをアクセスした後に挿入するアイドル
				サイクル数を指定します。対象となるサイクルは、ライト・リードサイクル
				とライト - ライトサイクルの場合です。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10 : 2 アイドルサイクル挿入
				11:4 アイドルサイクル挿入
27	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
26、25	IWRWD[1:0]	11	R/W	別空間リード - ライトサイクル間アイドル指定
				本ビットは、空間に接続されたメモリをアクセスした後に挿入するアイドル
				サイクル数を指定します。対象となるサイクルは、連続するアクセスが別空
				間でかつリード - ライトサイクルの場合です。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10:2アイドルサイクル挿入
				11:4 アイドルサイクル挿入
24	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
23、22	IWRWS[1:0]	11	R/W	同一空間リード - ライトサイクル間アイドル指定
				本ビットは、空間に接続されたメモリをアクセスした後に挿入するアイドル
				サイクル数を指定します。対象となるサイクルは、連続するアクセスが同一
				空間でかつリード - ライトサイクルの場合です。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10:2アイドルサイクル挿入
				11:4 アイドルサイクル挿入
21		0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
20、19	IWRRD[1:0]	11	R/W	別空間リード - リードサイクル間アイドル指定
				本ビットは、空間に接続されたメモリをアクセスした後に挿入するアイドル
				サイクル数を指定します。対象となるサイクルは、連続するアクセスが別空
				間でかつリード - リードサイクルの場合です。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10:2アイドルサイクル挿入
				11:4 アイドルサイクル挿入

ビット	ビット名	初期値	R/W	説明
18	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
17、16	IWRRS[1:0]	11	R/W	同一空間リード - リードサイクル間アイドル指定
				本ビットは、空間に接続されたメモリをアクセスした後に挿入するアイドル
				サイクル数を指定します。対象となるサイクルは、連続するアクセスが同一
				空間でかつリード - リードサイクルの場合です。
				00:アイドルサイクルなし
				01:1 アイドルサイクル挿入
				10:2アイドルサイクル挿入
				11:4アイドルサイクル挿入
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14 ~ 12	TYPE[2:0]	000	R/W	メモリ種類指定
				本ビットは、空間に接続するメモリの種類を設定します。
				000:通常空間
				001:パースト ROM(クロック非同期)
				010 : MPX-I/O
				011:バイト選択付き SRAM
				100 : SDRAM
				101 : PCMCIA
				110 : パースト MPX-I/O
				111:バースト ROM(クロック同期)
				エリアごとのメモリタイプは表 9.2~表 9.15 を参照してください。
				【注】1. エリア 6 をバースト MPX-I/O に設定した場合は、エリア 2 およびエリア 3 を SDRAM 空間に設定しないでください。
				2. SDRAM はエリア 2 とエリア 3 でのみ設定可能です。1 エリアのみ
				SDRAM を接続する場合はエリア 3 を SDRAM 設定としてくださ
				い。このとき、エリア 2 は通常空間またはバイト選択付き SRAM としてください。
11	_	0	R	リザーブビット
''			''	うッ・フェット     読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
				就が出すて中に 5 万歳が出て16より。 首で心も但も市にりにしてくたでい。

ビット	ビット名	初期値	R/W	説 明								
10、9	BSZ[1:0]	11*	R/W	データバス幅指定								
				本ビットは、空間のデータバス幅を指定します。								
				00:予約(設定不可)								
				01:8ビット								
				10:16 ピット								
				11:32 ビット								
				MPX-I/O 時は、アドレスによるバス幅選択								
				【注】1. エリア 5 を MPX-I/O に設定した場合は、本ビットの設定を 11 に 設定すると、バス幅は CS5WCR の SZSEL に従ったアドレスによ りバス幅(8 ビットまたは 16 ビット)が選択されます。								
				2. 内蔵 ROM 無効時、エリア 0 のデータバス幅は、外部入力端子で設 定します。 CSOBCR の BSZ1,0 ビットの設定は無視されます。								
				3. エリア 6 をパースト MPX-I/O に設定した場合は、バス幅は 32 ビットのみ設定が可能です。								
				4. エリア 5 またはエリア 6 を PCMCIA 空間に設定した場合は、バス 幅は 8 または 16 ビットから設定が可能です。								
				5. エリア 2 またはエリア 3 を SDRAM 空間に設定した場合は、パス 幅は 16 または 32 ピットから設定が可能です。								
8~0	-	すべて 0	R	リザーブビット								
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。								

【注】 \* 内蔵 ROM 無効時、CS0BCR は、バス幅を指定する外部端子 (MD0 と MD1) の値をパワーオンリセット時にサンプリングします。

RENESAS

## 9.4.3 CSn 空間ウェイトコントロールレジスタ (CSnWCR) (n=0~8)

CSnWCR は、メモリアクセスに関する各種ウェイトサイクルの設定を行います。このレジスタのビット構成は、CSn 空間パスコントロールレジスタ (CSnBCR) に設定したメモリ種類 (TYPE2、1、0) により、以下のように変わります。対象となるエリアをアクセスする前に設定してください。また、CSnWCR レジスタは、CSnBCR レジスタを設定後に設定してください。

#### (1) 通常空間、バイト選択付き SRAM

• CS0WCR, CS1WCR, CS2WCR, CS3WCR, CS5WCR, CS6WCR, CS7WCR, CS8WCR

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	BAS	-	WW[2:0]		
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R/W	R	R/W	R/W	R/W
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	SW[	1:0]		WR[3:0]			WM	-	-	-	-	HW[	1:0]
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 21	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
20	BAS	0	R/W	バイト選択付き SRAM バイトアクセス選択
				本ビットは、バイト選択付きSRAMインタフェース時のWRxxおよびRDWR 信号のタイミングを設定します。
				0:WRxx は、リードライトタイミングでアサート
				RDWR は、ライトアクセスサイクル中アサート
				1:WRxx はリードライトアクセスサイクル中アサート、RDWR はライト
				タイミングでアサート
19	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
18 ~ 16	WW[2:0]	000	R/W	ライトアクセスウェイトサイクル数
				このビットには、ライトアクセスに必要なサイクル数を指定します。
				000:WR3~WR0 設定(リードアクセスウェイト)と同じサイクル
				001 : 0 サイクル
				010 : 1 サイクル
				011 : 2 サイクル
				100 : 3 サイクル
				101:4 サイクル
				110 : 5 サイクル
				111:6 サイクル

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12、11	SW[1:0]	00	R/W	アドレス、CSn アサート RD、WRxx アサート遅延サイクル数
				このビットは、アドレス、CSn アサートから RD、WRxx アサートまでの遅
				延サイクル数を指定します。
				00:0.5 サイクル
				01:1.5 サイクル
				10:2.5 サイクル
				11:3.5 サイクル
10~7	WR[3:0]	1010	R/W	リードアクセスウェイトサイクル数
				このビットは、リードアクセスに必要なウェイトサイクル数を指定します。
				0000:0 サイクル
				0001 : 1 サイクル
				0010 : 2 サイクル
				0011:3サイクル
				0100 : 4 サイクル
				0101:5サイクル
				0110 : 6 サイクル
				0111:8サイクル
				1000:10 サイクル
				1001:12 サイクル
				1010 : 14 サイクル
				1011:18 サイクル
				1100 : 24 サイクル
				1101:予約(設定不可)
				1110:予約(設定不可)
				1111:予約(設定不可)
6	WM	0	R/W	外部ウェイトマスク指定
				このビットは、外部ウェイト入力を有効にするか無視するかを指定します。
				アクセスウェイトサイクル数が 0 の場合でも、本ビットの設定は有効です
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5~2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1、0	HW[1:0]	00	R/W	RD、WRxx ネゲート アドレス、CSn ネゲート遅延サイクル数
				このビットは、RD、WRxx ネゲートから、アドレス、CSn ネゲートまでの 遅延サイクル数を指定します。
				00 : 0.5 サイクル
				01:1.5 サイクル
				10 : 2.5 サイクル
				11:3.5 サイクル

## (2) MPX-I/O

## • CS5WCR

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[	-	-	1	-	1	-	-	-	-	-	SZSEL	MPXW	-		WW[2:0]	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R/W	R/W	R/W
ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	SW	[1:0]		WR[	3:0]		WM	-	-	-	-	HW	[1:0]
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明											
31 ~ 22	-	すべて 0	R	リザーブビット	リザーブビット										
				読み出すと常に	読み出すと常に0が読み出されます。書き込む値も常に0にしてください。										
21	SZSEL	0	R/W	MPX-I/O インタ	MPX-I/O インタフェースバス幅指定ビット										
				するアドレスを にのみ有効です 0:アドレス 1:アドレス	指定します。本 - - A14 によりバス A21 によりバス	設定は、エリア 幅選択 幅選択	に設定したときのバス幅を過 5 を MPX-I/O に設定したと の関係について示します。								
				SZSEL	A14	A21	説 明								
				0	0	影響なし	8 ビットバス幅								
				0	1	影響なし	16 ビットバス幅								
				1	1 影響なし 0 8 ビットバス幅										
				1	1 影響なし 1 16 ビットバス幅										

ビット	ビット名	初期値	R/W	説 明
20	MPXW	0	R/W	MPX-I/O インタフェースアドレスウェイト
				本設定は、エリア 5 を MPX-I/O に設定したときにのみ有効です。本ビットは、
				MPX-I/O インタフェースのアドレスサイクル挿入ウェイトを設定します。
				0: ウェイトなし
				1 : 1 サイクルウェイト挿入
19	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
18 ~ 16	WW[2:0]	000	R/W	ライトアクセスウェイトサイクル数
				このビットには、ライトアクセスに必要なサイクル数を指定します。
				000:WR3~WR0 設定(リードアクセスウェイト)と同じサイクル
				001:0 サイクル
				010 : 1 サイクル
				011:2 サイクル
				100:3 サイクル
				101:4 サイクル
				110 : 5 サイクル
				111:6 サイクル
15 ~ 13	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12、11	SW[1:0]	00	R/W	アドレスサイクル ( Ta3 ) 終了 RD、WRxx アサート遅延サイクル数
				このビットは、アドレスサイクル(Ta3)終了から、RD、WRxx アサートまで
				の遅延サイクル数を指定します。
				00:0.5 サイクル
				01:1.5 サイクル
				10 : 2.5 サイクル
				11:3.5 サイクル

ビット	ビット名	初期値	R/W	説 明
10 ~ 7	WR[3:0]	1010	R/W	リードアクセスウェイトサイクル数
				このビットは、リードアクセスに必要なウェイトサイクル数を指定します。
				0000:0 サイクル
				0001 : 1 サイクル
				0010 : 2 サイクル
				0011 : 3 サイクル
				0100:4 サイクル
				0101:5 サイクル
				0110 : 6 サイクル
				0111 : 8 サイクル
				1000:10 サイクル
				1001:12 サイクル
				1010 : 14 サイクル
				1011:18 サイクル
				1100 : 24 サイクル
				1101:予約(設定不可)
				1110:予約(設定不可)
				1111:予約(設定不可)
6	WM	0	R/W	外部ウェイトマスク指定
				このビットは、外部ウェイト入力を有効にするか無視するかを指定します。
				アクセスウェイトサイクル数が 0 の場合でも、本ビットの設定は有効です
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1、0	HW[1:0]	00	R/W	RD、WRxx ネゲート CSn ネゲート遅延サイクル数
				このビットは、RD、WRxx ネゲートから、CSn ネゲートまでの遅延サイクル数
				を指定します。
				00:0.5 サイクル
				01 : 1.5 サイクル
				10:2.5 サイクル
				11:3.5 サイクル

## (3) バースト ROM (クロック非同期)

• CS0WCR, CS4WCR

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[	-	-	1	-	1	-	-	1	1	-	-	BEN	-	-	BW	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R/W	R	R	R/W	R/W
ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	1	SW	[1:0]		W[	3:0]		WM	1	-	-	-	HW	[1:0]
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
31 ~ 21	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
20	BEN	0	R/W	バーストイネーブル指定
				本ビットは、16 バイトアクセス発生時の16 ビットバス幅に対する8 バーストアクセスおよび8 ビットバス幅に対する16 バーストアクセスの許可または不許可を指定します。本ビットを0に設定時は、16 ビットバス幅のとき2 バースト4回のアクセス、または8 ビットバス幅のとき4 バースト4回のア
				クセスとなります。
				8 バーストおよび 16 バーストアクセスに対応していないデバイスを使用する場合は、本ビットを 1 にしてください。
				0:16 ビットバス幅時の 8 バーストアクセス および 8 ビットバス幅時の 16 バーストアクセス許可
				1:16 ビットバス幅時の 8 バーストアクセス
				および 8 ビットバス幅時の 16 バーストアクセス禁止
19、18	-	すべて 0	R	リザーブピット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
17、16	BW[1:0]	00	R/W	バーストウェイトサイクル数
				本ビットは、バーストアクセス時の2回目以降のアクセスサイクルに挿入す
				るウェイトサイクル数を指定します。
				00:0 サイクル
				01 : 1 サイクル
				10:2 サイクル
				11 : 3 サイクル
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
12、11	SW[1:0]	00	R/W	アドレス、CSn アサート RD、WRxx アサート遅延サイクル数
				本ビットは、アドレス、CSn アサートから、RD、WRxx アサートまでの遅
				延サイクル数を指定します。
				00:0.5 サイクル
				01:1.5 サイクル
				10 : 2.5 サイクル
				11:3.5 サイクル
10 ~ 7	W[3:0]	1010	R/W	アクセスウェイトサイクル数
				本ビットは、1 回目のアクセスサイクルに挿入するウェイトサイクル数を指
				定します。
				0000:0 サイクル
				0001 : 1 サイクル
				0010 : 2 サイクル
				0011:3 サイクル
				0100:4 サイクル
				0101:5 サイクル
				0110:6サイクル
				0111 : 8 サイクル
				1000:10 サイクル
				1001:12 サイクル
				1010 : 14 サイクル
				1011:18 サイクル
				1100 : 24 サイクル
				1101:予約(設定不可)
				1110:予約(設定不可)
				1111:予約(設定不可)
6	WM	0	R/W	外部ウェイトマスク指定
				本ビットは、外部ウェイト入力を有効にするか無視するかを指定します。ア
				クセスウェイトサイクル数が 0 の場合でも、本ビットの設定は有効です。
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5~2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1、0	HW[1:0]	00	R/W	RD、WRxx ネゲート アドレス、CSn ネゲート遅延サイクル数
				本ビットは、RD、WRxx ネゲートから、アドレス、CSn ネゲートまでの遅
				延サイクル数を指定します。
				00 : 0.5 サイクル
				01:1.5 サイクル
				10 : 2.5 サイクル
				11:3.5 サイクル

## (4) SDRAM

エリア 2 とエリア 3 がともに SDRAM に設定されている場合は、WTRP1/0、WTRCD0/1、TRWL1/0、WTRC1/0 ビットは、共通の設定となります。 1 エリアのみ SDRAM を接続する場合は、エリア 3 を SDRAM 設定としてください。 このときエリア 2 は、通常空間設定またはバイト選択付き SRAM 設定としてください。

#### • CS2WCR

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[	-	-	1	-	1	-	-	-	-	1	-	1	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	1	1	1	-	-	A2C	L[1:0]	1	1	1	-	-	1	-
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R/W	R/W	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明
31 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
9		0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8、7	A2CL[1:0]	10	R/W	エリア 2CAS レイテンシ
				本ビットは、エリア2の CAS レイテンシを指定します。
				00 : 1 サイクル
				01 : 2 サイクル
				10:3サイクル
				11:4 サイクル
6~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

## • CS3WCR

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
							_	_	_		_					_
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	WTRI	P[1:0]	1	WTRC	D[1:0]	-	A3CI	_[1:0]	-	1	TRWI	L[1:0]	1	WTR	C[1:0]
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R	R/W	R/W	R	R/W	R/W	R	R	R/W	R/W	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
31 ~ 15	-	すべて 0	R	リザープビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14、13	WTRP[1:0]	00	R/W	プリチャージ完了待ちウェイトサイクル数
				本ビットは、以下の場合において、プリチャージ完了待ちのために、挿入さ
				れる最小ウェイトサイクルの数を指定します。
				● オートプリチャージの起動から同一パンクに対する ACTV コマンド発行ま で
				● PRE/PALL コマンド発行から同一バンクに対する ACTV コマンド発行まで
				● オートリフレッシュ時の PALL コマンド発行から REF コマンド発行まで
				● セルフリフレッシュ時の PALL コマンド発行から SELF コマンド発行まで
				エリア2とエリア3の設定は、共通となります。
				00:0 サイクル ( ウェイトサイクルなし )
				01 : 1 サイクル
				10 : 2 サイクル
				11:3サイクル
12	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
11、10	WTRCD[1:0]	01	R/W	ACTV コマンド READ(A) / WRIT(A)コマンド間ウェイトサイクル数
				本ビットは、ACTV コマンド発行後、READ(A) / WRIT(A)コマンド発行まで
				の最小ウェイトサイクル数を設定します。
				エリア2とエリア3の設定は、共通となります。
				00:0 サイクル (ウェイトサイクルなし)
				01 : 1 サイクル
				10:2 サイクル
				11 : 3 サイクル
9	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

4、3 TRWL[1:0] 00 R/W プリチャージ起動待ちウェイトサイクル数 本ピットは、以下の場合においてプリチャージ起動待ちのために挿入される 最小ウェイトサイクル数を指定します。	ビット	ビット名	初期値	R/W	説明
00:1 サイクル   01:2 サイクル   10:3 サイクル   10:3 サイクル   10:3 サイクル   11:4 サイクル   10:3 サイクル   11:4 サイクル   11:4 サイクル   14:4 サイクル   14:4 サイクル   14:4 サイクル   14:4 サイクル   14:4 サイクル   14:4 サイクル数   本ビットは、以下の場合においてブリチャージ起動待ちのために挿入される最小ウェイトサイクル数を指定します。   本LSIがWRITAコマンド発行後、同一パンクに対す   ACTV コマンド発行を行う場合です。	8、7	A3CL[1:0]	10	R/W	エリア3の CAS レイテンシ
01:2 サイクル 10:3 サイクル 11:4 サイクル 11:4 サイクル 11:4 サイクル 11:4 サイクル  6、5 - すべて0 R リザーブピット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 4、3 TRWL[1:0] 00 R/W ブリチャージ起動待ちウェイトサイクル数 本ピットは、以下の場合においてブリチャージ起動待ちのために挿入される最小ウェイトサイクル数を指定します。 ・本 LSI がWRITA コマンドを発行してから SDRAM 内でオートブリチャーが起動されるまで 非パンクアクティブモードで WRITA コマンド発行後、同一パンクに対す ACTV コマンド発行を行う場合です。 なお、SDRAM 内で、WRITA コマンドを受け付けてから何サイクルでオートブリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。 ・本 LSI がWRIT コマンドを発行してから PRE コマンドを発行するまで パンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 00:0 サイクル (ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 11:0 WTRC[1:0] 00 R/W REF コマンド/セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					本ビットは、エリア 3 の CAS レイテンシを指定します。
10:3 サイクル					00 : 1 サイクル
11:4 サイクル					01:2 サイクル
1 日本					10:3 サイクル
読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。   4、3   TRWL[1:0]   O0   R/W   プリチャージ起動待ちウェイトサイクル数   本ピットは、以下の場合においてプリチャージ起動待ちのために挿入される   最小ウェイトサイクル数を指定します。   ・本LSI がWRITA コマンドを発行してから SDRAM 内でオートプリチャーが起動されるまで   非パンクアクティブモードで WRITA コマンド発行後、同一パンクに対す   ACTV コマンド発行を行う場合です。   なお、SDRAM 内で、WRITA コマンドを受け付けてから何サイクルでオートプリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。   ・本LSI がWRIT コマンドを発行してから PRE コマンドを発行するまで パンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。   エリア 2 とエリア 3 の設定は、共通となります。   O0:0 サイクル (ウェイトサイクルなし)   O1:1 サイクル   10:2 サイクル					11:4 サイクル
4、3 TRWL[1:0] 00 R/W ブリチャージ起動待ちウェイトサイクル数 本ピットは、以下の場合においてブリチャージ起動待ちのために挿入される 最小ウェイトサイクル数を指定します。	6、5	-	すべて 0	R	リザーブビット
本ビットは、以下の場合においてプリチャージ起動待ちのために挿入される最小ウェイトサイクル数を指定します。  ・本LSIがWRITA コマンドを発行してから SDRAM内でオートプリチャーが起動されるまで 非バンクアクティブモードで WRITA コマンド発行後、同一パンクに対す ACTV コマンド発行を行う場合です。 なお、SDRAM内で、WRITA コマンドを受け付けてから何サイクルでオートプリチャージが起動されるかは、各 SDRAMのデータシートで確認してください。そのサイクル数が本ピットで指定するサイクル数を超えないように本ピットを設定してください。  ・本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまでパンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 00:0 サイクル(ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 2 - 0 R リザーブピット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。					読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
最小ウェイトサイクル数を指定します。	4、3	TRWL[1:0]	00	R/W	プリチャージ起動待ちウェイトサイクル数
が起動されるまで 非バンクアクティブモードで WRITA コマンド発行後、同一バンクに対す ACTV コマンド発行を行う場合です。 なお、SDRAM 内で、WRITA コマンドを受け付けてから何サイクルでオ・トブリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。そのサイクル数が本ビットで指定するサイクル数を超えないように本ビットを設定してください。  ・本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまで パンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 の0:0 サイクル(ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 11:3 サイクル 2 - 0 R リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。					本ビットは、以下の場合においてプリチャージ起動待ちのために挿入される 最小ウェイトサイクル数を指定します。
ACTV コマンド発行を行う場合です。 なお、SDRAM 内で、WRITA コマンドを受け付けてから何サイクルでオ・トプリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。そのサイクル数が本ピットで指定するサイクル数を超えないように本ピットを設定してください。 ・本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまでパンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 の0:0 サイクル(ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 2 - 0 R リザーブピット 読み出すと常に0が読み出されます。書き込む値も常に0にしてください。 1、0 WTRC[1:0] 00 R/W REF コマンド/セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					● 本 LSI が WRITA コマンドを発行してから SDRAM 内でオートプリチャージ が起動されるまで
トブリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。そのサイクル数が本ピットで指定するサイクル数を超えないように本ピットを設定してください。      本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまでパンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。     00:0 サイクル(ウェイトサイクルなし)     01:1 サイクル     10:2 サイクル     11:3 サイクル     2 - 0 R リザーブピット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。  1、0 WTRC[1:0] 00 R/W REF コマンド/セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					
<ul> <li>本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまでパンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 00:0 サイクル(ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 2 - 0 R リザーブピット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ</li> </ul>					なお、SDRAM 内で、WRITA コマンドを受け付けてから何サイクルでオートプリチャージが起動されるかは、各 SDRAM のデータシートで確認してください。そのサイクル数が本ビットで指定するサイクル数を超えないよ
バンクアクティブモードで、同一パンク内の異なるローアドレスへのアクセスを行う場合です。 エリア 2 とエリア 3 の設定は、共通となります。 00:0 サイクル (ウェイトサイクルなし) 01:1 サイクル 10:2 サイクル 11:3 サイクル 2 - 0 R リザーブピット 読み出すと常に0が読み出されます。書き込む値も常に0にしてください。 1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					うに本ビットを設定してください。
エリア 2 とエリア 3 の設定は、共通となります。       00:0 サイクル(ウェイトサイクルなし)       01:1 サイクル       10:2 サイクル       11:3 サイクル       2 - 0 R リザーブビット       読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。       1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					<ul><li>本 LSI が WRIT コマンドを発行してから PRE コマンドを発行するまで バンクアクティブモードで、同一バンク内の異なるローアドレスへのアク</li></ul>
00:0サイクル(ウェイトサイクルなし)         01:1サイクル         10:2サイクル         11:3サイクル         2 - 0 R リザーブピット         読み出すと常に0が読み出されます。書き込む値も常に0にしてください。         1、0 WTRC[1:0] 00 R/W REF コマンド/セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					セスを行う場合です。
01:1サイクル       10:2サイクル       11:3サイクル       2 - 0 R リザーブピット       読み出すと常に0が読み出されます。書き込む値も常に0にしてください。       1、0 WTRC[1:0] 00 R/W REFコマンド/セルフリフレッシュ解除 ACTV/REF/MRSコマンド間アイ					エリア2とエリア3の設定は、共通となります。
10:2サイクル 11:3サイクル 2 - 0 R リザーブビット 読み出すと常に0が読み出されます。書き込む値も常に0にしてください。 1、0 WTRC[1:0] 00 R/W REF コマンド/セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					00:0サイクル(ウェイトサイクルなし)
11:3サイクル       2 - 0 R リザーブピット 読み出すと常に0が読み出されます。書き込む値も常に0にしてください。       1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					01 : 1 サイクル
2     -     0     R     リザーブビット       読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。       1、0     WTRC[1:0]     00     R/W     REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					10 : 2 サイクル
読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ					11:3 サイクル
1、0 WTRC[1:0] 00 R/W REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間ア・	2	-	0	R	リザーブビット
					読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
	1、0	WTRC[1:0]	00	R/W	REF コマンド / セルフリフレッシュ解除 ACTV/REF/MRS コマンド間アイ ドルサイクル数
本ビットは、以下の場合において、コマンド間の最小アイドルサイクル数を 指定します。					本ビットは、以下の場合において、コマンド間の最小アイドルサイクル数を 指定します。
┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃ ┃					
● セルフリフレッシュ解除から ACTV/REF/MRS コマンド発行まで					
エリア2とエリア3の設定は、共通となります。					
00:2 サイクル					
01:3サイクル					
10:5サイクル					
11:8サイクル					

## (5) PCMCIA

• CS5WCR, CS6WCR

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	SA	[1:0]	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R	R	R
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-		TED	[3:0]			PCW[	3:0]		WM	-	-		TEH[	3:0]	
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R	R	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 22	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
21、20	SA[1:0]	00	R/W	空間属性指定
				PCMCIA インタフェース設定時は、本ビットによりメモリカードインタフェ
				ースおよび I/O カードインタフェースのいずれかを指定します。
				SA1
				0:A25=1 の空間をメモリカードインタフェース指定
				1:A25=1 の空間を I/O カードインタフェース指定
				SAO
				0:A25=0 の空間をメモリカードインタフェース指定
				1:A25=0 の空間を I/O カードインタフェース指定
19 ~ 15	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
14~11	TED[3:0]	0000	R/W	アドレス - RD、WE アサート遅延
				本ビットは、PCMCIA インタフェースにおけるアドレス出力から RD、WE
				アサートまでの遅延時間を設定します。
				0000: 0.5 サイクル
				0001:1.5 サイクル
				0010 : 2.5 サイクル
				0011:3.5 サイクル
				0100:4.5 サイクル
				0101:5.5 サイクル
				0110:6.5 サイクル
				0111 : 7.5 サイクル
				1000:8.5 サイクル
				1001:9.5 サイクル
				1010:10.5 サイクル
				1011:11.5 サイクル
				1100 : 12.5 サイクル
				1101:13.5 サイクル
				1110:14.5 サイクル
				1111:15.5 サイクル
10~7	PCW[3:0]	1010	R/W	アクセスウェイトサイクル数
				本ビットは、挿入ウェイトステート数を設定します。
				0000 : 3 サイクル
				0001:6 サイクル
				0010 : 9 サイクル
				0011:12 サイクル
				0100:15 サイクル
				0101:18 サイクル
				0110 : 22 サイクル
				0111 : 26 サイクル
				1000 : 30 サイクル
				1001 : 33 サイクル
				1010 : 36 サイクル
				1011 : 38 サイクル
				1100 : 52 サイクル
				1101 : 60 サイクル
				1110 : 64 サイクル
				1111 : 80 サイクル

ビット	ビット名	初期値	R/W	説 明
6	WM	0	R/W	外部ウェイトマスク指定
				本ビットは、外部ウェイト入力を有効にするか無視するかを指定します。ア
				クセスウェイトサイクル数が 0 の場合でも本ビットの設定は有効です。
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5、4		すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3~0	TEH[3:0]	0000	R/W	RD、WE ネゲート - アドレス遅延
				本ビットは、PCMCIA インタフェースにおける RD、WE ネゲートからのア
				ドレスホールド時間を設定します。
				0000:0.5 サイクル
				0001:1.5 サイクル
				0010:2.5 サイクル
				0011:3.5 サイクル
				0100:4.5 サイクル
				0101:5.5 サイクル
				0110:6.5 サイクル
				0111 : 7.5 サイクル
				1000:8.5 サイクル
				1001:9.5 サイクル
				1010:10.5 サイクル
				1011:11.5 サイクル
				1100:12.5 サイクル
				1101:13.5 サイクル
				1110:14.5 サイクル
				1111:15.5 サイクル

## (6) バーストMPX-I/O

## • CS6WCR

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	MPXA	W[1:0]	MPXMD	-	BW	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W
ビット :_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	1	1	1		W[3	3:0]		WM	-	-	-	-	-	-
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明											
31 ~ 22	-	すべて 0	R	リザーブビッ	<i>ı</i>										
				読み出すと常	は 0 が読み	出されます	「。書き込む値も常に0にしてください。								
21、20	MPXAW[1:0]	00	R/W	アドレスサイ	′クル挿入ウ	ェイト数									
				本ビットは、	アドレスサ	イクルに揖	<b>f</b> 入するウェイト数を設定します。								
				00:0サイ	ケル										
				01:1サイ	クル										
				10:2サイ	クル										
				11:3サイ	′クル										
19	MPXMD	0	R/W	バースト MP	'X-I/O イン タ	タフェース <sup>=</sup>	モード指定								
				本ビットは、	本ビットは、1アクセス当たりのバーストアクセス数を指定します。										
				この指定は、DMAC の 16 バイト単位転送時のみ有効です。											
				それ以外では本ビットは無効となり、常に 1 バーストアクセスになります。											
				0:4 バーストアクセス											
				アドレスサイクルの後、4回連続してデータサイクルが発生します。											
				1:2パーストアクセス											
				アドレスサイクルの後、2回連続してデータサイクルが発生します。											
						力するデー	- 夕(D31~D29)と、転送サイズとの関								
				係を以下に示	₹します。 T	ı									
				D31	D30	D29	転送サイズ								
				0	0	0	バイト(1バイト)								
				0	0	1	ワード (2バイト)								
				0	1	0	ロングワード(4バイト)								
				0	1	1	クワッドワード (8バイト)								
							(MPXMD=1 のときのみ)								
				1	0	0	16 バイト ( MPXMD=0 のときのみ )								
				1	0	1	予約								
				1	1	0	予約								
				1	1	1	予約								
10		0	В	リザーブビッ	. L										
18	-	0	R			山土カキオ	「。書き込む値も常に 0 にしてください。								
17 10	BW[1:0]	00	R/W				。百つ心心心であたりたしてください。								
17、16	DVV[1:U]	00	□/ <b>VV</b>	バーストウェ   <sub>木 ビットけ</sub>			) 2 同日以降のマクヤフサイクリに任えす								
				本ビットは、バーストアクセス時の2回目以降のアクセスサイクルに挿入するウェイトサイクル数を指定します。											
				00:0 サイクル											
				01:1サイクル											
				10:2サイクル											
				10:2 サイクル 11:3 サイクル											
<u> </u>															

ビット	ビット名	初期値	R/W	説明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10~7	W[3:0]	1010	R/W	アクセスウェイトサイクル数
				本ビットは、1回目のバーストアクセスサイクルまたはシングルアクセスに
				挿入するウェイトサイクル数を指定します。
				0000:0 サイクル
				0001:1 サイクル
				0010 : 2 サイクル
				0011 : 3 サイクル
				0100:4 サイクル
				0101:5 サイクル
				0110:6サイクル
				0111 : 8 サイクル
				1000:10 サイクル
				1001:12 サイクル
				1010 : 14 サイクル
				1011:18 サイクル
				1100 : 24 サイクル
				1101:予約(設定不可)
				1110:予約(設定不可)
				1111:予約(設定不可)
6	WM	0	R/W	外部ウェイトマスク指定
				本ビットは、外部ウェイト入力を有効にするか無視するかを指定します。ア
				クセスウェイトサイクル数が 0 の場合でも、本ビットの設定は有効です。
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

## (7) バースト ROM (クロック同期)

## • CS0WCR

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	1	-	1	1	1	-	1	-	-	-	-	-	BW	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W
									_	_	_			_		_
ビット:_	15	14	13	12	11	10	9	8	/	6	5	4	3	2	1	0
	-	-	1	-	1		W[3	3:0]		WM	-	-	-	-	-	-
初期値:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明
31 ~ 18	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
17、16	BW[1:0]	00	R/W	バーストウェイトサイクル数
				本ビットは、バーストアクセス時の2回目以降のアクセスサイクルに挿入す
				るウェイトサイクル数を指定します。
				00 : 0 サイクル
				01 : 1 サイクル
				10:2サイクル
				11:3 サイクル
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10~7	W[3:0]	1010	R/W	アクセスウェイトサイクル数
				本ビットは、1 回目のアクセスサイクルに挿入するウェイトサイクル数を指
				定します。
				0000:0 サイクル
				0001 : 1 サイクル
				0010 : 2 サイクル
				0011 : 3 サイクル
				0100 : 4 サイクル
				0101 : 5 サイクル
				0110 : 6 サイクル
				0111 : 8 サイクル
				1000:10 サイクル
				1001:12 サイクル
				1010 : 14 サイクル
				1011 : 18 サイクル
				1100 : 24 サイクル
				1101:予約(設定不可)
				1110:予約(設定不可)
				1111:予約(設定不可)
6	WM	0	R/W	外部ウェイトマスク指定
				本ビットは、外部ウェイト入力を有効にするか無視するかを指定します。アクセスウェイトサイクル数が 0 の場合でも、本ビットの設定は有効です。
				0:外部ウェイト入力有効
				1:外部ウェイト入力無視
5~0	-	すべて 0	R	リザーブビット
				・・・・・・   読み出さいます。書き込む値も常に0にしてください。

# 9.4.4 SDRAM コントロールレジスタ (SDCR)

SDCR は、SDRAM のリフレッシュ方法やアクセス方法および接続する SDRAM の種類を指定します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		-	1	-	-	-	-	-	-	1	-	A2RO\	N[1:0]	1	A2CO	L[1:0]
初期値: R/W:	0 R	0 R/W	0 R/W	0 R	0 R/W	0 R/W										
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	RFSH	RMODE	-	BACTV	-	-	-	A3RO\	N[1:0]	-	A3CO	L[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R/W	R/W	R	R/W	R	R	R	R/W	R/W	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明				
31 ~ 21	-	すべて 0	R	リザーブビット				
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。				
20、19	A2ROW[1:0]	00	R/W	エリア 2 ロウアドレスビット数				
				本ビットは、エリア2のロウアドレスのビット数を指定します。				
				00:11 ビット				
				01:12ビット				
				10:13 ビット				
				11:予約(設定不可)				
18	-	0	R	リザーブビット				
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。				
17、16	A2COL[1:0]	00	R/W	エリア 2 カラムアドレスビット数				
				本ビットは、エリア2のカラムアドレスのビット数を指定します。				
				00:8ビット				
				01:9ビット				
				10:10ビット				
				11:予約(設定不可)				
15 ~ 12	-	すべて 0	R	リザーブビット				
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。				
11	RFSH	0	R/W	リフレッシュ制御				
				本ビットは、SDRAM に対してリフレッシュを行うかどうかを指定します。				
				0:リフレッシュしない				
				1:リフレッシュする				

ビット	ビット名	初期値	R/W	説明
10	RMODE	0	R/W	リフレッシュ制御
				本ビットは、RFSH ビットが 1 のとき、オートリフレッシュを行うのかセルフリフレッシュを行うのかを指定します。RFSH ビットを 1 かつ本ビットを 1 に設定すると、その直後にセルフリフレッシュモードに入ります。RFSH ビットを 1 かつ本ビットを 0 に設定すると、RTCSR、RTCNT、およびRTCORレジスタに設定した内容に従いオートリフレッシュを行います。 0:オートリフレッシュを行う 1:セルフリフレッシュを行う
9	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	BACTV	0	R/W	バンクアクティブモード
				本ビットは、オートプリチャージモード(READA および WRITA コマンドを使用 ) でアクセスするのか、バンクアクティブモード(READ および WRIT コマンドを使用 ) でアクセスするのかを指定します。
				0:オートプリチャージモード(READA および WRITA コマンドを使用)
				1:バンクアクティブモード(READ および WRIT コマンドを使用)
				【注】 パンクアクティブモードは、エリア 3 でのみ設定可能です。このときバス幅は、16 または 32 ビットから設定可能です。また、エリア 2 およびエリア 3 ともに SDRAM に設定する場合は、オートプリチャージモードに設定してください。
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4、3	A3ROW[1:0]	00	R/W	エリア 3 ロウアドレスビット数
				本ビットは、エリア3のロウアドレスのビット数を指定します。
				00 : 11 ピット
				01:12ビット
				10:13 ピット
				11:予約(設定不可)
2	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1、0	A3COL[1:0]	00	R/W	エリア 3 カラムアドレスビット数
				本ビットは、エリア3のカラムアドレスのビット数を指定します。
				00:8ビット
				01:9ビット
				10:10 ビット
				11:予約(設定不可)

# 9.4.5 リフレッシュタイマコントロール / ステータスレジスタ (RTCSR)

RTCSR は、SDRAM のリフレッシュに関する各種設定を行います。

書き込み時には、書き込みデータの上位 16 ビットを H'A55A としてライトプロテクトを解除してください。

リフレッシュタイマカウンタ (RTCNT)をカウントアップするクロックは、パワーオンリセットでのみ位相を合わせるため、CKS[2:0]を B'000 以上に設定してタイマを動作させた最初のコンペアマッチフラグセットまでの期間には誤差を含みますのでご注意ください。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	1	-	1	-	1	1	1	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W									
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	CMF	CMIE		CKS[2:0]	]		RRC[2:0]	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 16	-	すべて 0	R/W	ライトプロテクト解除ビット
				RTCSR 書き込み時はライトプロテクトを解除するために H'A55A としてください。読み出すと常に 0 が読み出されます。
15~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	CMF	0	R/W	コンペアマッチフラグ
				本ビットは、リフレッシュタイマカウンタ(RTCNT)とリフレッシュタイムコンスタントレジスタ(RTCOR)の値が一致したことを示すステータスフラグです。次の条件でセット / クリアされます。  0: クリア条件: CMF=1 の状態で RTCSR を読み出した後に、CMF に 0を書き込んだとき  1: セット条件: RTCNT=RTCOR になったとき
6	CMIE	0	R/W	コンペアマッチインタラブトイネーブル 本ビットは、RTCSR の CMF ビットが 1 にセットされたとき、CMF による 割り込み要求を許可するか禁止するかを設定します。 0: CMF による割り込み要求を禁止 1: CMF による割り込み要求を許可

ビット	ビット名	初期値	R/W	説明
5~3	CKS[2:0]	000	R/W	クロックセレクト
				本ビットは、リフレッシュタイマカウンタ(RTCNT)をカウントアップす
				るクロックを選択します。
				000:カウントアップ停止
				001 : B /4
				010 : B /16
				011 : B /64
				100 : B /256
				101 : B /1024
				110 : B /2048
				111 : B /4096
2~0	RRC[2:0]	000	R/W	リフレッシュ回数
				本ビットは、リフレッシュタイマカウンタ(RTCNT)とリフレッシュタイ
				ムコンスタントレジスタ(RTCOR)の値が一致してリフレッシュ要求が発
				生したとき、連続してリフレッシュを行う回数を指定します。本機能により、
				リフレッシュを発生させる周期を長くすることができます。
				000:1回
				001:2回
				010:4回
				011:6回
				100:8回
				101:予約(設定不可)
				110:予約(設定不可)
				111:予約(設定不可)

# 9.4.6 リフレッシュタイマカウンタ(RTCNT)

RTCNT は、8 ビットのカウンタで、RTCSR の CKS2、CKS1、CKS0 ビットで選択したクロックによりカウントアップされます。RTCNT と RTCOR の値が一致すると、RTCNT は 0 にクリアされます。また、255 までカウントアップすると次は 0 に戻ります。書き込み時には、書き込みデータの上位 16 ビットを H'A55A としてライトプロテクトを解除してください。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	-	1	-	1	1								
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W							

ビット	ビット名	初期値	R/W	説 明
31 ~ 16	-	すべて 0	R/W	ライトプロテクト解除ビット
				RTCNT 書き込み時はライトプロテクトを解除するために H'A55A としてください。読み出すと常に 0 が読み出されます。
15~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7~0		すべて 0	R/W	8 ビットのカウンタ

## 9.4.7 リフレッシュタイムコンスタントレジスタ (RTCOR)

RTCOR は 8 ビットのレジスタです。RTCOR と RTCNT の値が一致すると、RTCSR の CMF ビットが 1 にセットされ、RTCNT は 0 にクリアされます。

SDCR の RFSH ビットが 1 にセットされている場合は、この一致信号によってリフレッシュ要求を発生します。 リフレッシュ要求は、実際にリフレッシュ動作が行われるまで保持されます。次の一致までにリフレッシュ要求 が処理されない場合は、前の要求は無効となります。

RTCSR の CMIE ビットが 1 にセットされていると、この一致信号によって割り込み要求を発生します。割り込み要求は、RTCSR の CMF ビットがクリアされるまで続けて出力されます。CMF ビットのクリアは、割り込みのみに影響を及ぼし、リフレッシュ要求がこれによってクリアされることはありません。したがって、リフレッシュを行いながらリフレッシュ要求の数を割り込みを用いてカウントするなど、リフレッシュとインターバルタイマ割り込みの同時設定を行うことも可能です。書き込み時には、書き込みデータの上位 16 ビットを H'A55A としてライトプロテクトを解除してください。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	1	-	1	-	1	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-								
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W							

ビット	ビット名	初期値	R/W	説 明
31 ~ 16	-	すべて 0	R/W	ライトプロテクト解除ビット
				RTCOR 書き込み時はライトプロテクトを解除するために H'A55A としてく ださい。読み出すと常に 0 が読み出されます。
15~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7~0		すべて 0	R/W	8 ビットのカウンタ

## 9.4.8 バス機能拡張レジスタ (BSCEHR)

BSCEHR は 16 ビットのレジスタで、DTC、DMAC のバス権解放のタイミングなどを設定します。DTC や DMAC による転送動作を優先的に行ったり、DTC 起動サイクル数を減少させるときに有効な機能を設定できます。

DTLOCK、CSSTP1、DTBST ビットの組み合わせによる DTC 動作の違いについては、「8.5.9 DTC のバス権解放タイミング」を参照してください。

CSSTP2 ビットをセットすることで、バーストモードでの DMAC 転送および DTLOCK ビットが 0 の場合の DTC 転送の性能を向上させることができます。また、CSSTP3 ビットの設定で、サイクルスチールモードでの DMAC 転送および DTC 転送と、CPU からの外部空間アクセスの優先順位を選択することができます。

DTSA ビットをセットすることで、DTC のショートアドレスモードを実現できます。ショートアドレスモードの詳細については、「8.4 転送情報の配置と DTC ベクタテーブル」を参照してください。

DTPR ビットでは、DTC が起動する前に複数の DTC 起動要因が発生した場合の DTC 起動優先順位の設定が可能です。

DMMTU4~0 ビットについては、MTU2 によるバーストモードでの DMAC 転送時に該当ビットの設定が必要となります。

なお、本レジスタは、DMACやDTC起動中には変更しないでください。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	DTLOCK	CSSTP1	-	CSSTP2	DTBST	DTSA	CSSTP3	DTPR	-	-	-	DMMTU4	рммтиз	DMMTU2	DMMTU1	DMMTU0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W	R	R	R	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	DTLOCK	0	R/W	DTC ロックイネーブル
				DTC がバス権を解放するタイミングを選択します。
				0:ベクタリード後の NOP 発行時と転送情報ライトパック後にパス権を 解放します。
				1:ベクタリード後、ベクタリード後の NOP 発行時、転送情報リード後、 1 回のデータ転送後、転送情報ライトバック後にバス権を解放します。
14	CSSTP1	0	R/W	DTC NOP 発行時のバス権解放選択
				DTC 起動時のベクタリード後の NOP 発行時に、CPU からの外部空間アクセス要求に対してバス権を解放するかしないかを選択します。
				ただし、CSSTP2 ビットが 1 の場合は、本ビットの設定にかかわらず、常にパス権を解放しません。
				0:DTC NOP 発行時にバス権を解放する
				1:DTC NOP 発行時にバス権を解放しない
13	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	說 明
12	CSSTP2	0	R/W	バーストモードでの DMAC/DTC 転送中のバス権解放選択 外部リクエストもしくは MTU2 を起動要因とするチャネル固定モードでバーストモードでの DMAC 転送時および DTLOCK ビットが 0 の場合の DTC 転送時に、CPU からの外部空間アクセス要求に対して、1 回のデータ転送ごとにバス権を解放するかしないかを選択します。  • DMAC 転送時  0:1回のデータ転送ごとにバス権を解放する  1:全データ転送終了後にバス権を解放する  【注】ラウンドロビンモード時は、本ビットの設定にかかわらず、全データ転送終了後にバス権を解放します。  • DTC 転送時  0:DTC 転送時  0:DTLOCK ビットおよび CSSTP1 ビットがともに 0 の場合:ベクタリード後の NOP 発行時にバス権を解放する  DTLOCK ビットが 0、CSSTP1 ビットが 1 の場合:1回のデータ転送ごとにバス権を解放する
11	DTBST	0	R/W	<ul> <li>1:全データ転送終了後にバス権を解放する</li> <li>DTC パーストイネーブル</li> <li>DTC に複数の起動要求が発生した場合に、パス権を解放せずに連続してDTC を起動します。</li> <li>1:すべての DTC 起動要因が終了するごとにバス権を解放します。</li> <li>1:すべての DTC 起動要因が終了するまでパス権を解放せずに連続してDTC を起動します。</li> <li>【注】本ビットを 1 に設定する場合は、以下の制限があります。</li> <li>1. 周波数制御レジスタ (FRQCR)によるクロック設定は、I:B:P:MI:MP=8:4:4:4:4、4:2:2:2:2:2、または 2:1:1:1:1にしてください</li> <li>2. ベクタ情報は、内蔵 ROM または内蔵 RAM に配置してください</li> <li>3. 転送情報は内蔵 RAM に配置してください</li> <li>4. 転送元および転送先は、内蔵 RAM と内蔵周辺モジュール間または外部メモリと内蔵周辺モジュール間としてください</li> </ul>
10	DTSA	0	R/W	DTC ショートアドレスモード DTC の転送情報リードを、3 ロングワード分で実現するモードです。 0: 転送情報リードを 4 ロングワード分で行います。転送情報の配置は図8.2 の通常モード時の配置となります。 1: 転送情報リードを 3 ロングワード分で行います。転送情報の配置は図8.2 のショートアドレスモード時の配置となります。 【注】SAR、DAR の上位 8 ビットを 1 とみなすため、内蔵周辺モジュールと内蔵 RAM 間の転送時のみ使用可能です。

ビット	ビット名	初期値	R/W	説明
9	CSSTP3	0	R/W	CPU による外部メモリアクセス優先選択
				サイクルスチールモードでの DMAC 転送時および DTC 転送時、CPU から
				の外部空間アクセスを優先するかどうかを選択します。
				0:DMAC 転送および DTC 転送を優先
				1:CPU からの外部空間アクセスを優先
				【注】本ビットが 0 のとき、CPU からの内蔵 I/O アクセスとその直後に発行される CPU からの外部空間アクセスの間には、1B の NOP が入ります。
8	DTPR	0	R/W	DTC 起動の優先順位指定
				DTC が起動する前に複数の DTC 起動要求が発生した場合、最初に要求のあった起動要求から転送を開始するか、DTC 起動優先順位に従って転送を開始するかを選択します。
				ただし、DTC 起動中に複数の DTC 起動要求が発生した場合には、DTC 起動 優先順位に従って次の転送が行われます。
				0:最初に要求のあった DTC 起動要求から転送を開始する
				1:DTC 起動優先順位に従って転送を開始する
				【注】本ビットを1に設定する場合は、以下の制限があります。
				1.ベクタ情報は、内蔵 ROM または内蔵 RAM に配置してください
				2. 転送情報は内蔵 RAM に配置してください
				3. 転送情報リードスキップ機能は常に無効となります
7~5		すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	DMMTU4	0	R/W	TGIA_4 を起動要因とするバーストモードでの DMAC 転送イネーブル
				MTU2 の TGIA_4 割り込みを起動要因とするバーストモードでの DMAC 転送時には、本ビットを 1 に設定してください。
				0:TGIA_4 を起動要因とするバーストモードでの DMAC 転送を禁止
				1:TGIA_4 を起動要因とするバーストモードでの DMAC 転送を許可
				【注】サイクルスチールモードでの DMAC 転送時は、本ビットを 0 に設定 してください。
3	DMMTU3	0	R/W	TGIA_3 を起動要因とするバーストモードでの DMAC 転送イネーブル
				MTU2 の TGIA_3 割り込みを起動要因とするバーストモードでの DMAC 転
				送時には、本ビットを1に設定してください。
				0:TGIA_3 を起動要因とするバーストモードでの DMAC 転送を禁止
				1:TGIA_3 を起動要因とするバーストモードでの DMAC 転送を許可
				【注】サイクルスチールモードでの DMAC 転送時は、本ビットを 0 に設定 してください。

ビット	ビット名	初期値	R/W	説明
2	DMMTU2	0	R/W	TGIA_2 を起動要因とするバーストモードでの DMAC 転送イネーブル MTU2 の TGIA_2 割り込みを起動要因とするバーストモードでの DMAC 転送時には、本ビットを 1 に設定してください。  0: TGIA_2 を起動要因とするバーストモードでの DMAC 転送を禁止  1: TGIA_2 を起動要因とするバーストモードでの DMAC 転送を許可  【注】サイクルスチールモードでの DMAC 転送時は、本ビットを 0 に設定してください。
1	DMMTU1	0	R/W	TGIA_1 を起動要因とするバーストモードでの DMAC 転送イネーブル MTU2 の TGIA_1 割り込みを起動要因とするバーストモードでの DMAC 転送時には、本ビットを 1 に設定してください。  0: TGIA_1 を起動要因とするバーストモードでの DMAC 転送を禁止  1: TGIA_1 を起動要因とするバーストモードでの DMAC 転送を許可  【注】サイクルスチールモードでの DMAC 転送時は、本ビットを 0 に設定してください。
0	DMMTUO	0	R/W	TGIA_0 を起動要因とするバーストモードでの DMAC 転送イネーブル MTU2 の TGIA_0 割り込みを起動要因とするバーストモードでの DMAC 転送時には、本ビットを 1 に設定してください。  0: TGIA_0 を起動要因とするバーストモードでの DMAC 転送を禁止  1: TGIA_0 を起動要因とするバーストモードでの DMAC 転送を許可  【注】サイクルスチールモードでの DMAC 転送時は、本ビットを 0 に設定してください。

# 9.5 動作説明

#### 9.5.1 エンディアン/アクセスサイズとデータアライメント

本 LSI では、バイトデータの並び方を上位バイト ( MSB ) が 0 番地側になるビッグエンディアンをサポートしています。

また、データバス幅は、通常メモリ、バイト選択付き SRAM としては 8 ビット、16 ビット、および 32 ビット幅の 3 種類から選べ、SDRAM は 16 ビットおよび 32 ビット幅の 2 種類から選べます。PCMCIA インタフェースの場合は、8 ビットおよび 16 ビット幅の 2 種類から選べます。MPX-I/O では、8 ビットあるいは 16 ビット幅固定もしくはアクセスするアドレスにより、8 ビットあるいは 16 ビットの可変となります。バースト MPX-I/O では、32 ビット幅固定です。データのアライメントは、各デバイスのデータバス幅にあわせて行われます。したがって、8 ビット幅のデバイスからロングワードデータを読み出すためには、4 回の読み出し動作が必要です。本 LSI では、それぞれのインタフェース間で、データのアライメントおよびデータ長の変換を自動的に行います。

デバイスのデータ幅とアクセスの単位との関係を表 9.17~表 9.19 に示します。

オペレーション		データ	アバス		ストローブ信号			
	D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0	WRHH,	WRHL	WRH,	WRL,
					DQMUU	DQMUL	DQMLU	DQMLL
0番地バイト	データ	-	-	-	アサート	-	-	-
アクセス	7~0							
1 番地バイト	-	データ	-	-	-	アサート	-	-
アクセス		7~0						
2番地バイト	-	-	データ	-	-	-	アサート	-
アクセス			7~0					
3番地バイト	-	-	-	データ	-	-	-	アサート
アクセス				7~0				
0番地ワード	データ	データ	-	-	アサート	アサート	-	-
アクセス	15~8	7~0						
2番地ワード	-	-	データ	データ	-	-	アサート	アサート
アクセス			15~8	7~0				
0 番地ロング	データ	データ	データ	データ	アサート	アサート	アサート	アサート
ワードアクセス	31 ~ 24	23 ~ 16	15~8	7~0				

表 9.17 32 ビット外部デバイスのアクセスとデータアライメント

表 9.18 16 ビット外部デバイスのアクセスとデータアライメント

オペレ-	ーション		データ	タバス		ストローブ信号			
		D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0	WRHH,	WRHL	WRH,	WRL,
						DQMUU	DQMUL	DQMLU	DQMLL
0 番地バイ	トアクセス	-	-	データ	-	-	-	アサート	-
				7~0					
1 番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート
					7~0				
2 番地バイ	トアクセス	-	-	データ	-	-	-	アサート	-
				7~0					
3番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート
					7~0				
0 番地ワー	ドアクセス	-	-	データ	データ	-	-	アサート	アサート
				15 ~ 8	7~0				
2番地ワー	ドアクセス	-	-	データ	データ	-	-	アサート	アサート
				15 ~ 8	7 ~ 0				
0 番地	1 回目	-	-	データ	データ	-	-	アサート	アサート
ロング	(0番地)			31 ~ 24	23 ~ 16				
ワード	2 回目	-	-	データ	データ	-	-	アサート	アサート
アクセス	(2番地)			15~8	7~0				

表 9.19 8 ビット外部デバイスのアクセスとデータアライメント

オペレ	ーション		デーク	タバス			ストローブ信号			
		D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0	WRHH,	WRHL,	WRH,	WRL,	
						DQMUU	DQMUL	DQMLU	DQMLL	
0番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート	
					7~0					
1番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート	
					7~0					
2番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート	
					7~0					
3番地バイ	トアクセス	-	-	-	データ	-	-	-	アサート	
					7 ~ 0					
0 番地	1 回目	-	-	-	データ	-	-	-	アサート	
ワード	(0番地)				15~8					
アクセス	2 回目	-	-	-	データ	-	-	-	アサート	
	(1番地)				7~0					
2 番地	1 回目	-	-	-	データ	-	-	-	アサート	
ワード	(2番地)				15~8					
アクセス	2 回目	-	-	-	データ	-	-	-	アサート	
	(3番地)				7~0					
0 番地	1 回目	-	-	-	データ	-	-	-	アサート	
ロング	(0番地)				31 ~ 24					
ワードアクセス	2 回目	-	-	-	データ	-	-	-	アサート	
7762	(1番地)				23 ~ 16					
	3回目	-	-	-	データ	-	-	-	アサート	
	(2番地)				15~8					
	4 回目	-	-	-	データ	-	-	-	アサート	
	(3番地)				7~0					

## 9.5.2 通常空間インタフェース

#### (1) 基本タイミング

通常空間アクセスは、主にバイト選択端子のない SRAM の直結を考慮してストローブ信号を出力します。バイト選択付き端子のある SRAM を使用する場合は、「9.5.8 バイト選択付き SRAM インタフェース」を参照ください。図 9.2 に通常空間アクセスの基本タイミングを示します。ウェイトのない通常アクセスは、2 サイクルで終了します。 BS 信号はバスサイクルの開始を表し、1 サイクルアサートされます。




図 9.2 通常空間基本アクセス (アクセスウェイト 0)

リード時は、外部バスに対してアクセスサイズの指定がありません。アドレスの最下位ビットに正しいアクセス開始アドレスが出力されていますがアクセスサイズの指定がないので、32 ビットデバイスでは 32 ビットを、16 ビットデバイスでは 16 ビットを常に読み出すことになります。ライト時には、書き込みを行うバイトの WRxx 信号のみがアサートされます。

データバスにバッファを設ける場合には、RDを用いてリードデータの出力制御を行う必要があります。RDWR信号は、アクセスを行っていないときはリード状態(ハイレベル出力)となっているため、これを用いて外付けデータバッファの制御を行うと出力が衝突する危険性があるので注意が必要です。

図 9.3、図 9.4 に通常空間連続アクセスの例を示します。CSnWCR.WM ビットを 0 に設定すると、外部ウェイトを評価するために 1 サイクル Tnop が挿入されます(図 9.3)。しかし、CSnWCR.WM ビットを 1 に設定すると、外部ウェイトが無視され Tnop サイクルの挿入を抑止することができます。(図 9.4)




図 9.3 通常空間連続アクセス例 1 バス幅 16 ビット、ロングワードアクセス、CSnWCR.WM ビット = 0 (アクセスウェイト 0、サイクル間ウェイト 0)




図 9.4 通常空間連続アクセス例 2 バス幅 16 ビット、ロングワードアクセス、CSnWCR.WM ビット = 1 (アクセスウェイト 0、サイクル間ウェイト 0)




図 9.5 32 ビットデータ幅 SRAM 接続例




図 9.6 16 ビットデータ幅 SRAM 接続例




図 9.7 8 ビットデータ幅 SRAM 接続例

## 9.5.3 アクセスウェイト制御

CSnWCR の WR3、WR1、および WR0 ビットの設定により、通常空間アクセスのウェイトサイクルの挿入を制御できます。リードアクセスとライトアクセスで独立にウェイトサイクルを挿入することが可能です。図 9.8 に示す通常空間のアクセスでは、Tw のサイクルがウェイトサイクルとして指定サイクル数だけ挿入されます。




図 9.8 通常空間アクセスのウェイトタイミング (ソフトウェアウェイトのみ)

CSnWCR の WM ビットを 0 としたときには、外部からのウェイト入力  $\overline{WAIT}$  信号もサンプリングされます。  $\overline{WAIT}$  信号のサンプリングを図 9.9 に示します。ソフトウェアウェイトとして 2 サイクルのウェイトを指定しています。  $\overline{WAIT}$  信号は、TI または TW サイクルから T2 サイクルに移行する際に、CK の立ち下がりでサンプリングされます。




図 9.9 通常空間アクセスのウェイトタイミング(WAIT 信号によるウェイト挿入)

## 9.5.4 <u>CSn</u> アサート期間拡張

CSnWCR の SW1 と SW0 ビットの設定により、 $\overline{CSn}$  アサートから  $\overline{RD}$  と  $\overline{WRxx}$  アサートまでのサイクル数を指定できます。また、HW1 と HW0 ビットの設定により、 $\overline{RD}$  と  $\overline{WRxx}$  ネゲートから  $\overline{CSn}$  ネゲートまでのサイクル数を指定できます。これにより、外部デバイスとのフレキシブルなインタフェースがとれます。例を図 9.10 に示します。Th および Tf サイクルが通常サイクルの前と後ろにそれぞれ付加されています。これらのサイクルでは、 $\overline{RD}$  と  $\overline{WRxx}$  以外はアサートされますが、 $\overline{RD}$  と  $\overline{WRxx}$  はアサートされません。また、データは Tf サイクルまで延長して出力されるので、書き込み動作の遅いデバイスなどに有効です。




図 9.10 CSn アサート期間拡張

#### 9.5.5 MPX-I/O インタフェース

MPX 空間のアクセスタイミングを以下に示します。MPX 空間では、 $\overline{\text{CSn}}$ 、 $\overline{\text{AH}}$ 、 $\overline{\text{RD}}$ 、および  $\overline{\text{WRxx}}$  信号でアクセスが制御されます。MPX 空間の基本アクセスは、アドレス出力が 2 サイクル行われた後に、続けて通常空間のアクセスが行われます。アドレス出力サイクルおよびデータ入出力サイクルのバス幅は、8 ビットまたは 16 ビット固定、もしくはアクセスするアドレスにより、8 ビットあるいは 16 ビットの可変となります。

 $D15 \sim D0$  または  $D7 \sim D0$  からのアドレスの出力は Ta2 サイクルから Ta3 サイクルまで行われ、Ta1 サイクルは ハイインピーダンス状態となり、連続アクセス時でもアイドルサイクルの挿入なしにアドレスとデータの衝突を 防ぐことができます。また、CSSWCR レジスタの MPXW ビットを 1 に設定することにより、アドレス出力は 3 サイクルとなります。

RDWR 信号は  $\overline{\mathrm{CSn}}$  信号と同じタイミングで出力され、リードサイクルではハイレベルが、ライトサイクルではローレベルが出力されます。

データサイクルは、通常空間アクセスと同一のサイクルとなります。

SW[1:0]の遅延サイクルは、Ta3 と T1 サイクルの間に挿入されます。HW[1:0]の遅延サイクルは T2 サイクルの後に付加されます。

タイミングチャートを図 9.11~図 9.14 に示します。

SH7080 グループの MPX-I/O インタフェースの動作タイミングは、SH7040 グループの動作タイミングとは異なりますのでご注意ください。特に  $\overline{AH}$  信号については、MPX-I/O 空間をアクセス時以外は、SH7080 グループではネゲート(ハイレベル)状態、SH7040 グループではアサート(ローレベル)状態となります。




図 9.11 MPX 空間アクセスタイミング (アドレスサイクルノーウェイト、データサイクルノーウェイト)




図 9.12 MPX 空間アクセスタイミング (アドレスサイクルノーウェイト、アサート拡張サイクル 1.5、 データサイクルノーウェイト、ネゲート拡張サイクル 1.5)




図 9.13 MPX 空間アクセスタイミング (アドレスサイクルウェイト 1、データサイクルノーウェイト)




図 9.14 MPX 空間アクセスタイミング (アドレスサイクルアクセスウェイト 1、データサイクルウェイト 1、外部ウェイト 1)

#### SDRAM インタフェース 9.5.6

#### (1) SDRAM 直結インタフェース

本 LSI に接続可能な SDRAM は、ロウアドレスが 11 / 12 / 13 ビット、カラムアドレスが 8 / 9 / 10 ビット、バ ンク数が4以下、リード/ライトコマンドサイクルでA10端子をプリチャージモードの設定に使用する製品です。

SDRAM を直結するための制御信号は、RASU、RASL、CASU、CASL、RDWR、DQMUU、DQMUL、DQMLU、 DOMLL、CKE、および  $\overline{\text{CS2}}$  と  $\overline{\text{CS3}}$  です。 $\overline{\text{CS2}}$  と  $\overline{\text{CS3}}$  を除く信号は各空間に共通であり、CKE を除く信号は  $\overline{\text{CS2}}$ と $\overline{\text{CS3}}$ がアサートされているときのみ有効になります。最大 2 空間に  $ext{SDRAM}$  を接続することができます。 $ext{SDRAM}$ を接続する空間のデータバス幅は、32 ビットまたは16 ビットに設定可能です。

SDRAM の動作モードとしては、バーストリード/シングルライト(バースト長1)とバーストリード/バース トライト (バースト長1)をサポートしています。

RASU、RASL、CASU、CASL、RDWR、および特定のアドレス信号によって、SDRAM に対するコマンドが指 定されます。コマンドには、NOP、オートリフレッシュ (REF)、セルフリフレッシュ (SELF)、全バンクプリ チャージ(PALL)、指定バンクプリチャージ(PRE)、バンクアクティブ(ACTV)、リード(READ)、プリチ ャージ付きリード(READA)、ライト(WRIT)、プリチャージ付きライト(WRITA)、およびモードレジスタ 書き込み(MRS)があります。

2014.10.16

アクセスするバイトの指定は、DQMUU、DQMUL、DQMLU、および DQMLL によって行われます。該当する DQMxx がローレベルのバイトに対してリード / ライトが行われます。DQMxx とアクセスするバイトの関係は、「9.5.1 エンディアン / アクセスサイズとデータアライメント」を参照してください。

図 9.15~図 9.17 に本 LSI と SDRAM との接続例を示します。

図 9.17 に示すように本 LSI では、同一 CS 空間内に  $\overline{RASU}$ 、 $\overline{RASU}$ 、 $\overline{RASU}$ 、および  $\overline{CASL}$  を用いることにより、 32M バイト以下の SDRAM のセットを 2 つ接続することができます。この場合、同一 CS 空間内に  $\overline{RASL}$  と  $\overline{CASL}$  で指定される SDRAM の 4 バンクと、 $\overline{RASU}$  と  $\overline{CASU}$  で指定される SDRAM の 4 バンクの計 8 バンクが存在します。 A25 = 0 のアドレスのアクセスにおいて、 $\overline{RASU}$  と  $\overline{CASL}$  がアサートされ、A25 = 1 のアドレスのアクセスにおいて、 $\overline{RASU}$  と  $\overline{CASU}$  がアサートされます。




図 9.15 32 ビットデータ幅 SDRAM 接続例 (RASU、CASU 未使用)




図 9.16 16 ビットデータ幅 SDRAM 接続例(RASU、CASU 未使用)




図 9.17 16 ビットデータ幅 SDRAM 接続例(RASU、CASU 使用)

#### (2) アドレスマルチプレクス

CSnBCR の BSZ[1:0]ビット、SDCR の AxROW[1:0]ビット、および AxCOL[1:0]ビットの設定に従って、外付けのアドレスマルチプレクス回路なしに SDRAM を接続できるようにアドレスのマルチプレクスを行います。表 9.20~表 9.25 に BSZ[1:0]、AxROW[1:0]、および AxCOL[1:0]の設定とアドレス端子に出力されるビットの関係を示します。この表以外の設定は、行わないでください。この表以外の設定を行った場合の動作は、保証されません。A25~A18 は、マルチプレクスを行わず常に本来のアドレスが出力されています。

データバス幅が 16 ビットのとき(BSZ[1:0]=B'10)は、SDRAM の A0 端子はワードアドレスの指定を行います。 したがって、SDRAM の A0 端子を本 LSI の A1 端子に接続し、以下 A1 端子を A2 端子にという順で接続してください。 データバス幅が 32 ビットのとき (BSZ[1:0]=B'11)は、SDRAM の A0 端子はロングワードアドレスの指定を行います。 したがって、SDRAM の A0 端子を本 LSI の A2 端子に接続し、以下 A1 端子を A3 端子にという順で接続してください。

表 9 20	BS7[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]とアドレスマルチプレクスの関係(1	)

	設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
11	00	00		
(32 ピット)	(11 ピット)	(8ピット)		
本 LSI の	ロウアドレス	カラムアドレス	シンクロナス	機能
出力端子	出力サイクル	出力サイクル	DRAM の端子	
A17	A25	A17		未使用
A16	A24	A16		
A15	A23	A15		
A14	A22*2	A22*2	A12(BA1)	バンク指定
A13	A21*2	A21*2	A11(BA0)	
A12	A20	L/H*1	A10/AP	アドレス / ブリ
				チャージ指定
A11	A19	A11	A9	アドレス
A10	A18	A10	A8	
A9	A17	A9	A7	
A8	A16	A8	A6	
A7	A15	A7	A5	
A6	A14	A6	A4	
A5	A13	A5	A3	
A4	A12	A4	A2	
A3	A11	A3	A1	
A2	A10	A2	A0	
A1	A9	A1		未使用
A0	A8	A0	1	
		接続メモリ例	•	•
64M Ľ	ット品 ( 512K ワード	×32 ビット×4 バン	/ク、カラム 8 ピッ	卜品)1個
16M Ľ	ット品(512K ワード	×16 ビット×2 バン	/ク、カラム 8 ビッ	ト品)2個

	設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
11	01	00		
(32 ビット)	(12 ピット)	(8ピット)		
本 LSI の	ロウアドレス	カラムアドレス	シンクロナス	機能
出力端子	出力サイクル	出力サイクル	DRAM の端子	
A17	A24	A17		未使用
A16	A23	A16		
A15	A23*2	A23*2	A13(BA1)	パンク指定
A14	A22*2	A22*2	A12(BA0)	
A13	A21	A13	A11	アドレス
A12	A20	L/H*1	A10/AP	アドレス / ブリ
				チャージ指定
A11	A19	A11	A9	アドレス
A10	A18	A10	A8	
A9	A17	A9	A7	
A8	A16	A8	A6	
A7	A15	A7	A5	
A6	A14	A6	A4	
A5	A13	A5	A3	
A4	A12	A4	A2	
А3	A11	A3	A1	
A2	A10	A2	A0	
A1	A9	A1		未使用
A0	A8	A0		
		接続メモリ例		
128M E	゚ット品(1M ワード	×32 ビット×4 バン	ク、カラム 8 ピッ	ト品)1個

64M ビット品(1M ワード×16 ビット×4 パンク、カラム 8 ビット品)2 個

【注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。

\*2 バンクアドレス指定。

表 9.21	BSZ[1:0]、	A2/3ROW[1:0]、	A2/3COL[1:0]とアド	レスマルチプレ	クスの関係(2)
--------	-----------	---------------	-----------------	---------	----------

	設定					設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]			BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
11	01	01			11	01	10		
(32 ビット)	(12 ピット)	(9ピット)			(32 ピット)	(12ピット)	(10ピット)		
本 LSI の	ロウアドレス	カラムアドレス	シンクロナス	機能	本 LSI の	ロウアドレス	カラムアドレス	シンクロナス	機能
出力端子	出力サイクル	出力サイクル	DRAM の端子		出力端子	出力サイクル	出力サイクル	DRAM の端子	
A17	A26	A17		未使用	A17	A27	A17		未使用
A16	A25	A16			A16	A26	A16		
A15	A24* <sup>2</sup>	A24*2	A13(BA1)	パンク指定	A15	A25* <sup>2</sup> * <sup>3</sup>	A25* <sup>2</sup> * <sup>3</sup>	A13(BA1)	パンク指定
A14	A23* <sup>2</sup>	A23*2	A12(BA0)		A14	A24* <sup>2</sup>	A24*2	A12(BA0)	
A13	A22	A13	A11	アドレス	A13	A23	A13	A11	アドレス
A12	A21	L/H*1	A10/AP	アドレス / ブリ	A12	A22	L/H*1	A10/AP	アドレス / ブリ
				チャージ指定					チャージ指定
A11	A20	A11	A9	アドレス	A11	A21	A11	A9	アドレス
A10	A19	A10	A8		A10	A20	A10	A8	
A9	A18	A9	A7		A9	A19	A9	A7	
A8	A17	A8	A6		A8	A18	A8	A6	
A7	A16	A7	A5		A7	A17	A7	A5	
A6	A15	A6	A4		A6	A16	A6	A4	
A5	A14	A5	A3		A5	A15	A5	A3	
A4	A13	A4	A2		A4	A14	A4	A2	
А3	A12	A3	A1		A3	A13	A3	A1	
A2	A11	A2	A0		A2	A12	A2	A0	
A1	A10	A1		未使用	A1	A11	A1		未使用
A0	A9	A0			A0	A10	A0		
		接続メモリ例					接続メモリ例		
256M b	ごット品(2M ワード	×32 ビット×4 バン	ク、カラム 9 ビッ	卜品)1個	512M E	ット品(4M ワード	×32 ピット×4 パン	ク、カラム 10 ピッ	卜品)1個
128M b	ごット品(2M ワード	×16 ピット×4 バン	ク、カラム 9 ビッ	ト品)2個	256M E	ット品(4M ワード	×16 ビット×4 バン	ク、カラム 10 ピッ	ト品)2個

- 【注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。
  - \*2 バンクアドレス指定。
  - \*3 A25 がパンクアドレス指定のため、 $\overline{RASL}$  のみアサートされます。 $\overline{RASU}$  は、アサートされません。

表 9.22 BSZ[1:0]、A2/3ROW[1:0]、A2/3COL[1:0]とアドレスマルチプレクスの関係(3)

	設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
11	10	01		
(32 ビット)	(13 ビット)	(9ビット)		
出力端子	出力される	出力される	シンクロナス	機能
	ロウアドレス	カラムアドレス	DRAM の端子	
A17	A26	A17		未使用
A16	A25* <sup>2</sup> * <sup>3</sup>	A25* <sup>2</sup> * <sup>3</sup>	A14(BA1)	バンク指定
A15	A24* <sup>2</sup>	A24* <sup>2</sup>	A13(BA0)	
A14	A23	A14	A12	アドレス
A13	A22	A13	A11	
A12	A21	L/H* <sup>1</sup>	A10/AP	アドレス / プリチャージ指定
A11	A20	A11	A9	アドレス
A10	A19	A10	A8	
A9	A18	A9	A7	
A8	A17	A8	A6	
A7	A16	A7	<b>A</b> 5	
A6	A15	A6	A4	
A5	A14	A5	АЗ	
A4	A13	A4	A2	
A3	A12	А3	A1	
A2	A11	A2	A0	
A1	A10	A1		未使用
A0	A9	A0		
		接続メモリ例	•	•
	512M ビット品 ( 4M	ワード×32 ビット×4 バ	ンク、カラム 9 ビット	·品)1個
	256M ビット品(4M	ワード×16 ビット×4 バ	ンク、カラム 9 ビット	-品)2個

<sup>【</sup>注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。

<sup>\*2</sup> バンクアドレス指定。

<sup>\*3</sup> A25 がバンクアドレス指定のため、RASL のみアサートされます。RASU は、アサートされません。

表 9.23 BSZ[1:0]、A2/3ROW[1:0]、A2/3COL[1:0]とアドレスマルチプレクスの関係(	A2/3ROW 1:0  A2/3COL 1:0  & J	トレスマルナノレクスの関係(4
---	-------------------------------	-----------------

	設定					設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]			BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
10 (16 ピット)	00 (11 ピット)	00 (8ピット)			10 (16ピット)	01 (12 ピット)	00 (8ピット)		
本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能	本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能
A17	A25	A17		未使用	A17	A25	A17		未使用
A16	A24	A16			A16	A24	A16		
A15	A23	A15			A15	A23	A15		
A14	A22	A14			A14	A22*2	A22*2	A13(BA1)	パンク指定
A13	A21*2	A21*2	A12(BA1)	パンク指定	A13	A21*2	A21*2	A12(BA0)	
A12	A20*2	A20*2	A11(BA0)		A12	A20	A12	A11	アドレス
A11	A19	L/H*1	A10/AP	アドレス / プリ チャージ指定	A11	A19	L/H* <sup>1</sup>	A10/AP	アドレス / ブリ チャージ指定
A10	A18	A10	A9	アドレス	A10	A18	A10	A9	アドレス
A9	A17	A9	A8		A9	A17	A9	A8	
A8	A16	A8	A7		A8	A16	A8	A7	
A7	A15	A7	A6		A7	A15	A7	A6	
A6	A14	A6	A5		A6	A14	A6	A5	
A5	A13	A5	A4		A5	A13	A5	A4	
A4	A12	A4	A3		A4	A12	A4	А3	
A3	A11	A3	A2		A3	A11	A3	A2	
A2	A10	A2	A1		A2	A10	A2	A1	
A1	A9	A1	A0		A1	A9	A1	A0	
A0	A8	A0		未使用	A0	A8	A0		未使用
		接続メモリ例		·			接続メモリ例		
16M ビ	ット品 ( 512K ワート	×16 ピット×2 パン	/ク、カラム 8 ビッ	ト品)1個	64M Ľ	ット品(1M ワード	×16 ピット×4 パン	ク、カラム8ピット	<b>卜品)1個</b>

<sup>【</sup>注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。

<sup>\*2</sup> バンクアドレス指定。

表 9.24 BSZ[1:0]、A2/3ROW[1:0]、A2/3COL[1:0]とアドレスマルチプレクスの関係 (5)

設定					設定				
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]			BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
10 (16 ピット)	01 (12 ピット)	01 (9ピット)			10 (16ピット)	01 (12 ピット)	10 (10 ピット)		
本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能	本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能
A17	A26	A17		未使用	A17	A27	A17		未使用
A16	A25	A16			A16	A26	A16		
A15	A24	A15			A15	A25	A15		
A14	A23*2	A23*2	A13(BA1)	パンク指定	A14	A24*2	A24*2	A13(BA1)	パンク指定
A13	A22*2	A22*2	A12(BA0)		A13	A23*2	A23*2	A12(BA0)	
A12	A21	A12	A11	アドレス	A12	A22	A12	A11	アドレス
A11	A20	L/H* <sup>1</sup>	A10/AP	アドレス / プリ チャージ指定	A11	A21	L/H* <sup>1</sup>	A10/AP	アドレス / ブリ チャージ指定
A10	A19	A10	A9	アドレス	A10	A20	A10	A9	アドレス
A9	A18	A9	A8		A9	A19	A9	A8	
A8	A17	A8	A7		A8	A18	A8	A7	
A7	A16	A7	A6		A7	A17	A7	A6	
A6	A15	A6	A5		A6	A16	A6	A5	
A5	A14	A5	A4		A5	A15	A5	A4	
A4	A13	A4	A3		A4	A14	A4	A3	
A3	A12	A3	A2		A3	A13	A3	A2	
A2	A11	A2	A1		A2	A12	A2	A1	
A1	A10	A1	A0		A1	A11	A1	A0	
A0	A9	A0		未使用	A0	A10	A0		未使用
	接続メモリ例				接続メモリ例				
128M E	128M ビット品(2M ワード×16 ビット×4 バンク、カラム 9 ビット品)1 個				256M ビット品(4M ワード×16 ビット×4 パンク、カラム 10 ビット品)1 個				

<sup>【</sup>注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。

<sup>\*2</sup> バンクアドレス指定。

	表 9.25	BSZ[1:0]、	A2/3ROW[1:0]、	A2/3COL[1:0]とアドレスマルチプレクスの関係(6)	)
--	--------	-----------	---------------	--------------------------------	---

	設定					設定			
BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]			BSZ[1:0]	A2/3ROW[1:0]	A2/3COL[1:0]		
10 (16 ピット)	10 (13 ピット)	01 (9 ピット)			10 (16 ピット)	10 (13 ピット)	10 (10 ピット)		
本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能	本 LSI の 出力端子	ロウアドレス 出力サイクル	カラムアドレス 出力サイクル	シンクロナス DRAM の端子	機能
A17	A26	A17		未使用	A17	A27	A17		未使用
A16	A25	A16			A16	A26	A16		
A15	A24*2	A24*2	A14(BA1)	パンク指定	A15	A25* <sup>2</sup> * <sup>3</sup>	A25* <sup>2</sup> * <sup>3</sup>	A14(BA1)	パンク指定
A14	A23*2	A23*2	A13(BA0)		A14	A24*2	A24*2	A13(BA0)	
A13	A22	A13	A12	アドレス	A13	A23	A13	A12	アドレス
A12	A21	A12	A11		A12	A22	A12	A11	
A11	A20	L/H*1	A10/AP	アドレス / ブリ チャージ指定	A11	A21	L/H* <sup>1</sup>	A10/AP	アドレス / プリ チャージ指定
A10	A19	A10	A9	アドレス	A10	A20	A10	A9	アドレス
A9	A18	A9	A8		A9	A19	A9	A8	
A8	A17	A8	A7		A8	A18	A8	A7	
A7	A16	A7	A6		A7	A17	A7	A6	
A6	A15	A6	A5		A6	A16	A6	A5	
A5	A14	A5	A4		A5	A15	A5	A4	
A4	A13	A4	A3		A4	A14	A4	A3	
A3	A12	A3	A2		А3	A13	A3	A2	
A2	A11	A2	A1		A2	A12	A2	A1	
A1	A10	A1	A0		A1	A11	A1	A0	
A0	A9	A0		未使用	A0	A10	A0		未使用
	接続メモリ例				接続メモリ例				
256M b	256M ビット品(4M ワード×16 ビット×4 バンク、カラム 9 ビット品)1 個				512M E	ット品(8M ワード	×16 ビット×4 バン	ク、カラム 10 ビッ	ト品)1個

- 【注】 \*1 L/H はコマンド指定に使われるビットであり、アクセスモードによってローまたはハイに固定されます。
  - \*2 バンクアドレス指定。
  - \*3 A25 がバンクアドレス指定のため、RASL のみアサートされます。RASU はアサートされません。

#### (3) バーストリード

本 LSI でバーストリードが発生する条件は以下のとおりです。

- 1. データバス幅よりもリードのアクセスサイズが大きいとき
- 2. DMACでの16バイト転送のとき

本 LSI は、SDRAM に対し常にバースト長 1 でアクセスします。たとえば、32 ビットのデータバスに接続された SDRAM から連続して 16 バイト分のデータを読み出すときは、バースト長 1 のリードを 4 回連続して行います。このときのアクセスをバースト数 4 と呼びます。表 9.26 にアクセスサイズとバースト数の関係を示します。

バス幅	アクセスサイズ	バースト数
16 ビット	8 ビット	1
	16 ビット	1
	32 ビット	2
	16 バイト	8
32 ビット	8 ビット	1
	16 ビット	1
	32 ビット	1
	16 バイト	4

表 9.26 アクセスサイズとバースト数の関係

バーストリード時のタイミングチャートを図 9.18 と図 9.19 に示します。バーストリードでは ACTV コマンド 出力を行う Tr サイクルに続いて、READ コマンドを Tc1、Tc2、Tc3 サイクルに、READA コマンドを Tc4 サイクルに発行し、Td1 から Td4 のサイクルに外部クロック (CK) の立ち上がりでリードデータを受け取ります。 Tap サイクルは SDRAM 内部で READA コマンドによるオートプリチャージの完了を待つサイクルであり、この間は同一のバンクに対して新たなコマンドの発行は行いません。ただし、R0 CS 空間や同じ SDRAM の異なるバンクに対するアクセスは可能です。 R1 および WTRP0 の指定によって R2 のサイクル数を決定します。

本 LSI では、様々な周波数で SDRAM と接続するために CSnWCR の各ビットを設定することによりウェイトサイクルを挿入することができます。各種ウェイトの設定を行った例が図 9.19 となります。ACTV コマンド出力サイクル Tr から READA コマンド出力サイクル Tc1 までのサイクル数は、CS3WCR の WTRCD1 および WTRCD0 ビットによって指定することができます。WTRCD1 および WTRCD0 の設定が 1 サイクル以上の場合は、Tr サイクルと Tc1 サイクルの間に NOP コマンド発行サイクル Trw サイクルが挿入されます。READA コマンド出力サイクル Tc1 からリードデータ取りこみサイクル Td1 までのサイクル数は、CS2WCR の A2CL1 と A2CL0 ビットおよび CS3WCR の A3CL1 と A3CL0 ビットによって CS2 と CS3 の空間でそれぞれ独立に指定することができます。このサイクル数は、シンクロナス DRAM の CAS レイテンシの仕様は 3 サイクルまでですが、本 LSI では、1 サイクルから 4 サイクルまで設定できます。これは、本 LSI とシンクロナス DRAM の間にラッチを含む回路を設けて接続するためのものです。

Tde サイクルは、本 LSI 内部にリードデータを転送するために必要なアイドルサイクルで、バーストリード、

## シングルリード時に必ず1サイクル発生します。




図 9.18 バーストリード基本タイミング (オートプリチャージ)




図 9.19 バーストリードウェイト指定タイミング (オートプリチャージ)

### (4) シングルリード

データバス幅がアクセスサイズ以上のときは、リードアクセスは1回で終了します。これをシングルリードと呼びます。SDRAM は、バーストリード/シングルライトのモードでバースト長1に設定しているので必要なデータのみ出力します。このため、無駄なバスサイクルは発生しません。

シングルリードの基本タイミングチャートを図 9.20 に示します。




図 9.20 シングルリードの基本タイミング (オートプリチャージ)

#### (5) バーストライト

本 LSI でバーストライトが発生する条件は、以下のとおりです。

- 1. データバス幅よりもライトのアクセスサイズが大きいとき
- 2. DMACでの16バイト転送のとき

本 LSI は、SDRAM に対し常にバースト長 1 でアクセスします。たとえば、32 ビットのデータバスに接続された SDRAM から連続して 16 バイト分のデータを書き込むときは、バースト長 1 のライトを 4 回連続して行います。アクセスサイズとバースト数の関係は、表 9.26 に従います。図 9.21 にバーストライト時のタイミングチャートを示します。バーストライトでは ACTV コマンド出力を行う Tr サイクルに続いて WRIT コマンドを Tc1、Tc2、Tc3 サイクルに、オートプリチャージを行う WRITA コマンドを Tc4 サイクルに発行します。ライトサイクルでは、ライトデータはライトコマンドと同時に出力します。オートプリチャージ付きライトコマンド出力後は、オートプリチャージが起動されるまでの時間を待つ Trw1 サイクル、そしてオートプリチャージの完了を待つ Tap サイクルが続きます。Tap サイクルは SDRAM 内部で WRITA コマンドによるオートプリチャージの完了を待つサイクルです。 Trwl サイクルおよび Tap サイクルの間は同一のバンクに対して新たなコマンドの発行は行いません。ただし、別の CS 空間や同じ SDRAM の異なるバンクに対するアクセスは可能です。Trw1 サイクルは CS3WCR の TRWL1 と TRWL0 ビットおよび Tap サイクルは CS3WCR の WTRP1 と WTRP0 ビットの指定で決定されます。




図 9.21 バーストライト基本タイミング (オートプリチャージ)

### (6) シングルライト

データバス幅がアクセスサイズ以上のときは、ライトアクセスは1回で終了します。これをシングルライトと呼びます。シングルライトの基本タイミングチャートを図 9.22 に示します。




図 9.22 シングルライト基本タイミング (オートプリチャージ)

#### (7) バンクアクティブ

同一のロウアドレスに対するアクセスを高速実行するため、SDRAMのバンク機能を使用することができます。 SDCR の BACTV ビットが 1 の場合は、オートプリチャージなしのコマンド (READ または WRIT)を使用してアクセスを行います。これをバンクアクティブ機能といいます。ただし、バンクアクティブ機能が有効なのは、エリア 3 に対してのみです。エリア 3 をバンクアクティブモードに設定している場合は、エリア 2 空間は通常空間またはバイト選択付き SRAM に設定してください。エリア 2 およびエリア 3 の両空間を SDRAM 設定とする場合は、オートプリチャージモードとしてください。

バンクアクティブ機能を用いた場合は、アクセスが終了してもプリチャージは行われません。同じバンクの同じロウアドレスにアクセスする場合は、ACTV コマンドを発行せずに、直ちに READ または WRIT コマンドを発行することができます。SDRAM の内部は複数のバンクに分かれているので、それぞれのバンクで 1 つずつのロウアドレスをアクティブ状態としておくことができます。次のアクセスが異なるロウアドレスに対するものであった場合には、最初に PRE コマンドを発行して当該バンクのプリチャージを行い、プリチャージ完了後 ACTV コマンド、READ または WRIT コマンドの順に発行します。異なるロウアドレスに対するアクセスが続く場合には、アクセス要求があってからプリチャージを行うため、かえってアクセス時間が延びてしまう可能性があります。PRE コマンド発行から ACTV コマンド発行までのサイクル数は、CS3WCR の WTRP[1:0]ビットで指定します。

書き込みの場合は、オートプリチャージを行うと、WRITA コマンド発行後 Trwl + Tap サイクルの間同一バンクに対してコマンドを発行できません。バンクアクティブモードを用いると、同一ロウアドレスの場合には続けて READ または WRIT コマンドを発行することができます。したがって、1 つの書き込みごとに Trwl + Tap サイクルだけサイクル数を短縮することができます。

各バンクをアクティブ状態にしておける時間(tRAS)には、制限があります。プログラムの実行によって、この制限を守る周期で異なるロウアドレスにアクセスする保証がない場合には、リフレッシュ周期をtRAS以下に設定する必要があります。

図 9.23 にオートプリチャージのないバーストリードサイクルを、図 9.24 には同一のロウアドレスに対するバーストリードサイクルを、図 9.25 には異なるロウアドレスに対するバーストリードサイクルを示します。同様に、図 9.26 にオートプリチャージのないシングルライトサイクルを、図 9.27 に同一のロウアドレスに対するシングルライトサイクルを、図 9.28 には異なるロウアドレスに対するシングルライトサイクルを示します。

図 9.24 において READ コマンドを発行する Tc サイクルに先立って、何も行わない Tnop サイクルが挿入されています。これは SDRAM からのデータリード時に、読み出しバイト指定を行う DQMxx 信号について、2 サイクルのレイテンシを守るために挿入されています。CAS レイテンシが 2 以上の場合には、Tc サイクル以降に DQMxx 信号をアサートしても 2 サイクルのレイテンシが守られるので、Tnop サイクルの挿入は行われません。

バンクアクティブ機能が設定されている空間のそれぞれのバンクに対するアクセスのみを見た場合は、同一のロウアドレスに対するアクセスが続くかぎり、図 9.23 または図 9.26 で始まり、図 9.24 または図 9.27 を繰り返します。間に別の空間や別のバンクに対するアクセスがあっても影響しません。バンクアクティブ中に別のロウアドレスに対するアクセスが発生した場合は、図 9.24 または図 9.27 の代わりに図 9.25 または図 9.28 のバスサイクルを行います。バンクアクティブモードでも、リフレッシュサイクルの後またはバスアービトレーションによるバス解放の後は、すべてのバンクが非アクティブな状態になります。




図 9.23 バーストリードタイミング (オートプリチャージなし)




図 9.24 バーストリードタイミング (バンクアクティブ、同一ロウアドレス)




図 9.25 バーストリードタイミング (バンクアクティブ、異なるロウアドレス)




図 9.26 シングルライトタイミング (オートプリチャージなし)

9-87




図 9.27 シングルライトタイミング (バンクアクティブ、同一ロウアドレス)




図 9.28 シングルライトタイミング (バンクアクティブ、異なるロウアドレス)

### (8) リフレッシュ

BSC は、SDRAM のリフレッシュを制御する機能を備えています。SDCR の RFSH ビットを 1 に、RMODE ビットを 0 に設定することによって、オートリフレッシュを行うことができます。また、RTCSR の RRC[2:0]ビットを設定することにより、連続してリフレッシュを発生させることができます。 さらに、長時間 SDRAM にアクセスしないときは、RFSH ビットと RMODE ビットをともに 1 にすることによって、消費電力が少ないセルフリフレッシュを起動することができます。

#### (a) オートリフレッシュ

RTCSR の CKS[2:0]ビットで選択した入力クロックと、RTCOR に設定した値とで決まる間隔で RTCSR の RRC[2:0]に設定した回数のリフレッシュが行われます。使用する SDRAM のリフレッシュ間隔規定を満たすように、各レジスタの設定を行ってください。最初に RTCOR、RTCNT、SDCR の RFSH ビットおよび、RMODE ビットの設定を行い、次いで RTCSR の CKS[2:0]ビットおよび、RRC[2:0]ビットの設定を行ってください。CKS[2:0]によって入力クロックを選択すると、RTCNT はそのときの値からカウントアップを開始します。RTCNT の値は常に RTCOR の値と比較されており、両者の値が一致するとリフレッシュ要求が発生し、RRC[2:0]に設定された回数のオートリフレッシュが実行されます。同時に RTCNT は 0 にクリアされ、カウントアップが再開されます。

図 9.29 にオートリフレッシュサイクルのタイミングを示します。オートリフレッシュが起動されると、プリチャージ中のバンクがある場合は、その完了を待った後、すべてのバンクをアクティブ状態からプリチャージ状態にするため、Tp サイクルで PALL コマンドを発行します。次いで、CS3WCR の WTRP[1:0]ビットで設定された数のアイドルサイクル挿入後、REF コマンドを Trr サイクルに発行します。Trr サイクル後 CS3WCR の WTRC[1:0]ビットで指定されるサイクル数の間は、新たなコマンドの発行は行いません。SDRAM のリフレッシュサイクル時間の規定(tRC)を満たすように WTRC[1:0]を設定する必要があります。CS3WCR の WTRP[1:0]ビットの設定値が 1 サイクル以上の場合は、Tp サイクルと Trr サイクルの間にアイドルサイクルが挿入されます。




図 9.29 オートリフレッシュタイミング

#### (b) セルフリフレッシュ

セルフリフレッシュは、SDRAM の内部でリフレッシュタイミングとリフレッシュアドレスを生成する一種の スタンバイモードです。SDCR の RFSH ビットと RMODE ビットをともに 1 にすることによって起動します。セ ルフリフレッシュが起動されると、プリチャージ中のバンクがある場合は、その完了を待った後、Tp サイクルで PALL コマンドを発行します。次いで、CS3WCR の WTRP[1:0]ビットで設定されたアイドルサイクルを挿入後、 SELF コマンドを発行します。セルフリフレッシュ状態の間は、SDRAM にアクセスすることができません。セル フリフレッシュの解除は、RMODE ビットを 0 にすることによって行われます。セルフリフレッシュ解除後、 CS3WCR の WTRC[1:0]ビットで指定されるサイクル数の間はコマンドの発行を行いません。

セルフリフレッシュのタイミングを図 9.30 に示します。セルフリフレッシュ解除後、直ちにオートリフレッシ ュが正しい間隔で行われるように設定を行ってください。オートリフレッシュの設定をしている状態からセルフ リフレッシュにした場合は、セルフリフレッシュ解除時に RFSH=1、RMODE=0 とすれば、オートリフレッシュが 再開されます。セルフリフレッシュ解除からオートリフレッシュ開始までに時間がかかる場合には、(RTCOR の 値 - 1)を RTCNT に設定することにより、直ちにオートリフレッシュを開始することができます。

セルフリフレッシュに設定した後は、本 LSI をスタンバイ状態にした場合にもセルフリフレッシュ状態は継続 され、割り込みによるスタンバイ状態からの復帰後もセルフリフレッシュ状態が保持されます。ただし、CMNCR レジスタの HIZCNT ビットを 1 に設定し、スタンバイ状態でも CKE 他の端子をドライブする必要があります。

マニュアルリセットによってセルフリフレッシュ状態が解除されることはありません。

パワーオンリセットの場合には、BSC のレジスタが初期化されるため、セルフリフレッシュ状態が解除されま す。




図 9.30 セルフリフレッシュタイミング

#### (9) リフレッシュ要求とバスサイクルの関係

バスサイクル実行中にリフレッシュ要求が発生した場合は、リフレッシュの実行はバスサイクルの完了まで待たされます。また、バスアービトレーション機能でバスを解放しているときにリフレッシュ要求が発生した場合は、バス権を獲得するまでリフレッシュの実行は待たされます。本 LSI はリフレッシュの実行が待たされている間にバス権を要求する信号として、IRQOUT 端子を設けています。バス権を獲得するまで、IRQOUT をアサート(ローレベル)し続けます。

リフレッシュの実行を待たされている状態で新たなリフレッシュ要求が発生した場合には、前のリフレッシュ 要求は消滅します。リフレッシュを正しく行うためには、リフレッシュ間隔よりも長いバスサイクルや、バス権 の占有が起こらないようにする必要があります。

セルフリフレッシュ中にバス権要求が発生しても、バスの解放はセルフリフレッシュが解除されるまで行われません。

#### (10) パワーオンシーケンス

SDRAM を使用するためには、パワーオン後、SDRAM に対してモード設定を行う必要があります。SDRAM の初期化を正しく行うためには、まず BSC のレジスタを設定した後、SDMR2 あるいは SDMR3 レジスタをアクセスすることにより SDRAM のモードレジスタに対する書き込みを行います。SDRAM のモードレジスタの設定は $\overline{\text{CSn}}$ 、 $\overline{\text{RASU}}$ 、 $\overline{\text{RASU}}$ 、 $\overline{\text{CASU}}$ 、 $\overline{\text{CASU}}$ 、 $\overline{\text{CASU}}$ 、 $\overline{\text{CASL}}$ 、および RDWR の組み合わせで、その時点のアドレス信号の値が SDRAM に取り込まれます。設定したい値を X とすると X + (エリア Y : HTFFF84000、エリア Y : HTFFF85000)番地にワードライトを行うことによって、値 Y が SDRAM 内のモードレジスタに書き込まれます。このときライトデータは、無視されます。本 LSI でサポートしているパーストリード / シングルライト (パースト長 Y ) またはパーストリード / バーストライト (パースト長 Y )、CAS レイテンシ Y 2~3、ラップタイプ = シーケンシャル、およびパースト長 Y を設定するには、表 Y 9.27 に示すアクセスアドレスに任意のデータをワードライトします。このとき、外部アドレス端子の Y A12 以上のビットには Y が出力されます。

#### 表 9.27 SDRAM モードレジスタライト時のアクセスアドレス

#### • エリア2設定(SDMR2)

### バーストリード/シングルライト(バースト長1)の場合

データバス幅	CAS レイテンシ	アクセスアドレス	外部アドレス端子
16 ビット	2	H'FFF84440	H'0000440
	3	H'FFF84460	H'0000460
32 ビット	2	H'FFF84880	H'0000880
	3	H'FFF848C0	H'00008C0

#### バーストリード / バーストライト (バースト長1) の場合

データバス幅	CAS レイテンシ	アクセスアドレス 外部アドレス端	
16 ビット	2	H'FFF84040	H'0000040
	3	H'FFF84060	H'0000060
32 ビット	2	H'FFF84080	H'0000080
	3	H'FFF840C0	H'00000C0

### • エリア3設定(SDMR3)

### バーストリード / シングルライト (バースト長 1) の場合

<u> </u>	ブルン     (ハ ス   Q   ) の場合		
データバス幅	CAS レイテンシ	アクセスアドレス	外部アドレス端子
16 ビット	2	H'FFF85440	H'0000440
	3	H'FFF85460	H'0000460
32 ビット	2	H'FFF85880	H'0000880
	3	H'FFF858C0	H'00008C0

### バーストリード / バーストライト (バースト長1) の場合

データバス幅	CAS レイテンシ	アクセスアドレス 外部アドレス端		
16 ビット	2	H'FFF85040	H'000040	
	3	H'FFF85060	H'0000060	
32 ビット	2	H'FFF85080	H'0000080	
	3	H'FFF850C0	H'00000C0	

モードレジスタ設定タイミングを図 9.31 に示します。まず全バンクプリチャージコマンド(PALL)を発行し、次いでオートリフレッシュコマンド(REF)を8回発行します。そして最後に、モードレジスタ書き込みコマンド(MRS)を発行します。PALLと1回目のREFの間にCS3WCRのWTRP[1:0]ビットに設定した数のアイドルサイクルが挿入され、REFとREFおよび、8回目のREFとMRSの間にCS3WCRのWTRC[1:0]ビットに設定した数のアイドルサイクルが挿入されます。また、MRSと次に発行するコマンドの間に1サイクル以上のアイドルサイクルが挿入されます。

SDRAM は全パンクプリチャージ(PALL)に先立って、電源投入後に一定のアイドル時間を確保しなければなりません。必要なアイドル時間は、SDRAM のマニュアルを参照してください。リセット信号のパルス幅がこのアイドル時間より長い場合には、直ちにモードレジスタの設定を行っても問題ありませんが、短い場合は注意する必要があります。




図 9.31 SDRAM モードレジスタ書き込みタイミング (JEDEC 準拠)

### 9.5.7 バースト ROM (クロック非同期) インタフェース

バースト ROM (クロック非同期) インタフェースは、バーストモードあるいはページモード等と呼ばれるアドレスの切り替えによって、高速に読み出しのできる機能を有するメモリをアクセスするためのものです。基本的には通常空間と同じようなアクセスを行いますが、最初のサイクルを終了する際に RD 信号のネゲートを行わず、アドレスのみを切り替えて、2回目以降のアクセスを行います。2回目以降のアクセスでは、アドレスの変化がCK の立ち下がりになります。

最初のアクセスサイクルに対しては、CSnWCR の W[3:0]ビットに設定された数のウェイトサイクルが挿入されます。2 回目以降のアクセスサイクルに対しては、CSnWCR の BW[1:0]ビットに設定された数のウェイトサイクルが挿入されます。

バースト ROM (クロック非同期) アクセス時は、BS 信号は最初のアクセスサイクルに対してのみアサートされます。また、外部ウェイト入力も最初のアクセスサイクルにのみ有効です。

バースト ROM (クロック非同期)インタフェースでバースト動作を行わないシングルアクセス時は、通常空間と同じアクセスタイミングになります。

表 9.28 にバス幅およびアクセスサイズとバースト数の関係を、図 9.32 にタイムチャートを示します。

バス幅	BEN ビット	アクセスサイズ	バースト数	アクセス回数
8 ビット	影響なし	8 ビット	1	1
	影響なし	16 ビット	2	1
	影響なし	32 ビット	4	1
	0	16 バイト	16	1
	1		4	4
16 ビット	影響なし	8 ビット	1	1
	影響なし	16 ビット	1	1
	影響なし	32 ビット	2	1
	0	16 バイト	8	1
	1		2	4
32 ビット	影響なし	8 ビット	1	1
	影響なし	16 ビット	1	1
	影響なし	32 ビット	1	1
	影響なし	16 バイト	4	1

表 9.28 バス幅およびアクセスサイズとバースト数の関係




図 9.32 バースト ROM (クロック非同期) アクセス

(バス幅 32 ビット 16 バイト転送 (バースト数 4)、初回アクセスウェイト 2、2 回目以降アクセスウェイト 1)

## 9.5.8 バイト選択付き SRAM インタフェース

バイト選択付き SRAM インタフェースは、リードまたはライトいずれのバスサイクルでもバイト選択端子 (WRxx)を出力するメモリインタフェースです。このインタフェースは 16 ビットのデータ端子を持ち、UB あるいは LB のような上位バイト選択端子および下位バイト選択端子のある SRAM をアクセスするためのものです。

CSnWCR レジスタの BAS ビットが 0(初期値)のとき、バイト選択付き SRAM インタフェースのライトアクセスタイミングは、通常空間インタフェースと同一です。一方、リード動作では、WRXX 端子のタイミングが通常空間インタフェースと異なり、WRXX 端子からバイト選択信号を出力します。図 9.33 に基本アクセスタイミングを示します。特にライト時は、バイト選択端子(WRXX)のタイミングでメモリに書き込まれます。ご使用になるメモリのデータシートをご確認ください。

CSnWCR レジスタの BAS ビットが 1 のとき、 $\overline{WRxx}$  端子と RDWR 端子のタイミングが変化します。図 9.34 に基本アクセスタイミングを示します。特にライト時は、ライトイネーブル端子 (RDWR) のタイミングでメモリに書き込まれます。RDWR のネゲートタイミングからのライトデータのホールドタイミングは、CSnWCR の HW[1:0]ビットを設定することにより確保してください。図 9.35 にソフトウェイト設定時のアクセスタイミングを示します。




図 9.33 BAS=0 バイト選択付き SRAM 基本アクセスタイミング

9-98




図 9.34 BAS=1 バイト選択付き SRAM 基本アクセスタイミング




図 9.35 BAS=1 バイト選択付き SRAM ウェイトタイミング ( SW[1:0]=01、WR[3:0]=0001、HW[1:0]=01 )




図 9.36 32 ビットデータ幅バイト選択付き SRAM 接続例




図 9.37 16 ビットデータ幅バイト選択付き SRAM 接続例

#### 9.5.9 PCMCIA インタフェース

本LSIでは、エリア 5、エリア 6で PCMCIA インタフェースの設定が可能です。エリア 5 およびエリア 6 は CSnBCR (n=5、6)の TYPE[2:0]ピットを B'101 に設定することで、JEIDA 仕様 Ver4.2 (PCMCIA2.1 Rev2.1)で定める IC メモリカードおよび I/O カードインタフェースになります。また、CSnWCR (n=5、6)の SA[1:0]ピットにより各エリアの前半 32MB と後半の 32MB に対して IC メモリカードあるいは I/O カードインタフェースに設定できます。たとえば、CSSWCR の SA1 ピットを 1 に、また CSSWCR の SA0 ピットを 0 に設定すると前半の 32MB が IC メモリカードインタフェースおよび後半の 32MB が I/O カードインタフェースとなります。

PCMCIA インタフェースを使用する場合は、CS5BCR の BSZ[1:0]ビットもしくは CS6BCR の BSZ[1:0]ビットによって、バスサイズは 8 ビットまたは 16 ビットに設定してください。

図 9.38 に本 LSI で PCMCIA カードの接続例を示します。 PCMCIA カードは活性挿入(システムの電源を供給中にカードの抜き差しを行うこと)を行えるようにするため、本 LSI のバスインタフェースと PCMCIA カードの間に 3-State バッファを接続する必要があります。

JEIDA および PCMCIA の規格では、ビッグエンディアンモードでの動作が明確に規定されていないため、本 LSI のビッグエンディアンモードの PCMCIA インタフェースは独自にインタフェースを規定しています。




図 9.38 PCMCIA インタフェース接続例

### (1) メモリカードインタフェース基本タイミング

図 9.39 に PCMCIA の IC メモリカードインタフェースの基本タイミングを示します。エリア 5 およびエリア 6 を PCMCIA インタフェースに設定した場合は、各エリアのコモンメモリ空間をアクセスすると自動的に IC メモリカードインタフェースとしてバスアクセスが行われます。外部バス周波数 (CK) が高くなると、 $\overline{RD}$  や  $\overline{WE}$  に対してアドレス (A25 ~ A0)、カードイネーブル ( $\overline{CE1A}$ 、 $\overline{CE1B}$ 、 $\overline{CE2A}$ 、 $\overline{CE2B}$ )、書き込みサイクル時の書き込みデータ (D15 ~ D0)のセットアップ時間、およびホールド時間が足りなくなります。これに対して、本 LSIでは CS5WCR もしくは CS6WCR レジスタによって物理空間のエリア 5 およびエリア 6 の各エリアに対して、それぞれセットアップ時間およびホールド時間を設定することができます。また、通常空間インタフェースと同じようにソフトウェアウェイトおよび  $\overline{WAIT}$  端子によるハードウェアウェイトを行うことができます。図 9.40 に PCMCIA メモリバスウェイトタイミングを示します。




図 9.39 PCMCIA メモリカードインタフェース基本タイミング




図 9.40 PCMCIA メモリカードインタフェースウェイトタイミング (TED[3:0]=B'0010、TEH[3:0]=B'0001、ハードウェイト 1)

IC メモリカードインタフェースとしてメモリ空間を 32M バイトすべて使用する場合は、コモンメモリとアトリビュートメモリの切り替え信号  $\overline{REG}$  はポート等を利用して生成します。また、メモリ空間が 16M バイト以下で足りる場合は、メモリ空間を 16M バイトずつコモンメモリ空間とアトリビュートメモリ空間として使うことにより、A24 端子を  $\overline{REG}$  信号として利用することができます。




図 9.41 PCMCIA 空間割り付け例 ( CS5BWCR.SA[1:0]=B'10、CS6BWCR.SA[1:0]=B'10 )

### (2) I/O カードインタフェース基本タイミング

図 9.42 および図 9.43 に PCMCIA の I/O カードインタフェースのタイミングを示します。

I/O カードインタフェースと IC メモリカードインタフェースの切り替えは、アクセスするアドレスによって行います。エリア 5 を PCMCIA に設定し、CS5WCR の SA1、SA0 ビットを 1 にすると、それぞれアドレスの H'16000000 ~ H'17FFFFFFF、H'14000000 ~ H'15FFFFFFF が I/O カードエリアとして割り付けられます。また、エリア 6 を PCMCIA に設定し、CS6WCR の SA1、SA0 ビットを 1 にすると、それぞれアドレスの H'1A000000 ~ H'1BFFFFFF、H'18000000 ~ H'19FFFFFFF が I/O カードエリアとして割り付けられます。

本 LSI ではリトルエンディアンはサポートしていませんので、IOISI6 信号はローレベルに固定してください。




図 9.42 PCMCIA I/O カードインタフェース基本タイミング




図 9.43 PCMCIA I/O カードインタフェースウェイトタイミング (TED[3:0]=B'0010、TEH[3:0]=B'0001、ハードウェイト 1)

## 9.5.10 バースト MPX-I/O インタフェース

図 9.44 にバースト MPX デバイス接続例を、図 9.45 ~ 図 9.48 にバースト MPX 空間アクセスタイミングを示します。

CS6BCR レジスタの TYPE[2:0]ビットの設定により、エリア 6 をバーストアドレス / データマルチプレクス I/O インタフェースに設定することができます。本インタフェースにより、アドレス / データマルチプレクス形式の 32 ビットシングルバスを使用した外部メモリコントローラチップとの接続を容易に行えます。アドレスは、D25~D0 に出力されます。アクセスサイズは、アドレスサイクル時 D31~D29 に出力されます。D31~D29 出力とアクセスサイズの対応は CS6WCR レジスタ説明をご覧ください。

アドレス端子 A25~A0には、本来のアドレスが出力されます。

バースト MPX インタフェースを使用する場合は、バスサイズは 32 ビット固定となります。CS6BCR の BSZ[1:0] ビットの設定は 32 ビットに設定してください。また、ウェイトは、ソフトウェイトと  $\overline{WAIT}$  端子によるハードウェイトの挿入が可能です。

なお、リード時は、ソフトウェイトを 0 に設定していてもアドレス出力の次に自動的に 1 サイクルのウェイトが挿入されます。




図 9.44 バースト MPX デバイス接続例




図 9.45 バースト MPX 空間アクセスタイミング (シングルリード、ノーウェイトまたはソフトウェイト 1)




図 9.46 バースト MPX 空間アクセスタイミング (シングルライト、ソフトウェイト 1、ハードウェイト 1)




図 9.47 バースト MPX 空間アクセスタイミング (バーストリード、ノーウェイトまたはソフトウェイト 1)




図 9.48 バースト MPX 空間アクセスタイミング (バーストライト、ノーウェイト)

# 9.5.11 バースト ROM (クロック同期) インタフェース

バースト ROM (クロック同期) インタフェースは、シンクロナスバースト機能を有する ROM を高速にアクセスするためのものです。基本的には、通常空間と同じようなアクセスを行います。本インタフェースは、エリア 0でのみ設定可能です。

最初のアクセスサイクルに対しては、CSOWCR の W[3:0]ビットに設定された数のウェイトサイクルが挿入されます。2 回目以降のアクセスサイクルに対しては、CSOWCR の BW[1:0]ビットに設定された数のウェイトサイクルが挿入されます。

バースト ROM(クロック同期)アクセス時は、 $\overline{BS}$  信号は最初のアクセスサイクルに対してのみアサートされます。また、外部ウェイト入力も最初のときにのみ有効です。

メモリの設定はバス幅が 16 ビット時には、バースト長は 8 および 32 ビット時は 4 に設定してください。バス幅 8 ビットはサポートしていません。本インタフェースではすべてのリードアクセスに対して、バースト動作を行います。たとえば 16 ビットバス幅でロングワードアクセス時は、必要な 2 データの読み込みを行った後に、残りの不要な 6 データの空読み出しを行います。

このような空読み出しサイクルは、メモリアクセスタイムの増加をもたらし、プログラム実行速度の低下および DMA 転送速度の低下を招くので、DMA による 16 バイトリードを有効に活用することが重要です。




図 9.49 バースト ROM (クロック同期) アクセス (バースト長 8、初回アクセスウェイト 2、2 回目以降アクセスウェイト 1)

## 9.5.12 アクセスサイクル間ウェイト

LSIの動作周波数が高くなってきたため、低速なデバイスからのデータ出力が完了した際のデータバッファのオフが間に合わず、次のデバイスのデータ出力と衝突してデバイスの信頼度を低下させたり、誤動作を引き起こしたりする場合があります。これを防止するため、連続するアクセス間にアクセスサイクル間のウェイトを挿入して、データの衝突を回避する機能を設けました。

アクセスサイクル間ウェイトのサイクル数は、CSnBCR の IWW[1:0]ビット、IWRWD[1:0]ビット、IWRWS[1:0]ビット、IWRRS[1:0]ビット、IWRRS[1:0]ビット、IWRRS[1:0]ビット、DMAIWA ビットで指定します。アクセスサイクル間ウェイト(アイドルサイクル)は、以下の条件のとき挿入が可能です。

- 1. 連続するアクセスがライト リード、ライト ライトの場合
- 2. 連続するアクセスが別空間でかつリード ライトの場合
- 3. 連続するアクセスが同一空間でかつリード ライトの場合
- 4. 連続するアクセスが別空間でかつリード リードの場合
- 5. 連続するアクセスが同一空間でかつリード リードの場合
- 6. DMAシングルアドレス転送で外部デバイスによるデータ出力サイクル後の本LSIを含む別デバイスによるデータ出力の場合(DMAIWA=0)
- 7. DMAシングルアドレス転送で外部デバイスによるデータ出力サイクル後にアクセス発生の場合 (DMAIWA=1)

上記で示したアクセスサイクル間ウェイトのアイドルサイクル以外に、内部バスとのインタフェースやマルチプレクスされた端子(WRxx)の最小パルス幅確保のため、アイドルサイクルを挿入する場合があります。

- 8. 内部バスとのインタフェースに伴う、外部バスのアイドルサイクル
  - (a) 外部バスがアイドルもしくはリードサイクル後のライトアクセス直前に、1アイドルサイクルを挿入します。
  - (b) 外部バスのリードサイクル終了時、リードデータを内部バスに転送するために、1アイドルサイクルを 挿入します。
    - リードサイクル直後のライトサイクルでは、上記 (a) と合わせて $2\sim3$ サイクルのアイドルサイクルを挿入します。
- 9. 異種メモリ間アクセスの場合の外部バスのアイドルサイクル
  - 異種メモリ間アクセスの場合、以下のケースでアイドルサイクルを挿入します。ここで、BASビット = 1のバイト選択付きSRAMインタフェースは、WRxxの変化タイミングが同じになるため、SDRAMインタフェースとして扱います。
  - (a) SDRAMインタフェースでのライトアクセス後、SDRAM以外のインタフェースのアクセスを行う場合、 1アイドルサイクルを挿入します。
  - (b) 外部ウェイト無効の設定の通常空間インタフェースおよびBASビット=0のバイト選択付きSRAMインタフェースアクセス後、SDRAMインタフェースアクセスを行う場合、1アイドルサイクルを挿入します。
  - (c) MPX-I/Oインタフェースアクセス後、SDRAMインタフェースアクセスを行う場合、1アイドルサイクル

を挿入します。

- (d) 外部バスアイドル状態からMPX-I/Oインタフェースアクセスを行う場合、2アイドルサイクルを挿入します。
- (e) 通常空間インタフェース、BASビット=0のバイト選択付きSRAMインタフェース、およびSDRAMイン タフェースのリードサイクル後、MPX-I/Oインタフェースのアクセスを行う場合、1アイドルサイクル を挿入します。
- (f) SDRAMインタフェースのライトサイクル後、MPX-I/Oインタフェースのアクセスを行う場合には、2Pイドルサイクルを挿入します。

表9.29~表9.34に、通常空間インタフェース、SDRAMインタフェースの場合の挿入されるアイドルサイクルの最小数を示します。表中の「CSnBCRのアイドル設定」は、IWW、IWRWD、IWRWS、IWRRD、IWRRSで設定するアイドルサイクル数を示します。

BSC レジスタ設定 バス幅以下サイズのアクセス			バス幅を超えるサイズのアクセス								
CSnWCR.WM Ø	CSnBCR の	リード	ライト	リード	ライト	連続	連続	リード	ライト	リード	ライト
設定	アイドル設定	リード	ライト	ライト	リード	リード*1	ライト*1	リード*²	ライト* <sup>2</sup>	ライト* <sup>2</sup>	リード*²
1	0	1, 1, 1, 1	0,0,0,0	3, 3, 3, 4	0,0,0,0	0,0,0,0	0,0,0,0	1, 1, 1, 1	0,0,0,0	3, 3, 3, 4	0,0,0
0	0	1, 1, 1, 1	1, 1, 1, 1	3 3 3 4	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	3, 3, 3, 4	1, 1, 1, 1
1	1	1, 1, 1, 1	1, 1, 1, 1	3, 3, 3, 4	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	3, 3, 3, 4	1, 1, 1, 1
0	1	1, 1, 1, 1	1, 1, 1, 1	3,3,3,4	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	1, 1, 1, 1	3, 3, 3, 4	1, 1, 1, 1
1	2	2,2,2,2	2222	3 3 3 4	2222	2222	2222	2222	2222	3, 3, 3, 4	2222
0	2	2222	2222	3 3 3 4	2222	2222	2, 2, 2, 2	2222	2222	3, 3, 3, 4	2222
1	4	4444	4444	4444	4444	4444	4444	4444	4444	4444	4444
0	4	4444	4444	4444	4444	4444	4444	4,4,4,4	4444	4444	4,4,4,4

表 9.29 通常空間インタフェースの CPU アクセス間のアイドルサイクル最小数

- 【注】 表中のアイドルサイクル最小数は、順に I : B が 4:1、3:1、2:1、1:1 の場合を示します。
  - \*1 16 ビットバス幅時の 32 ビットアクセスでの 0 番地ワードアクセスと 2 番地ワードアクセス間の最小アイドルサイクル数、8 ビットバス幅時の 16 ビットアクセスでの 0 番地バイトアクセスと 1 番地バイトアクセス間の最小アイドルサイクル数、8 ビットバス幅時の 32 ビットアクセスでの 0 番地バイトアクセスと 1 番地バイトアクセスと 2 番地バイトアクセスと 3 番地バイトアクセス 3 番地バイトアクセス間の最小アイドルサイクル数、および 16 バイト転送中の連続アクセス間の最小アイドルサイクル数
  - \*2 上記以外

表 9.30 通常空間インタフェースの DMAC デュアルアドレスモード、および DTC 転送時の アクセス間アイドルサイクル最小数

BSC レジスタ設定		バス幅以下サイズのアクセス		バス幅を超えるサイズのアクセス			
CSnWCR.WM の 設定	CSnBCR の アイドル設定	リード ライト	ライト リード	連続 リード* <sup>1</sup>	リード ライト* <sup>2</sup>	連続 ライト* <sup>1</sup>	ライト リード* <sup>2</sup>
1	0	2	0	0	2	0	0
0	0	2	1	1	2	1	1
1	1	2	1	1	2	1	1
0	1	2	1	1	2	1	1
1	2	2	2	2	2	2	2
0	2	2	2	2	2	2	2
1	4	4	4	4	4	4	4
0	4	4	4	4	4	4	4

- 【注】 DMAC および DTC は B 動作なのでクロック比変更には関係しません。
  - \*1 16 ビットバス幅時の32 ビットアクセスでの0番地ワードアクセスと2番地ワードアクセス間の最小アイドルサイクル数、8 ビットバス幅時の16 ビットアクセスでの0番地パイトアクセスと1番地パイトアクセス間の最小アイドルサイクル数、8 ビットバス幅時の32 ビットアクセスでの0番地パイトアクセスと1番地パイトアクセスと2番地パイトアクセスと3番地パイトアクセスと100最小アイドルサイクル数、および16 パイト転送中の連続アクセス間の最小アイドルサイクル数
  - \*2 上記以外

## 表 9.31 DACK 付き外部デバイスから、通常空間インタフェースへの DMAC シングルアドレスモード転送時のアイドルサイクル最小数

• DACK付き外部デバイスから、通常空間インタフェースへの転送

	BSC レジスタ設定*³	アイドルサイクル最小数		
CSnWCR.WM の 設定	CMNCR.DMAIWA の 設定	CMNCR.DMAIW の アイドル設定	バス幅を超えるサイズの アクセス* <sup>1</sup>	バス幅以下サイズの アクセス* <sup>2</sup>
1	0	-	0	1*5
0	0	-	1	1
1	1	0	0	<b>1</b> * <sup>5</sup>
0	1	0	1	1
1	1	1	1	1
0	1	1	1	1
1	1	2	2	2
0	1	2	2	2
1	1	4	4	4
0	1	4	4	4

• 通常空間インタフェースから、DACK付き外部デバイスへの転送

BSC レジン	スタ設定*⁴	アイドルサイクル最小数		
CSnWCR.WM の 設定	CSnBCR の アイドル設定	バス幅を超えるサイズの アクセス* <sup>1</sup>	バス幅以下サイズの アクセス* <sup>2</sup>	
1	0	0	2	
0	0	1	3	
1	1	1	2	
0	1	1	3	
1	2	2	2	
0	2	2	3	
1	4	4	4	
0	4	4	4	

### 【注】 DMAC は B 動作なのでクロック比変更には関係しません。

- \*1 16 ビットバス幅時の 32 ビットアクセスでの 0 番地ワードアクセスと 2 番地ワードアクセス間の最小アイドルサイクル数、8 ビットバス幅時の 16 ビットアクセスでの 0 番地パイトアクセスと 1 番地パイトアクセス間の最小アイドルサイクル数、8 ビットバス幅時の 32 ビットアクセスでの 0 番地パイトアクセスと 1 番地バイトアクセスと 2 番地パイトアクセスと 3 番地パイトアクセス間の最小アイドルサイクル数、および 16 バイト転送中の連続アクセス間の最小アイドルサイクル数
- \*2 上記以外
- \*3 DACK 付き外部デバイスから、通常空間インタフェースへのシングル転送では、CSnBCR の IWW、IWRWD、IWRWS、IWRRD、IWRRS ビットの影響は受けません。
- \*4 通常空間インタフェースから、DACK 付き外部デバイスへのシングル転送では、CMNCR の DMAIWA、DMAIW ビットの影響は受けません。
- \*5 CSnWCR の HW[1:0]ビットを 2.5 サイクル以上に設定すると、アイドルサイクル数は 0 になります。

表 9.32 SDRAM インタフェースの CPU、DMAC デュアルアドレスモード、および DTC での アクセス間アイドルサイクルの最小数

BSC レジスタ設定		CPU によるアクセス				DMAC および		
						DTC によるアクセス		
CSnBCR の	CS3WCR.WTRP	CS3WCR.TRWL	リード	ライト	リード	ライト	リード	ライト
アイドル	の設定	の設定	リード	ライト	ライト	リード	ライト	リード
設定								
0	1	0	1、1、1、1	0, 0, 0, 0	3, 3, 3, 4	0, 0, 0, 0	2	0
0	1	1	1、1、1、1	1、1、1、1	3、3、3、4	1、1、1、1	2	1
0	1	2	1、1、1、1	2, 2, 2, 2	3、3、3、4	2, 2, 2, 2	2	2
0	1	3	1、1、1、1	3, 3, 3, 3	3, 3, 3, 4	3, 3, 3, 3	2	3
0	2	0	2, 2, 2, 2	1、1、1、1	3, 3, 3, 4	1、1、1、1	2	1
0	2	1	2, 2, 2, 2	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	2	2
0	2	2	2, 2, 2, 2	3, 3, 3, 3	3、3、3、4	3, 3, 3, 3	2	3
0	2	3	2, 2, 2, 2	4、4、4、4	3、3、3、4	4、4、4、4	2	4
0	3	0	3, 3, 3, 3	2, 2, 2, 2	3、3、3、4	2、2、2、2	3	2
0	3	1	3, 3, 3, 3	3, 3, 3, 3	3, 3, 3, 4	3, 3, 3, 3	3	3
0	3	2	3, 3, 3, 3	4、4、4、4	3、3、3、4	4、4、4、4	3	4
0	3	3	3, 3, 3, 3	5, 5, 5, 5	3、3、3、4	5, 5, 5, 5	3	5
0	4	0	4、4、4、4	3, 3, 3, 3	4、4、4、4	3, 3, 3, 3	4	3
0	4	1	4, 4, 4, 4	4、4、4、4	4、4、4、4	4、4、4、4	4	4
0	4	2	4、4、4、4	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4	5
0	4	3	4, 4, 4, 4	6, 6, 6, 6	4、4、4、4	6, 6, 6, 6	4	6
1	1	0	2, 2, 2, 2	1、1、1、1	3、3、3、4	1、1、1、1	2	1
1	1	1	2, 2, 2, 2	1、1、1、1	3、3、3、4	1、1、1、1	2	1
1	1	2	2, 2, 2, 2	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	2	2
1	1	3	2, 2, 2, 2	3, 3, 3, 3	3、3、3、4	3, 3, 3, 3	2	3
1	2	0	2, 2, 2, 2	1、1、1、1	3、3、3、4	1、1、1、1	2	1
1	2	1	2, 2, 2, 2	2, 2, 2, 2	3、3、3、4	2、2、2、2	2	2
1	2	2	2, 2, 2, 2	3, 3, 3, 3	3、3、3、4	3, 3, 3, 3	2	3
1	2	3	2, 2, 2, 2	4, 4, 4, 4	3、3、3、4	4、4、4、4	2	4
1	3	0	3, 3, 3, 3	2, 2, 2, 2	3、3、3、4	2、2、2、2	3	2
1	3	1	3, 3, 3, 3	3, 3, 3, 3	3、3、3、4	3, 3, 3, 3	3	3
1	3	2	3, 3, 3, 3	4、4、4、4	3、3、3、4	4、4、4、4	3	4
1	3	3	3, 3, 3, 3	5, 5, 5, 5	3、3、3、4	5, 5, 5, 5	3	5
1	4	0	4、4、4、4	3, 3, 3, 3	4、4、4、4	3, 3, 3, 3	4	3
1	4	1	4, 4, 4, 4	4, 4, 4, 4	4, 4, 4, 4	4、4、4、4	4	4
1	4	2	4, 4, 4, 4	5, 5, 5, 5	4, 4, 4, 4	5, 5, 5, 5	4	5
1	4	3	4, 4, 4, 4	6, 6, 6, 6	4, 4, 4, 4	6, 6, 6, 6	4	6

BSC レジスタ設定		CPU によるアクセス				DMAC および DTC によるアクセス		
CSnBCR の アイドル 設定	CS3WCR.WTRP の設定	CS3WCR.TRWL の設定	リード	ライト ライト	リード ライト	ライト リード	リードライト	ライトリード
2	1	0	3, 3, 3, 3	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	3	2
2	1	1	3, 3, 3, 3	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	3	2
2	1	2	3, 3, 3, 3	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	3	2
2	1	3	3, 3, 3, 3	3, 3, 3, 3	3, 3, 3, 4	3, 3, 3, 3	3	3
2	2	0	3, 3, 3, 3	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	3	2
2	2	1	3, 3, 3, 3	2, 2, 2, 2	3, 3, 3, 4	2, 2, 2, 2	3	2
2	2	2	3, 3, 3, 3	3, 3, 3, 3	3, 3, 3, 4	3, 3, 3, 3	3	3
2	2	3	3, 3, 3, 3	4、4、4、4	3, 3, 3, 4	4、4、4、4	3	4
2	3	0	3, 3, 3, 3	2, 2, 2, 2	3、3、3、4	2, 2, 2, 2	3	2
2	3	1	3, 3, 3, 3	3, 3, 3, 3	3、3、3、4	3, 3, 3, 3	3	3
2	3	2	3, 3, 3, 3	4、4、4、4	3, 3, 3, 4	4, 4, 4, 4	3	4
2	3	3	3, 3, 3, 3	5, 5, 5, 5	3、3、3、4	5, 5, 5, 5	3	5
2	4	0	4、4、4、4	3, 3, 3, 3	4, 4, 4, 4	3, 3, 3, 3	4	3
2	4	1	4、4、4、4	4、4、4、4	4, 4, 4, 4	4, 4, 4, 4	4	4
2	4	2	4, 4, 4, 4	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4	5
2	4	3	4、4、4、4	6, 6, 6, 6	4, 4, 4, 4	6, 6, 6, 6	4	6
4	1	0	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4, 4, 4, 4	5	4
4	1	1	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	1	2	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4, 4, 4, 4	5	4
4	1	3	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4, 4, 4, 4	5	4
4	2	0	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	2	1	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	2	2	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	2	3	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	3	0	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	3	1	5, 5, 5, 5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	3	2	5、5、5、5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	3	3	5、5、5、5	5, 5, 5, 5	5, 5, 5, 5	5, 5, 5, 5	5	5
4	4	0	5、5、5、5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	4	1	5、5、5、5	4、4、4、4	5, 5, 5, 5	4、4、4、4	5	4
4	4	2	5、5、5、5	5, 5, 5, 5	5, 5, 5, 5	5, 5, 5, 5	5	5
4	4	3	5, 5, 5, 5	6, 6, 6, 6	5, 5, 5, 5	6, 6, 6, 6	5	6

【注】 表中の CPU アクセス部分は、順に I : B が 4:1、3:1、2:1、1:1 の場合を示します。DMAC および DTC は B 動作なのでクロック比変更には関係しません。

# 表 9.33 SDRAM インタフェースの DMAC シングルアドレスモードでの アクセス間アイドルサイクルの最小数 (1)

• DACK付き外部デバイスから、SDRAMインタフェースへの転送

	アイドル最小数		
CMNCR.DMAIW の設定	CR.DMAIW の設定 CS3WCR.WTRP の設定 CS3WCR.TRWL の設定		
0	1	0	1*3
0	1	1	1
0	1	2	2
0	1	3	3
0	2	0	1
0	2	1	2
0	2	2	3
0	2	3	4
0	3	0	2
0	3	1	3
0	3	2	4
0	3	3	5
0	4	0	3
0	4	1	4
0	4	2	5
0	4	3	6
1	1	0	1
1	1	1	1
1	1	2	2
1	1	3	3
1	2	0	1
1	2	1	2
1	2	2	3
1	2	3	4
1	3	0	2
1	3	1	3
1	3	2	4
1	3	3	5
1	4	0	3
1	4	1	4
1	4	2	5
1	4	3	6
2	1	0	2

	アイドル最小数		
CMNCR.DMAIW の設定	CS3WCR.WTRP の設定	CS3WCR.TRWL の設定	
2	1	1	2
2	1	2	2
2	1	3	3
2	2	0	2
2	2	1	2
2	2	2	3
2	2	3	4
2	3	0	2
2	3	1	3
2	3	2	4
2	3	3	5
2	4	0	3
2	4	1	4
2	4	2	5
2	4	3	6
4	1	0	4
4	1	1	4
4	1	2	4
4	1	3	4
4	2	0	4
4	2	1	4
4	2	2	4
4	2	3	4
4	3	0	4
4	3	1	4
4	3	2	4
4	3	3	5
4	4	0	4
4	4	1	4
4	4	2	5
4	4	3	6

### 表 9.34 SDRAM インタフェースの DMAC シングルアドレスモードでの アクセス間アイドルサイクルの最小数(2)

• SDRAMインタフェースから、DACK付き外部デバイスへの転送

BSC レジ	BSC レジスタ設定*²					
CS3BCR のアイドル設定	CS3WCR.WTRP の設定					
0	1	3				
0	2	3				
0	3	3				
0	4	4				
1	1	3				
1	2	3				
1	3	3				
1	4	4				
2	1	3				
2	2	3				
2	3	3				
2	4	4				
4	1	5				
4	2	5				
4	3	5				
4	4	5				

#### 【注】 DMAC は B 動作なのでクロック比変更には関係しません。

- \*1 DACK 付き外部デバイスから、SDRAM インタフェースへのシングル転送では、CSnBCR の IWW、IWRWD、IWRWS、IWRRD、IWRRS ビットの影響は受けません。
  また、CMNCR.DMAIWA = 0 の場合は、上表 ( 1 ) の CMNCR.DMAIW[1:0] = 0 の設定と同じになります。
- \*2 上記以外
- \*3 WTRCD=1サイクル以下にしてください。

### 9.5.13 バスアービトレーション

本 LSI は、通常状態でバス権を有し、外部デバイスからのバス権要求を受けてバスの解放を行います。また、本 LSI 内部にも CPU、DMAC、DTC という 3 つのバスマスタがあります。これらのバスマスタに対するバス権委譲の優先順位は以下のとおりとなります。

外部デバイスによるバス権要求 ( BREQ ) >CPU>DTC>DMAC>CPU

ただし、DTC または DMAC がバス権を要求している状態で、CPU が連続してバス権を獲得することはありません。

CPU からの外部空間アクセス要求に関しては、下記のケースがあります。

- 1. バス機能拡張レジスタ(BSCEHR)のCSSTP2ビットが1の場合は、CPUからの外部空間アクセス要求は、DMAC バースト転送要求、バス機能拡張レジスタ(BSCEHR)のDTLOCKビットが0の場合のDTC転送要求よりも優先度が低くなります。
- 2. CPUからの外部空間アクセス中に、DMAC、DTCの順に起動要求が発生した場合は、DMAC転送を先に実行します。図9.50に、CPUからの外部空間アクセス中にDTC/DMACが競合した場合のバスアービトレーションを示します。




図 9.50 CPU からの外部空間アクセス中に DTC/DMAC が競合した場合のバスアービトレーション

また、「9.5.14(2)LSI 内部バスマスタからみたアクセス」に記述されているライトバッファの動作上、CPU からの外部空間アクセスがライトの場合とリードの場合で、CPU と DTC/DMAC のアービトレーションが異なります。図 9.51 に、CPU からの外部空間アクセス中に DTC/DMAC 起動要求が発生した場合のバスアービトレーションを示します。




図 9.51 CPU からの外部空間アクセス中に DTC/DMAC 起動要求が発生した場合のバスアービトレーション

なおバスアービトレーションが行われない状態を以下に示します。

- 1. TAS命令のリードサイクルとライトサイクル間
- 2. データバス幅がアクセスサイズよりも小さいことによって生じる複数のバスサイクル(たとえば8ビットデータバス幅のメモリにロングワードアクセスを行う場合のバスサイクル間)
- 3. DMACでの16バイト転送時

外部デバイスにバス権を受け渡す際、接続されているデバイスの誤動作を防ぐため、バス解放に先立ってすべてのバス制御信号をネゲート状態にします。バス権を受け取る場合にも、バス制御信号はネゲート状態からドライブを開始します。バス制御信号のハイインピーダンス状態での外来ノイズによる誤動作を防ぐために、これらの制御信号にはプルアップ抵抗が必要となります。

外部デバイスとのバス権の受け渡しはバスサイクルの切れ目で行われます。バス権を要求されたとき、バスサイクルを行っていなければ、直ちにバス権の解放を行います。バスサイクルの最中の場合は、バスサイクルが完了するまで待ち、バス権の解放を行います。LSI外部から見るとバスサイクルを行っていない場合でも、アクセスサイクル間ウェイトを挿入するなど、内部的にはバスサイクルが開始されている場合があるため、CSn 信号その他のバス制御信号を見て、直ちにバスが解放されるかどうかを判断することはできません。

BREQ および BACK のハンドシェイクによる外部バス解放には、少なからずオーバヘッドが存在します。スレープモジュールのタスクが多い場合は一度のバス権獲得により、複数回のバスサイクルを実行するようにシステム設計を行ってください。バス権の受け渡しに必要なサイクルを減らすことによりシステム設計が容易になります。

外部デバイスからのバス権要求を受けない限りバス権を保有しています。外部からのバス権要求 BREQ のアサート(ローレベル)を受け、実行中のバスサイクルが終わり次第バスの解放を行い、バス使用許可 BACK をアサート(ローレベル)します。外部デバイスがバスを解放したことを示す BREQ のネゲート(ハイレベル)を受けて BACK をネゲート(ハイレベル)し、バスの使用を再開します。

SDRAM インタフェース使用時は、アクティブなバンクがある場合、全バンクプリチャージコマンド(PALL)を発行し、これを完了させた後バスの解放を行います。

なお、本 LSI は外部にバス権を解放中でも、外部デバイスへのアクセスが発生しないかぎり処理を続行します。 その後、外部デバイスへのアクセスが発生したところでバス権復帰待ち状態となります。

また、バスを解放している間は、スリープモード、ソフトウェアスタンバイモード、およびディープソフトウェアスタンバイモードに遷移することはできません。

具体的なバス解放シーケンスは、次のとおりです。まず、CK の立ち上がりに同期してアドレスバスおよび、データバスをハイインピーダンスにします。この 0.5 サイクル後にバス使用許可信号を CK の立ち下がりに同期してアサートします。これに続く CK の立ち上がりで、 $\overline{\text{CSn}}$  などのバス制御信号をハイインピーダンスにします。これらのバス制御信号は、遅くともハイインピーダンスにする 1 サイクル前には、ハイレベルにされています。バス権要求信号のサンプリングは、CK の立ち下がりで行います。なお、CKE、 $\overline{\text{RASU}}$ 、 $\overline{\text{RASL}}$ 、 $\overline{\text{CASU}}$ 、 $\overline{\text{CASL}}$  は CMNCRの HIZCNT ビットの設定により、バス解放中でも直前の値でドライブし続けることもできます。

外部デバイスからバス権を再獲得するときのシーケンスは、次のとおりです。 BREQ のネゲートを CK の立ち下がりで検出すると、1.5 サイクル後にバス制御信号は、ハイレベルでドライブを開始します。これに続く CK の

立ち下がりで、バス使用許可信号をネゲートします。アドレスバスおよびデータバスのドライブを開始するのは、これに続く CK の立ち上がりです。 バス制御信号をアサートしてバスサイクルを実際に開始するのは、最も早い場合にはアドレスおよびデータ信号をドライブするのと同じ CK の立ち上がりからです。 バスアービトレーションタイミングを図 9.52 に示します。

ユーザが個別に設計した外部デバイスによっては、アービトレーションによるオーバヘッドを減少させるため、連続して複数回のバスアクセスを発生しようとする場合があります。このようなケースでは、SDRAM の確実なリフレッシュを行うため、外部デバイスのバス占有時間がリフレッシュ周期を超えることなく、バス権を解放するように設計を行う必要があります。そこで、本 LSI では、リフレッシュの実行が待たされている間にバス権を要求する信号として IRQOUT 端子を用意しています。そして、リフレッシュの実行が待たされている間バス権を獲得するまで、IRQOUT をアサート(ローレベル)します。外部デバイスがこれを受けてバス権を解放すれば、バス権が本 LSI に戻り、リフレッシュを実行することができます。

バス権要求( $\overline{BREQ}$  のローレベルアサート)後のバス権解放( $\overline{BREQ}$  のハイレベルネゲート)は、バス使用許可( $\overline{BACK}$  のローレベルアサート)後に行ってください。 $\overline{BACK}$  アサート前に  $\overline{BREQ}$  をネゲートすると、 $\overline{BREQ}$  ネゲートタイミングによっては  $\overline{BACK}$  が 1 サイクルだけアサートされ、外部デバイスと本 LSI 間でバスの衝突が発生する可能性があります。




図 9.52 バスアービトレーション

DMAC へのバスアービトレーション実行時は、DMAC のバス権受付処理に IB を必要とするため、I バス上で IB 期間の NOP が挿入されます。

DTC へのバスアービトレーション実行時は、DTC のバス権受付処理のために NOP 挿入などの処理はなく、連続でバスアクセスの処理を続けます。

#### 9.5.14 その他

#### (1) リセット

バスステートコントローラは、パワーオンリセットでのみ完全な初期化が行われます。パワーオンリセット時には、バスサイクルの途中であるなしにかかわらず直ちにすべての信号をネゲートし、出力バッファをオフにします。また、制御レジスタはすべて初期化されます。スタンバイ、スリープ、およびマニュアルリセットでは、バスステートコントローラの制御レジスタの初期化は一切行われません。マニュアルリセットが行われると、現在実行中のバスサイクルはそのバスサイクルに限り終了まで実行され、その後はアクセス待ちの状態になります。DMAC の 16 バイト転送を実行中の場合は、バスマスタがマニュアルリセットによってアクセス要求を取り消すため、ロングワード単位でアクセスが打ち切られます。マニュアルリセット信号のアサート中も RTCNT のカウントアップが行われるためリフレッシュ要求が発生し、リフレッシュサイクルが起動されます。ただし、マニュアルリセット信号のアサート中は BREQ によるアービトレーション要求を受け付けません。

#### (2) LSI 内部バスマスタからみたアクセス

本 LSI の内部は、L バス、I バス、および周辺バスの 3 つのバスに分割されています。CPU は L バスに、DMAC、DTC、およびバスステートコントローラは I バスに、低速な周辺モジュールは周辺バスにそれぞれ接続されています。また、内蔵メモリは L バスと I バスの双方に接続されています。

外部空間および内蔵周辺モジュールのアクセスの場合は、I バスを介してアクセスサイクルが起動されます。したがって、CPU が内蔵メモリをアクセスしている場合には、CPU とのバスアービトレーションを発生させることなく、DMAC/DTC の起動が可能となります。

バスステートコントローラには一段のライトバッファがあるため、ライトサイクルではチップ外部のバスサイクルが完了しなくてもIバスを別のアクセスに使用することができます。チップ外部の低速メモリに対して書き込みを行った後に、内蔵周辺モジュールに対する読み出しまたは書き込みを行う場合は、低速メモリへの書き込みの完了を待たずに内蔵周辺モジュールへのアクセスが可能です。

読み出しでは、常に動作の完了まで CPU は待たされるので、実際のデバイスに対するデータの書き込みが完了 したことを確認してから処理を続行したい場合は、続けて同じアドレスに対するダミーの読み出しアクセスを行うと書き込みの終了を確認できます。

DMAC、DTC からのアクセスでも同様にバスステートコントローラのライトバッファは働きます。したがって、デュアルアドレスの DMA 転送を行う場合は、書き込みサイクルの完了を待たずに次の読み出しサイクルの起動がかけられます。ただし、DMA のソースアドレスとデスティネーションアドレスがともに外部メモリ空間である場合には、前の書き込みサイクルが完了するまで次の読み出しサイクルの開始は待たされます。

なお、ライトバッファの動作中に BSC のレジスタを変更すると、正しいアクセスができなくなりますので、ライトアクセス直後に BSC のレジスタの変更は行わないでください。ライトアクセス直後に BSC のレジスタの変更が必要な場合には、ライトデータのダミーリードを実行し、ライトアクセスが終了したことを確認してから BSC のレジスタを変更してください。

#### 9.5.15 CPU から内蔵 FLASH、内蔵 RAM へのアクセス

内蔵FLASHの読み出しはI クロックに同期して1クロックでアクセスされます。書き込み、消去については「第23章 フラッシュメモリ」を参照してください。 内蔵 RAM の読み出し/書き込みは I クロックに同期して1クロックでアクセスされます。詳細は、「第25章 RAM」を参照してください。

### 9.5.16 CPU から内蔵周辺 I/O レジスタへのアクセス

表 9.35 に CPU から内蔵周辺 I/O レジスタヘアクセスする場合のアクセスサイクル数を示します。

		アクセスサイクル数* <sup>'</sup> * <sup>2</sup>
P 基準	ライト	(3+n) xI + (1+m) xB +2xP *3
	リード	(3+n) xI + (1+m) xB +2xP *3+2xI
B 基準	ライト	(3+n) xI +3xB *4
	リード	(3+n) xl +3xB * <sup>4</sup> * <sup>5</sup> +2l

表 9.35 内蔵周辺 I/O レジスタへのアクセスサイクル数

#### 【注】 \*1 I:B =8:1のときn=0~7

- I :B = 4:1 のとき n = 0 ~ 3
- B :P =4:1 のとき m=0~3
- I :B =3:1のときn=0~2
- B :P =3:1のときm=0~2
- I :B = 2:1 のとき n = 0 ~ 1
- B :P = 2:1 のとき m = 0~1
- Ⅰ :B =1:1 のとき n=0
- B :P =1:1 のとき m=0
- n、m は内部の実行状態に依存します。
- \*2 MI、MP のクロック比はアクセスサイクル数に影響を与えません。
- \*3 RAMER を除く FLASH のレジスタの場合、5×P です。
- \*4 FLASH の RAMER の場合、1×B です。
- \*5 BSCEHR を除く BSC のレジスタの場合、1×B です。

本製品は同期式論理を採用しており、バス構成は階層バス構造を持っています。各バスへのデータ入出力は、L バスは I 、I バスは B 、周辺バスは P クロックの立ち上がりに同期して行います。図 9.53 に I :B :P = 4:2:2 で周辺バス接続幅 16 ビットの P 2 サイクルアクセスのレジスタにバイトサイズのデータのライトアクセスタイミングの一例を示します。 CPU は、内蔵周辺 I/O レジスタアクセスの場合、L バスにデータ出力後、I バスへのデータ転送準備に I で 3 サイクル期間を必要とします。この 3 サイクルの後、B の立ち上がりエッジに同期して I バスにデータを転送することができますが、I :B = 4:2 の場合は B 1 クロックの間に I が 2 クロックあります。このため I :B = 4:2 のときは、  $(3+n)\times I$  、 n=0~1 の期間で L バスから I バスへ転送されます(図の例では  $3\times I$  )。 データが L バスに乗るタイミングと B の立ち上がりエッジのタイミングの関係はプログラムの

実行状態に依存します。図の例ではn=0、m=0であるため、アクセス期間は $3 \times I + 1 \times B + 2 \times P$  となります。




図 9.53 I:B:P=4:2:2 の場合の内蔵周辺 I/O レジスタへのライトアクセスタイミング

図 9.54 に I : B : P = 4:2:1 の場合の周辺バスへのリードアクセスタイミングの一例を示します。L バスから周辺バスまでの転送はライトの場合と同様に行われますが、リードの場合は周辺バスに読み出した値を CPU まで転送する必要があります。周辺バスから I バス、I バスから L バスへの転送も各バスクロックの立ち上がりに同期して行われますが、I B P のため、実際には  $2\times I$  期間を必要とします。図の例では n=0、m=1 であるため、アクセス期間は  $3\times I$  +  $2\times B$  +  $2\times P$  +  $2\times I$  となります。




図 9.54 I:B:P=4:2:1 の場合の内蔵周辺 I/O レジスタへのリードアクセスタイミング

#### 9.5.17 CPU から外部メモリへのアクセス

表 9.36 に CPU から外部アクセスする場合のアクセスサイクル数を示します。外部アクセスサイクルは、表 9.36 に示したクロック比、アクセスサイズ、LSI の外部バス幅のほかにウェイト挿入設定などにより変化します。ウェイト挿入設定などの詳細に関しては、「9.4 レジスタの説明」を参照してください。

外部バス幅	アクセスサイズ	ライト/リード	アクセスサイクル数
8 ビット	バイト	ライト	(1+n) xl + (3+m) xB
		リード	(1+n) xl + (3+m) xB +1xl
	ワード	ライト	(1+n) xI + (3+m) xB +1x (2+o) xB
		リード	(1+n) xl + (3+m) xB +1x(2+0) xB +1xl
	ロングワード	ライト	(1+n) xl + (3+m) xB +3x (2+o) xB
		リード	(1+n) xl + (3+m) xB +3x (2+o) xB +1xl
16 ビット	バイト/ワード	ライト	(1+n) xl + (3+m) xB
		リード	(1+n) xl + (3+m) xB +1xl
	ロングワード	ライト	(1+n) xI + (3+m) xB +1x (2+o) xB
		リード	(1+n) xl + (3+m) xB +1x(2+0) xB +1xl
32 ビット	バイト/ワード/	ライト	(1+n) xl + (3+m) xB
	ロングワード	リード	(1+n) xl + (3+m) xB +1xl

表 9.36 外部アクセスサイクル数

【注】 n : I :B =8:1 のとき n=0~7

I :B =4:1 のとき n=0∼3

I :B =3:1 のとき n=0~2

I :B =2:1 のとき n=0~1

Ⅰ :B =1:1 のとき n=0

m、o : m: ウェイト設定、o: ウェイト設定 + アイドル設定など。

詳細は、「9.4 レジスタの説明」を参照してください。




図 9.55 I:B=2:1、外部バス幅 8 ビットで、ワードデータを外部メモリにライトアクセスするタイミング

図 9.56 に I :B = 4:1 で、外部バス幅 データ幅条件でリードアクセスする場合のタイミング例を示します。 L バスから外部バスまでの転送はライトの場合と同様に行われますが、リードの場合は外部バスに読み出した値を CPU まで転送する必要があります。外部バスから I バス、I バスから L バスへの転送も各バスクロックの立ち上がりに同期して行われます。実際の動作では、外部バスから L バスまでの転送は 1 期間で処理されます。図の例では n=2、m=0、o=0 であるため、アクセス期間は  $3\times I$  +  $3\times B$  +  $1\times I$  となります。




図 9.56 I:B = 4:1、外部バス幅 データ幅条件でリードアクセスする場合のタイミング

DMAC、DTC によるアクセスは、CPU からのアクセスサイクル数から L バスアクセスに必要な I 分を削除したサイクル数になります。

## 10. ダイレクトメモリアクセスコントローラ (DMAC)

本 LSI は、ダイレクトメモリアクセスコントローラ (DMAC) を内蔵しています。DMAC は、DACK (転送要求受け付け信号)付き外部デバイス、外部メモリ、内蔵メモリ、メモリマップト外部デバイス、内蔵周辺モジュール間のデータ転送を、CPU に代わって高速に行うことができます。

### 10.1 特長

- チャネル数:4チャネル(外部リクエスト受け付け可能)
- アドレス空間:アーキテクチャ上は4Gバイト
- 転送データ長:バイト、ワード(2バイト)、ロングワード(4バイト)、16バイト(ロングワード×4)
- 最大転送回数:16,777,216回
- アドレスモード:シングルアドレスモードとデュアルアドレスモードから選択可能
- 転送要求:

外部リクエスト、内蔵周辺モジュールリクエスト、オートリクエストの3種類から選択可能

- バスモード:
  - サイクルスチールモード(通常モードとインタミッテントモード)とバーストモードから選択可能
- 優先順位:チャネル優先順位固定モードとラウンドロビンモードから選択可能
- 割り込み要求:データ転送終了時にCPUへ割り込み要求を発生可能
- 外部リクエスト検出:

DREQ入力のロー/ハイレベル検出、立ち上がり/立ち下がりエッジ検出から選択可能

• 転送要求受け付け信号: DACKは独立にアクティブレベルを設定可能

#### 図 10.1 に DMAC のブロック図を示します。




図 10.1 DMAC のブロック図

DMAC チャネル 1 から外部デバイスへの DMA 転送要求受け付け

DMAC チャネル 2 から外部デバイスへの DMA 転送要求受け付け

DMAC チャネル 3 から外部デバイスへの DMA 転送要求受け付け

DMAC チャネル 1 の DMA 転送終了出力

外部デバイスからチャネル2への DMA 転送要求入力

外部デバイスからチャネル3への DMA 転送要求入力

### 10.2 入出力端子

DMAC 関係の外部端子を以下に示します。

DMA 転送要求受け

DMA 転送終了

DMA 転送要求

DMA 転送要求

DMA 転送要求受け

DMA 転送要求受け

付け

付け

付け

2

3

外部バスに接続する端子の構成を表 10.1 に示します。DMAC としては、外部バス用に 4 チャネル分の端子を持ちます。

チャネル 端子名 入出力 名称 能 DMA 転送要求 DREQ0 0 入力 外部デバイスからチャネル 0 への DMA 転送要求入力 DMA 転送要求受け DACK0 出力 DMAC チャネル 0 から外部デバイスへの DMA 転送要求受け付け 付け 出力 TEND0 出力 DMA 転送終了 DMAC チャネル 0 の DMA 転送終了出力 DMA 転送要求 入力 外部デバイスからチャネル 1 への DMA 転送要求入力 1 DREQ1

出力

出力

入力

出力

入力

出力

DACK1

TEND1

DREQ2

DACK2

DREQ3

DACK3

表 10.1 外部バスに対する端子構成

出力

出力

出力

## 10.3 レジスタの説明

DMAC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。各チャネルのレジスタについては、チャネル 0 の SAR は SAR\_0 のように表記しています。

表 10.2 レジスタ構成

チャネル	レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
0	DMA ソースアドレスレジスタ_0	SAR_0	R/W	H'00000000	H'FFFFEB20	16、32
	DMA デスティネーション アドレスレジスタ_0	DAR_0	R/W	H'00000000	H'FFFFEB24	16、32
	DMA トランスファカウント レジスタ_0	DMATCR_0	R/W	H'00000000	H'FFFFEB28	16、32
	DMA チャネルコントロール レジスタ_0	CHCR_0	R/W	H'00000000	H'FFFFEB2C	8、16、32
1	DMA ソースアドレスレジスタ_1	SAR_1	R/W	H'00000000	H'FFFFEB30	16、32
	DMA デスティネーション アドレスレジスタ_1	DAR_1	R/W	H'00000000	H'FFFFEB34	16、32
	DMA トランスファカウント レジスタ_1	DMATCR_1	R/W	H'00000000	H'FFFFEB38	16、32
	DMA チャネルコントロール レジスタ_1	CHCR_1	R/W	H'00000000	H'FFFFEB3C	8、16、32
2	DMA ソースアドレスレジスタ_2	SAR_2	R/W	H'00000000	H'FFFFEB40	16、32
	DMA デスティネーション アドレスレジスタ_2	DAR_2	R/W	H'00000000	H'FFFFEB44	16、32
	DMA トランスファカウント レジスタ_2	DMATCR_2	R/W	H'00000000	H'FFFFEB48	16、32
	DMA チャネルコントロール レジスタ_2	CHCR_2	R/W	H'00000000	H'FFFFEB4C	8、16、32
3	DMA ソースアドレスレジスタ_3	SAR_3	R/W	H'00000000	H'FFFFEB50	16、32
	DMA デスティネーション アドレスレジスタ_3	DAR_3	R/W	H'00000000	H'FFFFEB54	16、32
	DMA トランスファカウント レジスタ_3	DMATCR_3	R/W	H'00000000	H'FFFFEB58	16、32
	DMA チャネルコントロール レジスタ_3	CHCR_3	R/W	H'00000000	H'FFFFEB5C	8、16、32
共通	DMA オペレーションレジスタ	DMAOR	R/W	H'0000	H'FFFFEB60	8、16
	バス機能拡張レジスタ	BSCEHR	R/W	H'0000	H'FFFFE89A	8、16

### 10.3.1 DMA ソースアドレスレジスタ\_0~3 (SAR\_0~3)

SAR は、読み出し/書き込み可能な32 ビットのレジスタで、DMA 転送元のアドレスを指定します。DMA 転送中は、次の転送元アドレスを示しています。シングルアドレスモードにおいて、転送元がDACK 付きの外部デバイスの転送をする場合にはSAR は無視されます。

16 ビット、32 ビット幅のデータ転送を行う場合は、それぞれ、16 ビット、32 ビット境界のアドレスを指定してください。16 バイト単位で転送を行う場合は、16 バイト境界に値を設定してください。

SAR の初期値は不定です。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:	0 R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

### 10.3.2 DMA デスティネーションアドレスレジスタ\_0~3 (DAR\_0~3)

DAR は、読み出し / 書き込み可能な 32 ビットのレジスタで、DMA 転送先のアドレスを指定します。DMA 転送中は、次の転送先アドレスを示しています。シングルアドレスモードにおいて、転送先が DACK 付きの外部デバイスの転送をする場合には DAR は無視されます。

16 ビット、32 ビット幅のデータ転送を行う場合は、それぞれ、16 ビット、32 ビット境界のアドレスを指定してください。16 バイト単位で転送を行う場合は、16 バイト境界に値を設定してください。

DAR の初期値は不定です。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:	0 R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: B/W:	0 B/W	0 R/W	0 B/W	0 R/W	0 R/W	0 R/W	0 R/W									

### 10.3.3 DMA トランスファカウントレジスタ\_0~3 (DMATCR\_0~3)

DMATCR は、読み出し/書き込み可能な 32 ビットのレジスタで、DMA 転送回数を指定します。転送回数は、設定値が H'00000001 のときは 1回、H'00FFFFFF のときは 16,777,215 回で、H'00000000 のときは 16,777,216 回(最大転送回数) になります。DMA 転送中は、残りの転送回数を示しています。

DMATCR の上位 8 ビットは、読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 16 バイト転送のときは、16 バイト転送 1 回 ( 128 ビット ) で 1 回のカウントをします。 DMATCR の初期値は不定です。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W							
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	1	-	1	-	1	1	-	1	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

## 10.3.4 DMA チャネルコントロールレジスタ\_0~3 (CHCR\_0~3)

CHCR は、読み出し/書き込み可能な32ビットのレジスタで、DMA転送モードを制御します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
[	-	-	-	-	-	-	-	-	DO	TL	-	-	-	-	AM	AL
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W	R/W	R	R	R	R	R/W	R/W
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	DM	[1:0]	SM[	1:0]		RS[	3:0]		DL	DS	ТВ	TS[	1:0]	ΙE	TE	DE
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/(W)*	R/W

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期值	R/W	説 明
31 ~ 24	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
23	DO	0	R/W	DMA オーバラン
				DREQ をオーバラン 0 で検出するか、オーバラン 1 で検出するかを選択しま
				す。
				0 : DREQ をオーバラン 0 で検出
				1 : DREQ をオーパラン 1 で検出
22	TL	0	R/W	トランスファエンドレベル
				TEND 信号をハイアクティブにするかローアクティブにするかを指定します。
				0:TEND をローアクティブ出力
				1:TEND をハイアクティブ出力
21、20	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
19	-	0	R	リザーブビット
				DMAC を起動すると、値は不定となります。
18	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
17	AM	0	R/W	アクノリッジモード
				デュアルアドレスモードで、DACK をデータ読み出しサイクルで出力するか、
				書き込みサイクルで出力するかを選択します。
				シングルアドレスモード時は、本ビットの指定に関係なく DACK は常に出力
				されます。
				0:読み出しサイクルで DACK を出力(デュアルアドレスモード)
				1:書き込みサイクルで DACK を出力(デュアルアドレスモード)

ビット	ビット名	初期値	R/W	説 明
16	AL	0	R/W	アクノリッジレベル
				DACK 信号をハイアクティブにするかローアクティブにするかを指定します。
				0:DACK をローアクティブ出力
				1:DACK をハイアクティブ出力
15、14	DM[1:0]	00	R/W	デスティネーションアドレスモード 1、0
				DMA 転送先のアドレスの増減を指定します(シングルアドレスモードにおいて、DACK 付き外部デバイスへの転送をする場合には、DM1、DM0 ビットは無視されます)。
				00:デスティネーションアドレスは固定(16パイト単位転送時は設定禁止)
				01:デスティネーションアドレスは増加
				( パイト単位転送時は + 1、ワード単位転送時は + 2、ロングワード単位 転送時は + 4、16 パイト単位転送時は + 16 )
				10:デスティネーションアドレスは減少
				(バイト単位転送時は - 1、ワード単位転送時は - 2、ロングワード単位 転送時は - 4、16 バイト単位転送時は設定禁止)
				11:設定禁止
13、12	SM[1:0]	00	R/W	ソースアドレスモード 1、0
				DMA 転送元のアドレスの増減を指定します。(シングルアドレスモードにおいて、DACK 付き外部デバイスから転送をする場合には、SM1、SM0 ビットは無視されます。)
				00:ソースアドレスは固定(16 バイト転送時は設定禁止)
				01:ソースアドレスは増加
				(バイト単位転送時は + 1、ワード単位転送時は + 2、ロングワード単位 転送時は + 4、16 バイト転送時は + 16)
				10:ソースアドレスは減少
				(バイト単位転送時は - 1、ワード単位転送時は - 2、ロングワード単位 転送時は - 4、16 バイト転送時は設定禁止)
				11: 設定禁止


ビット	ビット名	初期値	R/W	説 明
11~8	RS[3:0]	0000	R/W	リソースセレクト3~0
				転送要求元を指定します。転送要求元の変更は、必ず DMA イネーブルビット
				(DE)が0の状態で行ってください。
				0000:外部リクエスト、デュアルアドレスモード
				0001:設定禁止
				0010:外部リクエスト、シングルアドレスモード
				外部アドレス空間 DACK 付き外部デバイス
				0011:外部リクエスト、シングルアドレスモード
				DACK 付き外部デバイス 外部アドレス空間
				0100:オートリクエスト
				0101:設定禁止
				0110 : MTU2 ( TGIA_0 )
				0111 : MTU2 ( TGIA_1 )
				1000 : MTU2 ( TGIA_2 )
				1001 : MTU2 ( TGIA_3 )
				1010 : MTU2 ( TGIA_4 )
				1011 : A/D_1 ( ADI_1 )
				1100 : SCI_0 (TXI_0)
				1101 : SCI_0 ( RXI_0 )
				1110 : SCI_1 (TXI_1)
				1111 : SCI_1 ( RXI_1 )
7	DL	0	R/W	DREQ レベル、DREQ エッジセレクト
6	DS	0	R/W	DREQ 入力の検出方法と、検出レベルを選択します。
				転送要求元を内蔵周辺モジュール、またはオートリクエストに指定した場合、
				本ビットは無効です。
				00:ローレベル検出
				01:立ち下がりエッジ検出
				10 : ハイレベル検出
				11:立ち上がりエッジ検出
5	ТВ	0	R/W	トランスファバスモード
				DMA 転送のバスモードを選択します。
				0:サイクルスチールモード
				1:パーストモード
				【注】 MTU2 を起動要求とするバーストモードでの DMAC 転送を行う場合
				は、「9.4.8 バス機能拡張レジスタ(BSCEHR)」の該当する
				DMMTU4~0 ビットをセットしてください。

ビット	ビット名	初期値	R/W	説 明
4、3	TS[1:0]	00	R/W	トランスファサイズ 1、0
				DMA 転送の単位を選択します。転送元または転送先が、転送サイズが指定された内蔵周辺モジュールのレジスタの場合には、必ずその転送サイズを選んでください。
				00:バイト単位
				01:ワード (2 バイト) 単位
				10:ロングワード(4 バイト)単位
				11:16 パイト単位転送(ロングワード 4 回転送)
2	ΙE	0	R/W	インタラプトイネーブル
				DMA 転送終了時に CPU に割り込み要求するかどうかを指定します。IE ビットを 1 にセットした場合、TE ビットがセットされると、CPU に対し割り込み (DEI)を要求します。  0:割り込み要求を禁止  1:割り込み要求を許可
1	TE	0	R/(W)*	トランスファエンドフラグ
				DMAトランスファカウントレジスタ (DMATCR)の値が 0 になり、DMA 転送が終了すると、TE ビットは 1 にセットされます。DMATCR が 0 にならないときに、NMI 割り込み、DMA アドレスエラーによって転送が終了した場合、および DE ビット、DMA オペレーションレジスタ (DMAOR)の DME ビットをクリアして転送を終了させた場合には、TE ビットはセットされません。TE ビットをクリアするには、TE ビットの 1 を読み出してから 0 を書き込みます。TE ビットがセットされていると、DE ビットを 1 にしていても転送は許可されません。  0: DMA 転送中または DMA 転送の転送中断 [クリア条件]  • TE ビットの 1 を読み出してから 0 を書き込む 1: (DMATCR = 0 により) DMA 転送終了
0	DE	0	R/W	DMA イネーブル DMA 転送を許可または禁止します。オートリクエストモードでは、DE ビットおよび DMAOR の DME ビットを1にセットすると転送を開始します。ただし、TE ビット、DMAOR の NMIF ビット、AE ビットのすべてが 0 であることが必要です。外部リクエスト、周辺モジュールリクエストでは、DE ビットと DME ビットを 1 にセットした後で、さらに該当デバイスまたは該当周辺モジュールから DMA 転送要求があると転送を開始します。ただし、この場合にもオートリクエストモードと同じく、TE ビット、NMIF ビット、AE ビットのすべてが 0 であることが必要です。DE ビットを 0 にクリアすると、転送を中断することができます。 0: DMA 転送を禁止 1: DMA 転送を禁止

【注】 \* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

### 10.3.5 DMA オペレーションレジスタ ( DMAOR )

DMAOR は、読み出し / 書き込み可能な 16 ビットレジスタで、DMA 転送時のチャネルの優先順位を指定します。また、DMA の転送状態(ステータス)も示します。



【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13、12	CMS[1:0]	00	R/W	サイクルスチールモードセレクト 1、0
				サイクルスチールモード時に通常モードとインタミッテントモードを選択します。
				インタミッテントモードを有効にするためには、全チャネルのバスモードがサ イクルスチールモードであることが必要です。
				00:通常モード
				01:設定禁止
				10 : インタミッテントモード 16
				外部バスクロック 16 クロックに 1 回 DMA 転送を実行
				11:インタミッテントモード 64
				外部バスクロック 64 クロックに 1 回 DMA 転送を実行
11、10	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9、8	PR[1:0]	00	R/W	プライオリティーモード 1、0
				同時に複数のチャネルに転送要求があった場合に、実行するチャネルの優先順
				位を決定するビットです。
				00 : CH0 > CH1 > CH2 > CH3
				01: CH0 > CH2 > CH3 > CH1
				10:設定禁止
				11:ラウンドロビンモード
7~3	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	AE	0	R/(W)*	アドレスエラーフラグ
				DMAC によるアドレスエラーが発生したことを示すフラグです。AE ビットがセットされると、CHCRのDE ビットと DMAORの DME ビットを 1 にセットしても、DMA 転送は許可されません。AE ビットをクリアするには、AE ビットの 1 を読み出してから 0 を書き込みます。  0: DMAC によるアドレスエラーなし [クリア条件]  • AE ビットの 1 を読み出してから 0 を書き込む 1: DMAC によるアドレスエラー発生
1	NMIF	0	R/(W)*	NMI フラグ
				NMI 割り込みが発生したことを示すフラグです。NMIF ビットがセットされると、CHCRのDE ビットと DMAORの DME ビットを 1 にセットしても、DMA転送は許可されません。NMIF ビットをクリアするには、NMIF ビットの 1 を読み出してから 0 を書き込みます。
				NMI が入力されたとき、実行中の DMA 転送の 1 転送単位までは行われます。 DMAC が動作していないときに、NMI 割り込みが入力されても、NMIF ビットは 1 にセットされます。
				0 : NMI 割り込みなし
				[クリア条件]
				● NMIF ビットの 1 を読み出してから 0 を書き込む
				1:NMI 割り込み発生
				【注】 NMIF ビットが 1 にセットされるタイミングでリードを行うと、0 が 読み出されますが、内部的に 1 をリードした状態となる場合がありま す。そのため、0 ライトを行うと、当該フラグが 1 リード後の 0 ライ トと同じ状態となり 0 クリアされることがあります。意図せずにビッ トをクリアしないように NMIF ビットの書き込み時は、明示的にクリ アするとき以外は NMIF ビットへ 1 ライトを行い、明示的にクリアす るときのみ 1 リード後の 0 ライトを行ってください。なお、NMIF ビットを使用しない場合は、常に 0 ライト (明示的にクリアするときは 1 リード後 0 ライト) で問題ありません。
0	DME	0	R/W	DMA マスタイネーブル
				すべてのチャネルの DMA 転送を許可または禁止します。 DME ビットおよび CHCR の DE ビットを 1 にセットすると、 DMA 転送が許可されます。 ただし 転送を行うチャネルの CHCR にある TE ビットと DMAOR の NMIF ビット、 AE ビットのすべてが 0 であることが必要です。 DME ビットをクリアするとす べてのチャネルの DMA 転送が中断されます。  0:全チャネルの DMA 転送を禁止  1:全チャネルの DMA 転送を許可

【注】 \* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

### 10.3.6 バス機能拡張レジスタ (BSCEHR)

BSCEHR は、読み出し/書き込み可能な16ビットレジスタで、DMACのバス権解放のタイミングなどを設定します。DMACによる転送動作を優先的に行わせるときに有効な機能を設定できます。詳細については、「9.4.8 バス機能拡張レジスタ(BSCEHR)」を参照してください。

### 10.4 動作説明

DMAC は DMA 転送要求があると決められたチャネルの優先順位に従って転送を開始し、転送終了条件が満たされると転送を終了します。転送要求にはオートリクエスト、外部リクエスト、内蔵周辺モジュールリクエストの3種類のモードがあります。バスモードは、バーストモードとサイクルスチールモードを選択することができます。

### 10.4.1 転送フロー

DMA ソースアドレスレジスタ (SAR)、DMA デスティネーションアドレスレジスタ (DAR)、DMA トランスファカウントレジスタ (DMATCR)、DMA チャネルコントロールレジスタ (CHCR)、DMA オペレーションレジスタ (DMAOR)に目的の転送条件設定後、DMAC は以下の順序でデータを転送します。

- 1. 転送許可状態かどうか(DE=1、DME=1、TE=0、AE=0、NMIF=0)をチェックします。
- 2. 転送許可状態で転送要求が発生すると1転送単位のデータ(TSO、TS1ビットの設定により決定)を転送します。オートリクエストモードの場合はDEビットおよびDMEビットが1にセットされると自動的に転送を開始します。1回の転送を行うごとにDMATCRの値を1デクリメントします。具体的な転送フローは、アドレスモード、バスモードにより異なります。
- 3. 指定された回数の転送を終える(DMATCRの値が0になる)と、転送を正常に終了します。このときCHCRのIEビットに1がセットしてあれば、CPUにDEI割り込みを発生します。
- 4. DMACによるアドレスエラーかNMI割り込みが発生した場合には、転送を中断します。またCHCRのDEビットかDMAORのDMEビットが0にされても転送を中断します。

#### 【注】 DMAC 転送中断時のデータ転送状態とレジスタの更新状態

- ・DMAC アドレスエラー発生時:データ転送は実行されません。ただし、SAR、DAR、DMATCR は更新されます。
- ・NMI 割り込み発生時:1 転送単位のデータを転送後、転送を中断します。SAR、DAR、DMATCR は正しく更新されます。
- ・CHCR の DE ビットおよび DMAOR の DME ビットをクリア時: 1 転送単位のデータを転送後、転送を中断します。 SAR、DAR、DMATCR は正しく更新されます。

図 10.2 に上記のフローチャートを示します。




図 10.2 DMA 転送フローチャート

#### 10.4.2 DMA 転送要求

DMA 転送要求はデータの転送元または転送先に発生させるのが基本的な使い方ですが、転送元でも転送先でも ない外部デバイスや内蔵周辺モジュールに発生させる使い方もできます。

転送要求にはオートリクエスト、外部リクエスト、内蔵周辺モジュールリクエストの 3 種類があります。転送 要求の選択は DMA チャネルごとに CHCR の RS3~RS0 ビットによって行います。

#### (1) オートリクエストモード

オートリクエストモードはメモリ同士の転送や、転送要求を発生できない内蔵周辺モジュールとメモリ転送の ように、転送要求信号が外部から来ない場合に、DMAC 内部で自動的に転送要求信号を発生するモードです。DMA チャネルごとに CHCR の DE ビットおよび DMAOR の DME ビットを 1 にセットすると転送が開始されます。た だし CHCR の TE ビット、DMAOR の AE ビット、NMIF ビットがすべて 0 である必要があります。

### (2) 外部リクエストモード

外部リクエストモードは、LSI の外部デバイスからの転送要求信号 (DREQ0~DREQ3)によって転送を開始さ せるモードです。システムに応じて、表 10.3 に示すモードの中から 1 つを選んで使います。DMA 転送が許可さ れているとき (DE=1、DME=1、TE=0、AE=0、NMIF=0)に DREQ が入力されると DMA 転送が開始されま す。

RS3	RS2	RS1	RS0	アドレスモード	転送元	転送先
0	0	0	0	デュアルアドレスモード	任意	任意
		1	0	シングルアドレスモード	外部メモリまたは	DACK 付き外部デバイス
					メモリマップト外部デバイス	
			1		DACK 付き外部デバイス	外部メモリまたは
						メモリマップト外部デバイス

表 10.3 RS ビットによる外部リクエストモードの選択

DREO をエッジで検出するかレベルで検出するかは、表 10.4 に示す CHCR 0~CHCR 3 の DREO レベル(DL) ビットと DREQ エッジセレクト (DS) ビットで選択します。転送要求元は必ずしもデータの転送元か転送先であ る必要はありません。

CHCR_0	~ CHCR_3	外部リクエスト検出方法
DL	DS	
0	0	ローレベル検出
	1	立ち下がり検出
1	0	ハイレベル検出
	1	立ち上がり検出

表 10.4 DL、DS ビットによる外部リクエスト検出の選択

【注】 CHCR\_0~CHCR\_3の設定前に、ピンファンクションコントローラ(PFC)でDREQ端子機能を選択しておいてくださ LI.

DREQ が受け付けられると DREQ 端子は要求受け付け不可能状態となります。受け付けた DREQ に対するアクノリッジ DACK を出力した後、再び DREQ 端子は要求を受け付けることが可能になります。

DREQ をレベル検出で使う場合、DACK を出力して次の DREQ を検出するタイミングによって、リクエストと同じ回数の転送を実行して中断する場合(オーバラン 0)と、リクエストより 1 つ多い回数の転送を実行して中断する場合(オーバラン 1)があります。オーパランを 0 にするか 1 にするかは、CHCR0~CHCR\_3 の DO ビットで選択します。

CHCR_0 ~ CHCR_3	外部リクエスト			
DO				
0	オーバラン 0			
1	オーバラン 1			

表 10.5 DO ビットによる外部リクエスト検出の選択

#### (3) 内蔵周辺モジュールリクエストモード

内蔵周辺モジュールリクエストモードでは、内蔵周辺モジュールからの DMA 転送要求信号によって転送が実行されます。 DMA 転送要求信号は、マルチファンクションタイマパルスユニット 2(MTU2)からのコンペアマッチ割り込みおよびインプットキャプチャ割り込みの 5 種類、2 つのシリアルコミュニケーションインタフェース(SCI)からの受信データフル割り込み(RXI)、送信データエンプティ割り込み(TXI)、A/D 変換器の A/D 変換終了割り込み(ADI)の計 10 本があります。

内蔵周辺モジュールリクエストモード選択時に、DMA 転送許可状態 (DE = 1、DME = 1、TE = 0、AE = 0、NMIF = 0) であると、転送要求信号によって転送が実行されます。

転送要求元は、必ずしもデータの転送元か転送先である必要はありません。ただし、転送要求を SCI の送信データエンプティ転送要求(TXI)に設定した場合、転送先を当該 SCI のトランスミットデータレジスタ(TDR)とする必要があります。同様に転送要求を SCI の受信データフル転送要求(RXI)に設定した場合、転送元を当該 SCI のレシーブデータレジスタ(RDR)とする必要があります。また、転送要求を A/D 変換器の A/D 変換終了による転送要求(ADI)に設定した場合、転送元を当該 A/D 変換器のレジスタとする必要があります。

RS3	RS2	RS1	RS0	DMAC 転送 要求元	DMAC 転送 要求信号	転送元	転送先	バスモード
0	1	1	0	MTU2	TGIA_0	任意*	任意*	バースト / サイクルスチールモード
			1	MTU2	TGIA_1	任意*	任意*	バースト / サイクルスチールモード
1	0	0	0	MTU2	TGIA_2	任意*	任意*	バースト / サイクルスチールモード
			1	MTU2	TGIA_3	任意*	任意*	バースト / サイクルスチールモード
		1	0	MTU2	TGIA_4	任意*	任意*	バースト / サイクルスチールモード
			1	A/D_1	ADI1	ADDR4 ~	任意*	サイクルスチールモード
						ADDR7		
	1	0	0	SCI_0 送信部	TXI_0	任意*	SCTDR_0	サイクルスチールモード
			1	SCI_0 受信部	RXI_0	SCRDR_0	任意*	サイクルスチールモード
		1	0	SCI_1 送信部	TXI_1	任意*	SCTDR_1	サイクルスチールモード
			1	SCI_1 受信部	RXI_1	SCRDR_1	任意*	サイクルスチールモード

表 10.6 RS ビットによる内蔵周辺モジュールリクエストモードの選択

【注】 MTU2:マルチファンクションタイマパルスユニット2

SCI\_0、SCI\_1: シリアルコミュニケーションインタフェースのチャネル 0、1

ADDR4~ADDR7: A/D 変換器のチャネル 1 の A/D データレジスタ SCTDR\_0、SCTDR\_1: SCI\_0、SCI\_1 のトランスミットデータレジスタ SCRDR\_0、SCRDR\_1: SCI\_0、SCI\_1 のレシーブデータレジスタ

\* 外部メモリ、メモリマップト外部デバイス、内蔵メモリ、内蔵周辺モジュール(DMAC、DTC、BSC、UBC を除く)

内蔵周辺モジュールから転送要求を出力させるためには、その各モジュールの該当する割り込み許可ビットを セットして、割り込み信号を出力させてください。

内蔵周辺モジュールの割り込み要求信号を DMA 転送要求信号として使用した場合、CPU に対する割り込みは発生しません。詳細は「6.8 割り込み要求信号によるデータ転送」を参照してください。

表 10.7 の転送要求信号は、対応する DMA 転送が行われると、自動的に取り下げられます。これはサイクルスチールモードの場合 1 回の転送で、バーストモードの場合最後の転送時に行われます。

#### 10.4.3 チャネルの優先順位

DMAC は、同時に複数のチャネルに対して転送要求があった場合には、決められた優先順位に従って転送を行います。チャネルの優先順位は固定、ラウンドロビンの2種類のモードから選択できます。モードの選択はDMAオペレーションレジスタ(DMAOR)のPR1、PR0ビットにより行います。

#### (1) 固定モード

固定モードではチャネルの優先順位は変化しません。

固定モードには以下に示す2種類があります。

- CH0 > CH1 > CH2 > CH3
- CH0 > CH2 > CH3 > CH1

これらの選択は DMA オペレーションレジスタ (DMAOR)の PR1、PR0 ビットにより行います。

#### (2) ラウンドロビンモード

ラウンドロビンモードでは、1 つのチャネルで、1 転送単位(バイト、ワード、ロングワード、または 16 バイト単位)の転送が終了するごとにそのチャネルの優先順位が一番低くなるように優先順位を変更します。この動作を図 10.3 に示します。なおリセット直後のラウンドロビンモードの優先順位は、CH0 > CH1 > CH2 > CH3 です。ラウンドロビンモードを指定した場合、複数のチャネルのバスモードでサイクルスチールモードとバーストモードを混在させないでください。

# (1) チャネル 0 を転送した場合 初期優先順位 CH0 > CH1 > CH2 > CH3 チャネル0の優先順位を一番低くする。 転送後の優先順位 CH1 > CH2 > CH3 > CH0 (2) チャネル1を転送した場合 初期優先順位 チャネル1の優先順位を一番低くすると同 CH0 > CH1 > CH2 > CH3 時に、チャネル1より優先順位の高かった チャネル0の優先順位もシフトする。 転送後の優先順位 CH2 > CH3 > CH0 > CH1 (3) チャネル2を転送した場合 初期優先順位 CH0 > CH1 > CH2 > CH3 チャネル2の優先順位を一番低くすると同 時に、チャネル2より優先順位の高かった チャネル0、1の優先順位もシフトする。 転送後の優先順位 CH3 > CH0 > CH1 > CH2 その直後にチャネル1にのみ転送要求があっ た場合、チャネル1の優先順位を一番低く すると同時に、チャネル1より優先順位の チャネル1にのみ転送 CH2 > CH3 > CH0 > CH1 高かったチャネル3、0の優先順位も低くす 要求があった場合の転 送後の優先順位 (4)チャネル3を転送した場合 初期優先順位 CH0 > CH1 > CH2 > CH3 優先順位の変更なし。 転送後の優先順位 CH0 > CH1 > CH2 > CH3

図 10.3 ラウンドロビンモード

図 10.4 にチャネル 0 とチャネル 3 に同時に転送要求が発生し、チャネル 0 の転送中にチャネル 1 の転送要求が発生した場合のチャネルの優先順位の変化を示します。この場合の DMAC の動作は以下のようになります。

- 1. チャネル0とチャネル3に同時に転送要求が発生します。
- 2. チャネル0のほうがチャネル3より優先順位が高いので、チャネル0の転送を開始します (チャネル3は転送待ち)。
- 3. チャネル0の転送中にチャネル1に転送要求が発生します(チャネル1とチャネル3は転送待ち)。
- 4. チャネル0の転送を終了すると、チャネル0の優先順位を一番低くします。
- 5. この時点でチャネル1のほうがチャネル3より優先順位が高いので、チャネル1の転送を開始します(チャネル3は転送待ち)。
- 6. チャネル1の転送を終了すると、チャネル1の優先順位を一番低くします。
- 7. チャネル3の転送を開始します。
- 8. チャネル3の転送を終了すると、チャネル3の優先順位が一番低くなるように、チャネル3と一緒にチャネル2の優先順位を低くします。




図 10.4 ラウンドロビンモードでのチャネル優先順位

#### (3) 複数の DMAC 起動要求が発生した場合の起動優先順位

複数の DMAC 起動要求が発生した場合、起動優先順位に従い転送をします。ただし、DMAC 以外がバスマスタ時に複数の DMAC 起動要求が発生した場合には、最初に要求があった起動要求から転送を開始します。また、CPU からの外部空間アクセス中については、最初に要求があった起動要求と 2 番目に要求があった起動要求から転送を開始します。図 10.5 に DMAC の起動要求順位の動作例を示します。




図 10.5 DMAC の起動優先順位の動作例(優先順位固定モード(CH0>CH1>CH2>CH3)時)

## 10.4.4 DMA 転送の種類

DMA 転送は、転送元と転送先を何回のバスサイクルでアクセスするかによって、シングルアドレスモード転送とデュアルアドレスモード転送に分けられます。具体的な転送動作タイミングは、バスモードによって違います。 バスモードは、サイクルスチールモードとバーストモードがあります。 表 10.7 に DMAC がサポートできる転送を示します。

転送元	転送先					
	DACK 付き 外部デバイス	外部メモリ	メモリマップト 外部デバイス	内蔵周辺 モジュール	内蔵メモリ	
DACK 付き	不可	デュアル、	デュアル、	不可	不可	
外部デバイス		シングル	シングル			
外部メモリ	デュアル、	デュアル	デュアル	デュアル	デュアル	
	シングル					
メモリマップト	デュアル、	デュアル	デュアル	デュアル	デュアル	
外部デバイス	シングル					
内蔵周辺モジュール	不可	デュアル	デュアル	デュアル	デュアル	
内蔵メモリ	不可	デュアル	デュアル	デュアル	デュアル	

表 10.7 サポートできる DMA 転送

【注】 1. デュアル:デュアルアドレスモード

2. シングル:シングルアドレスモード

3. 内蔵周辺モジュールは、ロングワードサイズのアクセスを許可しているレジスタに限り16バイト転送ができます。

#### (1) アドレスモード

#### (a) デュアルアドレスモード

デュアルアドレスモードは、転送元と転送先をともにアドレスによってアクセスする場合に使うモードです。 転送元と転送先は外部でも内部でもかまいません。このモードでは、DMAC は、読み出しサイクルで転送元を、 書き込みサイクルで転送先をアクセスし、2 つのバスサイクルで転送を行います。このとき、転送データは一時的 に DMAC に格納されます。たとえば、図 10.6 のような外部メモリ同士の転送では、読み出しサイクルで一方の 外部メモリからデータが DMAC に読み出され、続く書き込みサイクルでそのデータがもう一方の外部メモリに書 き込まれます。




図 10.6 デュアルアドレスモードのデータフロー

転送要求は、オートリクエスト、外部リクエスト、内蔵周辺モジュールリクエストのいずれでも可能です。デュアルアドレスモードでは、DACK はリードサイクルあるいはライトサイクルに出力可能です。リードサイクルとライトサイクルのどちらに出力するかはチャネルコントロールレジスタ(CHCR)の AM ビットによって設定可能です。

図 10.7 にデュアルアドレスモードでの DMA 転送タイミング例を示します。




図 10.7 デュアルモードの DMA 転送タイミング例(転送元:通常メモリ、転送先:通常メモリ)

#### (b) シングルアドレスモード

シングルアドレスモードは、転送元と転送先がともに外部で、そのうちの一方を DACK 信号によってアクセス (選択)し、もう一方をアドレスによってアクセスする場合に使うモードです。このモードでは、DMAC は、転送要求受け付け信号 DACK を一方の外部デバイスに出力してアクセスすると同時に、転送相手にアドレスを出して、1つのバスサイクルで DMA 転送を行います。たとえば、図 10.8 のような外部メモリと DACK 付き外部デバイスとの転送では、外部デバイスがデータバスにデータを出力するのと同じバスサイクルでそのデータが外部メモリに書き込まれます。




図 10.8 シングルアドレスモードのデータフロー

シングルアドレスモードで可能な転送は、DACK 付き外部デバイスとメモリマップト外部デバイス間転送、および DACK 付き外部デバイスと外部メモリ間転送です。いずれの場合も転送要求は外部リクエスト(DREQ)のみです。

図 10.9 にシングルアドレスモードでの DMA 転送タイミング例を示します。




図 10.9 シングルアドレスモードの DMA 転送タイミング例

#### (2) バスモード

バスモードにはサイクルスチールモードとバーストモードがあります。モードの選択はチャネルコントロールレジスタ(CHCR)のTBビットによって行います。

#### (a) サイクルスチールモード

#### • 通常モード

サイクルスチールの通常モードでは、DMAC は 1 回の転送単位 (バイト、ワード、ロングワード、または 16 バイト単位 ) の転送を終了するたびにバス権を他のバスマスタに渡します。その後転送要求があれば、他のバスマスタからバス権を取り戻し、再び 1 転送単位の転送を行い、その転送を終了するとまたバス権を他のバスマスタに渡します。これを転送終了条件が満たされるまで繰り返します。

サイクルスチール通常モードは、転送要求元、転送元、転送先にかかわらずすべての転送区間で使えます。 図 10.10 にサイクルスチール通常モードでの DMA 転送タイミング例を示します。 図の例での転送条件は以下のとおりです。

- デュアルアドレスモード
- DREQローレベル検出




図 10.10 サイクルスチール通常モードの DMA 転送例 (デュアルアドレス、DREQ ローレベル検出)

• インタミッテントモード16、インタミッテントモード64

サイクルスチールのインタミッテントモードでは、DMAC は 1 回の転送単位(バイト、ワード、ロングワード、または 16 バイト単位)の転送を終了するたびにバス権を他のバスマスタに渡します。その後転送要求があれば、B カウントで 16 クロックまたは 64 クロック待った後に、他のバスマスタからバス権を取り戻し、再び 1 転送単位の転送を行い、その転送を終了するとまたバス権を他のバスマスタに渡します。これを転送終了条件が満たされるまで繰り返します。このため DMA 転送によるバス占有割合をサイクルスチール通常モードに比べ、低く抑えることが可能です。

インタミッテントモードは、転送要求元、転送元、転送先にかかわらずすべての転送区間で使えますが、すべてのチャネルのバスモードがサイクルスチールモードである必要があります。

図 10.11 にサイクルスチールインタミッテントモードでの DMA 転送タイミング例を示します。図の例での転送条件は以下のとおりです。

- デュアルアドレスモード
- DREQローレベル検出




図 10.11 サイクルスチールインタミッテントモードの DMA 転送例 (デュアルアドレス、DREQ ローレベル検出)

# (b) バーストモード

バーストモードでは DMAC は一度バス権を取ると、転送終了条件が満たされるまでバス権を解放せずに転送を続けます。ただし、外部リクエストモードで、DREQ をレベルで検出する場合には、DREQ がアクティブなレベルでなくなると、転送終了条件が満たされていなくても、すでに要求を受け付けた DMA 転送要求を終了後に他のバスマスタにバス権を渡します。

図 10.12 にバーストモードでの DMA 転送タイミングを示します。



図 10.12 バーストモードでの DMA 転送例 (デュアルアドレス、DREQ ローレベル検出)

#### (3) DMA 転送区間とリクエストモード、バスモードの関係

表 10.8 に DMA 転送区間とリクエストモード、バスモードなどの関連事項を示します。

表 10.8 DMA 転送区間とリクエストモード、バスモードとの関連一覧

アドレス モード	転送区間	リクエスト モード	バス モード	転送サイズ (ビット)	使用可能 チャネル
デュアル	DACK 付き外部デバイスと外部メモリ	外部	B/C	8/16/32/128	0~3
	DACK 付き外部デバイスとメモリマップト外部デバイス	外部	B/C	8/16/32/128	0~3
	外部メモリと外部メモリ	すべて可*1	B/C	8/16/32/128	0~3
	外部メモリとメモリマップト外部デバイス	すべて可*1	B/C	8/16/32/128	0~3
	メモリマップト外部デバイスとメモリマップト外部 デバイス	すべて可* <sup>1</sup>	B/C	8/16/32/128	0~3
	外部メモリと内蔵周辺モジュール	すべて可*2	B/C*3	8/16/32/128*4	0~3
	メモリマップト外部デバイスと内蔵周辺モジュール	すべて可*2	B/C*3	8/16/32/128*4	0~3
	内蔵周辺モジュールと内蔵周辺モジュール	すべて可* <sup>2</sup>	B/C*3	8/16/32/128*4	0~3
	内蔵メモリと内蔵メモリ	すべて可*1	B/C	8/16/32/128	0~3
	内蔵メモリとメモリマップト外部デバイス	すべて可*1	B/C	8/16/32/128	0~3
	内蔵メモリと内蔵周辺モジュール	すべて可* <sup>2</sup>	B/C*3	8/16/32/128*4	0~3
	内蔵メモリと外部メモリ	すべて可*1	B/C	8/16/32/128	0~3
シングル	DACK 付き外部デバイスと外部メモリ	外部	B/C	8/16/32	0~3
	DACK 付き外部デバイスとメモリマップト外部デバイス	外部	B/C	8/16/32	0~3

#### 【記号説明】

B:バーストモード

C: サイクルスチールモード

- 【注】 \*1 外部リクエスト、オートリクエスト、内蔵周辺モジュールリクエストのいずれでも可能。ただし、内蔵周辺モジュールリクエストの場合には、SCI と A/D 変換器を転送要求元に指定するのは不可。
  - \*2 外部リクエスト、オートリクエスト、内蔵周辺モジュールリクエストのいずれでも可能。ただし、転送要求元も SCI または A/D 変換器の場合には、転送元または転送先がそれぞれ SCI か A/D 変換器である必要があります。
  - \*3 転送要求元が SCI および A/D 変換器の場合には、サイクルスチールのみ
  - \*4 転送元または転送先である内蔵周辺モジュールのレジスタで許されるアクセスサイズ

#### (4) バスモードとチャネルの優先順位

優先順位固定モード(CH0>CH1)において、チャネル1がバーストモード転送中でも、それより優先順位の高いチャネル0に転送要求が発生すると、直ちにチャネル0の転送を開始します。

このとき、チャネル0もバーストモードの場合は、優先順位の高いチャネル0の転送がすべて終了してから、 チャネル1の転送を継続します。

また、チャネル 0 がサイクルスチールモードの場合、まず優先順位の高いチャネル 0 が 1 転送単位の転送を行った後、バス権を解放せずに連続してチャネル 1 が転送されます。その後も、チャネル 0 チャネル 1 チャネル 0 チャネル 1 というように交互に転送が行われます。つまり、バス状態は、サイクルスチールモード転送終了後の CPU サイクルがバーストモード転送に置き換わった形になります (以後、バーストモードの優先実行と呼びます)。

この例を図 10.13 に示します。競合するバーストモードが複数チャネルある場合は、その中で一番優先順位の高いチャネルが優先実行されます。

DMA 転送を複数チャネルで行う場合は、競合するすべてのバースト転送が終了するまで、バス権はバスマスタ に解放しません。




図 10.13 複数チャネルが動作する場合のバス状態

ラウンドロビンモードでは、図 10.3 に示した仕様で優先順位が変化します。ただし、バスモードがサイクルスチールモードのチャネルとバーストモードのチャネルを混在することはできません。

## 10.4.5 バスサイクルのステート数と DREQ 端子のサンプリングタイミング

#### (1) バスサイクルのステート数

DMAC がバスマスタのときのバスサイクルのステート数は、CPU がバスマスタのときと同様にバスステートコントローラ (BSC) で制御されます。詳しくは、「第9章 バスステートコントローラ (BSC)」を参照してください。

#### (2) DREQ 端子のサンプリングタイミング

各バスモードに対する DREQ 入力のサンプリングタイミングを図 10.14~図 10.17 に示します。

DREQ による DMAC 起動判定には  $3 \times Bcyc$  を要します( Bcyc は外部クロック( B = CK )の周期を示します )。 1 回目の DREQ 受け付けに対する DACK 出力は、内部バスの状態、CHCR の AM ビットの設定、転送元 / 転送先のエリアの BSC 設定により異なりますが、最速のケースで 6Bcyc となります。




図 10.14 サイクルスチールモード・エッジ検出時の DREQ 入力検出タイミング例




図 10.15 サイクルスチールモード・レベル検出時の DREQ 入力検出タイミング例




図 10.16 バーストモード・エッジ検出時の DREQ 入力検出タイミング例




図 10.17 バーストモード・レベル検出時の DREQ 入力検出タイミング例

図 10.18 に TEND 出力のタイミングを示します。




図 10.18 DMA 転送終了タイミング (サイクルスチール・レベル検出)

2014.10.16

外部デバイスに 16 バイト転送を行ったり、8 ビット外部デバイスや 16 ビット外部デバイスにロングワードアクセスしたり、8 ビット外部デバイスにワードアクセスをする場合は、DMA 転送単位が複数のバスサイクルに分割され、かつバスサイクル間で CS がネゲートする設定の場合、データをアライメントするために CS と同様に DACK出力および TEND 出力が分割されるので注意してください。この例を図 10.19 に示します。

また、分割された DACK では、DREQ のサンプリングを正しく検出できず、最大 1 回のオーバランが余計に発生する可能性があります。DACK が分割されない設定を用いるか、DACK が分割される場合は外部デバイスのバス幅以下の転送サイズを指定するようにしてください。




図 10.19 BSC 通常メモリアクセス (ノーウェイト、アイドルサイクル 1、 16 ビットデバイスへのロングワードアクセス)

## 10.4.6 動作タイミング

DMAC の動作タイミング例を図 10.20、図 10.21 に示します。




図 10.20 DMAC の動作タイミング例【DREQ からの起動】 (サイクルスチール転送、デュアルアドレスモード、ローレベル検出、I : B : P = 1:1/2:1/2、 外部メモリから外部メモリへのデータ転送、アイドル/ウェイト=0の場合)




図 10.21 DMAC の動作タイミング例【内蔵周辺モジュールからの起動】 (サイクルスチール転送、デュアルアドレスモード、ローレベル検出、I : B : P = 1:1/2:1/2、 内蔵周辺モジュールから内蔵 RAM へのデータ転送の場合)

10-37

# 10.5 使用上の注意事項

DMAC を使用する際は、以下のことに注意してください。

#### 10.5.1 DACK 端子出力の注意事項

バーストモードとサイクルスチールモードが同時に複数のチャネルで設定された場合、バースト転送の最後にDACKが余分にアサートされることがあります。

本現象は、以下の条件をすべて満たす場合に発生します。

- 1. バーストモードとサイクルスチールモードの両モードを含む複数チャネルで同時にDMA転送を行う場合
- 2. バーストモードで使用するチャネルをデュアルアドレスモードに設定し、書き込みサイクルでDACKを出力させる場合
- 3. バースト転送が終了した後、すでにサイクルスチールの転送要求が受け付けられているのに、連続してDMAC がバス権を取れない場合

本現象は、以下に示す3つの方法のいずれかを実行することで回避することができます。

- (1) 対策 1: バースト転送の終了を確認した後(TE ビット = 1)、その他のサイクルスチールモードの DMA 転送を実行してください。
- (2) 対策 2: バーストモードを使用するチャネルは、書き込みサイクルで DACK を出力する設定を行わないでください。
- (3) 対策 3: 複数チャネルで同時に DMA 転送を行う場合、全チャネルをバーストモードまたはサイクルスチールモードに設定してください。

#### 10.5.2 周辺モジュールによる DMA 転送

周辺モジュールによる DMA 転送時は、バスクロック(B ):周辺クロック(P )、バスクロック(B ):MTU2 クロック(MP )、およびバスクロック(B ):MTU2S クロック(MI )のクロック比は 1:1/3、および 1:1/4 に設定しないでください。

#### 10.5.3 モジュールスタンバイモードの設定

スタンバイコントロールレジスタにより、DMAC の動作禁止 / 許可を設定することができます。初期値では DMAC は動作禁止状態です。モジュールスタンバイモードを解除することにより、レジスタのアクセスが許可されます。

ただし、DMAC が動作中には、ソフトウェアスタンバイモードおよびモジュールスタンバイモードへの設定は行わないでください。ソフトウェアスタンバイモードおよびモジュールスタンバイモードに遷移する場合は、チャネルコントロールレジスタ (CHCR\_0~3)と DMA オペレーションレジスタ (DMAOR)を初期値に戻してから遷移してください。詳細は「第 26 章 低消費電力モード」を参照してください。

#### 10.5.4 DMAC による DMAC/DTC レジスタのアクセス

DMAC を使用して、DMAC/DTC のレジスタアクセスを行わないでください。また、DTC を使用して DMAC のレジスタアクセスを行わないでください。

# 10.5.5 SCI を DMAC 起動要因とする場合の注意事項

SCIのTXI割り込みによりDMACを起動する場合、SCIのTENDフラグを転送終了フラグとして使用しないでください。

#### 10.5.6 CHCR の設定

CHCR の設定を変更する場合には、必ず当該チャネルの DE ビットをクリアした後に変更してください。

# 10.5.7 複数チャネルの起動時の注意事項

複数チャネルに同じ内部リクエストを設定しないでください。

#### 10.5.8 転送要求入力時の注意事項

転送要求は、DMAC の設定終了後に入力してください。

#### 10.5.9 NMI 割り込みと DMAC 起動の競合

NMI 割り込みと DMAC 起動が競合した場合には NMI 割り込みが優先されますので、NMIF ビットは 1 にセットされて DMAC は起動されません。

なお、NMI による DMAC 停止判定には 1 × Beyc + 3 × Peye、 DREQ による DMAC 起動判定には 3 × Beye、周辺 モジュールからの DMAC 起動判定には 1 × Peye を要します (Beye は外部バスクロックの周期、Peye は周辺クロックの周期を示します)。

#### 10.5.10 内蔵モジュールリクエストモード使用上の注意事項

転送要求元(RS)に A/D\_1(ADI\_1)、SCI\_0(TXI\_0)、SCI\_0(RXI\_0)、SCI\_1(TXI\_1)、SCI\_1(RXI\_1)を選択した DMA 転送を使用する場合、転送要求元に選択する内蔵モジュールからの割り込み要求を常に DMA 転送要求として受け付け、かつ、保持します。

このため、下記の条件を満たしていると、DMA 転送要求がない状態で DMA 転送が発生することがあります。

- 1. 割り込み要求(ADI\_1、TXI\_0、RXI\_0、TXI\_1、RXI\_1)が発生した後、CPU、DTCによって割り込み要因フラグ(ADCSRのADF、SCSSRのTDRE、RDRF)をクリアした状態で、DMA転送要求元にA/D\_1(ADI\_1)、SCI\_0(TXI\_0)、SCI\_0(RXI\_0)、SCI\_1(TXI\_1)、SCI\_1(RXI\_1)を選択した場合。
- DMA転送要求元にA/D\_1(ADI\_1)、SCI\_0(TXI\_0)、SCI\_0(RXI\_0)、SCI\_1(TXI\_1)、SCI\_1(RXI\_1)
   を選択した後、CPUによって割り込み要因フラグ(ADCSRのADF、SCSSRのTDRE、RDRF)をクリアした場合。

3. 転送要求元に選択した内蔵モジュールの割り込みを禁止した状態 (ADCSRのADIE = 0、SCSCRのTIE = 0、RIE = 0) で、DMA転送許可 (DE = 1) した場合。

本現象は下記の方法により、回避することができます。

- 1. 転送要求元がSCI\_0(TXI\_0)、SCI\_1(TXI\_1)の場合
- 送信データエンプティ割り込み要求の発生(SCSCRのTE=1、TIE=1かつSCSSRのTDRE=1)を確認してから、DMA転送許可(DE=1)してください。
- 2. 転送要求元がA/D\_1(ADI\_1)、SCI\_0(RXI\_0)、SCI\_1(RXI\_1)の場合
- DMA転送を使用する前に、同じ割り込み要求を用いるCPU割り込みおよびDTC転送は使用しないでください。
- 割り込み要因フラグ(ADCSRのADF、SCSSRのRDRF)のクリアは、DMA転送によるクリアのみとしてください。 CPU、DTCによるクリアはしないでください。
  - 割り込み要因フラグをクリアする必要がある場合、内蔵モジュールの動作を禁止した状態(ADCRのADST = 0、SCSCRのRE = 0)で、DMA転送を1回実行してください(ダミー転送)。
- 割り込み要求許可(ADCSRのADIE = 1、SCSCRのRIE = 1)してから、DMA転送許可(DE = 1)してください。

転送要求元に SCI\_0 (RXI\_0)、SCI\_1 (RXI\_1) を選択した場合の、DMA 転送フロー例を図 10.22、ダミー転送のフロー例を図 10.23 に示します。




図 10.22 内蔵モジュールリクエストモードの DMA 転送フロー例 (RXI)




図 10.23 ダミー転送のフロー例(RXI)

#### DMAC からの内蔵 RAM アクセスサイクル数 10.5.11

DMAC からの内蔵 RAM アクセスサイクル数は、リード/ライト、I (内部クロック)とB (外部バスクロ ック)のクロック比により、表 10.9 に示すサイクル数となります。

I :B の設定	リード時	ライト時
1:1	3 × Bcyc	3 × Bcyc
1:1/2	2 × Bcyc	1 × Bcyc
1:1/3	2 × Bcyc	1 × Bcyc
1:1/4 以下	1 × Bcyc	1 × Bcyc

表 10.9 DMAC からの内蔵 RAM アクセスサイクル数

- 【注】 1. Bcyc は外部バスクロックの周期を示します。
  - 2. 内蔵周辺 I/O および外部デバイスへのアクセスサイクル数は、「9.5.16 CPU から内蔵周辺 I/O レジスタへのアク セス」、「9.5.17 CPU から外部メモリへのアクセス」に示しました、CPU からのアクセスサイクル数からLバ スアクセスに必要な! 分を削減したサイクル数になります。

#### MTU2 を起動要因とするバーストモードでの DMAC 転送時の注意事項 10.5.12

MTU2 を起動要因とするバーストモードでの DMAC 転送時は、バス機能拡張レジスタ(BSCEHR)の DMMTU4 ~0 ビットの該当ビットをセットする必要があります。詳細は、「9.4.8 バス機能拡張レジスタ(BSCEHR)」 を参照してください。

#### 10.5.13 バス機能拡張レジスタ (BSCEHR)

バス機能拡張レジスタ(BSCEHR)では、DMACによる転送動作を優先的に行わせるときに有効な機能を設定 できます。詳細については、「9.4.8 バス機能拡張レジスタ(BSCEHR)」を参照してください。

2014.10.16

# 11. マルチファンクションタイマパルスユニット 2 (MTU2)

本 LSI は、6 チャネルの 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット 2 (MTU2) を内蔵しています。

# 11.1 特長

- 最大16本のパルス入出力、3本のパルス入力が可能
- 各チャネルごとに8種類のカウンタ入力クロックを選択可能(チャネル5は4種類)
- チャネル0~4は次の動作を設定可能:コンペアマッチによる波形出力、インプットキャプチャ機能、カウンタクリア動作、複数のタイマカウンタ(TCNT)への同時書き込み、コンペアマッチ/インプットキャプチャによる同時クリア、カウンタの同期動作による各レジスタの同期入出力、同期動作と組み合わせることによる最大12相のPWM出力
- チャネル0、3、4はバッファ動作を設定可能
- チャネル1、2はそれぞれ独立に位相計数モードを設定可能
- カスケード接続動作
- 内部16ビットバスによる高速アクセス
- 28種類の割り込み要因
- レジスタデータの自動転送が可能
- A/D変換器の変換スタートトリガを生成可能
- モジュールスタンバイモードの設定可能
- CH3、4連動動作により相補PWM、リセットPWM3相のポジ、ネガ計6相波形出力設定可能
- CHO、3、4を連動して、相補PWM、リセットPWMを用いたAC同期モータ(ブラシレスDCモータ)駆動モードが設定可能で、2種(チョッピング、レベル)の波形出力が選択可能
- CH5により、デッドタイム補償用カウンタ機能が可能
- CH5により、外部パルス幅測定機能が可能
- 相補PWMモード時、カウンタの山 / 谷での割り込み、およびA/D変換器の変換スタートトリガを間引くことが可能



表 11.1 MTU2 の機能一覧

			7天   1.1   1	VII U2 Uが成形	見	1	1
項	目	チャネル 0	チャネル 1	チャネル 2	チャネル 3	チャネル 4	チャネル 5
カウントクロ	ック	MP /1	MP /1	MP /1	MP /1	MP /1	MP /1
		MP /4	MP /4	MP /4	MP /4	MP /4	MP /4
		MP /16	MP /16	MP /16	MP /16	MP /16	MP /16
		MP /64	MP / 64	MP / 64	MP / 64	MP / 64	MP / 64
		TCLKA	MP / 256	MP / 1024	MP / 256	MP / 256	
		TCLKB	TCLKA	TCLKA	MP / 1024	MP / 1024	
		TCLKC	TCLKB	TCLKB	TCLKA	TCLKA	
		TCLKD		TCLKC	TCLKB	TCLKB	
ジェネラルレシ	バスタ(TGR)	TGRA_0	TGRA_1	TGRA_2	TGRA_3	TGRA_4	TGRU_5
		TGRB_0	TGRB_1	TGRB_2	TGRB_3	TGRB_4	TGRV_5
		TGRE_0					TGRW_5
ジェネラルレジ	スタ/	TGRC_0	-	-	TGRC_3	TGRC_4	-
バッファレジス	.g	TGRD_0			TGRD_3	TGRD_4	
		TGRF_0					
入出力端子		TIOC0A	TIOC1A	TIOC2A	TIOC3A	TIOC4A	入力端子
		TIOC0B	TIOC1B	TIOC2B	TIOC3B	TIOC4B	TIC5U
		TIOC0C			TIOC3C	TIOC4C	TIC5V
		TIOC0D			TIOC3D	TIOC4D	TIC5W
カウンタクリ	ア機能	TGR の	TGR の	TGR の	TGRの	TGR の	TGRの
		コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
		または	または	または	または	または	または
		インプット	インプット	インプット	インプット	インプット	インプット
		キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ
コンペア	0 出力						-
マッチ出力	1 出力						-
	トグル出力						-
インプットキ	ャプチャ機能						
同期動作							-
PWM モード	1						-
PWM モード	2				-	-	-
相補 PWM モ	<b>- F</b>	-	-	-			-
リセット PW	Mモード	-	-	-			-
AC 同期モー	夕駆動モード		-	-			-
位相計数モー	۲-	-			-	-	-
バッファ動作			=	-			-
デッドタイム	補償用	-	-	-	-	-	
カウンタ機能							
外部パルス幅	i	-	-	-	-	-	
測定機能							

項目	チャネル 0	チャネル 1	チャネル 2	チャネル 3	チャネル 4	チャネル 5
DMAC の起動	TGRA_0 の	TGRA_1 の	TGRA_2 の	TGRA_3 の	TGRA_4 の	-
	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	
	または	または	または	または	または	
	インプット	インプット	インプット	インプット	インプット	
	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	
DTC の起動	TGR の	TGR の	TGR の	TGR の	TGRの	TGRの
	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
	または	または	または	または	または	または
	インプット	インプット	インプット	インプット	インプット	インプット
	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャと	キャプチャ
					TCNT	
					オーバフロー /	
					アンダフロー	
A/D 変換開始トリガ	TGRA_0 の	TGRA_1 の	TGRA_2 の	TGRA_3 の	TGRA_4 の	-
	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	
	または	または	または	または	または	
	インプット	インプット	インプット	インプット	インプット	
	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	
	TGRE_0 の				相補 PWM	
	コンペアマッチ				モード時	
					TCNT_4 の	
					アンダフロー	
					(谷)	

項目	チャネル 0	チャネル 1	チャネル 2	チャネル 3	チャネル 4	チャネル 5
割り込み要因	7 要因	4 要因	4 要因	5 要因	5 要因	3 要因
	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ
	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ
	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ
	0A	1A	2A	3A	4A	5U
	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ	• コンペアマッ
	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ	チ / インプッ
	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ	トキャプチャ
	0В	1B	2B	3B	4B	5V
	• コンペアマッ			• コンペアマッ	• コンペアマッ	• コンペアマッ
	チ / インプッ			チ / インプッ	チ / インプッ	チ / インプッ
	トキャプチャ			トキャプチャ	トキャプチャ	トキャプチャ
	0C			3C	4C	5W
	• コンペアマッ			• コンペアマッ	• コンペアマッ	
	チ / インプッ			チ / インプッ	チ / インプッ	
	トキャプチャ			トキャプチャ	トキャプチャ	
	0D			3D	4D	
	• コンペアマッ					
	チ 0E					
	• コンペアマッ					
	チ 0F					
	• オーバフロー	• オーバフロー	• オーバフロー	• オーバフロー	• オーバフロー	
		• アンダフロー	• アンダフロー		/ アンダフロー	
A/D 変換開始要求	-	-	-	-	• TADCORA_4	-
ディレイド機能					と TCNT_4 の	
					一致で、A/D 変	
					換開始要求	
					• TADCORB_4	
					と TCNT_4 の	
					一致で、A/D 変	
					換開始要求	
割り込み間引き機能	-	-	-	● TGRA_3 のコ	● TCIV_4割り込	-
				ンペアマッチ	みを間引き	
				割り込みを間		
				引き		

# 【記号説明】

: 可能

- : 不可

#### 図 11.1 に MTU2 のブロック図を示します。




図 11.1 MTU2 のブロック図

# 11.2 入出力端子

表 11.2 端子構成

チャネル	端子名	入出力	機能
共通	TCLKA	入力	外部クロック A 入力端子(チャネル 1 の位相計数モード A 相入力)
	TCLKB	入力	外部クロック B 入力端子(チャネル 1 の位相計数モード B 相入力)
	TCLKC	入力	外部クロック C 入力端子 ( チャネル 2 の位相計数モード A 相入力 )
	TCLKD	入力	外部クロック D 入力端子(チャネル 2 の位相計数モード B 相入力)
0	TIOC0A	入出力	TGRA_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0B	入出力	TGRB_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0C	入出力	TGRC_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0D	入出力	TGRD_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
1	TIOC1A	入出力	TGRA_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC1B	入出力	TGRB_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
2	TIOC2A	入出力	TGRA_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC2B	入出力	TGRB_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
3	TIOC3A	入出力	TGRA_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3B	入出力	TGRB_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3C	入出力	TGRC_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3D	入出力	TGRD_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
4	TIOC4A	入出力	TGRA_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4B	入出力	TGRB_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4C	入出力	TGRC_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4D	入出力	TGRD_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
5	TIC5U	入力	TGRU_5 のインプットキャプチャ入力 / 外部パルス入力端子
	TIC5V	入力	TGRV_5 のインプットキャプチャ入力 / 外部パルス入力端子
	TIC5W	入力	TGRW_5 のインプットキャプチャ入力 / 外部パルス入力端子

# 11.3 レジスタの説明

MTU2 には各チャネルに以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスタ一覧」を参照してください。各チャネルのレジスタ名についてはチャネル 0 の TCR は TCR\_0 と表記してあります。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
タイマコントロールレジスタ_3	TCR_3	R/W	H'00	H'FFFFC200	8、16、32
タイマコントロールレジスタ_4	TCR_4	R/W	H'00	H'FFFFC201	8
タイマモードレジスタ_3	TMDR_3	R/W	H'00	H'FFFFC202	8、16
タイマモードレジスタ_4	TMDR_4	R/W	H'00	H'FFFFC203	8
タイマ I/O コントロールレジスタ H_3	TIORH_3	R/W	H'00	H'FFFFC204	8、16、32
タイマ I/O コントロールレジスタ L_3	TIORL_3	R/W	H'00	H'FFFFC205	8
タイマ I/O コントロールレジスタ H_4	TIORH_4	R/W	H'00	H'FFFFC206	8、16
タイマ I/O コントロールレジスタ L_4	TIORL_4	R/W	H'00	H'FFFFC207	8
タイマインタラプトイネーブルレジスタ_3	TIER_3	R/W	H'00	H'FFFFC208	8、16
タイマインタラプトイネーブルレジスタ_4	TIER_4	R/W	H'00	H'FFFFC209	8
タイマアウトプットマスタイネーブルレジスタ	TOER	R/W	H'C0	H'FFFFC20A	8
タイマゲートコントロールレジスタ	TGCR	R/W	H'80	H'FFFFC20D	8
タイマアウトプットコントロールレジスタ 1	TOCR1	R/W	H'00	H'FFFFC20E	8、16
タイマアウトプットコントロールレジスタ 2	TOCR2	R/W	H'00	H'FFFFC20F	8
タイマカウンタ_3	TCNT_3	R/W	H'0000	H'FFFFC210	16、32
タイマカウンタ_4	TCNT_4	R/W	H'0000	H'FFFFC212	16
タイマ周期データレジスタ	TCDR	R/W	H'FFFF	H'FFFFC214	16、32
タイマデッドタイムデータレジスタ	TDDR	R/W	H'FFFF	H'FFFFC216	16
タイマジェネラルレジスタ A_3	TGRA_3	R/W	H'FFFF	H'FFFFC218	16、32
タイマジェネラルレジスタ B_3	TGRB_3	R/W	H'FFFF	H'FFFFC21A	16
タイマジェネラルレジスタ A_4	TGRA_4	R/W	H'FFFF	H'FFFFC21C	16、32
タイマジェネラルレジスタ B_4	TGRB_4	R/W	H'FFFF	H'FFFFC21E	16
タイマサブカウンタ	TCNTS	R	H'0000	H'FFFFC220	16、32
タイマ周期バッファレジスタ	TCBR	R/W	H'FFFF	H'FFFFC222	16
タイマジェネラルレジスタ C_3	TGRC_3	R/W	H'FFFF	H'FFFFC224	16、32
タイマジェネラルレジスタ D_3	TGRD_3	R/W	H'FFFF	H'FFFFC226	16
タイマジェネラルレジスタ C_4	TGRC_4	R/W	H'FFFF	H'FFFFC228	16、32
タイマジェネラルレジスタ D_4	TGRD_4	R/W	H'FFFF	H'FFFFC22A	16
タイマステータスレジスタ_3	TSR_3	R/W	H'C0	H'FFFFC22C	8、16
<u> </u>			1	1	· —

表 11.3 レジスタ構成

タイマステータスレジスタ\_4

R/W

H'C0

H'FFFFC22D

TSR\_4

8

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
タイマ割り込み間引き設定レジスタ	TITCR	R/W	H'00	H'FFFFC230	8、16
タイマ割り込み間引き回数カウンタ	TITCNT	R	H'00	H'FFFFC231	8
タイマバッファ転送設定レジスタ	TBTER	R/W	H'00	H'FFFFC232	8
タイマデッドタイムイネーブルレジスタ	TDER	R/W	H'01	H'FFFFC234	8
タイマアウトプットレベルバッファレジスタ	TOLBR	R/W	H'00	H'FFFFC236	8
タイマバッファ動作転送モードレジスタ_3	TBTM_3	R/W	H'00	H'FFFFC238	8、16
タイマバッファ動作転送モードレジスタ_4	TBTM_4	R/W	H'00	H'FFFFC239	8
タイマ A/D 変換開始要求コントロールレジスタ	TADCR	R/W	H'0000	H'FFFFC240	16
タイマ A/D 変換開始要求周期設定レジスタ A_4	TADCORA_4	R/W	H'FFFF	H'FFFFC244	16、32
タイマ A/D 変換開始要求周期設定レジスタ B_4	TADCORB_4	R/W	H'FFFF	H'FFFFC246	16
タイマ A/D 変換開始要求周期設定 バッファレジスタ A_4	TADCOBRA_4	R/W	H'FFFF	H'FFFFC248	16、32
タイマ A/D 変換開始要求周期設定 バッファレジスタ B_4	TADCOBRB_4	R/W	H'FFFF	H'FFFFC24A	16
タイマ波形コントロールレジスタ	TWCR	R/W	H'00	H'FFFFC260	8
タイマスタートレジスタ	TSTR	R/W	H'00	H'FFFFC280	8、16
タイマシンクロレジスタ	TSYR	R/W	H'00	H'FFFFC281	8
タイマカウンタシンクロスタートレジスタ	TCSYSTR	R/W	H'00	H'FFFFC282	8
タイマリードライトイネーブルレジスタ	TRWER	R/W	H'01	H'FFFFC284	8
タイマコントロールレジスタ_0	TCR_0	R/W	H'00	H'FFFFC300	8、16、32
タイマモードレジスタ_0	TMDR_0	R/W	H'00	H'FFFFC301	8
タイマ I/O コントロールレジスタ H_0	TIORH_0	R/W	H'00	H'FFFFC302	8、16
タイマ I/O コントロールレジスタ L_0	TIORL_0	R/W	H'00	H'FFFFC303	8
タイマインタラプトイネーブルレジスタ_0	TIER_0	R/W	H'00	H'FFFFC304	8、16、32
タイマステータスレジスタ_0	TSR_0	R/W	H'C0	H'FFFFC305	8
タイマカウンタ_0	TCNT_0	R/W	H'0000	H'FFFFC306	16
タイマジェネラルレジスタ A_0	TGRA_0	R/W	H'FFFF	H'FFFFC308	16、32
タイマジェネラルレジスタ B_0	TGRB_0	R/W	H'FFFF	H'FFFFC30A	16
タイマジェネラルレジスタ C_0	TGRC_0	R/W	H'FFFF	H'FFFFC30C	16、32
タイマジェネラルレジスタ D_0	TGRD_0	R/W	H'FFFF	H'FFFFC30E	16
タイマジェネラルレジスタ E_0	TGRE_0	R/W	H'FFFF	H'FFFFC320	16、32
タイマジェネラルレジスタ F_0	TGRF_0	R/W	H'FFFF	H'FFFFC322	16
タイマインタラプトイネーブルレジスタ 2_0	TIER2_0	R/W	H'00	H'FFFFC324	8、16
タイマステータスレジスタ 2_0	TSR2_0	R/W	H'C0	H'FFFFC325	8
タイマバッファ動作転送モードレジスタ_0	TBTM_0	R/W	H'00	H'FFFFC326	8
タイマコントロールレジスタ_1	TCR_1	R/W	H'00	H'FFFFC380	8、16
タイマモードレジスタ_1	TMDR_1	R/W	H'00	H'FFFFC381	8
タイマ I/O コントロールレジスタ_1	TIOR_1	R/W	H'00	H'FFFFC382	8

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
タイマインタラプトイネーブルレジスタ_1	TIER_1	R/W	H'00	H'FFFFC384	8、16、32
タイマステータスレジスタ_1	TSR_1	R/W	H'C0	H'FFFFC385	8
タイマカウンタ_1	TCNT_1	R/W	H'0000	H'FFFFC386	16
タイマジェネラルレジスタ A_1	TGRA_1	R/W	H'FFFF	H'FFFFC388	16、32
タイマジェネラルレジスタ B_1	TGRB_1	R/W	H'FFFF	H'FFFFC38A	16
タイマインブットキャプチャコントロール レジスタ	TICCR	R/W	H'00	H'FFFFC390	8
タイマコントロールレジスタ_2	TCR_2	R/W	H'00	H'FFFFC400	8、16
タイマモードレジスタ_2	TMDR_2	R/W	H'00	H'FFFFC401	8
タイマ I/O コントロールレジスタ_2	TIOR_2	R/W	H'00	H'FFFFC402	8
タイマインタラプトイネーブルレジスタ_2	TIER_2	R/W	H'00	H'FFFFC404	8、16、32
タイマステータスレジスタ_2	TSR_2	R/W	H'C0	H'FFFFC405	8
タイマカウンタ_2	TCNT_2	R/W	H'0000	H'FFFFC406	16
タイマジェネラルレジスタ A_2	TGRA_2	R/W	H'FFFF	H'FFFFC408	16、32
タイマジェネラルレジスタ B_2	TGRB_2	R/W	H'FFFF	H'FFFFC40A	16
タイマカウンタ U_5	TCNTU_5	R/W	H'0000	H'FFFFC480	16、32
タイマジェネラルレジスタ U_5	TGRU_5	R/W	H'FFFF	H'FFFFC482	16
タイマコントロールレジスタ U_5	TCRU_5	R/W	H'00	H'FFFFC484	8
タイマ I/O コントロールレジスタ U_5	TIORU_5	R/W	H'00	H'FFFFC486	8
タイマカウンタ V_5	TCNTV_5	R/W	H'0000	H'FFFFC490	16、32
タイマジェネラルレジスタ V_5	TGRV_5	R/W	H'FFFF	H'FFFFC492	16
タイマコントロールレジスタ V_5	TCRV_5	R/W	H'00	H'FFFFC494	8
タイマ I/O コントロールレジスタ V_5	TIORV_5	R/W	H'00	H'FFFFC496	8
タイマカウンタ W_5	TCNTW_5	R/W	H'0000	H'FFFFC4A0	16、32
タイマジェネラルレジスタ W_5	TGRW_5	R/W	H'FFFF	H'FFFFC4A2	16
タイマコントロールレジスタ W_5	TCRW_5	R/W	H'00	H'FFFFC4A4	8
タイマ I/O コントロールレジスタ W_5	TIORW_5	R/W	H'00	H'FFFFC4A6	8
タイマステータスレジスタ_5	TSR_5	R/W	H'00	H'FFFFC4B0	8
タイマインタラプトイネーブルレジスタ_5	TIER_5	R/W	H'00	H'FFFFC4B2	8
タイマスタートレジスタ_5	TSTR_5	R/W	H'00	H'FFFFC4B4	8
タイマコンペアマッチクリアレジスタ	TCNTCMPCLR	R/W	H'00	H'FFFFC4B6	8

# 11.3.1 タイマコントロールレジスタ (TCR)

TCR は、各チャネルの TCNT を制御する 8 ビットの読み出し / 書き込み可能なレジスタです。 MTU2 には、チャネル  $0\sim4$  に各 1 本、チャネル 5 には TCRU/V/W\_5 の 3 本、計 8 本の TCR があります。 TCR の設定は、TCNT の動作が停止した状態で行ってください。

• TCR\_0, TCR\_1, TCR\_2, TCR\_3, TCR\_4

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 0
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説明
7~5	CCLR[2:0]	000	R/W	カウンタクリア
				TCNT のカウンタクリア要因を選択します。詳細は表 11.4、表 11.5 を参照してください。
4、3	CKEG[1:0]	00	R/W	クロックエッジ
				入力クロックのエッジを選択します。内部クロックを両エッジでカウントすると、入力クロックの周期が1/2になります(例:MP /4の両エッジ=MP /2の立ち上がりエッジ)。チャネル1、2で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、入力クロックがMP /4もしくはそれより遅い場合に有効です。入力クロックにMP /1、あるいは他のチャネルのオーパフロー/アンダフローを選択した場合、値は書き込めますが、動作は初期値となります。  00:立ち上がりエッジでカウント  1x:両エッジでカウント
2~0	TPSC[2:0]	000	R/W	タイマプリスケーラ
				TCNT のカウンタクロックを選択します。各チャネル独立にクロックソースを選択することができます。 詳細は表 11.6~表 11.9 を参照してください。

【記号説明】x: Don't care

チャネル	ビット7	ビット6	ビット5	説 明
	CCLR2	CCLR1	CCLR0	
0、3、4	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリア で TCNT をクリア* <sup>1</sup>
	1	0	0	TCNT のクリア禁止
	1	0	1	TGRC のコンペアマッチ / インプットキャプチャで TCNT クリア*²
	1	1	0	TGRD のコンペアマッチ / インプットキャプチャで TCNT クリア*²
	1	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリア で TCNT をクリア*'

表 11.4 CCLR[2:0] (チャネル 0、3、4)

- 【注】 \*1 同期動作の設定は、TSYRの SYNC ビットを 1 にセットすることにより行います。
  - \*2 TGRC または TGRD をバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ / インプットキャプチャが発生しないため、TCNT はクリアされません。

チャネル	ビット7	ビット6	ビット5	説 明
	リザーブ* <sup>2</sup>	CCLR1	CCLR0	
1、2	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリア で TCNT をクリア* <sup>1</sup>

表 11.5 CCLR[2:0] (チャネル 1、2)

- 【注】 \*1 同期動作の設定は、TSYRの SYNC ビットを 1 にセットすることにより行います。
  - \*2 チャネル 1、2 ではビット 7 はリザーブです。読み出すと常に 0 が読み出されます。書き込みは無効です。

表 11.6	TPSC[2:0] (チャネル 0)
--------	--------------------

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
0	0	0	0	内部クロック:MP /1 でカウント
	0	0	1	内部クロック:MP /4 でカウント
	0	1	0	内部クロック:MP / 16 でカウント
	0	1	1	内部クロック:MP / 64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	外部クロック:TCLKC 端子入力でカウント
	1	1	1	外部クロック:TCLKD 端子入力でカウント

## 表 11.7 TPSC[2:0] (チャネル 1)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック:MP /1 でカウント
	0	0	1	内部クロック:MP / 4 でカウント
	0	1	0	内部クロック:MP / 16 でカウント
	0	1	1	内部クロック:MP / 64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	内部クロック:MP / 256 でカウント
	1	1	1	TCNT_2 のオーバフロー / アンダフローでカウント

【注】 チャネル 1 が位相計数モード時、この設定は無効になります。

表 11.8 TPSC[2:0] (チャネル2)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
2	0	0	0	内部クロック:MP /1 でカウント
	0	0	1	内部クロック:MP /4 でカウント
	0	1	0	内部クロック:MP / 16 でカウント
	0	1	1	内部クロック:MP / 64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	外部クロック:TCLKC 端子入力でカウント
	1	1	1	内部クロック:MP / 1024 でカウント

【注】 チャネル2が位相計数モード時、この設定は無効になります。

_					
Ī	チャネル	ビット2	ビット1	ビット0	説 明
		TPSC2	TPSC1	TPSC0	
Ī	3、4	0	0	0	内部クロック:MP /1 でカウント
		0	0	1	内部クロック:MP /4 でカウント
		0	1	0	内部クロック:MP / 16 でカウント
		0	1	1	内部クロック:MP / 64 でカウント
		1	0	0	内部クロック: MP / 256 でカウント
		1	0	1	内部クロック:MP / 1024 でカウント
		1	1	0	外部クロック:TCLKA 端子入力でカウント
l		1	1	1	外部クロック:TCLKB 端子入力でカウント

表 11.9 TPSC[2:0] (チャネル 3、4)

### • TCRU\_5、TCRV\_5、TCRW\_5

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ・
 TPSC[1:0]

 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R
 R
 R
 R/W
 R/W

【注】 チャネル5のカウンタクリア要因は、TCNTCMPCLRで設定します。 詳細は「11.3.4 タイマコンペアマッチクリアレジスタ(TCNTCMPCLR)」を 参照してください。

ビット	ビット名	初期値	R/W	説 明
7~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1 ~ 0	TPSC[1:0]	00	R/W	タイマプリスケーラ
				TCNT のカウンタロックを選択します。各チャネル独立にクロックソースを選択することができます。詳細は表 11.10 を参照してください。

#### 表 11.10 TPSC[1:0] (チャネル5)

チャネル	ビット1	ビット0	説明
	TPSC1	TPSC0	
5	0	0	内部クロック:MP /1 でカウント
	0	1	内部クロック:MP /4 でカウント
	1	0	内部クロック:MP / 16 でカウント
	1	1	内部クロック:MP / 64 でカウント

# 11.3.2 タイマモードレジスタ (TMDR)

TMDR は、8 ビットの読み出し / 書き込み可能なレジスタで、各チャネルの動作モードの設定を行います。MTU2 には、チャネル  $0\sim4$  に各 1 本、計 5 本の TMDR があります。TMDR の設定は、TCNT の動作が停止した状態で行ってください。

ビット:	7	6	5	4	3	2	1	0
[	-	BFE	BFB	BFA		MD	[3:0]	
初期値:	0	0	0	0	0	0	0	0
R/W:	-	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
7	-	0	-	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	BFE	0	R/W	バッファ動作 E
				TGRE_0とTGRF_0を通常動作またはパッファ動作させるかどうかを選択します。TGRF をパッファレジスタとして使用した場合も、TGRF のコンペアマッチは発生します。
				チャネル 1、2、3、4 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
				0 : TGRE_0 と TGRF_0 は通常動作
				1 : TGRE_0 と TGRF_0 はパッファ動作
5	BFB	0	R/W	バッファ動作 B* <sup>1</sup> * <sup>2</sup>
				TGRB を通常動作させるか、TGRB と TGRD を組み合わせてバッファ動作させるかを設定します。TGRD をバッファレジスタとして使用した場合、相補 PWM モード以外では TGRD のインブットキャブチャ / アウトブットコンペアは発生しませんが、相補 PWM モード時は TGRD のコンペアマッチが発生します。また、コンペアマッチが相補 PWM モードの Tb 区間に発生した場合は TGFD がセットされますので、タイマインタラプトイネーブルレジスタ_3/4 (TIER_3/4)の TGIED ビットは 0 にしてください。
				TGRD を持たないチャネル 1、2 ではこのビットはリザーブビットになります。 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0:TGRB と TGRD は通常動作
				1: TGRB と TGRD はパッファ動作

ビット	ビット名	初期値	R/W	説 明
4	BFA	0	R/W	バッファ動作 A* <sup>1</sup> * <sup>2</sup>
				TGRA を通常動作させるか、TGRA と TGRC を組み合わせてバッファ動作させるかを設定します。TGRC をパッファレジスタとして使用した場合、相補 PWM モード以外では TGRC のインプットキャプチャ / アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRC のコンペアマッチが発生します。また、チャネル 4 のコンペアマッチが相補 PWM モードの Tb 区間に発生した場合は TGFC がセットされますので、タイマインタラプトイネーブルレジスタ_4 (TIER_4)の TGIEC ビットは 0 にしてください。 TGRC を持たないチャネル 1、2 ではこのビットはリザーブビットになります。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0: TGRA と TGRC は通常動作 1: TGRA と TGRC はバッファ動作
3~0	MD[3:0]	0000	R/W	モード3~0
				MD3~MD0 はタイマの動作モードを設定します。
				詳細は表 11.11 を参照してください。

- 【注】 \*1 リセット同期 PWM モードでパッファ動作させる場合は、チャネル3の BFB、BFA ビットに1をチャネル4の BFB、BFA ビットに0を設定してください。チャネル4のパッファ動作は、チャネル3の設定に従います。
  - \*2 相補 PWM モードでパッファ動作させる場合は、チャネル3の BFB、BFA ビットに1を設定してください。チャネル4の BFB、BFA ビットの設定は無効です。チャネル4のパッファ動作は、チャネル3の設定に従います。

ビット3	ビット2	ビット1	ビット0	説明			
MD3	MD2	MD1	MD0				
0	0	0	0	通常動作			
0	0	0	1	設定禁止			
0	0	1	0	PWM モード 1			
0	0	1	1	PWM モード 2* <sup>1</sup>			
0	1	0	0	位相計数モード 1*²			
0	1	0	1	位相計数モード 2*2			
0	1	1	0	位相計数モード 3*2			
0	1	1	1	位相計数モード 4*²			
1	0	0	0	リセット同期 PWM モード*³			
1	0	0	1	設定禁止			
1	0	1	х	設定禁止			
1	1	0	0	設定禁止			
1	1	0	1	相補 PWM モード 1 ( 山で転送 ) *³			
1	1	1	0	相補 PWM モード 2 ( 谷で転送 ) *³			
1	1	1	1	相補 PWM モード 3 (山・谷で転送 ) * <sup>3</sup>			

表 11.11 MD[3:0]ビットによる動作モードの設定

- 【注】 \*1 チャネル 3、4 では、PWM モード 2 の設定はできません。
  - \*2 チャネル 0、3、4 では、位相計数モードの設定はできません。
  - \*3 リセット同期 PWM モード、相補 PWM モードの設定は、チャネル3のみ可能です。 チャネル3をリセット同期 PWM モードまたは相補 PWM モードに設定した場合、チャネル4の設定は無効となり 自動的にチャネル3の設定に従います。ただし、チャネル4にはリセット同期 PWM モード、相補 PWM モードを 設定しないでください。

チャネル 0、1、2 では、リセット同期 PWM モード、相補 PWM モードの設定はできません。

### 11.3.3 タイマ I/O コントロールレジスタ (TIOR)

TIOR は、TGR を制御する 8 ビットの読み出し / 書き込み可能なレジスタです。MTU2 には、チャネル 0、 3、 4 に各 2 本、チャネル 1、 2 に各 1 本、チャネル 5 には TIORU/V/W\_5 の 3 本、計 11 本の TIOR があります。

TIOR は TMDR の設定が、通常動作、PWM モード、位相計数モードの場合に設定します。

TIOR で指定した初期出力はカウンタ停止した(TSTR の CST ビットを 0 にクリアした )状態で有効になります。また、PWM モード 2 の場合にはカウンタが 0 にクリアされた時点での出力を指定します。

TGRC、あるいは TGRD をバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

• TIORH\_0, TIOR\_1, TIOR\_2, TIORH\_3, TIORH\_4

ビット: 7 6 5 3 2 IOB[3:0] IOA[3:0] 初期値: 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7~4	IOB[3:0]	0000	R/W	I/O コントロール B3∼B0
				IOB3~IOB0 ビットは TGRB の機能を設定します。
				下記の表を参照してください。
				TIORH_0:表11.12 TIOR_1:表11.14 TIOR_2:表11.15
				TIORH_3:表11.16 TIORH_4:表11.18
3~0	IOA[3:0]	0000	R/W	I/O コントロール A3~A0
				IOA3~IOA0 は TGRA の機能を設定します。
				下記の表を参照してください。
				TIORH_0:表11.20 TIOR_1:表11.22 TIOR_2:表11.23
				TIORH_3:表11.24 TIORH_4:表11.26

• TIORL\_0, TIORL\_3, TIORL\_4

ビット: 7 6 5 4 3 2 1 0

| IOD[3:0] | IOC[3:0] |
初期値: 0 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明		
7 ~ 4	IOD[3:0]	0000	R/W	//○ コントロール D3~D0		
				IOD3~IOD0 ビットは TGRD の機能を設定します。		
				下記の表を参照してください。		
				TIORL_0:表11.13 TIORL_3:表11.17 TIORL_4:表11.19		
3~0	IOC[3:0]	0000	R/W	I/O コントロール C3 ~ C0		
				IOC3~IOC0 ビットは TGRC の機能を設定します。		
				下記の表を参照してください。		
				TIORL_0:表11.21 TIORL_3:表11.25 TIORL_4:表11.27		

• TIORU\_5, TIORV\_5, TIORW\_5

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ・
 ・
 ・
 ・
 IOC[4:0]

 初期値:
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R/W
 R/W
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明			
7~5	-	すべて0	R	リザーブビット			
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。			
4~0	IOC[4:0]	00000	R/W	I/O コントロール C4~C0			
				IOC4~IOC0 ビットは TGRU/V/W_5 の機能を設定します。			
				詳細については表 11.28 を参照してください。			

表 11.12 TIORH\_0 (チャネル 0)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_0 の機能	TIOC0B 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ

表 11.13 TIORL\_0 (チャネル 0)

ビット7	ビット6	ビット5	ビット4		説明
IOD3	IOD2	IOD1	IOD0	TGRD_0 の機能	TIOC0D 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*'
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ* <sup>2</sup>	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン
					プットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_0 の BFB ビットを 1 にセットして TGRD\_0 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 11.14 TIOR\_1 (チャネル1)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_1 の機能	TIOC1B 端子の機能
0	0	0	0	TGRB_1 はアウトプッ	出力保持*
0	0	0	1	トコンペアレジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		TGRC_0 のコンペアマッチ / インプットキャプチャ
					の発生でインプットキャプチャ

表 11.15 TIOR\_2 (チャネル2)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_2 の機能	TIOC2B 端子の機能
0	0	0	0	TGRB_2 はアウトプッ	出力保持*
0	0	0	1	トコンペアレジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.16 TIORH\_3 (チャネル3)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_3 の機能	TIOC3B 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.17 TIORL\_3 (チャネル3)

ビット7	ビット6	ビット5	ビット4		説明
IOD3	IOD2	IOD1	IOD0	TGRD_3 の機能	TIOC3D 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*1
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ*²	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_3 の BFB ビットを 1 にセットして TGRD\_3 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 11.18 TIORH\_4 (チャネル4)

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_4 の機能	TIOC4B 端子の機能
0	0	0	0	TGRB_4 はアウトプッ	出力保持*
0	0	0	1	トコンペアレジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.19 TIORL\_4 (チャネル4)

ビット7	ビット6	ビット5	ビット4		説明
IOD3	IOD2	IOD1	IOD0	TGRD_4 の機能	TIOC4D 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*'
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ* <sup>2</sup>	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_4 の BFB ビットを 1 にセットして、TGRD\_4 をバッファレジスタとして使用した場合は、本設定は無効になりインプットキャプチャ / アウトプットコンペアは発生しません。

表 11.20 TIORH\_0 (チャネル 0)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_0 の機能	TIOC0A 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン
					プットキャプチャ

表 11.21 TIORL\_0 (チャネル 0)

ビット3	ビット2	ビット1	ビット0		説明
IOC3	IOC2	IOC1	IOC0	TGRC_0 の機能	TIOC0C の端子の機能
0	0	0	0	アウトプットコンペア	出力保持*1
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ* <sup>2</sup>	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン
					プットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_0 の BFA ビットを 1 にセットして TGRC\_0 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 11.22 TIOR\_1 (チャネル1)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_1 の機能	TIOC1A 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		TGRA_0 のコンペアマッチ / インプットキャプチャ
					の発生でインプットキャプチャ

表 11.23 TIOR\_2 (チャネル2)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_2 の機能	TIOC2A 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.24 TIORH\_3 (チャネル3)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_3 の機能	TIOC3A 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.25 TIORL\_3 (チャネル3)

ビット3	ビット2	ビット1	ビット0		説明
IOC3	IOC2	IOC1	IOC0	TGRC_3 の端子	TIOC3C 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*1
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ*²	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_3 の BFA ビットを 1 にセットして TGRC\_3 をパッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 11.26 TIORH\_4 (チャネル4)

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_4 の機能	TIOC4A 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力保持*
0	0	0	1		初期出力は0出力 コンペアマッチで0出力
0	0	1	0		初期出力は 0 出力 コンペアマッチで 1 出力
0	0	1	1		初期出力は 0 出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力 コンペアマッチで0出力
0	1	1	0		初期出力は 1 出力 コンペアマッチで 1 出力
0	1	1	1		初期出力は 1 出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表 11.27 TIORL\_4 (チャネル4)

ビット3	ビット2	ビット1	ビット0		説明
IOC3	IOC2	IOC1	IOC0	TGRC_4 の機能	TIOC4C 端子の機能
0	0	0	0	アウトプットコンペア	出力保持*1
0	0	0	1	レジスタ* <sup>2</sup>	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ*²	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

【注】 \*1 パワーオンリセット後、TIOR を設定するまでは 0 が出力されます。

\*2 TMDR\_4 の BFA ビットを 1 にセットして、TGRC\_4 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 11.28 TIORU\_5、TIORV\_5、TIORW\_5 (チャネル 5)

ビット4	ビット3	ビット2	ビット1	ビット0		説 明
IOC4	IOC3	IOC2	IOC1	IOC0	TGRU_5、TGRV_5、 TGRW_5 の機能	TIC5U、TIC5V、TIC5W 端子の機能
0	0	0	0	0	コンペアマッチ	コンペアマッチ
0	0	0	0	1	レジスタ	設定禁止
0	0	0	1	х		設定禁止
0	0	1	х	х		設定禁止
0	1	х	х	х		設定禁止
1	0	0	0	0	インプットキャプチャ	設定禁止
1	0	0	0	1	レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	0		立ち下がりエッジでインプットキャプチャ
1	0	0	1	1		両エッジでインプットキャプチャ
1	0	1	х	х		設定禁止
1	1	0	0	0		設定禁止
1	1	0	0	1		外部入力信号の Low パルス幅測定用 相補 PWM モードの谷でキャプチャ
1	1	0	1	0		外部入力信号の Low パルス幅測定用 相補 PWM モードの山でキャプチャ
1	1	0	1	1		外部入力信号の Low パルス幅測定用 相補 PWM モードの山と谷でキャプチャ
1	1	1	0	0		設定禁止
1	1	1	0	1		外部入力信号の High パルス幅測定用 相補 PWM モードの谷でキャプチャ
1	1	1	1	0		外部入力信号の High パルス幅測定用 相補 PWM モードの山でキャプチャ
1	1	1	1	1		外部入力信号の High パルス幅測定用 相補 PWM モードの山と谷でキャプチャ

RENESAS

【記号説明】x: Don't care

# 11.3.4 タイマコンペアマッチクリアレジスタ (TCNTCMPCLR)

TCNTCMPCLR は、8 ビットの読み出し / 書き込み可能なレジスタで、TCNTU\_5、TCNTV\_5、TCNTW\_5 のクリア要求を設定することができます。MTU2 には、チャネル 5 に 1 本の TCNTCMPCLR があります。

ビット: 7 6 3 CMP CMP CMP CLR5U CLR5V CLR5W 初期値: 0 0 0 0 0 0 0 0 R/W: R R R R R/W R/W R/W R

ビット	ビット名	初期值	R/W	説明
7~3	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	CMPCLR5U	0	R/W	TCNT コンペアクリア 5U
				TGRU_5 のコンペアマッチ / インプットキャプチャによる、TCNTU_5 クリア 要求を許可または禁止します。
				0:TCNTU_5 と TGRU_5 のコンペアマッチ / インブットキャプチャによる、TCNTU_5 の H'0000 クリアを禁止
				1:TCNTU_5 と TGRU_5 のコンペアマッチ / インブットキャプチャによる、TCNTU_5 の H'0000 クリアを許可
1	CMPCLR5V	0	R/W	TCNT コンペアクリア 5V
				TGRV_5 のコンペアマッチ / インプットキャプチャによる、TCNTV_5 クリア 要求を許可または禁止します。
				0 : TCNTV_5 と TGRV_5 のコンペアマッチ / インプットキャプチャによる、TCNTV_5 の H'0000 クリアを禁止
				1:TCNTV_5 と TGRV_5 のコンペアマッチ / インプットキャプチャによる、TCNTV_5 の H'0000 クリアを許可
0	CMPCLR5W	0	R/W	TCNT コンペアクリア 5W
				TCNTW_5 と TGRW_5 のコンペアマッチ / インプットキャプチャによる、 TCNTW_5 クリア要求を許可または禁止します。
				0:TCNTW_5 と TGRW_5 のコンペアマッチ / インプットキャプチャによる、TCNTW_5 の H'0000 クリアを禁止
				1:TCNTW_5 と TGRW_5 のコンペアマッチ / インブットキャブチャによる、TCNTW_5 の H'0000 クリアを許可

R/W

### 11.3.5 タイマインタラプトイネーブルレジスタ(TIER)

TIER は、8 ビットの読み出し / 書き込み可能なレジスタで、各チャネルの割り込み要求の許可、禁止を制御します。MTU2 には、チャネル0 に 2 本、チャネル $1\sim5$  に各 1 本、計7 本の TIER があります。

• TIER\_0, TIER\_1, TIER\_2, TIER\_3, TIER\_4

R/W: R/W

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 0
 0
 0
 0
 0
 0
 0
 0
 0

R/W R/W R/W R/W R/W

ビット ビット名 初期値 R/W 説 明 7 TTGE R/W A/D 変換開始要求イネーブル TGRA のインプットキャプチャ/コンペアマッチによる A/D 変換器開始要求の 発生を許可または禁止します。 0: A/D 変換開始要求の発生を禁止 1:A/D 変換開始要求の発生を許可 R/W 6 TTGE2 0 A/D 変換開始要求イネーブル 2 相補 PWM モードで、TCNT\_4 のアンダフロー(谷)による A/D 変換要求の発 生を許可または禁止します。 チャネル0~3ではリザーブビットです。読み出すと常に0が読み出されます。 書き込む値も常に0にしてください。 0: TCNT 4のアンダフロー(谷)による A/D 変換要求を禁止 1: TCNT\_4 のアンダフロー(谷)による A/D 変換要求を許可 **TCIEU** R/W アンダフローインタラプトイネーブル 5 チャネル 1、2 で TSR の TCFU フラグが 1 にセットされたとき、TCFU フラグ による割り込み要求 (TCIU)を許可または禁止します。 チャネル 0、3、4 ではリザーブビットです。読み出すと常に 0 が読み出されま す。書き込む値も常に0にしてください。 0: TCFUによる割り込み要求 (TCIU)を禁止 1: TCFU による割り込み要求 (TCIU) を許可 **TCIEV** R/W オーバフローインタラプトイネーブル TSR の TCFV フラグが 1 にセットされたとき、TCFV フラグによる割り込み要 求(TCIV)を許可または禁止します。 0: TCFV による割り込み要求 (TCIV) を禁止 1: TCFV による割り込み要求 (TCIV) を許可

ビット	ビット名	初期値	R/W	説 明
3	TGIED	0	R/W	TGR インタラプトイネーブル D
				チャネル 0、3、4 で TSR の TGFD ビットが 1 にセットされたとき、TGFD ビ
				ットによる割り込み要求(TGID)を許可または禁止します。
				相補 PWM モードの場合、チャネル 3、4 の TGIED ビットに 0 を設定してください。
				チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。 書き込む値も常に 0 にしてください。
				0:TGFD ビットによる割り込み要求(TGID)を禁止
				1:TGFD ビットによる割り込み要求(TGID)を許可
2	TGIEC	0	R/W	TGR インタラプトイネーブル C
				チャネル 0、3、4 で TSR の TGFC ビットが 1 にセットされたとき、TGFC ビ
				ットによる割り込み要求(TGIC)を許可または禁止します。
				相補 PWM モードの場合、チャネル 4 の TGIEC ビットに 0 を設定してくださ
				l I <sub>o</sub>
				チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。
				書き込む値も常に0にしてください。
				0:TGFC ビットによる割り込み要求(TGIC)を禁止
				1:TGFC ビットによる割り込み要求(TGIC)を許可
1	TGIEB	0	R/W	TGR インタラプトイネーブル B
				TSR の TGFB ビットが 1 にセットされたとき、 TGFB ビットによる割り込み要
				求(TGIB)を許可または禁止します。
				0:TGFB ビットによる割り込み要求(TGIB)を禁止
				1:TGFB ビットによる割り込み要求(TGIB)を許可
0	TGIEA	0	R/W	TGR インタラプトイネーブル A
				TSR の TGFA ビットが 1 にセットされたとき、TGFA ビットによる割り込み要
				求(TGIA)を許可または禁止します。
				0:TGFA ビットによる割り込み要求(TGIA)を禁止
				1:TGFA ビットによる割り込み要求(TGIA)を許可

### • TIER2\_0

ビット: 7 6 5 4 3 2 1 0
| TTGE2 - - - - - TGIEF TGIEE |
初期値: 0 0 0 0 0 0 0 0 0 R/W: R/W R R R R R R R R R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	TTGE2	0	R/W	A/D 変換開始要求イネーブル 2
				TCNT_0 と TGRE_0 のコンペアマッチによる A/D 変換開始要求の発生を許可または禁止します。
				0:TCNT_0 と TGRE_0 のコンペアマッチによる A/D 変換開始要求を禁止 する
				1:TCNT_0 と TGRE_0 のコンペアマッチによる A/D 変換開始要求を許可 する
6~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	TGIEF	0	R/W	TGR インタラプトイネーブル F
				TCNT_0とTGRF_0のコンペアマッチによる割り込み要求の発生を許可または禁止します。
				0:TGFE ビットによる割り込み要求(TGIF)を禁止
				1:TGFE ビットによる割り込み要求(TGIF)を許可
0	TGIEE	0	R/W	TGR インタラプトイネーブル E
				TCNT_0とTGRE_0のコンペアマッチによる割り込み要求の発生を許可または禁止します。
				0:TGEE ビットによる割り込み要求(TGIE)を禁止
				1:TGEE ビットによる割り込み要求(TGIE)を許可

### • TIER\_5

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 0
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R
 R
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	TGIE5U	0	R/W	TGR インタラプトイネーブル 5U
				TSR_5 の CMFU5 ビットに 1 がセットされたとき、CMFU5 ビットによる割り
				込み要求(TGIU_5)を許可または禁止します。
				0:TGIU_5 割り込み要求を禁止
				1:TGIU_5 割り込み要求を許可
1	TGIE5V	0	R/W	TGR インタラプトイネーブル 5V
				TSR_5 の CMFV5 ビットに 1 がセットされたとき、CMFV5 ビットによる割り
				込み要求(TGIV_5)を許可または禁止します。
				0:TGIV_5割り込み要求を禁止
				1:TGIV_5 割り込み要求を許可
0	TGIE5W	0	R/W	TGR インタラプトイネーブル 5W
				TSR_5 の CMFW5 ビットに 1 がセットされたとき、CMFW5 ビットによる割り
				込み要求(TGIW_5)を許可または禁止します。
				0 : TGIW_5 割り込み要求を禁止
				1:TGIW_5 割り込み要求を許可

# 11.3.6 タイマステータスレジスタ (TSR)

TSR は、8 ビットの読み出し / 書き込み可能なレジスタで、各チャネルのステータスの表示を行います。MTU2 には、チャネル 0 に 2 本、チャネル  $1 \sim 5$  に各 1 本、計 7 本の TSR があります。

• TSR\_0、TSR\_1、TSR\_2、TSR\_3、TSR\_4

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 TCFD
 TCFU
 TCFV
 TGFD
 TGFC
 TGFB
 TGFA

 初期値:
 1
 1
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R/W/\* R/(W)\* R/(W)\*

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7	TCFD	1	R	カウント方向フラグ
				チャネル 1~4 の TCNT のカウント方向を示すステータスフラグです。
				チャネル 0 ではリザーブビットです。読み出すと常に 1 が読み出されます。書き
				込む値も常に 1 にしてください。
				0 : TCNT はダウンカウント
				1 : TCNT はアップカウント
6	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
5	TCFU	0	R/(W)*1	アンダフローフラグ
				チャネル 1、2 が位相計数モードのとき、TCNT のアンダフローの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。
				チャネル 0、3、4 ではリザーブビットです。読み出すと常に 0 が読み出されます。
				書き込む値も常に0にしてください。
				[セット条件]
				● TCNT の値がアンダフロー(H'0000 H'FFFF)したとき
				[クリア条件]
				● TCFU = 1 の状態で TCFU をリード後、TCFU に 0 をライトしたとき* <sup>2</sup>
4	TCFV	0	R/(W)*1	オーバフローフラグ
				TCNT のオーバフローの発生を示すステータスフラグです。フラグをクリアする
				ための 0 ライトのみ可能です。
				[ セット条件 ]
				● TCNT の値がオーバフローしたとき(H'FFFF H'0000)
				チャネル 4 では相補 PWM モードで TCNT_4 の値がアンダフロー(H'0001
				H'0000) したときにも本フラグがセットされます。
				[クリア条件]
				● TCFV = 1 の状態で TCFV をリード後、TCFV に 0 をライトしたとき*²
				チャネル 4 では、TCIV 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のときにもクリアされます。

TGFD   O   R/(W) *	ビット	ビット名	初期値	R/W	説 明
を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 チャネルは、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。曹 き込む値も常に 0 にしてください。 [セット条件] ・ TGRD がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRD になったとき ・ TGRD がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRD に転送されたとき [クリア条件] ・ TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・ TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき <sup>32</sup> インブットキャブチャ/アウトブットコンペアフラグ Co <sup>32</sup> チャネルの、3、4 の TGRO のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 チャネル、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。曹 き込む値も常に 0 にしてください。 [セット条件] ・ TGRC がアウトブットコンペアレジスタとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に 0 をライトしたとき <sup>32</sup> ・ TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき <sup>33</sup> ・ TGFB の P(/W) <sup>34</sup> ・ TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・ TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB がインブットキャブチャまとして機能している場合、TCNT = TGRB がインブットキャブチャとして機能している場合、TCNT = TGRD がインブットキャブチャとして機能している場合、TCNT = TGRD がインプット・エーロー・エーロー・エーロー・エーロー・エーロー・エーロー・エーロー・エーロ	3	TGFD	0	R/(W)*1	インプットキャプチャ / アウトプットコンペアフラグ D*³
チャネル1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件 ]  ・TGRD がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRD になったとき ・TGRD がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRD に転送されたとき [クリア条件 ] ・TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・TGFC 0 R/(W)* インブットキャブチャとアウトブットコンペアフラグで** チャネルの、3、4 の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件 ] ・TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき ・TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRC に 1 をきったとき ・TGRC 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** インブットキャブチャ/アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件 ] ・TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ・TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRB に転送されたとき 「クリア条件 ] ・TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					チャネル 0、3、4 の TGRD のインプットキャプチャまたはコンペアマッチの発生
き込む値も常に 0 にしてください。 [セット条件] ・TGRD がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRD になったとき ・TGRD がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRD に転送されたとき [クリア条件] ・TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・TGFC 0 R/(W)* インブットキャブチャ/アウトブットコンペアフラグで** チャネルの、3、4の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグで**。フラグをクリフするための 0 ライトしたとき** インブットキャブチャ/アウトブットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件] ・TGRC がインブットキャブチャとして機能している場合、TCNT = TGRC になったとき ・TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に 1 をライトしたとき**  1 TGFB 0 R/(W)* インブットキャブチャとして機能している場合、インブットキャブチャを得りにする 1 でGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ・TGRB がインブットキャブチャとして機能している場合、インブットキャブチャを同号により TCNT の値が TGRB に転送されたとき [クリア条件] ・TGRB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					を示すステータスフラグです。フラグをクリアするための0ライトのみ可能です。
TGRD がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRD がアウトブットコンペアレジスタとして機能している場合、インブットキャブチャと同じ、はり TCNT の値が TGRD に転送されたとき [クリア条件]  **TGRD がインブットキャブチャとして機能している場合、インブットキャブチャと同じ、 TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  2 TGFC 0 R/(W)** インブットキャブチャ/アウトブットコンペアフラグ C** チャネル0、3、4の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件]  **TGRC がインブットキャブチャとして機能している場合、TCNT = TGRC になったとき   **TGRC がインブットキャブチャとして機能している場合、インブットキャブチャと信号により TCNT の値が TGRC に転送されたとき   「クリア条件]  **TGFB 0 R/(W)** インブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]  **TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき   **TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき   **TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB がアウトブットキャブチャとして機能している場合、インブットキャブチャとの場合により TCNT の値が TGRB に転送されたとき   **TGRB が インブットキャブチャとして機能している場合、インブットキャブチャと同号により TCNT の値が TGRB に転送されたとき   **TGRB が アウトブットキャブチャとして機能している場合、インブットキャブチャと同号により TCNT の値が TGRB に転送されたとき   **TGRB が TCNT の TCNT の TGRB に転送されたとき   **TGRB が TCNT の TCNT TGRB に転送されたとき   **TGRB が TCNT TCNT TGRB に転送されたとき   **TGRB TCNT TCNT TGRB TCNT TGRB TCNT TCNT TCNT TGRB TCNT TCNT TGRB TCNT TCNT TGRB TCNT TCNT TCNT TCNT TGRB TCNT TCNT TCNT TCNT TCNT TCNT TCNT TCN					チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書
* TGRD がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRD になったとき * TGRD がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRD に転送されたとき [クリア条件] * TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき * TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき*²  2 TGFC 0 R/(W)*' インブットキャブチャ/アウトブットコンペアフラグ Co* チャネル 0、3、4 の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件] * TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき * TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRC に転送されたとき [クリア条件] * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき** * TGFB がアウトブットキャブチャとして機能している場合、TCNT = TGFB がアウトブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRB に転送されたとき [クリア条件] * TGFB がインブットキャブチャとして機能している場合、インブットキャブチャイに号により TCNT の値が TGRB に転送されたとき [クリア条件] * TGFB がインブットキャブチャとして機能している場合、インブットキャブチャイに号により TCNT の値が TGRB に転送されたとき [クリア条件] * TGFB がインブットキャブチャとして機能している場合、インブットキャブチャイに見いませんでは TGFB がイン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン・アン					き込む値も常に0にしてください。
TGRD になったとき  TGRD がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRD に転送されたとき [クリア条件]  TGFC 0 R/(W)** インブットキャブチャとのの MRB の DISEL ピットが 0 のとき  TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  インブットキャブチャ / アウトブットコンペアフラグで** テャネル 1、2 ではリザーブピットです。 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件]  TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき  TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件]  TGFB 0 R/(W)** インブットキャブチャ / アウトブットコンペアフッグ B TGRB のインブットキャブチャ / アウトブットコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]  TGRB がインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 「セット条件]  TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき  TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき  「クリア条件]  TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					[ セット条件 ]
#信号により TCNT の値が TGRD に転送されたとき [クリア条件]  * TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき  * TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  インブットキャブチャ / アウトブットコンペアフラグで** チャネル 0、3、4 の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件]  * TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC だなったとき  * TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件]  * TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき  * TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき**  インブットキャブチャ / アウトブットコンペアフラグ BTGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]  * TGRB がインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 「セット条件]  * TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]  * TGRB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					
「クリア条件]					◆ TGRD がインプットキャプチャとして機能している場合、インプットキャプチ
● TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき  ● TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき*²  2 TGFC 0 R/(W)** インブットキャブチャ / アウトブットコンペアフラグ C** チャネル 0、3、4 の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件 ]  ● TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき  ● TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件 ]  ● TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき**  1 TGFB 0 R/(W)** インブットキャブチャ / アウトブットコンペアフラグ B  TGRB のインブットキャブチャ / アウトブットコンペアフラグ B  TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件 ]  ● TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  ● TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件 ]  ● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					ャ信号により TCNT の値が TGRD に転送されたとき
き					[ クリア条件 ]
□ TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき**  2 TGFC 0 R/(W)** インブットキャブチャ/アウトブットコンペアフラグ C** チャネル 0、3、4 の TGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件 ]  • TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき  • TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRC に転送されたとき [クリア条件 ]  • TGFC = 1 の状態で TGFCをリード後、TGFC に 0 をライトしたとき**  1 TGFB 0 R/(W)** インブットキャブチャ/アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件 ]  • TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  • TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ倍号により TCNT の値が TGRB に転送されたとき [クリア条件 ]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					● TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のと
TGFC 0 R/(W)*					ਰੇ
チャネルの、3、4のTGRC のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件]  ・TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき ・TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件]  ・TGFC 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・TGFC=1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき**  1 TGFB 0 R/(W)*  「インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインブットキャブチャ / アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ・TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件] ・TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					● TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき*²
を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件 ]  ・ TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき  ・ TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件 ]  ・ TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき  ・ TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²  1 TGFB 0 R/(W)* <sup>1</sup> インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件 ]  ・ TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  ・ TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件 ]  ・ TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき	2	TGFC	0	R/(W)*1	インプットキャプチャ / アウトプットコンペアフラグ C*³
チャネル1、2ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 [セット条件]  • TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき  • TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件]  • TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき  • TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²  インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]  • TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  • TGRB がインブットキャブチャとして機能している場合、インプットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					チャネル 0、3、4 の TGRC のインプットキャプチャまたはコンペアマッチの発生
き込む値も常に 0 にしてください。 [セット条件]  ・TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき ・TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件] ・TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき ・TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²  1 TGFB 0 R/(W)*¹ インブットキャブチャ/アウトブットコンペアフラグ B TGRB のインブットキャブチャオアチャスアラグです。フラグをクリアするための 0 ライトのみ可能です。[セット条件] ・TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ・TGRB がインブットキャブチャとして機能している場合、インプットキャブチャ倍号により TCNT の値が TGRB に転送されたとき [クリア条件] ・TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき					を示すステータスフラグです。 フラグをクリアするための 0 ライトのみ可能です。
<ul> <li>【セット条件】</li> <li>● TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき</li> <li>● TGRC がインブットキャプチャとして機能している場合、インブットキャプチャ信号により TCNT の値が TGRC に転送されたとき [ クリア条件]</li> <li>● TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> <li>● TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²</li> <li>1 TGFB 0 R/(W)*'</li> <li>インブットキャプチャ/アウトブットコンペアフラグ B TGRB のインブットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [ セット条件]</li> <li>● TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき</li> <li>● TGRB がインブットキャプチャとして機能している場合、インブットキャプチャ信号により TCNT の値が TGRB に転送されたとき [ クリア条件 ]</li> <li>● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> </ul>					チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書
● TGRC がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき ● TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき [クリア条件] ● TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき ● TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²  1 TGFB 0 R/(W)*¹ インブットキャブチャ/アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。[セット条件] ● TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ● TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件] ● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					き込む値も常に0にしてください。
TGRC になったとき  **TGRC がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRC に転送されたとき  [ クリア条件 ]  **TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき  **TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき**  **1  **TGFB  **O  **R/(W)**  **O  **TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。  [ セット条件 ]  **TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  **TGRB がインブットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき  [ クリア条件 ]  **TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					[ セット条件 ]
ャ信号により TCNT の値が TGRC に転送されたとき [クリア条件] ・TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき ・TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²  1 TGFB 0 R/(W)* <sup>1</sup> インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインブットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき ・TGRB がインプットキャブチャとして機能している場合、インブットキャブチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件] ・TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					
<ul> <li>TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> <li>TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²</li> <li>TGFB 0 R/(W)*¹ インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインプットキャブチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]         <ul> <li>TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき</li> <li>TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]</li></ul></li></ul>					
<ul> <li>TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> <li>TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき*²</li> <li>TGFB 0 R/(W)*¹ インブットキャブチャ / アウトブットコンペアフラグ B TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]         <ul> <li>TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき</li> <li>TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]</li></ul></li></ul>					「クリア条件1
き					
1 TGFB 0 R/(W)* インプットキャプチャ/アウトプットコンペアフラグB TGRBのインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・TGRBがアウトブットコンペアレジスタとして機能している場合、TCNT = TGRBになったとき ・TGRBがインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNTの値が TGRBに転送されたとき [クリア条件] ・TGIB割り込みにより DTCが起動され、DTCのMRBのDISELビットが 0 のとき					1
1 TGFB 0 R/(W)* インプットキャプチャ/アウトプットコンペアフラグB TGRBのインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件] ・TGRBがアウトブットコンペアレジスタとして機能している場合、TCNT = TGRBになったとき ・TGRBがインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNTの値が TGRBに転送されたとき [クリア条件] ・TGIB割り込みにより DTCが起動され、DTCのMRBのDISELビットが 0 のとき					
TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 [セット条件]  • TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  • TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき	1	TGFB	0	R/(W)*1	
[セット条件]  • TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき  • TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					   TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータスフ
<ul> <li>TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき</li> <li>TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき [クリア条件]</li> <li>TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき</li> </ul>					ラグです。フラグをクリアするための 0 ライトのみ可能です。
TGRB になったとき  • TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき  [ クリア条件 ]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					[ セット条件 ]
TGRB になったとき  • TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき  [ クリア条件 ]  • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					◆ TGRB がアウトブットコンペアレジスタとして機能している場合、TCNT =
ャ信号により TCNT の値が TGRB に転送されたとき [クリア条件] • TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のと き					
● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					
● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき					  「クリア条件
**************************************					
↑ TOER - 1 の比能でTOER たけ」に後、TOER IT 0 たライトしたい*²					
「「「ロアロー」の小窓で「ロアロをリート後、「ロアロにりをフィトしたとき*					● TGFB = 1 の状態で TGFB をリード後、TGFB に 0 をライトしたとき*²

ビット	ビット名	初期値	R/W	説明
0	TGFA	0	R/(W)*1	インブットキャプチャ / アウトプットコンペアフラグ A
				TGRA のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。
				[セット条件]
				● TGRA がアウトブットコンペアレジスタとして機能している場合、TCNT = TGRA になったとき
				● TGRA がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRA に転送されたとき
				[クリア条件]
				● TGIA 割り込みにより DMAC が起動されたとき
				● TGIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 のとき
				● TGFA = 1 の状態で TGFA をリード後、TGFA に 0 をライトしたとき*゚

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 1 を読み出した後、0 を書き込む前に次のフラグセットが発生した場合は、0 を書き込んでもフラグはクリアされませんので、再度1を読み出して0を書き込んでください。
  - \*3 TGRC、TGRD をバッファ動作させていても、コンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、TGFC、TGFD がセットされます。

### • TSR2\_0

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ・
 TGFF
 TGFE

 初期値:
 1
 1
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R
 R
 R
 R/(W)\*1 R/(W)\*1

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7、6	-	すべて1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
5~2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	TGFF	0	R/(W)*1	コンペアマッチフラグ F
				TCNT_0 と TGRF_0 のコンペアマッチの発生を示すステータスフラグです。
				[セット条件]
				● TGRF_0 をコンペアレジスタとして機能している場合、TCNT_0 = TGRF_0
				になったとき
				[クリア条件]
				● TGFF = 1 の状態で TGFF をリード後、TGFF に 0 をライトしたとき*²
0	TGFE	0	R/(W)*1	コンペアマッチフラグ E
				TCNT_0 と TGRE_0 のコンペアマッチの発生を示すステータスフラグです。
				[セット条件]
				◆ TGRE_0 をコンペアレジスタとして機能している場合、TCNT_0 = TGRE_0
				になったとき
				[クリア条件]
				● TGFE = 1 の状態で TGFE をリード後、TGFE に 0 をライトしたとき*²

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 1 を読み出した後、0 を書き込む前に次のコンペアマッチによるフラグセットが発生した場合は、0 を書き込んでもフラグはクリアされませんので、再度 1 を読み出して 0 を書き込んでください。

### • TSR\_5

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ・
 CMFU5 CMFV5 CMFW5

 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R
 R/(W)\*1 R/(W)\*1 R/(W)\*1 R/(W)\*1

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	CMFU5	0	R/(W)*1	コンペアマッチ / インプットキャプチャフラグ U5
				TGRU_5のインプットキャプチャまたはコンペアマッチの発生を示すステータ スフラグです。フラグをクリアするための 0 ライトのみ可能です。
				[セット条件]
				● TGRU_5 がコンペアマッチレジスタとして機能している場合、TCNTU_5 = TGRU_5 になったとき
				TGRU_5 がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNTU_5 の値が TGRU_5 に転送されたとき
				TGRU_5 が外部入力信号のパルス幅測定として機能している場合、TCNTU_5 の値が TGRU_5 に転送されたとき*²
				[クリア条件]
				● TGIU_5 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき
				● CMFU5 = 1 の状態で CMFU5 をリード後、CMFU5 に 0 をライトしたとき
1	CMFV5	0	R/(W)*1	コンペアマッチ / インプットキャプチャフラグ V5
				TGRV_5 のインプットキャプチャまたはコンペアマッチの発生を示すステータ スフラグです。フラグをクリアするための 0 ライトのみ可能です。
				[セット条件]
				● TGRV_5 がコンペアマッチレジスタとして機能している場合、TCNTV_5 = TGRV_5 になったとき
				● TGRV_5 がインプットキャプチャとして機能している場合、インプットキャ プチャ信号により TCNTV_5 の値が TGRV_5 に転送されたとき
				TGRV_5 が外部入力信号のパルス幅測定として機能している場合、TCNTV_5 の値が TGRV_5 に転送されたとき*²
				[ クリア条件 ]
				• TGIV_5 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき
				● CMFV5 = 1 の状態で CMFV5 をリード後、CMFV5 に 0 をライトしたとき

ビッ	トビット名	初期値	R/W	説 明
0	CMFW5	0	R/(W)*1	コンペアマッチ / インプットキャプチャフラグ W5
				TGRW_5 のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。
				[セット条件]
				● TGRW_5 がコンペアマッチレジスタとして機能している場合、TCNTW_5 = TGRW_5 になったとき
				TGRW_5 がインプットキャブチャとして機能している場合、インプットキャプチャ信号により TCNTW_5 の値が TGRW_5 に転送されたとき
				TGRW_5 が外部入力信号のパルス幅測定として機能している場合、     TCNTW_5 の値が TGRW_5 に転送されたとき*²
				[クリア条件]
				• TGIW_5 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のとき
				● CMFW5 = 1 の状態で CMFW5 をリード後、CMFW5 に 0 をライトしたとき

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 転送するタイミングは、タイマ I/O コントロールレジスタ U\_5/V\_5/W\_5 ( TIORU\_5/V\_5/W\_5 ) の IOC ビットで 設定します。

# 11.3.7 タイマバッファ動作転送モードレジスタ (TBTM)

TBTM は、8 ビットの読み出し / 書き込み可能なレジスタで、PWM モード時のバッファレジスタからタイマジェネラルレジスタへの転送タイミングの設定を行います。MTU2 には、チャネル 0、3、4 に各 1 本、計 3 本の TBTM があります。

ビット: 7 6 5 3 2 1 0 TTSE TTSB TTSA 初期値: 0 0 0 0 0 0 0 R/W: R R R R R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
7~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	TTSE	0	R/W	タイミングセレクトE
				バッファ動作時の TGRF_0 から TGRE_0 への転送タイミングを設定します。
				チャネル 3、4 ではリザーブビットです。読み出すと常に 0 が読み出されます。
				書き込む値も常に0にしてください。なお、チャネル0を PWM モード以外で
				使用する場合は、本ビットを1に設定しないでください。
				0:チャネル 0 のコンペアマッチ E 発生時
				1 : TCNT_0 クリア時
1	TTSB	0	R/W	タイミングセレクトB
				各チャネルのバッファ動作時の TGRD から TGRB への転送タイミングを設定
				します。なお、PWM モード以外で使用するチャネルでは、本ビットを 1 に設
				定しないでください。
				0:各チャネルのコンペアマッチ B 発生時
				1:各チャネルの TCNT クリア時
0	TTSA	0	R/W	タイミングセレクト A
				各チャネルのバッファ動作時の TGRC から TGRA への転送タイミングを設定
				します。なお、PWM モード以外で使用するチャネルでは、本ビットを1に設
				定しないでください。
				0:各チャネルのコンペアマッチ A 発生時
				1:各チャネルの TCNT クリア時

# 11.3.8 タイマインプットキャプチャコントロールレジスタ (TICCR)

TICCR は、8 ビットの読み出し / 書き込み可能なレジスタで、TCNT\_1 と TCNT\_2 のカスケード接続時のインプットキャプチャ条件を制御します。MTU2 には、チャネル 1 に 1 本の TICCR があります。

ビット: 7 6 3 2 I2BE I2AE I1BE I1AE 初期値: 0 0 0 0 0 0 0 0 R/W: R R R R/W R/W R/W R/W R

ビット	ビット名	初期値	R/W	説 明
7~4	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	I2BE	0	R/W	インプットキャプチャイネーブル
				TGRB_1のインプットキャプチャ条件にTIOC2B端子を追加する / しないを選択します。
				0:TIOC2B 端子を TGRB_1 のインプットキャプチャ条件に追加しない
				1:TIOC2B 端子を TGRB_1 のインプットキャプチャ条件に追加する
2	I2AE	0	R/W	インプットキャプチャイネーブル
				TGRA_1 のインプットキャプチャ条件に TIOC2A 端子を追加する / しないを選
				択します。
				0:TIOC2A 端子を TGRA_1 のインプットキャプチャ条件に追加しない
				1:TIOC2A 端子を TGRA_1 のインプットキャプチャ条件に追加する
1	I1BE	0	R/W	インプットキャプチャイネーブル
				TGRB_2のインプットキャプチャ条件にTIOC1B端子を追加する / しないを選
				択します。
				0:TIOC1B 端子を TGRB_2 のインプットキャプチャ条件に追加しない
				1:TIOC1B 端子を TGRB_2 のインプットキャプチャ条件に追加する
0	I1AE	0	R/W	インプットキャプチャイネーブル
				TGRA_2のインプットキャプチャ条件にTIOC1A 端子を追加する / しないを選
				択します。
				0:TIOC1A 端子を TGRA_2 のインプットキャプチャ条件に追加しない
				1:TIOC1A 端子を TGRA_2 のインプットキャプチャ条件に追加する

# 11.3.9 タイマシンクロクリアレジスタ (TSYCR)

TSYCR は、8 ビットの読み出し / 書き込み可能なレジスタで、MTU2 からの MTU2S の TCNT\_3S、TCNT\_4S の同期クリア条件の設定を行います。MTU2S には、チャネル 3 に 1 本の TSYCRS があります。ただし MTU2 には TSYCR はありません。

ビット: 7 6 5 4 3 2 1 0 CE0A CE0B CE0C CE0D CE1A CE1B CE2A CE2B 初期値: 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
7	CE0A	0	R/W	クリアイネーブル 0A
				MTU2 の TSR_0 の TGFA フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_0 の TGFA フラグセットでのクリア禁止
				1:TSR_0 の TGFA フラグセットでのクリア許可
6	CE0B	0	R/W	クリアイネーブル 0B
				MTU2 の TSR_0 の TGFB フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_0 の TGFB フラグセットでのクリア禁止
				1:TSR_0 の TGFB フラグセットでのクリア許可
5	CE0C	0	R/W	クリアイネーブル 0C
				MTU2 の TSR_0 の TGFC フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_0 の TGFC フラグセットでのクリア禁止
				1:TSR_0 の TGFC フラグセットでのクリア許可
4	CE0D	0	R/W	クリアイネーブル 0D
				MTU2 の TSR_0 の TGFD フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_0 の TGFD フラグセットでのクリア禁止
				1:TSR_0 の TGFD フラグセットでのクリア許可
3	CE1A	0	R/W	クリアイネーブル 1A
				MTU2 の TSR_1 の TGFA フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_1 の TGFA フラグセットでのクリア禁止
				1 : TSR_1 の TGFA フラグセットでのクリア許可
2	CE1B	0	R/W	クリアイネーブル 1B
				MTU2 の TSR_1 の TGFB フラグセットでのクリア禁止 / 許可を設定します。
				0 : TSR_1 の TGFB フラグセットでのクリア禁止
				1 : TSR_1 の TGFB フラグセットでのクリア許可
1	CE2A	0	R/W	クリアイネーブル 2A
				MTU2 の TSR_2 の TGFA フラグセットでのクリア禁止 / 許可を設定します。
				0:TSR_2 の TGFA フラグセットでのクリア禁止
				1 : TSR_2 の TGFA フラグセットでのクリア許可

ビット	ビット名	初期値	R/W	説 明
0	CE2B	0	R/W	クリアイネーブル 2B
				MTU2 の TSR_2 の TGFB フラグセットでのクリア禁止 / 許可を設定します。
				0 : TSR_2 の TGFB フラグセットでのクリア禁止
				1:TSR_2 の TGFB フラグセットでのクリア許可

# 11.3.10 タイマ A/D 変換開始要求コントロールレジスタ ( TADCR )

TADCR は、16 ビットの読み出し / 書き込み可能なレジスタで、A/D 変換開始要求の許可 / 禁止の設定と、割り込み間引きと A/D 変換開始要求を連動する / しないを設定します。MTU2 には、チャネル 4 に 1 本の TADCR があります。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	BF[	1:0]	-	-	-	-	-	-	UT4AE	DT4AE	UT4BE	DT4BE	ITA3AE	ITA4VE	ITB3AE	ITB4VE
初期値:	0*	0	0	0	0	0	0	0	0	0*	0	0*	0*	0*	0*	0*
R/W:	R/W	R/W	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

【注】 TADCRの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

【注】\* 相補PWMモード以外では、0を設定してください。

ビット	ビット名	初期值	R/W	説 明
15、14	BF[1:0]	0*10	R/W	TADCOBRA/B_4 転送タイミングセレクト
				TADCOBRA/B_4 から TADCORA/B_4 への転送タイミングを選択します。
				詳細は表 11.29 を参照してください。
13~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	UT4AE	0	R/W	アップカウント TRG4AN イネーブル
				TCNT_4 のアップカウント時に A/D 変換の開始要求(TRG4AN)の許可 / 禁止
				を設定します。
				0:TCNT_4 のアップカウント時に A/D 変換の開始要求(TRG4AN)を禁止
				1:TCNT_4 のアップカウント時に A/D 変換の開始要求(TRG4AN)を許可
6	DT4AE	0*1	R/W	ダウンカウント TRG4AN イネーブル
				TCNT_4 のダウンカウント時に A/D 変換の開始要求 ( TRG4AN ) の許可 / 禁止
				を設定します。
				0:TCNT_4 のダウンカウント時に A/D 変換の開始要求(TRG4AN)を禁止
				1:TCNT_4 のダウンカウント時に A/D 変換の開始要求(TRG4AN)を許可
5	UT4BE	0	R/W	アップカウント TRG4BN イネーブル
				TCNT_4 のアップカウント時に A/D 変換の開始要求 ( TRG4BN ) の許可 / 禁止
				を設定します。
				0:TCNT_4 のアップカウント時に A/D 変換の開始要求(TRG4BN)を禁止
				1:TCNT_4 のアップカウント時に A/D 変換の開始要求(TRG4BN)を許可

ビット	ビット名	初期値	R/W	説 明
4	DT4BE	0*1	R/W	ダウンカウント TRG4BN イネーブル
				TCNT_4 のダウンカウント時に A/D 変換の開始要求 ( TRG4BN ) の許可 / 禁止
				を設定します。
				0:TCNT_4 のダウンカウント時に A/D 変換の開始要求(TRG4BN)を禁止
				1:TCNT_4 のダウンカウント時に A/D 変換の開始要求(TRG4BN)を許可
3	ITA3AE	0*1*2*3	R/W	TGIA_3 割り込み間引き連動イネーブル
				A/D 変換の開始要求(TRG4AN)を TGIA_3 割り込み間引き機能と連動する /
				しないを選択します。
				0:TGIA_3割り込み間引き機能と連動しない
				1:TGIA_3 割り込み間引き機能と連動する
2	ITA4VE	0*1*2*3	R/W	TCIV_4 割り込み間引き連動イネーブル
				A/D 変換の開始要求(TRG4AN)を TCIV_4 割り込み間引き機能と連動する /
				しないを選択します。
				0:TCIV_4割り込み間引き機能と連動しない
				1:TCIV_4 割り込み間引き機能と連動する
1	ITB3AE	0*1*2*3	R/W	TGIA_3 割り込み間引き連動イネーブル
				A/D 変換の開始要求(TRG4BN)を TGIA_3 割り込み間引き機能と連動する /
				しないを選択します。
				0:TGIA_3割り込み間引き機能と連動しない
				1:TGIA_3割り込み間引き機能と連動する
0	ITB4VE	0*1*2*3	R/W	TCIV_4 割り込み間引き連動イネーブル
				A/D 変換の開始要求(TRG4BN)を TCIV_4 割り込み間引き機能と連動する /
				しないを選択します。
				0:TCIV_4割り込み間引き機能と連動しない
				1:TCIV_4 割り込み間引き機能と連動する

- 【注】 \*1 相補 PWM モード以外では、0 を設定してください。
  - \*2 割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR)の T3AEN、T4VEN ビットを 0 に設 定したとき、または TITCR の間引き回数設定ビット (3ACOR、4VCOR)を 0 に設定したとき)は、0 を設定し てください。
  - \*3 割り込み間引きが禁止のときに、割り込み間引きと連動する設定にした場合、A/D 変換の開始要求が行われません。

ビット 15	ビット 14	説	明
BF1	BF0	相補 PWM モード時	リセット同期 PWM モード時
0	0	周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送しない	周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送しない
0	1	TCNT_4 の山で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	TCNT_3 が TGRA_3 とコンペアマッチしたとき 周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送する
1	0	TCNT_4 の谷で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	設定禁止
1	1	TCNT_4 の山と谷で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	設定禁止


表 11.29 BF[1:0]ビットによる転送タイミングの設定

ビット 15	ビット 14	説	明
BF1	BF0	PWM モード 1 時	通常モード時
0	0	周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送しない	周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送しない
0	1	TCNT_4 と TGRA_4 とコンペアマッチしたとき 周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送する	TCNT_4 が TGRA_4 とコンペアマッチしたとき 周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送する
1	0	設定禁止	設定禁止
1	1	設定禁止	設定禁止

# 11.3.11 タイマ A/D 変換開始要求周期設定レジスタ (TADCORA/B\_4)

TADCORA/B\_4 は、16 ビットの読み出し / 書き込み可能なレジスタです。TCNT\_4 と一致したとき、対応するA/D 変換開始要求を発生します。

TADCORA/B\_4 の初期値は H'FFFF です。




【注】 TADCORA/B\_4の8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

#### 11.3.12 タイマ A/D 変換開始要求周期設定バッファレジスタ (TADCOBRA/B 4)

TADCOBRA/B\_4 は、16 ビットの読み出し / 書き込み可能なレジスタです。TADCORA/B\_4 のバッファレジス タから山か谷で TADCORA/B\_4 に転送します。

TADCOBRA/B\_4 の初期値は H'FFFF です。




【注】 TADCOBRA/B\_4の8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

#### タイマカウンタ (TCNT) 11.3.13

TCNT は、16 ビットの読み出し / 書き込み可能なカウンタです。チャネル 0~4 に各 1 本、チャネル 5 に TCNTU/V/W\_5 の 3 本、計 8 本の TCNT があります。

TCNT は、リセット時に H'0000 に初期化されます。



【注】 TCNTの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。


#### タイマジェネラルレジスタ (TGR) 11.3.14

TGR は、16 ビットの読み出し / 書き込み可能なレジスタです。チャネル0 に6 本、チャネル1、2 に各2 本、 チャネル 3、4 に各 4 本、チャネル 5 に 3 本、計 21 本のジェネラルレジスタがあります。

TGRA、TGRB、TGRC、TGRD はアウトプットコンペア / インプットキャプチャ兼用のレジスタです。チャネ ル 0、3、4 の TGRC と TGRD は、バッファレジスタとして動作設定することができます。TGR とバッファレジス タの組み合わせは、TGRA - TGRC、TGRB - TGRD になります。

TGRE\_0、TGRF\_0 はコンペアレジスタとして機能し、TCNT\_0 と TGRE\_0 が一致したとき、A/D 変換開始要求 を発生することができます。TGRFは、バッファレジスタとして動作設定することができます。TGR とバッファ レジスタの組み合わせは、TGRE - TGRF になります。

TGRU\_5、TGRV\_5、TGRW\_5 はコンペアマッチ / インプットキャプチャ / 外部パルス幅測定兼用のレジスタで す。



【注】 TGRの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。TGRの初期値は、H'FFFFです。

# 11.3.15 タイマスタートレジスタ (TSTR)

TSTR は、8 ビットの読み出し / 書き込み可能なレジスタで、チャネル 0~4 の TCNT の動作 / 停止を選択します。

TSTR\_5 は、8 ビットの読み出し / 書き込み可能なレジスタで、チャネル 5 の TCNTU/V/W\_5 の動作 / 停止を選択します。

TMDR へ動作モードを設定する場合や TCR へ TCNT のカウントクロックを設定する場合は、TCNT のカウンタ動作を停止してから行ってください。

### • TSTR

ビット: 7 2 CST4 CST3 CST2 CST1 CST0 初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R R R

ビット	ビット名	初期値	R/W	説 明
7	CST4	0	R/W	カウンタスタート 4、3
6	CST3	0	R/W	TCNT の動作または停止を選択します。
				TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは 停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。 CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端 子の出力レベルが更新されます。 0: TCNT_4、TCNT_3 のカウント動作は停止
				1:TCNT_4、TCNT_3 はカウント動作
5~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	CST2	0	R/W	カウンタスタート2~0
1	CST1	0	R/W	TCNT の動作または停止を選択します。
0	CST0	0	R/W	TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは 停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。 CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端 子の出力レベルが更新されます。 0: TCNT_2~TCNT_0 のカウント動作は停止 1: TCNT_2~TCNT_0 はカウント動作

# • TSTR\_5

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 cstvs
 cstvs
 cstws

 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R
 R
 R
 R
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	CSTU5	0	R/W	カウンタスタート U5
				TCNTU_5 の動作または停止を選択します。
				0:TCNTU_5 のカウンタ動作は停止
				1:TCNTU_5 のカウンタ動作
1	CSTV5	0	R/W	カウンタスタート V5
				TCNTV_5 の動作または停止を選択します。
				0:TCNTV_5 のカウンタ動作は停止
				1 : TCNTV_5 のカウンタ動作
0	CSTW5	0	R/W	カウンタスタート W5
				TCNTW_5 の動作または停止を選択します。
				0:TCNTW_5 のカウンタ動作は停止
				1:TCNTW_5 のカウンタ動作

# 11.3.16 タイマシンクロレジスタ (TSYR)

TSYR は、8 ビットの読み出し / 書き込み可能なレジスタで、チャネル 0~4 の TCNT の独立動作または同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。

ビット: 7 6 2 SYNC4 SYNC3 SYNC2 SYNC1 SYNC0 初期値: 0 0 0 0 0 0 0 R/W: R/W R/W R R R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
7	SYNC4	0	R/W	タイマ同期 4、3
6	SYNC3	0	R/W	他のチャネルとの独立動作または同期動作を選択します。
				同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウンタクリアによる同期クリアが可能となります。
				同期動作の設定には、最低 2 チャネルの SYNC ビットを 1 にセットする必要 があります。 同期クリアの設定には、 SYNC ビットのほかに TCR の CCLR[2:0] ビットで、 TCNT のクリア要因を設定する必要があります。
				0:TCNT_4、TCNT_3 は独立動作(TCNT のプリセット / クリアは他チャ ネルと無関係)
				1:TCNT_4、TCNT_3 は同期動作 TCNT の同期プリセット / 同期クリアが可能
5~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	SYNC2	0	R/W	タイマ同期 2~0
1	SYNC1	0	R/W	他のチャネルとの独立動作または同期動作を選択します。
0	SYNC0	0	R/W	同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウンタクリアによる同期クリアが可能となります。
				同期動作の設定には、最低 2 チャネルの SYNC ビットを 1 にセットする必要があります。 同期クリアの設定には、SYNC ビットのほかに TCR の CCLR[2:0] ビットで、TCNT のクリア要因を設定する必要があります。
				0:TCNT_2~TCNT_0 は独立動作(TCNT のプリセット / クリアは他チャ ネルと無関係)
				1:TCNT_2~TCNT_0 は同期動作 TCNT の同期プリセット / 同期クリアが可能

# 11.3.17 タイマカウンタシンクロスタートレジスタ (TCSYSTR)

TCSYSTR は、8 ビットの読み出し/書き込み可能なレジスタで、MTU2 と MTU2S のカウンタの同期スタートを行います。ただし MTU2S には TCSYSTR はありません。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 SCH0
 SCH1
 SCH2
 SCH3
 SCH4
 SCH3S
 SCH4S

 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\*
 R
 R/(W)\* R/(W)\* R/(W)\*

【注】\* レジスタをセットするために1を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説明
7	SCH0	0	R/(W)*	シンクロスタート
				MTU2 の TCNT_0 のシンクロスタートを制御します。
				0: MTU2の TCNT_0 をシンクロスタートしない
				1:MTU2 の TCNT_0 をシンクロスタートする
				[クリア条件]
				• SCH0 = 1 の状態で、MTU2 の TSTR の CST0 ビットに 1 をセットしたとき
6	SCH1	0	R/(W)*	シンクロスタート
				MTU2 の TCNT_1 のシンクロスタートを制御します。
				0:MTU2のTCNT_1をシンクロスタートしない
				1:MTU2 の TCNT_1 をシンクロスタートする
				[クリア条件]
				● SCH1 = 1 の状態で、MTU2 の TSTR の CST1 ビットに 1 をセットしたとき
5	SCH2	0	R/(W)*	シンクロスタート
				MTU2 の TCNT_2 のシンクロスタートを制御します。
				0:MTU2のTCNT_2をシンクロスタートしない
				1:MTU2 の TCNT_2 をシンクロスタートする
				[クリア条件]
				• SCH2 = 1 の状態で、MTU2 の TSTR の CST2 ビットに 1 をセットしたとき
4	SCH3	0	R/(W)*	シンクロスタート
				MTU2 の TCNT_3 のシンクロスタートを制御します。
				0: MTU2の TCNT_3をシンクロスタートしない
				1:MTU2 の TCNT_3 をシンクロスタートする
				[クリア条件]
				● SCH3 = 1 の状態で、MTU2 の TSTR の CST3 ビットに 1 をセットしたとき

RENESAS

ビット	ビット名	初期値	R/W	説明
3	SCH4	0	R/(W)*	シンクロスタート
				MTU2 の TCNT_4 のシンクロスタートを制御します。
				0: MTU2の TCNT_4 をシンクロスタートしない
				1:MTU2 の TCNT_4 をシンクロスタートする
				[ クリア条件 ]
				• SCH4 = 1 の状態で、MTU2 の TSTR の CST4 ビットに 1 をセットしたとき
2	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	SCH3S	0	R/(W)*	シンクロスタート
				MTU2S の TCNT_3S のシンクロスタートを制御します。
				0:MTU2SのTCNT_3Sをシンクロスタートしない
				1:MTU2S の TCNT_3S をシンクロスタートする
				[ クリア条件 ]
				● SCH3S = 1 の状態で、MTU2S の TSTRS の CST3 ビットに 1 をセットしたとき
0	SCH4S	0	R/(W)*	シンクロスタート
				MTU2S の TCNT_4S のシンクロスタートを制御します。
				0:MTU2SのTCNT_4Sをシンクロスタートしない
				1:MTU2S の TCNT_4S をシンクロスタートする
				[クリア条件]
				• SCH4S = 1 の状態で、MTU2S の TSTRS の CST4 ビットに 1 をセットしたとき

【注】 \* レジスタをセットするために1を書き込むことのみ可能です。

# 11.3.18 タイマリードライトイネーブルレジスタ (TRWER)

TRWER は、8 ビットの読み出し / 書き込み可能なレジスタです。チャネル 3、4 の誤書き込み防止の対象レジスタ / カウンタのアクセス許可 / 禁止を設定します。

ビット: 7 0 RWE 初期値: 0 0 0 0 0 0 0 1 R/W: R R R R/W R R R

ビット	ビット名	初期値	R/W	説 明
7 ~ 1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	RWE	1	R/W	リードライトイネーブル
				誤書き込み防止のレジスタへのリードライト許可 / 禁止を設定します。
				0:レジスタのリードライトを禁止する
				1:レジスタのリードライトを許可する
				[クリア条件]
				● RWE=1 の状態で RWE をリード後、RWE に 0 をライトしたとき

### • 誤書き込み防止の対象レジスタ / カウンタ

TCR\_3、4、TMDR\_3、4、TIORH\_3、4、TIORL\_3、4、TIER\_3、4、TGRA\_3、4、TGRB\_3、4、TOER、TOCR1、TOCR2、TGCR、TCDR、TDDR と TCNT\_3、4 の計 22 レジスタです。

# 11.3.19 タイマアウトプットマスタイネーブルレジスタ (TOER)

TOER は、8 ビットの読み出し / 書き込み可能なレジスタで、出力端子の TIOC4D、TIOC4C、TIOC3D、TIOC4B、TIOC4A、TIOC3B の出力設定の許可 / 禁止を行います。これらの端子は TOER の各ビットの設定をしないと正しく出力されません。チャネル 3、4 において、TOER はチャネル 3、4 の TIOR 設定の前に値をセットしてください。 TOER の設定は、チャネル 3、4 の TCNT のカウント動作を停止した状態で行ってください(図 11.35、図 11.38 参照)。

ビット:	7	6	5	4	3	2	1	0
	-	-	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B
初期値:	1	1	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明		
7、6	-	すべて1	R	リザーブビット		
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。		
5	OE4D	0	R/W	マスタイネーブル TIOC4D		
				TIOC4D 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティブレベル)*		
				1:MTU2 出力許可		
4	OE4C	0	R/W	マスタイネーブル TIOC4C		
				TIOC4C 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティブレベル)*		
				1:MTU2 出力許可		
3	OE3D	0	R/W	マスタイネーブル TIOC3D		
				TIOC3D 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティブレベル)*		
				1:MTU2 出力許可		
2	OE4B	0	R/W	マスタイネーブル TIOC4B		
				TIOC4B 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティブレベル)*		
				1:MTU2 出力許可		
1	OE4A	0	R/W	マスタイネーブル TIOC4A		
				TIOC4A 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティブレベル)*		
				1:MTU2 出力許可		
0	OE3B	0	R/W	マスタイネーブル TIOC3B		
				TIOC3B 端子の MTU2 出力を許可 / 禁止します。		
				0:MTU2 出力禁止(非アクティプレベル)*		
				1:MTU2 出力許可		

【注】 \* 非アクティブレベルは、タイマアウトプットコントロールレジスタ 1/2 (TOCR1/2) の設定によります。詳細は、「11.3.20 タイマアウトプットコントロールレジスタ 1 (TOCR1)」、「11.3.21 タイマアウトプットコントロールレジスタ 2 (TOCR2)」を参照してください。なお、相補 PWM モード / リセット同期 PWM モード以外で MTU2出力する場合は 1 に設定してください。0 に設定した場合はローレベルが出力されます。

#### タイマアウトプットコントロールレジスタ1(TOCR1) 11.3.20

TOCR1 は、8 ビットの読み出し / 書き込み可能なレジスタで、相補 PWM モード / リセット同期 PWM モード の PWM 周期に同期したトグル出力の許可/禁止、および PWM 出力の出力レベル反転の制御を行います。

> ビット: 7 6 PSYE TOCL TOCS OLSN OLSP 初期値: 0 0 0 0 0 0 0 R/W: R R/W R R R/(W)\* R/W R/W R/W

【注】\* パワーオンリセット後、1回のみ1を書き込みできます。1を書き込み後は、0を書き込むことはできません。

ビット	ビット名	初期値	R/W	説 明	
7	-	0	R	リザーブビット	
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。	
6	PSYE	0	R/W	PWM 同期出力イネーブル	
				PWM 周期に同期したトグル出力の許可/禁止を設定します。	
				0:トグル出力を禁止	
				1:トグル出力を許可	
5、4	-	すべて0	R	リザーブビット	
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。	
3	TOCL	0	R/(W)*1	TOC レジスタ書き込み禁止ビット* <sup>2</sup>	
				TOCR1 レジスタの TOCS ビット、OLSN ビット、OLSP ビットへの書き込み	
				禁止/許可の設定をします。	
				0:TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを許可	
				1:TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを禁止	
2	TOCS	0	R/W	TOC セレクトビット	
				相補 PWM モード / リセット同期 PWM モードの出力レベルの設定を TOCR1	
				と TOCR2 のどちらの設定を有効にするか選択します。	
				0 : TOCR1 の設定を有効にする	
				1:TOCR2 の設定を有効にする	
1	OLSN	0	R/W	出力レベルセレクト N* <sup>3</sup> * <sup>4</sup>	
				リセット同期 PWM モード / 相補 PWM モード時に、逆相の出力レベルを選択	
				します。表 11.30 を参照してください。	
0	OLSP	0	R/W	出力レベルセレクト P*³* <sup>4</sup>	
				リセット同期 PWM モード / 相補 PWM モード時に、正相の出力レベルを選択	
				します。表 11.31 を参照してください。	

- 【注】 \*1 パワーオンリセット後、1回のみ1を書き込みできます。1を書き込み後は、0を書き込むことはできません。
  - \*2 TOCL ビットを 1 に設定することにより、CPU 暴走時の誤書き込みを防止することができます。
  - TOCS ビットを 0 に設定することにより、本設定が有効になります。 \*3
  - デッドタイムを生成しない場合は、逆相の出力は正相の反転となります。このとき、OLSP ビット設定値のみ有効 となります。

表 11 30	) H. T	レベルヤ	レカ	ト継能

ビット1	機能					
OLSN	初期出力	アクティブ	コンペアマッチ出力			
		レベル	アップカウント	ダウンカウント		
0	ハイレベル	ローレベル	ハイレベル	ローレベル		
1	ローレベル	ハイレベル	ローレベル	ハイレベル		

【注】 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表 11.31 出力レベルセレクト機能

ビット0	機能					
OLSP	初期出力	アクティブ	コンペアマッチ出力			
		レベル	アップカウント	ダウンカウント		
0	ハイレベル	ローレベル	ローレベル	ハイレベル		
1	ローレベル	ハイレベル	ハイレベル	ローレベル		

OLSN=1、OLSP=1 の場合の相補 PWM モードの出力例 (1相分)を図 11.2 に示します。




図 11.2 相補 PWM モードの出力レベルの例

# 11.3.21 タイマアウトプットコントロールレジスタ 2 ( TOCR2 )

TOCR2 は、8 ビットの読み出し / 書き込み可能なレジスタで、相補 PWM モード / リセット同期 PWM モード における PWM 出力の出力レベル反転の制御を行います。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 0
 0
 0
 0
 0
 0
 0
 0
 0

 RW:
 RW
 RW
 RW
 RW
 RW
 RW
 RW
 RW

ビット	ビット名	初期値	R/W	説 明	
7、6	BF[1:0]	00	R/W	TOLBR バッファ転送タイミングセレクト	
				TOLBR から TOCR2 へのバッファ転送タイミングを選択します。	
				詳細は表 11.32 を参照してください。	
5	OLS3N	0	R/W	出力レベルセレクト 3N* <sup>1</sup> * <sup>2</sup>	
				リセット同期 PWM モード/相補 PWM モード時に、TIOC4D の出力レベルを 選択します。表 11.33 を参照してください。	
4	OLS3P	0	R/W	出力レベルセレクト 3P* <sup>1</sup> * <sup>2</sup>	
				リセット同期 PWM モード / 相補 PWM モード時に、TIOC4B の出力レベルを 選択します。表 11.34 を参照してください。	
3	OLS2N	0	R/W	出力レベルセレクト 2N* <sup>1</sup> * <sup>2</sup>	
				リセット同期 PWM モード / 相補 PWM モード時に、TIOC4C の出力レベルを 選択します。表 11.35 を参照してください。	
2	OLS2P	0	R/W	出力レベルセレクト 2P*1*2	
	0202.	Ç		リセット同期 PWM モード / 相補 PWM モード時に、TIOC4A の出力レベルを 選択します。表 11.36 を参照してください。	
1	OLS1N	0	R/W	出力レベルセレクト 1N* <sup>1</sup> * <sup>2</sup>	
			_	リセット同期 PWM モード / 相補 PWM モード時に、TIOC3D の出力レベルを 選択します。表 11.37 を参照してください。	
0	OLS1P	0	R/W	出力レベルセレクト 1P* <sup>1</sup> * <sup>2</sup>	
				リセット同期 PWM モード / 相補 PWM モード時に、TIOC3B の出力レベルを 選択します。表 11.38 を参照してください。	

- 【注】 \*1 TOCR1 の TOCS ビットを 1 に設定することにより、本設定が有効になります。
  - \*2 デッドタイムを生成しない場合は、逆相の出力は正相の反転となります。このとき、OLSiP ピット設定値のみ有効となります。(i=1、2、3)

表 11.32 BF[1:0]ビットの設定

ビット7	ビット6	説明			
BF1	BF0	相補 PWM モード時	リセット PWM モード時		
0	0	バッファレジスタ(TOLBR)から TOCR2 へ 転送しない	パッファレジスタ(TOLBR)から TOCR2 へ 転送しない		
0	1	TCNT_4 の山でパッファレジスタ(TOLBR) から TOCR2 へ転送する	TCNT_3/4 カウンタクリア時にパッファレジ スタ(TOLBR)から TOCR2 へ転送する		
1	0	TCNT_4 の谷でパッファレジスタ(TOLBR) から TOCR2 へ転送する	設定禁止		
1	1	TCNT_4 の山と谷でパッファレジスタ (TOLBR)から TOCR2 へ転送する	設定禁止		

### 表 11.33 TIOC4D 出力レベルセレクト機能

ビット5	機能						
OLS3N	初期出力	アクティブ コンペアマッチ出力					
		レベル	アップカウント	ダウンカウント			
0	ハイレベル	ローレベル	ハイレベル	ローレベル			
1	ローレベル	ハイレベル	ローレベル	ハイレベル			

【注】 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表 11.34 TIOC4B 出力レベルセレクト機能

ビット4	機能						
OLS3P	初期出力	アクティブ	コンペアマッチ出力				
		レベル	アップカウント	ダウンカウント			
0	ハイレベル	ローレベル	ローレベル	ハイレベル			
1	ローレベル	ハイレベル	ハイレベル	ローレベル			

表 11.35 TIOC4C 出力レベルセレクト機能

ビット3	機能					
OLS2N	初期出力	アクティブ	ブ コンペアマッチ出力			
		レベル	アップカウント	ダウンカウント		
0	ハイレベル	ローレベル	ハイレベル	ローレベル		
1	ローレベル	ハイレベル	ローレベル	ハイレベル		

【注】 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

### 表 11.36 TIOC4A 出力レベルセレクト機能

ビット2		機能							
OLS2P	初期出力	アクティブ	コンペアマッチ出力						
		レベル	アップカウント	ダウンカウント					
0	ハイレベル	ローレベル	ローレベル	ハイレベル					
1	ローレベル	ハイレベル	ハイレベル	ローレベル					

### 表 11.37 TIOC3D 出力レベルセレクト機能

ビット1		機能							
OLS1N	初期出力 アクティブ		コンペアマッチ出力						
		レベル	アップカウント	ダウンカウント					
0	ハイレベル	ローレベル	ハイレベル	ローレベル					
1	ローレベル	ハイレベル	ローレベル	ハイレベル					

【注】 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表 11.38 TIOC4B 出力レベルセレクト機能

ビット0	機能							
OLS1P	初期出力	アクティブ	コンペアマッチ出力					
		レベル	アップカウント	ダウンカウント				
0	ハイレベル	ローレベル	ローレベル	ハイレベル				
1	ローレベル	ハイレベル	ハイレベル	ローレベル				

# 11.3.22 タイマアウトプットレベルバッファレジスタ (TOLBR)

TOLBR は TOCR2 のバッファレジスタで、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力レベルの設定を行います。TOLBR レジスタは 8 ビットの読み出し / 書き込み可能なレジスタです。

ビット:	7	6	5	4	3	2	1	0
	-	-	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
7、6	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	OLS3N	0	R/W	TOCR2のOLS3Nビットにバッファ転送する値を設定してください。
4	OLS3P	0	R/W	TOCR2のOLS3Pビットにバッファ転送する値を設定してください。
3	OLS2N	0	R/W	TOCR2のOLS2Nビットにバッファ転送する値を設定してください。
2	OLS2P	0	R/W	TOCR2 の OLS2P ビットにバッファ転送する値を設定してください。
1	OLS1N	0	R/W	TOCR2 の OLS1N ビットにバッファ転送する値を設定してください。
0	OLS1P	0	R/W	TOCR2 の OLS1P ビットにバッファ転送する値を設定してください。

PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例を図 11.3 に示します。




図 11.3 PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例

# 11.3.23 タイマゲートコントロールレジスタ (TGCR)

TGCR は、リセット同期 PWM モード / 相補 PWM モード時、ブラシレス DC モータ制御に必要な波形出力の制御を行います。TGCR レジスタは 8 ビットの読み出し / 書き込み可能なレジスタです。相補 PWM モード / リセット同期 PWM モード以外では、本レジスタの設定は無効です。

ビット: 7 0 BDC Ν Р FB\* WF VF UF 初期値: 0 0 0 0 0 0 0 R/W: R R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
6	BDC	0	R/W	ブラシレス DC モータ
				本レジスタの機能を有効にするか、無効にするかを選択します。
				0:本レジスタの機能は無効
				1:本レジスタの機能は有効
5	N	0	R/W	逆相出力(N)制御
				出力レベルセレクト機能(表 11.39)によって逆相端子(TIOC3D、TIOC4C、
				TIOC4D)が ON した時、レベル出力するか、リセット同期 PWM / 相補 PWM
				出力するかを選択します。
				0: レベル出力
				1:リセット同期 PWM / 相補 PWM 出力
4	Р	0	R/W	正相出力(P)制御
				出力レベルセレクト機能(表 11.39)によって正相端子(TIOC3B、TIOC4A、
				TIOC4B )が ON した時、レベル出力をするか、リセット同期 PWM / 相補 PWM
				出力するかを選択します。
				0: レベル出力
				1:リセット同期 PWM / 相補 PWM 出力
3	FB*	0	R/W	外部フィードバック信号許可
				正相 / 逆相の出力の切り替えを TIOC0A、TIOC0B、TIOC0C 入力信号で自動的
				に行うか、TGCR の UF、VF、WF ビットで行うかを選択します。
				0:出力の切り替えは外部入力 (TIOC0A、TIOC0B、TIOC0C)
				1:出力の切り替えはソフトウェアで行う(UF、VF、WF ビットの設定値)
2	WF	0	R/W	出力相切り替え
1	VF	0	R/W	正相/逆相の出力相の ON、OFF を設定します。これらのビットの設定は本レ
0	UF	0	R/W	ジスタの FB ビットが 1 のときのみ有効です。表 11.39 を参照してください。

【注】 \* MTU2S で BDC ビットに 1 を設定した場合、FB ビットに 1 を設定してください。

ビット2	ビット1	ビット0			機	能		
WF	VF	UF	TIOC3B	TIOC4A	TIOC4B	TIOC3D	TIOC4C	TIOC4D
(TIOC0C)	(TIOC0B)	(TIOC0A)	U相	V相	W相	U相	V相	W相
0	0	0	OFF	OFF	OFF	OFF	OFF	OFF
0	0	1	ON	OFF	OFF	OFF	OFF	ON
0	1	0	OFF	ON	OFF	ON	OFF	OFF
0	1	1	OFF	ON	OFF	OFF	OFF	ON
1	0	0	OFF	OFF	ON	OFF	ON	OFF
1	0	1	ON	OFF	OFF	OFF	ON	OFF
1	1	0	OFF	OFF	ON	ON	OFF	OFF
1	1	1	OFF	OFF	OFF	OFF	OFF	OFF

表 11.39 出力レベルセレクト機能

# 11.3.24 タイマサブカウンタ (TCNTS)


TCNTS は、相補 PWM モードに設定したときのみ使用される 16 ビットの読み出し専用カウンタです。 TCNTS の初期値は H'0000 です。



【注】 TCNTSの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

# 11.3.25 タイマデッドタイムデータレジスタ (TDDR)


TDDR は、相補 PWM モード時のみ使用される 16 ビットのレジスタで、相補 PWM モード時 TCNT\_3 と TCNT\_4 カウンタのオフセット値を設定します。 相補 PWM モード時に TCNT\_3、TCNT\_4 カウンタをクリアして再スタートするときは、TDDR レジスタの値が TCNT\_3 カウンタにロードされカウント動作を開始します。 TDDR の初期値は HFFFFです。



【注】 TDDRの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

# 11.3.26 タイマ周期データレジスタ (TCDR)


TCDR は、相補 PWM モード時のみ使用される 16 ビットのレジスタです。TCDR レジスタの値は PWM キャリア周期の 1/2 の値 (ただし TDDR の 2 倍 + 3 以上の値)を設定してください。本レジスタは、相補 PWM モード時TCNTS カウンタと常時比較され、一致すると TCNTS カウンタはカウント方向を切り替えます(ダウンカウントアップカウント)。TCDR の初期値は HFFFFです。



【注】 TCDRの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

# 11.3.27 タイマ周期バッファレジスタ (TCBR)

TCBR は、相補 PWM モード時のみ使用される 16 ビットのレジスタで、TCDR レジスタのバッファレジスタとして機能します。TMDR レジスタで設定した転送タイミングで TCBR レジスタの値が TCDR レジスタに転送されます。TCBR の初期値は HFFFF です。



【注】 TCBRの8ビット単位でのアクセスは禁止です。常に16ビット単位でアクセスしてください。

# 11.3.28 タイマ割り込み間引き設定レジスタ (TITCR)

TITCR は、8 ビットの読み出し/書き込み可能なレジスタで、割り込み間引きの禁止/許可、割り込み間引き回数の設定を制御します。MTU2 には 1 本の TITCR があります。

ビット: 7 5 T3AEN 3ACOR[2:0] T4VEN 4VCOR[2:0] 初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	T3AEN	0	R/W	TGIA_3 割り込み間引きイネーブル
				TGIA_3 割り込みの間引きの禁止/許可を設定します。
				0 : TGIA_3 割り込みの間引きを禁止する
				1:TGIA_3 割り込みの間引きを許可する
6~4	3ACOR[2:0]	000	R/W	TGIA_3 割り込みコンスタントレジスタ
				TGIA_3 割り込みの間引き回数を 0~7 回で設定します。*
				詳細は表 11.40 を参照してください。
3	T4VEN	0	R/W	TCIV_4 割り込み間引きイネーブル
				TCIV_4 割り込みの間引きの禁止 / 許可を設定します。
				0 : TCIV_4 割り込みの間引きを禁止する
				1:TCIV_4 割り込みの間引きを許可する
2~0	4VCOR[2:0]	000	R/W	TCIV_4 割り込みコンスタントレジスタ
				TCIV_4 割り込みの間引き回数を 0~7 回で設定します。*
				詳細は表 11.41 を参照してください。

### 【注】 \* 割り込み間引き回数に0を設定すると間引きは行いません。

また、割り込み間引き回数の変更前に、必ず T3AEN、T4VEN ビットを 0 に設定して間引き回数カウンタ(TITCNT)をクリアしてください。

表 11.40 3ACOR[2:0]ビットによる割り込み間引き回数の設定

ビット6	ビット5	ビット4	説明
3ACOR2	3ACOR1	3ACOR0	
0	0	0	TGIA_3の割り込み間引きを行わない
0	0	1	TGIA_3 の割り込み間引き回数を 1 回に設定
0	1	0	TGIA_3 の割り込み間引き回数を 2 回に設定
0	1	1	TGIA_3の割り込み間引き回数を3回に設定
1	0	0	TGIA_3 の割り込み間引き回数を 4 回に設定
1	0	1	TGIA_3 の割り込み間引き回数を 5 回に設定
1	1	0	TGIA_3 の割り込み間引き回数を 6 回に設定
1	1	1	TGIA_3 の割り込み間引き回数を 7 回に設定

ビット2	ビット1	ビット0	説 明
4VCOR2	4VCOR1	4VCOR0	
0	0	0	TCIV_4の割り込み間引きを行わない
0	0	1	TCIV_4 の割り込み間引き回数を 1 回に設定
0	1	0	TCIV_4 の割り込み間引き回数を 2 回に設定
0	1	1	TCIV_4 の割り込み間引き回数を 3 回に設定
1	0	0	TCIV_4 の割り込み間引き回数を 4 回に設定
1	0	1	TCIV_4 の割り込み間引き回数を 5 回に設定
1	1	0	TCIV_4 の割り込み間引き回数を 6 回に設定
1	1	1	TCIV 4の割り込み間引き回数を7回に設定

表 11.41 4VCOR[2:0]ビットによる割り込み間引き回数の設定

# 11.3.29 タイマ割り込み間引き回数カウンタ (TITCNT)

TITCNT は、8 ビットの読み出し可能なカウンタです。MTU2 には 1 本の TITCNT があります。TITCNT は、TCNT\_3 および TCNT\_4 のカウント動作停止後も、値を保持します。

ビット:	7	6	5	4	3	2	1	0
	-	3/	3ACNT[2:0]			4	VCNT[2:	0]
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。
6 ~ 4	3ACNT[2:0]	000	R	TGIA_3 割り込みカウンタ
				TITCR の T3AEN ビットに 1 を設定時、TGIA_3 割り込み要因が発生したときに
				1 カウントアップします。
				[ クリア条件 ]
				● TITCR の 3ACOR[2:0]と TITCNT の 3ACNT[2:0]が一致したとき
				● TITCR の T3AEN ビットが 0 のとき
				● TITCR の 3ACOR[2:0]が 0 のとき
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。
2~0	4VCNT[2:0]	000	R	TCIV_4 割り込みカウンタ
				TITCR の T4VEN ビットに 1 を設定時、TCIV_4 割り込み要因が発生したときに
				1 カウントアップします。
				[ クリア条件 ]
				● TITCR の 4VCOR[2:0]と TITCNT の 4VCNT[2:0]が一致したとき
				● TITCR の T4VEN ビットが 0 のとき
				• TITCR の 4VCOR[2:0]が 0 のとき

【注】 TITCNT の値をクリアするには、TITCR の T3AEN ビットと T4VEN ビットを 0 にクリアしてください。

# 11.3.30 タイマバッファ転送設定レジスタ (TBTER)

TBTER は、8 ビットの読み出し/書き込み可能なレジスタで、相補 PWM モードで使用するバッファレジスタ\*からテンポラリレジスタへの転送を抑止する/しない、または割り込み間引き機能と連動する/しないを設定します。MTU2 には 1 本の TBTER があります。

ビット:	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	BTE	[1:0]
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W	R/W

ビット	ビット名	初期值	R/W	説 明	
7~2	-	すべて0	R	リザーブビット	
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。	
1、0	BTE[1:0]	00	R/W	バッファ転送抑止および割り込み間引き連動イネーブル	
				相補 PWM モードで使用するパッファレジスタ*からテンポラリレジスタへの転送を抑止する / しない、または割り込み間引き機能と連動する / しないを設定します。詳細は表 11.42 を参照してください。	

# 【注】 \* 対象バッファレジスタ TGRC\_3、TGRD\_3、TGRC\_4、TGRD\_4、TCBR

# 表 11.42 BTE[1:0]ビットの設定

ビット1	ビット0	説明				
BTE1	BTE0					
0	0	バッファレジスタからテンポラリレジスタへの転送を抑止しない*'				
		また、割り込み間引き機能と連動しない				
0	1	バッファレジスタからテンポラリレジスタへの転送を抑止する*'				
1	0	バッファレジスタからテンポラリレジスタへの転送を割り込み間引き機能と連動する*'*2				
1	1	設定禁止				

- 【注】 \*1 テンポラリレジスタからコンペアレジスタへの転送は、BTE[1:0]ビットの設定に関係なく、TMDRの MD[3:0]ビットの設定に従い転送します。詳細は「11.4.8 相補 PWM モード」を参照してください。
  - \*2 割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR)の T3AEN、T4VEN ビットを 0 に設定したとき、または TITCR の間引き回数設定ビット (3ACOR、4VCOR)を 0 に設定したとき)は、必ずバッファ転送を割り込み間引きと連動しない設定(タイマバッファ転送レジスタ (TBTER)の BTE1を 0 に設定)にしてください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。

# 11.3.31 タイマデッドタイムイネーブルレジスタ (TDER)

TDER は、8 ビットの読み出し / 書き込み可能なレジスタです。チャネル 3 に 1 本あり、相補 PWM モードのデッドタイム生成を制御できます。MTU2 には 1 本の TDER があります。TDER の設定は、TCNT の動作が停止した状態で行ってください。

ビット:	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	TDER
初期値:	0	0	0	0	0	0	0	1
R/W:	R	R	R	R	R	R	R	R/(W)

ビット	ビット名	初期値	R/W	説 明	
7~1	-	すべて0	R	リザーブビット	
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。	
0	TDER	1	R/(W)	デッドタイムイネーブルレジスタ	
				デッドタイムの生成をする/しないを設定します。	
				0:デッドタイムを生成しない	
				1:デッドタイムを生成する*	
				[ クリア条件 ]	
				● TDER = 1 の状態で TDER をリード後、TDER に 0 をライトしたとき	

【注】 \* TDDR 1に設定してください。

# 11.3.32 タイマ波形コントロールレジスタ (TWCR)

TWCR は、8 ビットの読み出し / 書き込み可能なレジスタです。相補 PWM モードで TNCT\_3、TNCT\_4 の同期 カウンタクリアが発生した場合の出力波形の制御、MTU2-MTU2S カウンタ同期クリアの設定、TGRA\_3 のコンペアマッチによるカウンタクリアをする / しないを設定します。TWCR の CCE ビット、WRE ビットの設定は、TCNT の動作が停止した状態で行ってください。

ビット: 7 1 0 CCE SCC WRE 初期値: 0\* 0 0 0 R/W: R/(W) R R R R R R/(W) R/(W)

【注】\* 相補PWMモード1以外のときは、0に設定してください。

ビット	ビット名	初期値	R/W	説 明
7	CCE	0*	R/(W)	コンペアマッチクリアイネーブル
				相補 PWM モードで、TGRA_3 のコンペアマッチによるカウンタクリアをする / しないを設定します。
				0:TGRA_3のコンペアマッチによるカウンタクリアをしない
				1:TGRA_3 のコンペアマッチによるカウンタクリアをする
				[セット条件]
				● CCE=0 の状態で CCE をリード後、CCE に 1 をライトしたとき
6~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	SCC	0	R/(W)	同期クリアコントロール(MTU2S のみ)
				相補 PWM モードで MTU2 - MTU2S カウンタ同期クリアが発生したときに、 MTU2S の TCNT_3S、TCNT_4S をクリアする / しないを設定します。
				本機能を使用する際は、MTU2S を相補 PWM モードに設定してください。
				また、カウンタ動作中に SCC ビットを書き換える場合、CCE ビット、WRE ビットの値を変更しないようにしてください。
				SCC ビットの設定により MTU2 からの同期クリアが無効になるのは、谷の Tb 区間以外で同期クリアが発生したときのみです。TCNT_3S、TCNT_4S スタート直後を含む谷の Tb 区間で同期クリアが発生した場合は、MTU2S の TCNT_3S、TCNT_4S がクリアされます。
				相補 PWM モードの谷の Tb 区間については、図 11.40 を参照してください。
				MTU2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
				0:MTU2 - MTU2S 同期クリア機能による MTU2S の TCNT_3S、TCNT_4S のクリア有効
				1:MTU2 - MTU2S 同期クリア機能による MTU2S の TCNT_3S、TCNT_4S のクリア無効
				[セット条件]
				● SCC=0 の状態で SCC をリード後、SCC に 1 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
0	WRE	0	R/(W)	初期出力抑止イネーブル
				相補 PWM モードで同期カウンタクリアが起きたときの出力波形を選択します。
				本機能によって初期出力が抑止されるのは、相補 PWM モードの谷の Tb 区間で同期クリアが発生したときのみです。それ以外のときに同期クリアが発生した場合は、WRE ビットの設定によらず、TOCR レジスタで設定した初期値を出力します。また、TCNT_3、TCNT_4 スタート直後の谷の Tb 区間で同期クリアが発生した場合も、TOCR レジスタで設定した初期値を出力します。
				相補 PWM モードの谷の Tb 区間については、図 11.40 を参照してください。 0: TOCR レジスタで設定した初期出力値を出力 1: 初期出力を抑止する [セット条件]  ● WRE = 0 の状態で WRE をリード後、WRE に 1 をライトしたとき

【注】 \* 相補 PWM モード 1 以外のときは、0 に設定してください。

### 11.3.33 バスマスタとのインタフェース

タイマカウンタ(TCNT)、ジェネラルレジスタ(TGR)、タイマサブカウンタ(TCNTS)、タイマ周期バッファレジスタ(TCBR)、タイマデッドタイムデータレジスタ(TDDR)、タイマ周期データレジスタ(TCDR)、タイマ A/D 変換開始要求コントロールレジスタ(TADCR)、タイマ A/D 変換開始要求周期設定レジスタ(TADCOR)、およびタイマ A/D 変換開始要求周期設定バッファレジスタ(TADCOBR)は 16 ビットのレジスタです。バスマスタとの間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し/書き込みが可能です。8 ビット単位での読み出し/書き込みはできません。常に 16 ビット単位でアクセスしてください。

上記以外のレジスタは8ビットのレジスタです。CPU との間のデータバスは16ビット幅なので、16ビット単位での読み出し/書き込みが可能です。また、8ビット単位での読み出し/書き込みもできます。

# 11.4 動作説明

### 11.4.1 基本動作

各チャネルには、TCNT と TGR があります。TCNT は、アップカウント動作を行い、フリーランニング動作、 周期カウンタ動作、または外部イベントカウント動作が可能です。

TGR は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

MTU2 の外部端子の機能設定は必ずピンファンクションコントローラ (PFC) で行ってください。

#### (1) カウンタの動作

TSTR の CST0 ~ CST4 ビット、TSTR\_5 の CSTU5、CSTV5、CSTW5 ビットを 1 にセットすると、対応するチャネルの TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

### (a) カウント動作の設定手順例

カウント動作の設定手順例を図 11.4 に示します。




図 11.4 カウンタ動作設定手順例

### (b) フリーランニングカウント動作と周期カウント動作

MTU2 の TCNT は、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを 1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。 TCNT がオーバフロー(H'FFFF H'0000)すると、TSR の TCFV ビットが 1 にセットされます。このとき、対応する TIER の TCIEV ビットが 1 ならば、MTU2 は割り込みを要求します。 TCNT はオーバフロー後、H'0000 からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 11.5 に示します。




図 11.5 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT は周期カウント動作を行います。周期設定用の TGR をアウトプットコンペアレジスタに設定し、TCR の CCLR[2:0]ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTR の対応するビットを 1 にセットすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR の値と一致すると、TSR の TGF ビットが 1 にセットされ、TCNT は H'0000 にクリアされます。

このとき対応する TIER の TGIE ビットが 1 ならば、MTU2 は割り込みを要求します。TCNT はコンペアマッチ後、H'0000 からアップカウント動作を継続します。

周期カウンタの動作を図 11.6 に示します。




図 11.6 周期カウンタの動作

R01UH0198JJ0600 Rev.6.00 11-77 2014.10.16

### (2) コンペアマッチによる波形出力機能

MTU2 は、コンペアマッチにより対応する出力端子から0出力/1出力/トグル出力を行うことができます。

### (a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 11.7 に示します。




図 11.7 コンペアマッチによる波形出力動作例

### (b) 波形出力動作例

0出力/1出力例を図11.8に示します。

TCNT をフリーランニングカウント動作とし、コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 11.8 0 出力 / 1 出力の動作例

トグル出力の例を図 11.9 に示します。

TCNT を周期カウント動作(コンペアマッチ B によりカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 11.9 トグル出力の動作例

### (3) インプットキャプチャ機能

TIOC 端子の入力エッジを検出して TCNT の値を TGR に転送することができます。

検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、チャネル 0、1 は別の チャネルのカウンタ入力クロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

【注】 チャネル 0、1 で別のチャネルのカウンタ入力クロックをインプットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウンタ入力クロックに MP /1を選択しないでください。MP /1を選択した場合は、インプットキャプチャは発生しません。

### (a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 11.10 に示します。




図 11.10 インプットキャプチャ動作の設定例

11-80

### (b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 11.11 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は TGRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 11.11 インプットキャプチャ動作例

### 11.4.2 同期動作

同期動作は、複数の TCNT の値を同時に書き換えることができます (同期プリセット)。また、TCR の設定により複数の TCNT を同時にクリアすることができます (同期クリア)。

同期動作により、1つのタイムベースに対して動作する TGR の本数を増加することができます。 チャネル 0~4 はすべて同期動作の設定が可能です。

チャネル5は同期動作できません。

### (1) 同期動作の設定手順例

同期動作の設定手順例を図 11.12 に示します。




図 11.12 同期動作の設定手順例

### (2) 同期動作の例

同期動作の例を図 11.13 に示します。

チャネル  $0 \sim 2$  を同期動作かつ PWM モード 1 に設定し、チャネル 0 のカウンタクリア要因を TGRB\_0 のコンペアマッチ、またチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。

3 相の PWM 波形を TIOC0A、TIOC1A、TIOC2A 端子から出力します。このとき、チャネル 0~2 の TCNT は同期プリセット、TGRB\_0 のコンペアマッチによる同期クリアを行い、TGRB\_0 に設定したデータが PWM 周期となります。

PWM モードについては、「11.4.5 PWM モード」を参照してください。




図 11.13 同期動作の動作例

### 11.4.3 バッファ動作

バッファ動作は、チャネル0、3、4 が持つ機能です。TGRC と TGRD をバッファレジスタとして使用することができます。また、チャネル0 は TGRF もバッファレジスタとして使用することができます。

バッファ動作は、TGR をインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

【注】 TGRE\_0 はインプットキャプチャレジスタに設定できません。コンペアマッチレジスタとしてのみ動作します。 表 11.43 にバッファ動作時のレジスタの組み合わせを示します。

チャネル	タイマジェネラルレジスタ	バッファレジスタ		
0	TGRA_0	TGRC_0		
	TGRB_0	TGRD_0		
	TGRE_0	TGRF_0		
3	TGRA_3	TGRC_3		
	TGRB_3	TGRD_3		
4	TGRA_4	TGRC_4		
	TGRB_4	TGRD_4		

表 11.43 レジスタの組み合わせ

#### • TGRがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに転送されます。

この動作を図 11.14 に示します。




図 11.14 コンペアマッチバッファ動作

• TGRがインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNT の値を TGR に転送すると同時に、それまで格納されていた TGR の値をバッファレジスタに転送します。

この動作を図 11.15 に示します。




図 11.15 インプットキャプチャバッファ動作

## (1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 11.16 に示します。




図 11.16 バッファ動作の設定手順例

## (2) バッファ動作例

#### (a) TGR がアウトプットコンペアレジスタの場合

チャネル 0 を PWM モード 1 に設定し、TGRA と TGRC をバッファ動作に設定した場合の動作例を図 11.17 に示します。 TCNT はコンペアマッチ B によりクリア、出力はコンペアマッチ A で 1 出力、コンペアマッチ B で 0 出力に設定した例です。この例では、TBTM の TTSA ビットは 0 に設定しています。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイマジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生するたびに繰り返されます。

PWM モードについては、「11.4.5 PWM モード」を参照してください。




図 11.17 バッファ動作例(1)

#### (b) TGR がインプットキャプチャレジスタの場合

TGRA をインプットキャプチャレジスタに設定し、TGRA と TGRC をバッファ動作に設定したときの動作例を図 11.18に示します。

TCNT は TGRA のインプットキャプチャでカウンタクリア、TIOCA 端子のインプットキャプチャ入力エッジは立ち上がりエッジ / 立ち下がりエッジの両エッジが選択されています。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT の値が TGRA に格納されると同時に、それまで TGRA に格納されていた値が TGRC に転送されます。




図 11.18 バッファ動作例(2)

## (3) バッファ動作時のバッファレジスタからタイマジェネラルレジスタへの転送タイミング選択

バッファ動作転送モードレジスタ (TBTM\_0、TBTM\_3、TBTM\_4)を設定することで、チャネル 0 では PWM モード 1、2 時の、チャネル 3、4 では PWM モード 1 時の、バッファレジスタからタイマジェネラルレジスタへの転送タイミングを選択できます。選択できるバッファ転送タイミングは、コンペアマッチ発生時(初期値)と TCNT クリア時のいずれか一方です。ここで TCNT のクリア時とは次の条件のいずれかが成立したときです。

- TCNTがオーバフローしたとき (H'FFFF H'0000)
- カウンタ動作中、TCNTにH'0000がライトされたとき
- TCRのCCLR[2:0]ビットで設定したクリア要因で、TCNTがH'0000になったとき

#### 【注】 TBTM の設定は TCNT が停止した状態で行ってください。

チャネル 0 を PWM モード 1 に設定し、 $TGRA_0$  と  $TGRC_0$  をバッファ動作に設定した場合の動作例を図 11.19 に示します。  $TCNT_0$  はコンペアマッチ B によりクリア、出力はコンペアマッチ A で 1 出力、コンペアマッチ B で 0 出力、 $TBTM_0$  の TTSA ビットは 1 に設定しています。




図 11.19 TGRC\_0 から TGRA\_0 のバッファ転送タイミングを TCNT\_0 クリア時に選択した場合の動作例

## 11.4.4 カスケード接続動作

カスケード接続動作は、2 チャネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる機能です。

この機能は、チャネル 1 のカウンタクロックを TCR の TPSC[2:0]ビットで TCNT\_2 のオーバフロー / アンダフローでカウントに設定することにより動作します。

アンダフローが発生するのは、下位 16 ビットの TCNT が位相計数モードのときのみです。

表 11.44 にカスケード接続の組み合わせを示します。

【注】 チャネル 1 を位相計数モードに設定した場合は、カウンタクロックの設定は無効となり、独立して位相計数モードで動作します。

組み合わせ 上位 16 ビット 下位 16 ビット TCNT\_2

表 11.44 カスケード接続組み合わせ

カスケード動作時に、TCNT\_1 と TCNT\_2 の同時インプットキャプチャをする場合、インプットキャプチャコントロールレジスタ (TICCR) で設定することで、インプットキャプチャ条件となる入力端子を追加することができます。インプットキャプチャ条件となるエッジ検出は、本来の入力端子と追加した入力端子の OR を取った信号に対して行われます。詳細は「(4)カスケード接続動作例(C)」を参照してください。カスケード接続時のインプットキャプチャについては「11.7.22 カスケード接続における TCNT\_1、TCNT\_2 同時インプットキャプチャを参照してください。

TICCR 設定値とインプットキャプチャ入力端子の対応を表 11.45 に示します。

対象となるインプットキャプチャ	TICCR 設定値	インプットキャプチャ入力端子
TCNT_1 から TGRA_1 への	I2AE ビット=0(初期値)	TIOC1A
インプットキャプチャ	12AE ビット = 1	TIOC1A、TIOC2A
TCNT_1 から TGRB_1 への	I2BE ビット=0(初期値)	TIOC1B
インプットキャプチャ	I2BE ビット = 1	TIOC1B、TIOC2B
CNT_2 から TGRA_2 への	I1AE ビット = 0(初期値)	TIOC2A
インプットキャプチャ	I1AE ビット = 1	TIOC2A、TIOC1A
TCNT_2 から TGRB_2への	I1BE ビット=0(初期値)	TIOC2B
インプットキャプチャ	I1BE ビット = 1	TIOC2B、TIOC1B

表 11.45 TICCR 設定値とインプットキャプチャ入力端子の対応

## (1) カスケード接続動作の設定手順例

カスケード接続動作の設定手順例を図 11.20 に示します。




図 11.20 カスケード接続動作設定手順

# (2) カスケード接続動作例(a)

TCNT\_1 は TCNT\_2 のオーバフロー / アンダフローでカウント、チャネル 2 を位相計数モード 1 に設定したときの動作を図 11.21 に示します。

TCNT\_1 は、TCNT\_2 のオーバフローでアップカウント、TCNT\_2 のアンダフローでダウンカウントされます。




図 11.21 カスケード接続動作例(a)

## (3) カスケード接続動作例(b)

TCNT\_1、TCNT\_2をカスケード接続し、TICCRのI2AE ビットに1をセットして、TIOC2A端子をTGRA\_1のインプットキャプチャ条件に追加した場合の動作を図11.22に示します。この例ではTIOR\_1のIOA[3:0]の設定は、(TIOC1Aの)立ち上がリエッジでインプットキャプチャに設定しています。また、TIOR\_2のIOA[3:0]の設定は、(TIOC2Aの)立ち上がリエッジでインプットキャプチャに設定しています。

この場合、TIOC1A と TIOC2A の両方の立ち上がりエッジが TGRA\_1 のインプットキャプチャ条件に設定されます。また、TGRA\_2 のインプットキャプチャ条件は TIOC2A の立ち上がりエッジとなります。




図 11.22 カスケード接続動作例(b)

## (4) カスケード接続動作例(c)

TCNT\_1、TCNT\_2をカスケード接続し、TICCRのI2AEビットとI1AEに1をセットして、TIOC2A端子をTGRA\_1のインプットキャプチャ条件に追加し、TIOC1A端子をTGRA\_2のインプットキャプチャ条件に追加した場合の動作を図11.23に示します。この例ではTIOR\_1、TIOR\_2のIOA[3:0]の設定は、どちらも両エッジでインプットキャプチャに設定しています。この場合、TIOC1AとTIOC2A入力のORがTGRA\_1およびTGRA\_2のインプットキャプチャ条件となります。




図 11.23 カスケード接続動作例(c)

## (5) カスケード接続動作例(d)

TCNT\_1、TCNT\_2をカスケード接続し、TICCRの I2AE ビットに 1をセットして、TIOC2A 端子を TGRA\_1 のインプットキャプチャ条件に追加した場合の動作を図 11.24 に示します。この例では TIOR\_1 の IOA[3:0]の設定は、TGRA\_0 のコンペアマッチ / インプットキャプチャの発生でインプットキャプチャに設定しています。また、TIOR\_2 の IOA[3:0]の設定は、(TIOC2A の)立ち上がりエッジでインプットキャプチャに設定しています。

この場合、TIOR\_1 の設定が  $TGRA_0$  のコンペアマッチ / インプットキャプチャの発生でインプットキャプチャのため、TICCR の I2AE ビットを I にセットしても TIOC2A のエッジが  $TGRA_1$  のインプットキャプチャ条件になることはありません。




図 11.24 カスケード接続動作例 (d)

## 11.4.5 PWM モード

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR のコンペアマッチによる出力レベルは 0 出力 / 1 出力 / トグル出力の中から選択可能です。

各 TGR の設定により、デューティ 0~100%の PWM 波形が出力できます。

TGR のコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル独立に PWM モードに設定できます。同期動作も可能です。

PWM モードは次に示す2種類あります。

### (a) PWM モード 1

TGRA と TGRB、TGRC と TGRD をペアで使用して、TIOCA、TIOCC 端子から PWM 出力を生成します。TIOCA、TIOCC 端子からコンペアマッチ A、C によって TIOR の IOA[3:0]、IOC[3:0]ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR の IOB[3:0]、IOD[3:0]ビットで指定した出力を行います。初期出力値は IOA[3:0]、IOC[3:0]に設定した値になります。ペアで使用する TGR の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 1 では、最大 8 相の PWM 出力が可能です。

## (b) PWMモード2

TGR の 1 本を周期レジスタ、他の TGR をデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR で指定した出力を行います。また、周期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR で設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 2 では、同期動作と併用することにより最大 8 相の PWM 出力が可能です。 PWM 出力端子とレジスタの対応を表 11.46 に示します。

表 11.46 各 PWM 出力のレジスタと出力端子

チャネル	レジスタ	出力端子	
		PWM モード 1	PWM モード 2
0	TGRA_0	TIOC0A	TIOC0A
	TGRB_0		TIOC0B
	TGRC_0	TIOC0C	TIOC0C
	TGRD_0		TIOCOD
1	TGRA_1	TIOC1A	TIOC1A
	TGRB_1		TIOC1B
2	TGRA_2	TIOC2A	TIOC2A
	TGRB_2		TIOC2B
3	TGRA_3	TIOC3A	設定できません
	TGRB_3		
	TGRC_3	TIOC3C	
	TGRD_3		
4	TGRA_4	TIOC4A	
	TGRB_4		
	TGRC_4	TIOC4C	
	TGRD_4		

【注】 PWM モード2のとき、周期を設定した TGRの PWM 出力はできません。

## (2) PWM モードの設定手順例

PWM モードの設定手順例を図 11.25 に示します。




図 11.25 PWM モードの設定手順例

# (3) PWM モードの動作例

PWM モード 1 の動作例を図 11.26 に示します。

この図は、TCNT のクリア要因を TGRA のコンペアマッチとし、TGRA の初期出力値と出力値を 0、TGRB の出力値を 1 に設定した場合の例です。

この場合、TGRA に設定した値が周期となり、TGRB に設定した値がデューティになります。




図 11.26 PWM モード 1 の動作例

PWM モード 2 の動作例を図 11.27 に示します。

この図は、チャネル 0 と 1 を同期動作させ、TCNT のクリア要因を TGRB\_1 のコンペアマッチとし、他の TGR (TGRA\_0~TGRD\_0、TGRA\_1)の初期出力値を 0、出力値を 1 に設定して 5 相の PWM 波形を出力させた場合の 例です。

この場合、TGR1Bに設定した値が周期となり、他のTGRに設定した値がデューティになります。




図 11.27 PWM モード 2 の動作例

PWM モードで、デューティ 0%、デューティ 100%の PWM 波形を出力する例を図 11.28 に示します。




図 11.28 PWM モード動作例 (デューティ 0%、デューティ 100%の PWM 波形を出力する例)

## 11.4.6 位相計数モード

位相計数モードは、チャネル 1、2の設定により、2本の外部クロック入力の位相差を検出し、TCNT をアップ/ダウンカウントします。

位相計数モードに設定すると、TCR の TPSC[2:0]ビット、CKEG[1:0]ビットの設定にかかわらずカウンタ入力クロックは外部クロックを選択し、TCNT はアップ / ダウンカウンタとして動作します。ただし、TCR の CCLR[1:0]ビット、TIOR、TIER、TGR の機能は有効ですので、インプットキャプチャ / コンペアマッチ機能や割り込み機能は使用することができます。

2相エンコーダパルスの入力として使用できます。

TCNT がアップカウント時、オーバフローが発生するとすると TSR の TCFV フラグがセットされます。また、 ダウンカウント時にアンダフローが発生すると、TCFU フラグがセットされます。

TSR の TCFD ビットはカウント方向フラグです。TCFD フラグをリードすることにより、TCNT がアップカウントしているかダウンカウントしているかを確認することができます。

位相計数モードでは、外部クロック端子 TCLKA、TCLKB、TCLKC、TCLKD を 2 相エンコーダパルスの入力として使用できます。表 11.47 に外部クロック端子とチャネルの対応を示します。

チャネル 外部クロック端子		コック端子
	A 相	B相
チャネル 1 を位相計数モードとするとき	TCLKA	TCLKB
チャネル2を位相計数モードとするとき	TCLKC	TCLKD

表 11.47 位相計数モードクロック入力端子

## (1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 11.29 に示します。



図 11.29 位相計数モードの設定手順例

## (2) 位相計数モードの動作例

位相計数モードでは、2 本の外部クロックの位相差で TCNT がアップ / ダウンカウントします。また、カウント条件により 4 つのモードがあります。

## (a) 位相計数モード1

位相計数モード 1 の動作例を図 11.30 に、TCNT のアップ / ダウンカウント条件を表 11.48 に示します。




図 11.30 位相計数モード1の動作例

表 11.48 位相計数モード 1 のアップ / ダウンカウント条件

TCLKA(チャネル1)	TCLKB (チャネル1)	動作内容
TCLKC (チャネル2)	TCLKD (チャネル2)	
High レベル		アップカウント
Low レベル		
_	Low レベル	
T_	High レベル	
High レベル	<b>T</b> _	ダウンカウント
Low レベル		
	High レベル	
<u></u>	Low レベル	

#### 【記号説明】

√ :立ち上がりエッジ

҆ 【 : 立ち下がりエッジ

## (b) 位相計数モード2

位相計数モード2の動作例を図11.31に、TCNTのアップ/ダウンカウント条件を表11.49に示します。




図 11.31 位相計数モード 2 の動作例

表 11.49 位相計数モード 2 のアップ / ダウンカウント条件

TCLKA(チャネル1)	TCLKB(チャネル1)	動作内容
TCLKC(チャネル2)	TCLKD (チャネル2)	
High レベル		カウントしない ( Don't care )
Low レベル	T_	カウントしない ( Don't care )
	Low レベル	カウントしない ( Don't care )
Ł	High レベル	アップカウント
High レベル	T_	カウントしない ( Don't care )
Low レベル	_	カウントしない ( Don't care )
	High レベル	カウントしない ( Don't care )
<u> </u>	Low レベル	ダウンカウント

## 【記号説明】

## (c) 位相計数モード3

位相計数モード 3 の動作例を図 11.32 に、TCNT のアップ / ダウンカウント条件を表 11.50 に示します。




図 11.32 位相計数モード 3 の動作例

表 11.50 位相計数モード 3 のアップ / ダウンカウント条件

TCLKA (チャネル1)	TCLKB (チャネル1)	動作内容
TCLKC(チャネル2)	TCLKD (チャネル2)	
High レベル		カウントしない ( Don't care )
Low レベル	T_	カウントしない (Don't care)
	Low レベル	カウントしない ( Don't care )
Ł	High レベル	アップカウント
High レベル	T_	ダウンカウント
Low レベル		カウントしない ( Don't care )
	High レベル	カウントしない ( Don't care )
T_	Low レベル	カウントしない ( Don't care )

## 【記号説明】

→ :立ち下がりエッジ

2014.10.16

## (d) 位相計数モード4

位相計数モード4の動作例を図11.33に、TCNTのアップ/ダウンカウント条件を表11.51に示します。




図 11.33 位相計数モード 4 の動作例

表 11.51 位相計数モード 4 のアップ / ダウンカウント条件

TCLKA(チャネル1)	TCLKB (チャネル1)	動作内容
TCLKC (チャネル2)	TCLKD (チャネル2)	
High レベル		アップカウント
Low レベル	7_	
	Low レベル	カウントしない ( Don't care )
T_	High レベル	
High レベル	7_	ダウンカウント
Low レベル	_	
<u> </u>	High レベル	カウントしない ( Don't care )
	Low レベル	

# 【記号説明】

## (3) 位相計数モード応用例

チャネル 1 を位相計数モードに設定し、チャネル 0 と連携してサーボモータの 2 相エンコーダパルスを入力して位置または速度を検出する例を図 11.34 に示します。

チャネル 1 は位相計数モード 1 に設定し、TCLKA と TCLKB にエンコーダパルスの A 相、B 相を入力します。 チャネル 0 は TCNT を TGRC\_0 のコンペアマッチでカウンタクリアとして動作させ、TGRA\_0 と TGRC\_0 はコンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。 TGRB\_0 はインプットキャプチャ機能で使用し、TGRB\_0 と TGRD\_0 をバッファ動作させます。TGRB\_0 のインプットキャプチャ要因は、チャネル 1 のカウンタ入力クロックとし、2 相エンコーダの 4 逓倍パルスのパルス幅を検出します。

チャネル 1 の  $TGRA_1$  と  $TGRB_1$  は、インプットキャプチャ機能に設定し、インプットキャプチャ要因はチャネル 0 の  $TGRA_0$  と  $TGRC_0$  のコンペアマッチを選択し、それぞれの制御周期時のアップ / ダウンカウンタの値を格納します。

これにより、正確な位置/速度検出を行うことができます。




図 11.34 位相計数モードの応用例

# 11.4.7 リセット同期 PWM モード

リセット同期 PWM モードは、チャネル 3、4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形(正相・逆相)を3 相出力します。

リセット同期 PWM モードに設定すると、TIOC3B、TIOC3D、TIOC4A、TIOC4C、TIOC4B、および TIOC4D 端子は PWM 出力端子となり、TIOC3A 端子は PWM 周期に同期したトグル出力として設定することが可能です。また、TCNT\_3 と TCNT\_4 はアップカウンタとして機能します。

使用される PWM 出力端子を表 11.52 に、使用するレジスタの設定を表 11.53 に示します。

チャネル	出力端子	説 明
3	TIOC3A	PWM 周期に同期したトグル出力(または入出力ポート)
	TIOC3B	PWM 出力端子 1
	TIOC3D	PWM 出力端子 1' ( PWM 出力 1 の逆相波形 )
4	TIOC4A	PWM 出力端子 2
	TIOC4C	PWM 出力端子 2' ( PWM 出力 2 の逆相波形 )
	TIOC4B	PWM 出力端子 3
	TIOC4D	PWM 出力端子 3' ( PWM 出力 3 の逆相波形 )

表 11.52 リセット同期 PWM モード時の出力端子

表 11.53 リセット同期 PWM モード時のレジスタ設定

レジスタ	設定内容
TCNT_3	H'0000 を初期設定
TCNT_4	H'0000 を初期設定
TGRA_3	TCNT_3 のカウント周期を設定
TGRB_3	TIOC3B、TIOC3D 端子より出力される PWM 波形の変化点を設定
TGRA_4	TIOC4A、TIOC4C 端子より出力される PWM 波形の変化点を設定
TGRB_4	TIOC4B、TIOC4D 端子より出力される PWM 波形の変化点を設定

### (1) リセット同期 PWM モードの設定手順例

11-104

リセット同期 PWM モードの設定手順例を図 11.35 に示します。



図 11.35 リセット同期 PWM モードの設定手順例

## (2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 11.36 に示します。

リセット同期 PWM モードでは、 $TCNT_3$  と  $TCNT_4$  はアップカウンタとして動作します。 $TCNT_3$  が  $TGRA_3$  とコンペアマッチするとカウンタはクリアされ H'0000 からカウントアップを再開します。PWM 出力端子は、それぞれ  $TGRB_3$ 、 $TGRA_4$ 、 $TGRB_4$  のコンペアマッチおよびカウンタクリアが発生するたびにトグル出力を行います。




図 11.36 リセット同期 PWM モードの動作例 (TOCR の OLSN = 1、OLSP = 1 に設定した場合)

# 11.4.8 相補 PWM モード

相補 PWM モードは、チャネル 3、4 を組み合わせることにより、正相と逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。ノンオーバラップ時間を持たない設定も可能です。

相補 PWM モードに設定すると、TIOC3B、TIOC3D、TIOC4A、TIOC4B、TIOC4C、TIOC4D 端子は PWM 出力端子となり、TIOC3A 端子は PWM 周期に同期したトグル出力として設定することが可能です。

また、TCNT\_3とTCNT\_4はアップ/ダウンカウンタとして機能します。

使用される PWM 出力端子を表 11.54 に、使用するレジスタの設定を表 11.55 に、相補 PWM モード時のチャネル 3、4 ブロック図を図 11.37 に示します。

また、PWM 出力を外部信号により直接 OFF する機能が、ポートの機能としてサポートされています。

チャネル	出力端子	説 明
3	TIOC3A	PWM 周期に同期したトグル出力(または入出力ポート)
	TIOC3B	PWM 出力端子 1
	TIOC3C	入出力ポート*
	TIOC3D	PWM 出力端子 1' (PWM 出力 1 とノンオーバラップ関係にある逆相波形。ノンオーバラップ 時間を持たない設定も可能)
4	TIOC4A	PWM 出力端子 2
	TIOC4C	PWM 出力端子 2'(PWM 出力 2 とノンオーバラップ関係にある逆相波形。ノンオーバラップ 時間を持たない設定も可能)
	TIOC4B	PWM 出力端子 3
	TIOC4D	PWM 出力端子 3' (PWM 出力 3 とノンオーバラップ関係にある逆相波形。ノンオーバラップ時間を持たない設定も可能)

表 11.54 相補 PWM モード時の出力端子

【注】 \* TIOC3C 端子は相補 PWM モード時、タイマ入出力端子に設定しないでください。

表 11.55 相補 PWM モード時のレジスタ設定

チャネル	カウンタ / レジスタ	説 明	CPU からの 読み出し / 書き込み
3	TCNT_3	デッドタイムレジスタに設定した値からカウン トアップスタート	TRWER の設定*によりマスク可能
	TGRA_3	TCNT_3 の上限値を設定( PWM 周期の 1/2 + デッドタイム )	TRWER の設定*によりマスク可能
	TGRB_3	PWM 出力 1 のコンペアレジスタ	TRWER の設定*によりマスク可能
	TGRC_3	TGRA_3 のバッファレジスタ	常に読み出し/書き込み可能
	TGRD_3	PWM 出力 1/TGRB_3 のバッファレジスタ	常に読み出し/書き込み可能
4	TCNT_4	H'0000 を初期設定しカウントアップスタート	TRWER の設定*によりマスク可能
	TGRA_4	PWM 出力 2 のコンペアレジスタ	TRWER の設定*によりマスク可能
	TGRB_4	PWM 出力 3 のコンペアレジスタ	TRWER の設定*によりマスク可能
	TGRC_4	PWM 出力 2/TGRA_4 のバッファレジスタ	常に読み出し/書き込み可能
	TGRD_4	PWM 出力 3/TGRB_4 のバッファレジスタ	常に読み出し/書き込み可能
タイマデッドク レジスタ(TDI		TCNT_4 と TCNT_3 のオフセット値( デッドタイムの値 ) を設定	TRWER の設定*によりマスク可能
タイマ周期デ <b>-</b> (TCDR)	-タレジスタ	TCNT_4 の上限値の値を設定(PWM 周期の 1/2)	TRWER の設定*によりマスク可能
タイマ周期バッ (TCBR)	ソファレジスタ	TCDR のパッファレジスタ	常に読み出し/書き込み可能
サブカウンタ(	(TCNTS)	デッドタイム生成のためのサブカウンタ	読み出しのみ可能
テンポラリレシ (TEMP1)	ブスタ1	PWM 出力 1/TGRB_3 のテンポラリレジスタ	読み出し/書き込み不可
テンポラリレジ (TEMP2)	ブスタ 2	PWM 出力 2/TGRA_4 のテンポラリレジスタ	読み出し/書き込み不可
テンポラリレジ (TEMP3)	ブスタ3	PWM 出力 3/TGRB_4 のテンポラリレジスタ	読み出し/書き込み不可
テンポラリレジスタ 4 (TEMP4)		TGRA_3 のテンポラリレジスタ	読み出し/書き込み不可
テンポラリレシ (TEMP5)	ブスタ 5	TCDR のテンポラリレジスタ	読み出し/書き込み不可

【注】 \* TRWER (タイマリードライトイネーブルレジスタ)の設定によりアクセスの許可 / 禁止が可能です。




図 11.37 相補 PWM モード時のチャネル 3、4 ブロック図

### (1) 相補 PWM モードの設定手順例

相補 PWM モードの設定手順例を図 11.38 に示します。



図 11.38 相補 PWM モードの設定手順例

#### (2) 相補 PWM モードの動作概要

相補 PWM モードでは、6 相の PWM 出力が可能です。図 11.39 に相補 PWM モードのカウンタの動作を示します。図 11.40 に相補 PWM モードの動作例を示します。

## (a) カウンタの動作

相補 PWM モードでは、TCNT\_3、TCNT\_4 および TCNTS の 3 本のカウンタがアップダウンカウント動作を行います。

TCNT\_3 は、相補 PWM モードに設定され TSTR の CST ビットが 0 のとき、TDDR に設定された値が自動的に 初期値として設定されます。

CST ビットが 1 に設定されると、TGRA\_3 に設定された値までアップカウント動作を行い、TGRA\_3 と一致するとダウンカウントに切り替わります。その後、TDDR と一致するとアップカウントに切り替わり、この動作を繰り返します。

また、TCNT\_4 は、初期値として H'0000 を設定します。

CST ビットが 1 に設定されると、TCNT\_3 に同期して動作しアップカウントを行い、TCDR と一致するとダウンカウントに切り替わります。この後、H'0000 と一致するとアップカウントに切り替わり、この動作を繰り返します。

TCNTS は、読み出しのみ可能なカウンタです。初期値を設定する必要はありません。

TCNT\_3、4 がアップカウント時、TCNT\_3 が TCDR と一致するとダウンカウントを開始し、TCNTS が TCDR と一致するとアップカウントに切り替わります。また、TGRA\_3 と一致すると H'0000 にクリアされます。

TCNT\_3、4 がダウンカウント時、TCNT\_4 が TDDR と一致するとアップカウントを開始し、TCNTS が TDDR と一致するとダウンカウントに切り替わります。また、H'0000 に一致すると TCNTS は  $TGRA_3$  の値が設定されます。

TCNTS は、カウント動作をしている期間だけ PWM デューティが設定されているコンペアレジスタおよびテンポラリレジスタと比較されます。




図 11.39 相補 PWM モードのカウンタ動作

#### (b) レジスタの動作

相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよびテンポラリレジスタの 9 本のレジスタを 使用して PWM デューティを制御します。図 11.40 に相補 PWM モードの動作例を示します。

PWM 出力を行うためにカウンタと常に比較されているレジスタが、TGRB\_3、TGRA\_4、TGRB\_4 です。これらのレジスタとカウンタが一致すると、タイマアウトプットコントロールレジスタ(TOCR1、TOCR2)で設定したレベルが PWM 出力端子から出力されます。

これらのコンペアレジスタのバッファレジスタが、TGRD\_3、TGRC\_4、TGRD\_4です。

また、バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、 CPU からアクセスできません。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、常時読み出し/書き込みが可能です。

バッファレジスタのデータを書き換えする場合は、最後に必ず TGRD\_4 への書き込みを行い、バッファレジスタからテンポラリレジスタへのデータ転送を許可してください。このとき、タイマ周期レジスタのバッファレジスタ (TGRA\_3、TCBR)からテンポラリレジスタへの転送も許可されます。転送は 5 本すべてのテンポラリレジスタ同時に行われます。

Ta 区間で転送を許可すると、バッファレジスタに書き込まれたデータはすぐにテンポラリレジスタに転送されます。また、Tb1 と Tb2 区間では、テンポラリレジスタには転送されません。この区間で転送を許可されたデータは区間が終了後、テンポラリレジスタに転送されます。

テンポラリレジスタに転送された値は、Tb1 区間が終了したとき(TCNTS がアップカウント時に TGRA\_3 と一致したとき)、または Tb2 区間が終了したとき(TCNTS がダウンカウント時に H'0000 と一致したとき)にコンペアレジスタに転送されます。テンポラリレジスタからコンペアレジスタに転送するタイミングは、タイマモードレジスタ(TMDR)の MD[3:0]ビットで選択できます。図 11.40 は、谷で変更するモードを選択した例です。

テンポラリレジスタへのデータの転送が行われない Tb(図 11.40では Tb1)区間では、テンポラリレジスタは、コンペアレジスタと同じ機能を持ち、カウンタと比較されます。このため、この区間では、1 相の出力に対して 2 本のコンペアマッチレジスタを持つことになり、コンペアレジスタには変更前のデータ、テンポラリレジスタには新しく変更するデータが入っています。この区間では、TCNT\_3、4 および TCNTS の 3 本のカウンタとコンペアレジスタ、テンポラリレジスタの 2 本のレジスタが比較され、PWM 出力を制御します。




図 11.40 相補 PWM モード動作例

# (c) 初期設定

相補 PWM モードでは、初期設定の必要なレジスタが 9 本あります。また、デッドタイム生成の有無を設定するレジスタが 1 本あります (デッドタイムを生成しない場合のみ設定してください)。

タイマモードレジスタ ( TMDR ) の MD[3:0]ビットで相補 PWM モードに設定する前に、次のレジスタの初期値を設定してください。

TGRC\_3 は TGRA\_3 のバッファレジスタとして動作し、PWM キャリア周期の 1/2 + デッドタイム Td を設定します。タイマ周期パッファレジスタ(TCBR)は、タイマ周期データレジスタ(TCDR)のバッファレジスタとして動作し、PWM キャリア周期の 1/2 を設定します。また、タイマデッドタイムデータレジスタ(TDDR)には、デッドタイム Td を設定します。

デッドタイムを生成しない場合は、タイマデッドタイムイネーブルレジスタ(TDER)のTDER ビットを 0 に設定し、TGRC\_3、TGRA\_3には、PWM キャリア周期の1/2+1を、TDDRには1を設定します。

バッファレジスタ TGRD\_3、TGRC\_4、TGRD\_4 の 3 本には、それぞれ PWM デューティの初期値を設定します。 TDDR を除く 5 本のバッファレジスタに設定した値は、相補 PWM モードに設定すると同時にそれぞれ対応するコンペアレジスタに転送されます。

また、TCNT\_4 は、相補 PWM モードに設定する前に H'0000 に設定してください。

レジスタ / カウンタ	設定値
TGRC_3	PWM 周期の 1/2 + デッドタイム Td (TDER でデッドタイム生成をなしに設定した場合は PWM 周期の 1/2+1)
TDDR	デッドタイム Td (TDER でデッドタイム生成をなしに設定した場合 1)
TCBR	PWM キャリア周期の 1/2
TGRD_3、TGRC_4、TGRD_4	各相の PWM デューティの初期値
TCNT_4	H'0000
TOCR1、TOCR2	PWM 出力レベルを設定

表 11.56 初期設定の必要なレジスタとカウンタ

【注】 TGRC\_3 の設定値は、必ず、TCBR に設定する PWM 周期の 1/2 の値と TDDR に設定するデッドタイム Td の値の和としてください。ただし、TDER でデッドタイム生成をなしに設定した場合は、PWM 周期の 1/2+1 としてください。

#### (d) PWM 出力レベルの設定

相補 PWM モードでは、PWM パルスの出力レベルをタイマアウトプットコントロールレジスタ 1 (TOCR1)の OLSN、OLSP ビット、または、タイマアウトプットコントロールレジスタ 2 (TOCR2)の OLS1P ~ OLS3P、OLS1N ~ OLS3N ビットで設定します。

出力レベルは、6相出力の正相の3相、逆相の3相ごとに設定できます。

なお、出力レベルの設定/変更は、相補 PWM モードを解除した状態で行ってください。

#### (e) デッドタイムの設定

相補 PWM モードでは、正相と逆相がノンオーバラップの関係にある PWM パルスを出力します。また、このノンオーバラップ時間をデッドタイム時間と呼びます。

ノンオーバラップ時間は、タイマデッドタイムデータレジスタ(TDDR)に設定します。TDDRに設定した値が、TCNT\_3のカウンタスタート値となり、TCNT\_3とTCNT\_4のノンオーバラップを生成します。TDDRの内容変更は、相補PWMモードを解除した状態で行ってください。

#### (f) デッドタイムを生成しない設定

デッドタイムを生成しない設定は、タイマデッドタイムイネーブルレジスタ(TDER)のTDER ビットを0に設定します。TDERは、TDER=1の状態でTDERをリード後、TDERに0をライトしたときのみ、0に設定できます。

TGRA\_3、TGRC\_3 には PWM キャリア周期の 1/2+1 を設定し、タイマデッドタイムデータレジスタ(TDDR)には 1 を設定します。

デッドタイムを生成しない設定にすると、デッドタイムなしの PWM 波形を出力できます。図 11.41 にデッドタイムを生成しない場合の動作例を示します。




図 11.41 デッドタイムを生成しない場合の動作例

## (g) PWM 周期の設定

相補 PWM モードでは、PWM パルスの周期を TCNT3 の上限値を設定する TGRA\_3 と TCNT\_4 の上限値を設定する TCDR の 2 つのレジスタに設定します。これらの 2 つのレジスタの関係は、次の関係になるよう設定してください。

デッドタイム生成あり: TGRA\_3 の設定値 = TCDR の設定値 + TDDR の設定値

TCDR の設定値 > TDDR の設定値の 2 倍 + 2

デッドタイム生成なし: TGRA\_3 の設定値 = TCDR の設定値 + 1

TCDR の設定値>4

また、TGRA\_3、TCDRの設定は、バッファレジスタのTGRC\_3、TCBRに値を設定することで行ってください。

TGRD\_4への書き込みを行い転送を許可すると、TGRC\_3、TCBR に設定した値は、タイマモードレジスタ(TMDR) の MD[3:0]で選択した転送タイミングで TGRA\_3、TCDR に同時に転送されます。

変更した PWM 周期は、データ更新が山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。図 11.42 に PWM 周期を山で変更する場合の動作例を示します。

なお、各バッファレジスタのデータの更新方法については、次の「(h)レジスタデータの更新」の項を参照してください。




図 11.42 PWM 周期の変更例

## (h) レジスタデータの更新

相補 PWM モードでは、コンペアレジスタとタイマ周期レジスタのデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常時書き込むことができます。また、バッファレジスタを持った動作中に変更可能なレジスタは、PWM デューティ用および PWM 周期用の 5 本あります。

これらのレジスタとバッファレジスタの間には、それぞれテンポラリレジスタがあります。サブカウンタTCNTSがカウント動作していない Ta 期間では、バッファレジスタのデータが更新されるとテンポラリレジスタの値も書き換ります。 TCNTS がカウント動作中である Tb 期間は、バッファレジスタからテンポラリレジスタへの転送は行われず、TCNTS が停止後、バッファレジスタに書かれている値が転送されます。

テンポラリレジスタの値は、タイマモードレジスタ (TMDR)の MD[3:0]ビットで設定したデータ更新タイミングでコンペアレジスタへ転送されます。図 11.43 に相補 PWM モード時のデータ更新例を示します。この図は、カウンタの山と谷の両方でデータが更新されるモードの例です。

また、バッファレジスタのデータを書き換える場合は、最後に必ず TGRD\_4 への書き込みを行ってください。 バッファレジスタからテンポラリレジスタへのデータ転送は、TGRD\_4 に書き込みした後、5 本すべてのレジスタ 同時に行われます。

なお、5 本すべてのレジスタの更新を行わない場合、または TGRD\_4 のデータを更新しない場合も、更新する レジスタのデータを書き込んだ後、必ず TGRD\_4 に書き込み動作を行ってください。またこのとき、TGRD\_4 に 書き込むデータは、書き込み動作以前と同じデータを書き込んでください。




図 11.43 相補 PWM モードのデータ更新例

## (i) 相補 PWM モードの初期出力

相補 PWM モードでは、タイマアウトプットコントロールレジスタ 1(TOCR1)の OLSN、OLSP ビットの設定または、タイマアウトプットコントロールレジスタ 2(TOCR2)の OLS1N ~ OLS3N、OLS1P ~ OLS3P ビットの設定で、初期出力が決まります。

この初期出力は、PWM パルスのノンアクティブレベルで、タイマモードレジスタ(TMDR)で相補 PWM モードを設定してから TCNT\_4 がデッドタイムレジスタ(TDDR)に設定された値より大きくなるまで出力されます。図 11.44 に相補 PWM モードの初期出力例を示します。

また、PWM デューティの初期値が TDDR の値より小さい場合の波形例を図 11.45 に示します。




図 11.44 相補 PWM モードの初期出力例 (1)




図 11.45 相補 PWM モードの初期出力例 (2)

### (i) 相補 PWM モードの PWM 出力生成方法

相補 PWM モードでは、正相と逆相がノンオーバラップ時間を持った PWM 波形を 3 相出力します。このノンオーバラップ時間をデッドタイムと呼びます。

PWM 波形は、カウンタとコンペアレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTS がカウント動作する期間では、0~100%まで連続した PWM パルスを作るため、コンペアレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相の ON 時間が重ならないようにするため、各相を OFF するコンペアマッチが優先されます。図 11.48 に相補 PWM モードの波形生成例を示します。

正相 / 逆相の OFF タイミングは、実線のカウンタとのコンペアマッチで生成され、ON タイミングは実線のカウンタからデッドタイム分遅れて動作している点線のカウンタとのコンペアマッチで生成されます。ここで、T1 期間では、逆相を OFF する a のコンペアマッチが最優先され、a より先に発生したコンペアマッチは無視されます。また、T2 期間では、正相を OFF する c のコンペアマッチが最優先され、c より先に発生したコンペアマッチは無視されます。

また、図 11.46 に示すように通常の場合のコンペアマッチは、a b c d (または c d a' b')の順番で発生します。

コンペアマッチがa b c d の順番からはずれる場合は、逆相の OFF されている時間がデッドタイムの 2 倍より短いため、正相が ON しないことを示します。またはc d a' b'の順番からはずれる場合は、正相の OFF されている時間がデッドタイムの 2 倍より短いため、逆相が ON しないことを示します。

図 11.47 に示すように a のコンペアマッチの次に c のコンペアマッチが先に発生した場合は、b のコンペアマッチを無視して d のコンペアマッチで、逆相を ON します。これは、正相の ON タイミングである b のコンペアマッチより正相の OFF である c のコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです(ゆえに正相は OFF から OFF のため波形は変化しません)。

同様に、図 11.48 に示す例では、c のコンペアマッチより前にテンポラリレジスタの新しいデータとのコンペアマッチ a'が発生しますが、正相を OFF する c が起こるまで他のコンペアマッチは無視されます。このため、逆相 は ON しません。

このように、相補 PWM モードでは、OFF するタイミングのコンペアマッチが優先され、ON するタイミングのコンペアマッチが OFF より先に発生しても無視されます。




図 11.46 相補 PWM モード波形出力例 (1)




図 11.47 相補 PWM モード波形出力例(2)




図 11.48 相補 PWM モード波形出力例 (3)

## (k) 相補 PWM モードのデューティ 0%、100%出力

相補 PWM モードでは、デューティ 0%、100%を任意に出力可能です。図 11.49~図 11.53 に出力例を示します。 デューティ 100%出力は、コンペアレジスタの値を H'0000 に設定すると出力されます。 このときの波形は、正相が 100%ON 状態の波形です。また、デューティ 0%出力は、コンペアレジスタの値を TGRA\_3 の値と同じ値を 設定すると出力されます。 このときは、正相が 100%OFF 状態の波形です。

このとき、コンペアマッチは ON、OFF 同時に発生しますが、同じ相の ON するコンペアマッチと OFF するコンペアマッチが同時に発生すると、両方のコンペアマッチとも無視をされ波形は変化しません。




図 11.49 相補 PWM モード 0%、100%波形出力例(1)




図 11.50 相補 PWM モード 0%、100%波形出力例(2)




図 11.51 相補 PWM モード 0%、100%波形出力例(3)




図 11.52 相補 PWM モード 0%、100%波形出力例 (4)




図 11.53 相補 PWM モード 0%、100%波形出力例(5)

# (I) PWM 周期に同期したトグル出力

相補 PWM モードでは、タイマアウトプットコントロールレジスタ(TOCR1)の PSYE ビットを 1 にセットすることにより PWM キャリア周期に同期したトグル出力が可能です。トグル出力の波形例を図 11.54 に示します。この出力は、TCNT\_3 と TGRA\_3 のコンペアマッチと TCNT4 と H'0000 のコンペアマッチでトグルを行います。このトグル出力の出力端子は、TIOC3A 端子です。また、初期出力はハイレベルです。




図 11.54 PWM 出力に同期したトグル出力波形例

### (m)他のチャネルによるカウンタクリア

相補 PWM モード時、タイマシンクロレジスタ (TSYR) により他のチャネルとの同期モードに設定し、またタイマコントロールレジスタ(TCR)の CCLR[2:0]で同期クリアを選択することにより、他のチャネルによる TCNT\_3、TCNT\_4 および TCNTS のクリアをすることが可能です。

### 図 11.55 に動作例を示します。

この機能を使うことによって、外部信号によるカウンタクリアおよび再スタートが可能です。




図 11.55 他のチャネルに同期したカウンタクリア

#### (n) 相補 PWM モードでの同期カウンタクリア時出力波形制御

TWCR レジスタの WRE ビットを 1 に設定することにより、相補 PWM モードの Tb2 区間で同期カウンタウリアが起こった場合の初期出力を抑止することができます。これにより、同期カウンタクリア時の急激なデューティの変化を抑止することができます。

WRE ビットを 1 に設定することで初期出力を抑止することができるのは、同期クリアが図 11.56 の 、 のような Tb2 区間で入ってきたときのみです。それ以外のタイミングで同期クリアが起こった場合は、TOCR レジスタの OLS ビットで設定した初期値が出力されます。また、Tb2 区間であっても、図 11.56 の で示すカウンタスタート直後の初期出力期間で同期クリアが起こった場合には、初期出力の抑止は行いません。

初期出力を抑止する場合、コンペアレジスタ TGRB\_3、TGRA\_4、TGRB\_4 のすべてが、デットタイムデータレジスタ TDDR の 2 倍以上になるように設定してください。TDDR が 2 倍未満の状態で同期クリアすると、PWM 出力のデッドタイムが短くなる(消失)、もしくは、初期出力の抑止期間中に PWM 逆相出力から、不正なアクティブレベルが出力される場合があります。詳細は、「11.7.23 相補 PWM モードでの同期カウンタクリア時出力波形制御における注意事項」を参照してください。

本機能は MTU2、MTU2S のどちらでも使用することができます。MTU2、MTU2S のカウンタクリア要因はそれぞれ、MTU2 では MTU2 のチャネル  $0\sim2$  からの同期クリア、MTU2S では MTU2 のチャネル  $0\sim2$  のフラグセット(コンペアマッチ / インプットキャプチャ)です。




図 11.56 同期カウンタクリアタイミング

• 相補PWMモードでの同期カウンタクリア時出力波形制御の設定手順例 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例を図 11.57 に示します。




図 11.57 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例

• 相補PWMモードでの同期カウンタクリア時出力波形制御動作例

11-128

図 11.58~図 11.61 に、TWCR の WRE ビットを 1 に設定した状態で MTU2 を相補 PWM 動作をさせ、同期カウンタクリアをした場合の動作例を示します。ここで、図 11.58~図 11.61 の同期カウンタクリアのタイミングは、それぞれ図 11.56 の 、 、 、 で示したタイミングです。

この例は、MTU2S では TWCRS の SCC ビットを 0、WRE ビットを 1 に設定した状態で MTU2S を相補 PWM 動作させ、同期カウンタクリアをした場合に相当します。




図 11.58 アップカウント中のデッドタイム時に同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2 の TWCR レジスタの WRE ビット = 1)




図 11.59 Tb1 区間で同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2 の TWCR レジスタの WRE ビット=1)




図 11.60 ダウンカウント中のデッドタイム時に同期クリアが発生した場合 (図 11.56 のタイミング 、TWCR レジスタの WRE ビット = 1)




図 11.61 Tb2 区間で同期クリアが発生した場合 (図 11.56 のタイミング 、TWCR レジスタの WRE ビット=1)

## (o) MTU2 - MTU2S カウンタ同期クリアの抑止機能

MTU2S では、TWCRS レジスタの SCC ビットを 1 に設定することにより、MTU2 からの同期クリアを抑止することができます。

SCC ビットの設定によって MTU2 からの同期クリアが抑止できるのは、図 11.62 で示す区間です。

また、本機能を使用する際は、MTU2Sを相補 PWM モードに設定してください。

MTU2 からの同期クリアについての詳細は、「11.4.10(2) MTU2 フラグセット要因を利用した MTU2S カウンタクリア (MTU2 - MTU2S カウンタ同期クリア)」を参照してください。




図 11.62 TWCRS の SCC ビットセットによる、MTU2 - MTU2S 同期クリア抑止区間

MTU2 - MTU2S同期カウンタクリア抑止機能の設定手順例

MTU2 - MTU2S 同期カウンタクリア抑止機能の設定手順例を図 11.63 に示します。




図 11.63 MTU2 - MTU2S 同期カウンタクリア抑止機能の設定手順例

MTU2 - MTU2S同期カウンタクリア抑止機能の動作例

図 11.64~図 11.67 に、MTU2S の TWCRS の SCC ビットを 1 に設定して MTU2S を相補 PWM 動作をさせ、MTU2 - MTU2S カウンタ同期クリア抑止機能を有効にした場合の動作例を示します。ここで、図 11.64~図 11.67 の同期カウンタクリアのタイミングは、それぞれ図 11.56 の 、 、 、 で示したタイミングです。また、この例では MTU2S の TWCRS の WRE ビットは 1 に設定しています。




図 11.64 アップカウント中のデッドタイム時に同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2S の TWCRS レジスタの WRE ビット=1、SCC ビット=1)




図 11.65 Tb1 区間で同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2S の TWCRS レジスタの WRE ビット = 1、SCC ビット = 1)




図 11.66 ダウンカウント中のデッドタイム時に同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2S の TWCRS レジスタの WRE ビット = 1、SCC ビット = 1)




図 11.67 Tb2 区間で同期クリアが発生した場合 (図 11.56 のタイミング 、MTU2S の TWCRS レジスタの WRE ビット = 1、SCC ビット = 1)

## (p) TGRA\_3 のコンペアマッチによるカウンタクリア

相補 PWM モードでは、タイマ波形コントロールレジスタ(TWCR)の CCE ビットを設定することにより、TGRA\_3 のコンペアマッチで TCNT\_3、TCNT\_4 および TCNTS をクリアすることが可能です。

図 11.68 に動作例を示します。

- 【注】 1. 相補 PWM モード 1 (山で転送) でのみ使用してください。
  - 2. 他のチャネルとの同期クリア機能に設定しないでください。(タイマシンクロレジスタ(TSYR)の SYNC0~SYNC4 ビットを 1、タイマシンクロクリアレジスタ (TSYCR)の CE0A/B/C/D、CE1A/B/C/D ビットを 1 に設定しないでください)
  - 3. コンペアレジスタ (TGRB\_3、TGRA\_4、TGRB\_4) は、H'0000 を設定しないでください。
  - 4. タイマアウトプットコントロールレジスタ1(TOCR1)の PSYE ビットを1に設定しないでください。




図 11.68 TGRA\_3 のコンペアマッチにおけるカウンタクリアの動作例

## (q) AC 同期モータ(ブラシレス DC モータ)の駆動波形出力

相補 PWM モードでは、タイマゲートコントロールレジスタ (TGCR) を使ってブラシレス DC モータを簡単に 制御することができます。図 11.69~図 11.72 に TGCR を使用したブラシレス DC モータの駆動波形例を示します。 3 相ブラシレス DC モータの出力相の切り替えをホール素子などで検出した外部信号で行う場合、TGCR の FB ビットを 0 に設定し、磁極位置を示す外部信号をチャネル 0 のタイマ入力端子 TIOC0A、TIOC0B、TIOC0C 端子 に入力します(PFCのIO レジスタのIOR ビットに0を設定してください)。TIOC0A、TIOC0B、TIOC0C 端子に 入力された信号によって、出力の ON/OFF が自動的に切り替わります。

FB ビットが1の場合は、TGCRのUF、VF、WF ビットの設定によって、出力のON/OFFが切り替わります(表11.39)。 駆動波形の出力は、相補 PWM モードの 6 相出力端子から出力されます。

この 6 相出力は N ビットまたは P ビットを 1 に設定することにより、ON 出力時、相補 PWM モードの出力を 使用し、チョッピング出力を行うことが可能です。N ビットまたは P ビットが 0 の場合は、レベル出力になりま す。

また、6 相出力のアクティブレベル ( ON 出力時レベル ) は、N ビットおよび P ビットの設定にかかわらず、タ イマアウトプットコントロールレジスタ(TOCRI、TOCR2)の OLSN ビット、OLSP ビットで設定できます。




図 11.69 外部入力による出力相の切り換え動作例 (1)

2014.10.16




図 11.70 外部入力による出力相の切り換え動作例(2)




図 11.71 UF、VF、WF ビット設定による出力相の切り換え動作例 (1)




図 11.72 UF、VF、WF ビット設定による出力相の切り換え動作例(2)

### (r) A/D 変換開始要求の設定

相補 PWM モードでは、A/D 変換の開始要求は TGRA\_3 のコンペアマッチ、TCNT\_4 のアンダフロー(谷)を使用して行うことが可能です。

TGRA\_3 のコンペアマッチを使用して開始要求を設定すると、TCNT\_3 の山で A/D 変換をスタートさせることができます。

A/D 変換の開始要求は、タイマインタラプトイネーブルレジスタ(TIER)の TTGE ビットを 1 にセットすることで設定できます。 TCNT\_4 のアンダフロー(谷)の A/D 変換の開始要求は、TIER\_4 の TTGE2 ビットを 1 にセットすることで設定できます。

A/D 変換開始要求ディレイド機能については、「11.4.9 A/D 変換開始要求ディレイド機能」を参照してください。

### (3) 相補 PWM モードの割り込み間引き機能

チャネル 3 とチャネル 4 の TGIA\_3 (山の割り込み)、および TCIV\_4 (谷の割り込み)は、タイマ割り込み間引き設定レジスタ (TITCR)を設定することにより、最大で 7 回まで割り込みを間引くことが可能です。

タイマバッファ転送レジスタ(TBTER)を設定することにより、バッファレジスタからテンポラリレジスタ / コンペアレジスタへの転送を連動して間引くことが可能です。バッファレジスタとの連動については、「(c) 割り込み間引きと連動したバッファ転送制御」を参照してください。

タイマ A/D 変換要求コントロールレジスタ (TADCR)を設定することにより、A/D 変換開始要求ディレイド機能の A/D 変換開始要求を連動して間引くことが可能です。 A/D 変換開始要求ディレイド機能との連動については「11.4.9 A/D 変換開始要求ディレイド機能」を参照してください。

タイマ割り込み間引き設定レジスタ(TITCR)の設定は、TIER\_3、TIER\_4 レジスタの設定で TGIA\_3 と TCIV\_4 割り込み要求を禁止した状態、かつコンペアマッチによる TGFA\_3、TCFV\_4 フラグセットが発生しない状態で行ってください。また、間引き回数の変更前に、必ず T3AEN、T4VEN ビットを 0 にして、間引きカウンタをクリアしてください。

#### (a) 割り込み間引き機能の設定手順例

割り込み間引き機能の設定手順例を図 11.73 に示します。また、割り込み間引き回数の変更可能期間を図 11.74に示します。




図 11.73 割り込み間引き機能の設定手順例




図 11.74 割り込み間引き回数の変更可能期間

#### (b) 割り込み間引き機能の動作例

タイマ割り込み間引き設定レジスタ(TITCR)の 3ACOR ビットで割り込みの間引き回数を3回に設定し、T3AENビットを1に設定した場合の、TGIA\_3割り込み間引きの動作例を図11.75に示します。




図 11.75 割り込み間引き機能の動作例

#### (c) 割り込み間引きと連動したバッファ転送制御

タイマバッファ転送設定レジスタ(TBTER)レジスタの BTE[1:0]ビットを設定することで、相補 PWM モード時、バッファレジスタからテンポラリレジスタへのバッファ転送をする / しない、または割り込み間引きと連動する / しないを選択することが可能です。

バッファ転送を抑止する設定(BTE[1:0]=B'01)にした場合の動作例を図 11.76 に示します。設定期間中は、バッファレジスタからテンポラリレジスタへの転送を行いません。

バッファ転送を割り込み間引きと連動する設定(BTE[1:0]=B'10)にした場合の動作例を図 11.77 に示します。この設定にした場合は、バッファ転送許可期間以外ではバッファレジスタからテンポラリレジスタへの転送を行いません。割り込み発生からバッファレジスタの書き込みタイミングにより、バッファレジスタからテンポラリレジスタおよびテンポラリレジスタからコンペアレジスタへの転送タイミングが 2 種類あります。

なお、タイマ割り込み間引き設定レジスタ(TITCR)のT3AEN ビットを1に設定した場合、T4VEN ビットを1に設定した場合、T3AEN/T4VEN ビットを1に設定した場合で、それぞれバッファ転送許可期間が異なります。
TITCRのT3AEN、T4VEN ビットの設定とバッファ転送許可期間の関係を図11.78に示します。

11-141

### 【注】 本機能は、割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR)のT3AEN、T4VEN ビットを 0 に設定したとき、またはTITCRの間引き回数設定ビット(3ACOR、4VCOR)を 0 に設定したとき)は、必ずパッファ転送を割り込み間引きと連動しない設定(タイマパッファ転送設定レジスタ(TBTER)の BTE1を 0 に設定)してください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。




図 11.76 バッファ転送を抑止する設定(BTE[1:0]=B'01)にした場合の動作例




図 11.77 バッファ転送を割り込み間引きと連動する設定 (BTE[1:0]=B'10) にした場合の動作例




図 11.78 タイマ割り込み間引き設定レジスタ(TITCR)の T3AEN、T4VEN ビットの設定と バッファ転送許可期間の関係

#### (4) 相補 PWM モードの出力保護機能

相補 PWM モードの出力は、次の保護機能をもっています。

#### (a) レジスタ、カウンタの誤書き込み防止機能

相補 PWM モードで使用するレジスタ、カウンタのうち常に書き換えを行うバッファレジスタを除くモードレジスタ、コントロールレジスタ、コンペアレジスタおよびカウンタは、タイマリードライトイネーブルレジスタ (TRWER)の RWE ビットの設定により CPU からのアクセスの許可 / 禁止を選択することが可能です。対象となるレジスタはチャネル 3 および 4 のレジスタの一部が対象となっており、次のレジスタに適用されます。

TCR\_3 および TCR\_4、TMDR\_3 および TMDR\_4、TIORH\_3 および TIORH\_4、TIORL\_3 および TIORL\_4、TIER\_3 および TIER\_4、TCNT\_3 および TCNT\_4、TGRA\_3 および TGRA\_4、TGRB\_3 および TGRB\_4、TOER、TOCR、TGCR、TCDR、TDDR 計21 レジスタ

この機能で、モードレジスタ、コントロールレジスタやカウンタを CPU からアクセス禁止に設定することにより、CPU の暴走による誤書き込みを防止することが可能です。アクセス禁止状態では、対象レジスタの読み出し時は不定値が読み出され、書き込みは無効です。

#### (b) 外部信号による PWM 出力の停止機能

6相 PWM 出力端子は、指定した外部信号が入力されることにより出力端子を自動的にハイインピーダンス状態にすることが可能です。

詳細は、「第13章 ポートアウトプットイネーブル (POE)」を参照してください。

### (c) 発振停止時の PWM 出力の停止機能

6 相 PWM 出力端子は、本 LSI に入力されているクロックが停止したことを検出して出力端子を自動的にハイインピーダンス状態になります。ただし、クロックが再発振を開始すると端子の状態は、保証されません。

## 11.4.9 A/D 変換開始要求ディレイド機能

詳細は、「4.7 発振停止検出機能」を参照してください。

チャネル 4 のタイマ A/D 変換開始要求コントロールレジスタ(TADCR)、タイマ A/D 起動要求用周期レジスタ(TADCORA\_4、TADCORB\_4)、タイマ A/D 起動要求用周期パッファレジスタ(TADCOBRA\_4、TADCOBRB\_4)を設定することで、A/D 変換の開始要求を行うことが可能です。

A/D 変換開始要求ディレイド機能は、TCNT\_4 と TADCORA\_4、TADCORB\_4 を比較し、TCNT\_4 と TADCORA\_4、TADCORB\_4 が一致したとき、それぞれの A/D 変換の開始要求 (TRG4AN、TRG4BN)を行います。

また、TADCR の ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットの設定により、割り込み間引き機能と連動してA/D 変換の開始要求(TRG4AN、TRG4BN)を間引くことが可能です。

## (a) A/D 変換開始要求ディレイド機能の設定手順例

A/D 変換開始要求ディレイド機能の設定手順例を図 11.79 に示します。




図 11.79 A/D 変換開始要求ディレイド機能の設定手順例

## (b) A/D 変換開始要求ディレイド機能の基本動作例

バッファ転送タイミングを TCNT\_4 の谷に設定し、TCNT\_4 のダウンカウント時に A/D 変換の開始要求信号 (TRG4AN)を出力する設定にした場合の、A/D 変換の開始要求信号 (TRG4AN)の基本動作例を図 11.80 に示します。




図 11.80 A/D 変換の開始要求信号 (TRG4AN) の基本動作例

#### (c) A/D 変換の開始要求の許可期間

TADCR の UT4AE、DT4AE、UT4BE、DT4BE ビットで許可した期間内に TCNT\_4 と TADCORA/B\_4 が一致したとき、それぞれの A/D 変換の開始要求(TRG4AN、TRG4BN)を行います。

相補 PWM モードで UT4AE、UT4BE ビットを 1 に設定すると、TCNT\_4 のアップカウント期間 (0 TCNT\_4 TCDR - 1)に A/D 変換の開始要求を許可します。DT4AE、DT4BE ビットを 1 に設定すると、TCNT\_4 のダウンカウント期間 (TCDR TCNT\_4 1)に A/D 変換の開始要求を許可します(図 11.80)。

相補 PWM モード以外のときは、DT4AE、DT4BE ビットを 0 に設定してください。UT4AE、UT4BE ビットに 1を設定すると、TCNT\_4 のアップ / ダウンカウントに関係なく、TCNT\_4 と TADCORA/B\_4 のコンペアマッチでA/D 変換の開始要求を行います。

#### (d) バッファ転送

タイマ A/D 起動要求用周期設定レジスタ(TADCORA/B\_4)のデータ更新は、タイマ A/D 起動要求用周期設定バッファレジスタ(TADCOBRA/B\_4)にデータを書き込むことにより行います。タイマ A/D 起動要求用周期設定バッファレジスタからタイマ A/D 起動要求用周期設定レジスタへの転送タイミングは、タイマ A/D 変換開始要求コントロールレジスタ(TADCR)の BF[1:0]ビットを設定することにより選択することができます。

相補 PWM モードでバッファ転送を使用する場合、バッファ転送のタイミングについて注意事項があります。 詳細は、「11.7.24 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項」をご覧ください。

また、相補 PWM モード以外のときは、BF1 ビットを 0 に設定してください。

## (e) 割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能

相補PWMモードでは、タイマ A/D 変換開始要求コントロールレジスタ(TADCR)のITA3AE、ITA4VE、ITB3AE、ITB4VE ピットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求 (TRG4AN、TRG4BN)を行うことが可能です。TCNT\_4 のアップカウント時、およびダウンカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN)の動作例を図 11.81 に示します。

また、TCNT\_4 のアップカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例を図 11.82 に示します。

相補 PWM モード以外では、割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能は使用できません。TADCR の ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットを 0 に設定してください。

#### 【注】 本機能は割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき(タイマ割り込み間引き設定レジスタ(TITCR)のT3AEN、T4VEN ビットを0に設定したとき、またはTITCRの間引き回数設定ビット(3ACOR、4VCOR)を0に設定したとき)は、必ず割り込み間引き機能と連動しない(タイマ A/D 変換開始要求コントロールレジスタ(TADCR)のITA3AE、ITA4VE、ITB3AE、ITB4VEビットを0に設定)設定にしてください。

また、本機能使用時、TADCORA/B\_4 には H'0002~TCDR-2 を設定してください。




図 11.81 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例




図 11.82 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号 (TRG4AN) の動作例

2014.10.16

# 11.4.10 MTU2 - MTU2S の同期動作

(1) MTU2 - MTU2S カウンタ同期スタート
MTU2 の TCSYSTR レジスタを設定することにより、異なるクロック系で動作する MTU2 と MTU2S のカウン
タを同期スタートすることができます。

(a) MTU2 - MTU2S カウンタ同期スタートの設定手順例 カウンタ同期スタートの設定手順例を図 11.83 に示します。




図 11.83 カウンタ同期スタートの設定手順例

### (b) カウンタ同期スタート動作の例

図 11.84 (1)、図 11.84 (2)、図 11.84 (3)、図 11.84 (4)に、それぞれ MTU2 と MTU2S のクロック周波数比が 1:1、1:2、1:3、1:4 の場合のカウンタ同期スタート動作例を示します。

これらの例では、カウントクロックを MP /1 (MTU2)、MI /1 (MTU2S)に設定しています。




図 11.84(1) カウンタ同期スタート動作例(MTU2と MTU2Sのクロック周波数比 1:1)




図 11.84(2) カウンタ同期スタート動作例(MTU2と MTU2S のクロック周波数比 1:2)




図 11.84(3) カウンタ同期スタート動作例(MTU2と MTU2S のクロック周波数比 1:3)




図 11.84 (4) カウンタ同期スタート動作例 (MTU2 と MTU2S のクロック周波数比 1:4)

- (2) MTU2 フラグセット要因を利用した MTU2S カウンタクリア(MTU2 MTU2S カウンタ同期クリア) MTU2S は TSYCRS レジスタを設定することにより、MTU2 の TSR\_0 ~ TSR\_2 のフラグセット要因を利用して、カウンタクリアすることができます。
- (a) MTU2 フラグセット要因を利用した MTU2S カウンタクリアの設定手順例 MTU2 フラグセット要因を利用した MTU2S カウンタクリアの設定手順例を図 11.85 に示します。




図 11.85 MTU2 フラグセット要因を利用した MTU2S カウンタクリアの設定手順例

(b) MTU2 フラグセット要因を利用した MTU2S カウンタクリアの動作例 MTU2 フラグセット要因を利用した MTU2S カウンタクリアの動作例を図 11.86(1)、図 11.86(2)に示しま す。




図 11.86(1) MTU2 フラグセット要因を利用した MTU2S カウンタクリアの動作例(1)




図 11.86(2) MTU2 フラグセット要因を利用した MTU2S カウンタクリアの動作例(2)

# 11.4.11 外部パルス幅測定機能

チャネル5は、最大3本の外部パルス幅を測定することができます。

TIORU/V/W\_5 の IOC[4:0]ビットにパルス幅測定を設定すると、TIC5U/V/W に入力された信号のパルス幅を測定します。IOC[4:0]ビットで指定したレベルが入力されている間、TCNTU/V/W\_5 はインクリメントされます。 外部パルス幅測定の設定例を図 11.87、動作例を図 11.88 に示します。




図 11.87 外部パルス幅測定の設定手順例




図 11.88 外部パルス幅測定の動作例 (ハイパルス幅測定)

# 11.4.12 デッドタイム補償用機能

デッドタイム遅れ(相補 PWM 出力とインバータ出力間の遅延)をチャネル 5 にフィードバックするモータ制御回路を構成します(図 11.89)。チャネル 5 の外部パルス幅測定機能でデッドタイム遅れを測定して PWM デューティに反映することで、PWM 出力波形に対するデッドタイム補償として使用することができます(図 11.90)。チャネル 5 を使用したデッドタイム補償の設定手順例を図 11.91 に示します。このときのチャネル 5 動作については、「11.4.13 相補 PWM の「山/谷」での TCNTUV/W\_5 キャプチャ動作」を参照してください。




図 11.89 モータ制御回路構成例




図 11.90 相補 PWM 動作時のデッドタイム遅れ




図 11.91 デッドタイム補償用機能の設定手順例

## 11.4.13 相補 PWM の「山 / 谷」での TCNTU/V/W\_5 キャプチャ動作

チャネル 5 の外部パルス幅測定機能は、相補 PWM の「山、谷、山谷」で TCNTU/V/W\_5 の値を TGRU/V/W\_5 へ保存します。TGRU/V/W\_5 に取り込むタイミングの切り替えは、TIORU/V/W\_5 で選択します。また、TCNTCMPCLR の CMPCLR5U/V/W ビットをセットすると、取り込むタイミングで TCNTU/V/W\_5 をクリアします。

図 11.92 は、TCNTU/V/W\_5 をフリーランでクリアせずに使用し、相補 PWM の「山、谷」で TGRU/V/W\_5 に キャプチャを行った動作例です。




図 11.92 相補 PWM の「山/谷」での TCNTU/V/W\_5 キャプチャ動作

# 11.5 割り込み要因

#### 11.5.1 割り込み要因と優先順位

MTU2 の割り込み要因には、TGR のインプットキャプチャ/コンペアマッチ、TCNT のオーバフロー、アンダフローの3種類があります。各割り込み要因は、それぞれ専用のステータスフラグと、許可/禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TSRの対応するステータスフラグが1にセットされます。このとき TIER の対応する許可/禁止ビットが1にセットされていれば、割り込みを要求します。ステータスフラグを0にクリアすることで割り込み要求は解除されます。

チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「第6章 割り込みコントローラ(INTC)」を参照してください。

表 11.57 に MTU2 の割り込み要因の一覧を示します。

チャ	名称	割り込み要因	割り込み	DMAC	DTC	優先
ネル			フラグ	の起動	の起動	順位
0	TGIA_0	TGRA_0 のインプットキャプチャ / コンペアマッチ	TGFA_0	可	可	高
	TGIB_0	TGRB_0 のインプットキャプチャ / コンペアマッチ	TGFB_0	不可	可	<b></b>
	TGIC_0	TGRC_0 のインプットキャプチャ / コンペアマッチ	TGFC_0	不可	可	
	TGID_0	TGRD_0 のインプットキャプチャ / コンペアマッチ	TGFD_0	不可	可	
	TCIV_0	TCNT_0のオーバフロー	TCFV_0	不可	不可	
	TGIE_0	TGRE_0 のコンペアマッチ	TGFE_0	不可	不可	
	TGIF_0	TGRF_0 のコンペアマッチ	TGFF_0	不可	不可	
1	TGIA_1	TGRA_1 のインプットキャプチャ / コンペアマッチ	TGFA_1	可	可	
	TGIB_1	TGRB_1 のインプットキャプチャ / コンペアマッチ	TGFB_1	不可	可	
	TCIV_1	TCNT_1 のオーバフロー	TCFV_1	不可	不可	
	TCIU_1	TCNT_1 のアンダフロー	TCFU_1	不可	不可	
2	TGIA_2	TGRA_2 のインプットキャプチャ / コンペアマッチ	TGFA_2	可	可	
	TGIB_2	TGRB_2 のインプットキャプチャ / コンペアマッチ	TGFB_2	不可	可	
	TCIV_2	TCNT_2 のオーバフロー	TCFV_2	不可	不可	
	TCIU_2	TCNT_2 のアンダフロー	TCFU_2	不可	不可	
3	TGIA_3	TGRA_3 のインプットキャプチャ / コンペアマッチ	TGFA_3	可	可	
	TGIB_3	TGRB_3 のインプットキャプチャ / コンペアマッチ	TGFB_3	不可	可	
	TGIC_3	TGRC_3 のインプットキャプチャ / コンペアマッチ	TGFC_3	不可	可	
	TGID_3	TGRD_3 のインプットキャプチャ / コンペアマッチ	TGFD_3	不可	可	↓
	TCIV_3	TCNT_3 のオーバフロー	TCFV_3	不可	不可	低

表 11.57 MTU2 割り込み要因

チャ ネル	名称	割り込み要因	割り込み フラグ	DMAC の起動	DTC の起動	優先 順位
4	TGIA_4	TGRA_4 のインプットキャプチャ / コンペアマッチ	TGFA_4	可	可	高
	TGIB_4	TGRB_4 のインプットキャプチャ / コンペアマッチ	TGFB_4	不可	可	<b>↑</b>
	TGIC_4	TGRC_4 のインプットキャプチャ / コンペアマッチ	TGFC_4	不可	可	
	TGID_4	TGRD_4 のインプットキャプチャ / コンペアマッチ	TGFD_4	不可	可	
	TCIV_4	TCNT_4 のオーバフロー / アンダフロー	TCFV_4	不可	可	
5	TGIU_5	TGRU_5 のインプットキャプチャ / コンペアマッチ	TGFU_5	不可	可	
	TGIV_5	TGRV_5 のインプットキャプチャ / コンペアマッチ	TGFV_5	不可	可	
	TGIW_5	TGRW_5 のインプットキャプチャ / コンペアマッチ	TGFW_5	不可	可	低

【注】 リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

#### (1) インプットキャプチャ/コンペアマッチ割り込み

各チャネルの TGR のインプットキャプチャ/コンペアマッチの発生により、TSR の TGF フラグが 1 にセットされたとき、TIER の TGIE ビットが 1 にセットされていれば、割り込みを要求します。TGF フラグを 0 にクリアすることで割り込み要求は解除されます。MTU2 には、チャネル 0 に 0 本、チャネル 0 、0 も本、チャネル 0 に各 0 本、チャネル 0 に各 0 本、計 0 本のインプットキャプチャ/コンペアマッチ割り込みがあります。チャネル 0 の TGFE 0 、TGFF 0 フラグは、インプットキャプチャではセットされません。

#### (2) オーバフロー割り込み

各チャネルの TCNT のオーバフローの発生により、TSR の TCFV フラグが 1 にセットされたとき、TIER の TCIEV ビットが 1 にセットされていれば、割り込みを要求します。 TCFV フラグを 0 にクリアすることで割り込み要求は解除されます。 MTU2 には、各チャネルに 1 本、計 5 本のオーバフロー割り込みがあります。

### (3) アンダフロー割り込み

各チャネルの TCNT のアンダフローの発生により、TSR の TCFU フラグが 1 にセットされたとき、TIER の TCIEU ビットが 1 にセットされていれば、割り込みを要求します。TCFU フラグを 0 にクリアすることで割り込み要求は解除されます。MTU2 には、チャネル 1、2 に各 1 本、計 2 本のアンダフロー割り込みがあります。

#### 11.5.2 DTC/DMAC の起動

#### (1) DTC の起動

各チャネルの TGR のインプットキャプチャ / コンペアマッチ割り込み、チャネル 4 のオーバフロー割り込みによって、DTC を起動することができます。詳細は「第 8 章 データトランスファコントローラ (DTC)」を参照してください。

MTU2 では、チャネル 0、3 が各 4 本、チャネル 1、2 が各 2 本、チャネル 4 が 5 本、チャネル 5 が 3 本、計 20 本のインプットキャプチャ / コンペアマッチ割り込み、オーバフロー割り込みを DTC の起動要因とすることができます。

#### (2) DMAC の起動

各チャネルの TGRA のインプットキャプチャ / コンペアマッチ割り込みによって、DMAC を起動することができます。詳細は「第 10 章 ダイレクトメモリアクセスコントローラ(DMAC)」を参照してください。

MTU2 では、チャネル  $0 \sim 4$  の各チャネル 1 本、計 5 本の TGRA レジスタのインプットキャプチャ / コンペアマッチ割り込みを DMAC の起動要因とすることができます。

MTU2 による DMAC 起動時は、DMAC が内部バス権を要求するときに起動要因をクリアします。したがって、内部バスの状態によっては、起動要因がクリアされても DMAC 転送が開始待ち状態になる期間が発生します。また MTU2 による DMAC バースト転送時には、バス機能拡張レジスタ (BSCEHR) の設定が必要となります。詳細については「9.4.8 バス機能拡張レジスタ (BSCEHR)」を参照してください。

### 11.5.3 A/D 変換器の起動

MTU2 では、次の3種類の方法でA/D変換器を起動することができます。 各割り込み要因とA/D変換開始要求の対応を、表11.58に示します。

(1) TGRA のインプットキャプチャ / コンペアマッチと、相補 PWM モード時の TCNT\_4 の谷での A/D 起動 各チャネルの TGRA のインプットキャプチャ / コンペアマッチによって、A/D 変換器を起動することができます。また、TIER\_4 の TTGE2 ビットに 1 をセットした状態で、相補 PWM 動作をさせた場合は、TCNT\_4 が谷( TCNT\_4 = H'0000 ) になったときも A/D 変換器を起動することができます。

次に示す条件で、A/D 変換器に対して A/D 変換開始要求 TRGAN を発生します。

- 各チャネルのTGRAのインプットキャプチャ/コンペアマッチの発生により、TSRのTGFAフラグがIにセットされたとき、TIERのTTGEビットがIにセットされていた場合
- TIER\_4のTTGE2ビットに1をセットした状態で、相補PWM動作をさせ、TCNT\_4が谷(TCNT\_4 = H'0000)になった場合

これらのとき A/D 変換器側で MTU2 の変換開始トリガ TRGAN が選択されていれば、A/D 変換が開始されます。

#### (2) TCNT\_0 と TGRE\_0 のコンペアマッチによる A/D 起動

チャネル 0 の TCNT\_0 と TGRE\_0 のコンペアマッチによって、A/D 変換開始要求 TRG0N を発生し、A/D 変換器を起動することができます。

チャネル0の TCNT $_0$ と TGRE $_0$ のコンペアマッチの発生により、TSR2 $_0$ の TGFE フラグが1にセットされたとき、TIER2 $_0$ の TTGE2 ビットが1にセットされていれば、A/D 変換器に対して A/D 変換開始要求 TRG0N を発生します。このとき、A/D 変換器側で MTU2 の変換開始トリガ TRG0N が選択されていれば、A/D 変換が開始されます。

#### (3) A/D 変換開始要求ディレイド機能による A/D 起動

A/D 変換開始要求コントロールレジスタ (TADCR) の UT4AE、DT4AE、UT4BE、DT4BE ビットに 1 をセット した場合、TADCORA、TADCORB と TCNT\_4 の一致によって、TRG4AN、TRG4BN を発生し、A/D 変換器を起動することができます。詳細は「11.4.9 A/D 変換開始要求ディレイド機能」を参照してください。

TRG4AN が発生したとき、A/D 変換器側で MTU2 の変換開始トリガ TRG4AN が選択されていれば、A/D 変換が開始されます。また、TRG4BN が発生したとき、A/D 変換器側で MTU2 の変換開始トリガ TRG4BN が選択されていれば、A/D 変換が開始されます。

対 象	割り込み要因	A/D 変換開始要求
TGRA_0 と TCNT_0	インプットキャプチャ / コンペアマッチ	TRGAN
TGRA_1 と TCNT_1		
TGRA_2 と TCNT_2		
TGRA_3 ≿ TCNT_3		
TGRA_4 ≿ TCNT_4		
TCNT_4	相補 PWM モード時の TCNT_4 の谷	
TGRE_0 と TCNT_0	コンペアマッチ	TRG0N
TADCORA ≿ TCNT_4		TRG4AN
TADCORB & TCNT_4		TRG4BN

表 11.58 各割り込み要因と A/D 変換開始要求の対応

# 11.6 動作タイミング

## 11.6.1 入出力タイミング

## (1) TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 11.93、図 11.94 に示します。また、外部クロック動作(ノーマルモード)の場合の TCNT のカウントタイミングを図 11.95 に、外部クロック動作(位相計数モード)の場合の TCNT のカウントタイミングを図 11.96 に示します。




図 11.93 内部クロック動作時のカウントタイミング (チャネル 0~4)




図 11.94 内部クロック動作時のカウントタイミング (チャネル5)




図 11.95 外部クロック動作時のカウントタイミング (チャネル 0~4)




図 11.96 外部クロック動作時のカウントタイミング(位相計数モード)

#### (2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と TGR が一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR で設定した出力値がアウトプットコンペア出力端子(TIOC 端子)に出力されます。TCNT と TGR が一致した後、TCNT 入力クロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミング(ノーマルモード、PWM モード)を図 11.97 に、アウトプットコンペア 出力タイミング(相補 PWM モード、リセット同期 PWM モード)を図 11.98 に示します。




図 11.97 アウトプットコンペア出力タイミング (ノーマルモード、PWM モード)




図 11.98 アウトプットコンペア出力タイミング(相補 PWM モード、リセット同期 PWM モード)

# (3) インプットキャプチャ信号タイミング インプットキャプチャのタイミングを図 11.99 に示します。




図 11.99 インプットキャプチャ入力信号タイミング

#### (4) コンペアマッチ/インプットキャプチャによるカウンタクリアタイミング

コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを図 11.100、図 11.101 に示します。 インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 11.102 に示します。




図 11.100 カウンタクリアタイミング (コンペアマッチ) (チャネル 0~4)




図 11.101 カウンタクリアタイミング(コンペアマッチ)(チャネル5)




図 11.102 カウンタクリアタイミング (インプットキャプチャ) (チャネル 0~5)

## (5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 11.103~図 11.105 に示します。




図 11.103 バッファ動作タイミング (コンペアマッチ)




図 11.104 バッファ動作タイミング (インプットキャプチャ)




図 11.105 バッファ動作タイミング (TCNT クリア時)

#### (6) バッファ転送タイミング (相補 PWM モード時)

相補 PWM モード時のバッファ転送のタイミングを図 11.106~図 11.108 に示します。




図 11.106 バッファレジスタからテンポラリレジスタへの転送タイミング(TCNTS 停止中)




図 11.107 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTS 動作中)




図 11.108 テンポラリレジスタからコンペアレジスタへの転送タイミング

#### 11.6.2 割り込み信号タイミング

## (1) コンペアマッチ時の TGF フラグのセットタイミング

コンペアマッチの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを 図 11.109、図 11.110 に示します。




図 11.109 TGI 割り込みタイミング (コンペアマッチ) (チャネル 0~4)




図 11.110 TGI 割り込みタイミング (コンペアマッチ) (チャネル5)

#### (2) インプットキャプチャ時の TGF フラグのセットタイミング

インプットキャプチャの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 11.111、図 11.112 に示します。




図 11.111 TGI 割り込みタイミング (インプットキャプチャ) (チャネル 0~4)




図 11.112 TGI 割り込みタイミング (インプットキャプチャ) (チャネル5)

#### (3) TCFV フラグ / TCFU フラグのセットタイミング

オーバフローの発生による TSR の TCFV フラグのセットタイミングと、TCIV 割り込み要求信号のタイミングを図 11.113 に示します。

アンダフローの発生による TSR の TCFU フラグのセットタイミングと、TCIU 割り込み要求信号のタイミングを図 11.114 に示します。




図 11.113 TCIV 割り込みのセットタイミング




図 11.114 TCIU 割り込みのセットタイミング

#### (4) ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後、0 をライトするとクリアされます。DTC/DMAC を起動する場合は、自動的にクリアすることもできます。CPU によるステータスフラグのクリアタイミングを図 11.115、図 11.116 に、DTC/DMAC によるステータスフラグのクリアのタイミングを図 11.117 ~ 図 11.119 に示します。




図 11.115 CPU によるステータスフラグのクリアタイミング (チャネル 0~4)




図 11.116 CPU によるステータスフラグのクリアタイミング (チャネル5)




図 11.117 DTC の起動によるステータスフラグのクリアタイミング (チャネル 0~4)




図 11.118 DTC の起動によるステータスフラグのクリアタイミング (チャネル 5)




図 11.119 DMAC の起動によるステータスフラグのクリアタイミング

## 11.7 使用上の注意事項

### 11.7.1 モジュールスタンバイモードの設定

MTU2 は、スタンバイコントロールレジスタにより、本モジュールの動作禁止 / 許可を設定することが可能です。初期値では、MTU2 の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 26 章 低消費電力モード」を参照してください。

## 11.7.2 入力クロックの制限事項

入力クロックのパルス幅は、単エッジの場合は 1.5 ステートクロック以上、両エッジの場合は 2.5 ステート以上 が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2本の入力クロックの位相差およびオーバラップはそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。位相計数モードの入力クロックの条件を図 11.120 に示します。




図 11.120 位相計数モード時の位相差、オーバラップ、およびパルス幅

### 11.7.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は TGR の値と一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

チャネル0~4の場合

$$f = \frac{MP}{(N+1)}$$

• チャネル5の場合

f :カウンタ周波数

MP : MTU2 クロック動作周波数

N:TGRの設定値

## 11.7.4 TCNT のライトとクリアの競合

TCNT のライトサイクル中の T2 ステートで、カウンタクリア信号が発生すると、TCNT へのライトは行われず に、TCNT のクリアが優先されます。

このタイミングを図 11.121 に示します。




図 11.121 TCNT のライトとクリアの競合

## 11.7.5 TCNT のライトとカウントアップの競合

TCNT のライトサイクル中の T2 ステートで、カウントアップが発生しても、カウントアップされず、TCNT へのライトが優先されます。

このタイミングを図 11.122 に示します。




図 11.122 TCNT のライトとカウントアップの競合

## 11.7.6 TGR のライトとコンペアマッチの競合

TGR のライトサイクル中の T2 ステートでコンペアマッチが発生した場合、TGR のライトが実行され、コンペアマッチ信号も発生します。

このタイミングを図 11.123 に示します。




図 11.123 TGR のライトとコンペアマッチの競合

## 11.7.7 バッファレジスタのライトとコンペアマッチの競合

TGR のライトサイクル中の T2 ステートでコンペアマッチが発生すると、バッファ動作によって TGR に転送されるデータは書き込み前のデータです。

このタイミングを図 11.124 に示します。




図 11.124 バッファレジスタのライトとコンペアマッチの競合

## 11.7.8 バッファレジスタのライトと TCNT クリアの競合

バッファ転送モードレジスタ(TBTM)でバッファ転送タイミングを TCNT クリア時に設定した場合、TGR のライトサイクル中の T2 ステートで TCNT クリアが発生すると、バッファ動作によって TGR に転送されるデータは書き込み前のデータです。

このタイミングを図 11.125 に示します。




図 11.125 バッファレジスタのライトと TCNT クリアの競合

#### TGR のリードとインプットキャプチャの競合 11.7.9

TGR のリードサイクル中の T1 ステートでインプットキャプチャ信号が発生すると、リードされるデータは、 チャネル0~4ではインプットキャプチャ転送前のデータとなり、チャネル5ではインプットキャプチャ転送後の データとなります。

このタイミングを図 11.126、図 11.127 に示します。




図 11.126 TGR のリードとインプットキャプチャの競合(チャネル0~4)




図 11.127 TGR のリードとインプットキャプチャの競合 (チャネル5)

2014.10.16

#### TGR のライトとインプットキャプチャの競合 11.7.10

TGR のライトサイクル中の T2 ステートでインプットキャプチャ信号が発生すると、チャネル 0~4 では TGR へのライトは行われず、インプットキャプチャが優先され、チャネル 5 では TGR へのライトが実行され、インプ ットキャプチャ信号も発生します。

このタイミングを図 11.128、図 11.129 に示します。




図 11.128 TGR のライトとインプットキャプチャの競合(チャネル0~4)




図 11.129 TGR のライトとインプットキャプチャの競合(チャネル5)

## 11.7.11 バッファレジスタのライトとインプットキャプチャの競合

バッファのライトサイクル中の T2 ステートでインプットキャプチャ信号が発生すると、バッファレジスタへのライトは行われず、バッファ動作が優先されます。

このタイミングを図 11.130 に示します。




図 11.130 バッファレジスタのライトとインプットキャプチャの競合

# 11.7.12 カスケード接続における TCNT\_2 のライトとオーバフロー / アンダフローの 競合

タイマカウンタ(TCNT\_1 と TCNT\_2)をカスケード接続し、TCNT\_1 がカウントする瞬間(TCNT\_2 がオーバフロー / アンダフローする瞬間)と TCNT\_2 の書き込みサイクル中の T2 ステートが競合すると、TCNT\_2 への書き込みが行われ、TCNT\_1 のカウント信号が禁止されます。このとき、TGRA\_1 がコンペアマッチレジスタとして動作し TCNT\_1 の値と一致していた場合、コンペアマッチ信号が発生します。

また、チャネル 0 のインプットキャプチャ要因に TCNT\_1 カウントクロックを選択した場合には、TGRA\_0 0 し0 はインプットキャプチャ動作します。 さらに TGRB\_1 のインプットキャプチャ要因に TGRC\_0 のコンペアマッチ / インプットキャプチャを選択した場合には、TGRB\_1 はインプットキャプチャ動作します。

このタイミングを図 11.131 に示します。

また、カスケード接続動作で TCNT のクリア設定を行う場合には、チャネル 1 とチャネル 2 の同期設定を行ってください。




図 11.131 カスケード接続における TCNT\_2 のライトとオーバフロー / アンダフローの競合

### 11.7.13 相補 PWM モード停止時のカウンタ値

TCNT\_3、TCNT\_4 が相補 PWM モードで動作しているときにカウント動作を停止すると、TCNT\_3 はタイマデッドタイムレジスタ (TDDR) の値、TCNT\_4 は H'0000 になります。

相補 PWM を再スタートすると自動的に初期状態からカウントを開始します。

この説明図を図 11.132 に示します。

11-184

また、他の動作モードでカウントを開始する場合は TCNT\_3、TCNT\_4 にカウント初期値の設定を行ってください。




図 11.132 相補 PWM モード停止時のカウンタ値

## 11.7.14 相補 PWM モードでのバッファ動作の設定

相補 PWM モードでは、PWM 周期設定レジスタ(TGRA\_3)、タイマ周期データレジスタ(TCDR)、デューティ設定レジスタ(TGRB\_3、TGRA\_4、TGRB\_4)の書き換えは、バッファ動作で行ってください。

相補 PWM モード時のチャネル 3 および 4 のバッファ動作は、TMDR\_3 の BFA、BFB ビットの設定に従い動作します。TMDR\_3 の BFA ビットを 1 にセットした場合、TGRC\_3 は TGRA\_3 のバッファレジスタとして機能します。同時に TGRC\_4 は TGRA\_4 のバッファレジスタとして機能し、さらに TCBR は TCDR のバッファレジスタとして機能します。

### 11.7.15 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

リセット同期 PWM モードでバッファ動作を設定する場合には、TMDR\_4 の BFA、BFB ビットを 0 に設定してください。TMDR\_4 の BFA ビットを 1 に設定すると、TIOC4C 端子の波形出力ができなくなります。

リセット同期 PWM モード時のチャネル 3 および 4 のバッファ動作は TMDR\_3 の BFA、BFB ビットの設定に従い動作します。たとえば、TMDR\_3 の BFA ビットを 1 にセットした場合、TGRC\_3 は TGRA\_3 のバッファレジスタとして機能します。同時に TGRC\_4 は TGRA\_4 のバッファレジスタとして機能します。

TSR\_3 および TSR\_4 の TGFC ビットと TGFD ビットは TGRC\_3、TGRD\_3 がバッファレジスタとして動作している場合、セットされることはありません。

TMDR\_3 の BFA、BFB ビットを 1 にセットし、TMDR\_4 の BFA、BFB ビットを 0 にセットした場合の TGR\_3、TGR\_4、TIOC3、TIOC4 の動作例を図 11.133 に示します。




図 11.133 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

## 11.7.16 リセット同期 PWM モードのオーバフローフラグ

リセット同期 PWM モードを設定し、TSTR の CST3 ビットを 1 に設定すると、TCNT\_3 と TCNT\_4 のカウント動作が開始します。このとき、TCNT\_4 のカウントクロックソースとカウントエッジは TCR\_3 の設定に従います。

リセット同期 PWM モードで周期レジスタ TGRA\_3 の設定値を HFFFF とし、カウンタクリア要因に TGRA\_3 のコンペアマッチを指定した場合、TCNT\_3、TCNT\_4 がアップカウントし HFFFF になると、TGRA\_3 とのコンペアマッチが発生し、TCNT\_3、TCNT\_4 ともにカウントクリアされます。このとき、TSR のオーバフローフラグ TCFV ビットはセットされません。

リセット同期 PWM モードで周期レジスタ TGRA\_3 の設定値を H'FFFF とし、カウンタクリア要因に TGRA\_3 のコンペアマッチを指定し、同期設定していない場合の TCFV ビットの動作例を図 11.134 に示します。




図 11.134 リセット同期 PWM モードのオーバフローフラグ

## 11.7.17 オーバフロー / アンダフローとカウンタクリアの競合

オーバフロー / アンダフローとカウンタクリアが同時に発生すると、TSR の TCFV / TCFU フラグはセットされず、TCNT のクリアが優先されます。

TGR のコンペアマッチをクリア要因とし、TGR に HTFFFF を設定した場合の動作タイミングを図 11.135 に示します。




図 11.135 オーバフローとカウンタクリアの競合

#### 11.7.18 TCNT のライトとオーバフロー / アンダフローの競合

TCNT のライトサイクル中の T2 ステートで、カウントアップ / カウントダウンが発生し、オーバフロー / アンダフローが発生しても、TCNT へのライトが優先され、TSR の TCFV / TCFU フラグはセットされません。

TCNT のライトとオーバフロー競合時の動作タイミングを図 11.136 に示します。




図 11.136 TCNT のライトとオーバフローの競合

#### 11.7.19 通常動作または PWM モード 1 からリセット同期 PWM モードへ遷移する場合 の注意事項

チャネル3、4の通常動作またはPWMモード1からリセット同期PWMモードへ遷移する場合、出力端子、TIOC3B、 TIOC3D、TIOC4A、TIOC4C、TIOC4B、TIOC4D)をハイレベルの状態にしたままカウンタを止め、リセット同期 PWM モードに遷移して動作させると、端子の初期出力が正しく出力されませんのでご注意ください。

通常動作からリセット同期 PWM モードに遷移する場合には、TIORH\_3、TIORL\_3、TIORH\_4、TIORL\_4 レジ スタに H'11 を書いて出力端子をローレベルに初期化した後、レジスタの初期値 H'00 を設定してからモード遷移を 行ってください。

PWM モード 1 からリセット同期 PWM モードに遷移する場合には、いったん通常動作に遷移してから出力 端子をローレベルへ初期化した後、レジスタの初期値 H'00 を設定してからリセット同期 PWM モードに遷移して ください。

#### 11.7.20 相補 PWM モード、リセット同期 PWM モードの出力レベル

チャネル 3、4 が相補 PWM モードまたはリセット同期 PWM モードの場合、PWM 波形の出力レベルはタイマ アウトプットコントロールレジスタ(TOCR)の OLSP、OLSN ビットで設定します。相補 PWM モードまたはリ セット同期 PWM モードの場合、TIOR は H'00 としてください。

#### モジュールスタンバイ時の割り込み 11.7.21

割り込みが要求された状態でモジュールスタンバイになると、CPU の割り込み要因、または DTC/DMAC の起 動要因のクリアができません。

事前に割り込みをディスエーブルするなどしてからモジュールスタンバイモードとしてください。

#### カスケード接続における TCNT 1、TCNT 2 同時インプットキャプチャ 11.7.22

タイマカウンタ 1、2 ( TCNT\_1 と TCNT\_2 ) をカスケード接続して、32 ビットカウンタとして動作させている 場合、TIOCIAとTIOC2A、またはTIOCIBとTIOC2Bに同時にインプットキャプチャ入力を行っても、TCNT\_1、 TCNT\_2に入力される外部からのインプットキャプチャ信号を、内部クロックに同期させて内部に取り込む際に、 TIOC1A、TIOC2A、またはTIOC1BとTIOC2Bの取り込みタイミングにずれが生じ、カスケードカウンタ値を正 常にキャプチャできない可能性があります。

例として、TCNT\_1(上位 16 ビットのカウンタ)が TCNT\_2(下位 16 ビットのカウンタ)のオーバフローによ るカウントアップ値をキャプチャすべきところを、カウントアップ前のカウント値をキャプチャします。その場 合、正しくは TCNT\_1=H'FFF1、TCNT\_2=H'0000 の値を TGRA\_1 と TGRA\_2、もしくは TGRB\_1 と TGRB\_2 に転 送すべきところを誤って TCNT\_1=H'FFF0、TCNT\_2=H'0000 の値を転送します。

MTU2 では 1 本のインプットキャプチャ入力で TCNT\_1 と TCNT\_2 を同時にキャプチャできる機能を追加して おり、本機能を使用すれば、TCNT\_1 と TCNT\_2 のキャプチャタイミングのずれなく、32 ビットカウンタの取り 込みを行うことができます。詳細は、「11.3.8 タイマインプットキャプチャコントロールレジスタ(TICCR)」 をご覧ください。

### 11.7.23 相補 PWM モードでの同期カウンタクリア時出力波形制御における注意事項

相補 PWM モードにて、同期カウンタクリア時出力波形制御を有効( TWCR レジスタの WRE=1 )とした状態で、 条件(1)、条件(2)のいずれかを満たすと、下記の現象が発生します。

- PWM出力端子のデッドタイムが短くなる(もしくは消失)。
- PWM逆相出力端子から、アクティブレベル出力期間以外でアクティブレベルが出力される。
- 条件(1) 初期出力の抑止期間 にて、PWM出力がデッドタイム期間中に、同期クリアする(図 11.137)。
- 条件(2) 初期出力の抑止期間 、 にて、TGRB\_3 TDDR、TGRA\_4 TDDR、TGRB\_4 TDDR のいずれ かが成立する状態で、同期クリアする(図 11.138)。




図 11.137 条件(1)の同期クリア例




図 11.138 条件(2)の同期クリア例

本現象は下記の方法により、回避することができます。

11-190

コンペアレジスタ TGRB\_3、TGRA\_4、TGRB\_4 のすべてが、デットタイムデータレジスタ TDDR の 2 倍以上になるように設定した状態で、同期クリアする。

### 11.7.24 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項

- TADCOBRA/B\_4に0、かつ、TADCRのUT4AE、UT4BEビットに1を設定して、TCNT\_4の谷でバッファ転送した時、転送直後のアップカウント期間についてはA/D変換の開始要求を行いません(図11.139)。
- TADCOBRA/B\_4にTCDRと同じ値、かつ、TADCRのDT4AE、DT4BEビットに1を設定して、TCNT\_4の山で バッファ転送した時、転送直後のダウンカウント期間についてはA/D変換の開始要求を行いません(図 11.140)。
- 割り込み間引き機能と連動してA/D変換の開始要求を行う場合、2 TADCORA/B\_4 TCDR-2 を満たすようにTADCORA/B\_4を設定してください。




図 11.139 TADCOBRA/B\_4 に 0 をライトした時の A/D 変換の開始要求




図 11.140 TADCOBRA/B\_4 に TCDR と同じ値をライトした時の A/D 変換の開始要求

#### MTU2 出力端子の初期化方法 11.8

#### 11.8.1 動作モード

MTU2には以下の6つの動作モードがあり、いずれのモードでも波形出力することができます。

- ノーマルモード(チャネル0~4)
- PWMモード1 (チャネル0~4)
- PWMモード2(チャネル0~2)
- 位相計数モード1~4(チャネル1、2)
- 相補PWMモード (チャネル3、4)
- リセット同期PWMモード (チャネル3、4)

ここでは、各モードでの MTU2 出力端子の初期化方法について示します。

#### 11.8.2 リセットスタート時の動作

MTU2 の出力端子(TIOC\*)はリセットまたはスタンバイモード時にLに初期化されます。MTU2 の端子機能 の選択はピンファンクションコントローラ (PFC) で行うため、PFC が設定された時点でそのときの MTU2 の端 子の状態がポートに出力されます。リセット直後に PFC で MTU2 の出力を選択した場合、ポート出力には MTU2 出力の初期状態しがそのまま出力されます。アクティブレベルがしの場合、ここでシステムが動作してしまうた め、PFC の設定は MTU2 の出力端子の初期設定終了後に行ってください。

【注】 \* チャネル番号+ポート記号が入ります。

2014.10.16

#### 11.8.3 動作中の異常などによる再設定時の動作

MTU2の動作中に異常が発生した場合、システムでMTU2の出力を遮断してください。遮断は端子の出力をPFCでポート出力に切り換え、アクティブレベルの反転を出力することにより行います。また、大電流端子に関してはポートアウトプットイネーブル(POE)を使用し、ハード的に出力を遮断することも可能です。以下、動作中の異常などによる再設定時の端子の初期化手順と、再設定後別の動作モードで再スタートする場合の手順について示します。

MTU2 には前述のように 6 つの動作モードがあります。モード遷移の組み合わせは 36 通りとなりますがチャネルとモードの組み合わせ上存在しない遷移が存在します。この一覧表を表 11.59 に示します。

ただし、下記の表記を使用します。

Normal: ノーマルモード PWM1: PWM モード1 PWM2: PWM モード2

PCM: 位相計数モード 1~4 CPWM: 相補 PWM モード RPWM: リセット同期 PWM モード

	Normal	PWM1	PWM2	PCM	CPWM	RPWM
Normal	(1)	(2)	(3)	(4)	(5)	(6)
PWM1	(7)	(8)	(9)	(10)	(11)	(12)
PWM2	(13)	(14)	(15)	(16)	none	none
PCM	(17)	(18)	(19)	(20)	none	none
CPWM	(21)	(22)	none	none	(23) (24)	(25)
RPWM	(26)	(27)	none	none	(28)	(29)

表 11.59 モード遷移の組み合わせ

#### 11.8.4 動作中の異常などによる端子の初期化手順、モード遷移の概要

- タイマI/Oコントロールレジスタ(TIOR)の設定で端子の出力レベルを選択するモード(Normal、PWM1、PWM2、PCM)に遷移する場合はTIORの設定により端子を初期化してください。
- PWMモード1ではTIOC\*B(TIOC\*D)端子に波形が出力されないため、TIORを設定しても端子は初期化されません。初期化したい場合にはノーマルモードで初期化した後、PWMモード1に遷移してください。
- PWMモード2では周期レジスタの端子に波形が出力されないため、TIORを設定しても端子は初期化されません。初期化したい場合にはノーマルモードで初期化した後、PWMモード2遷移してください。
- ノーマルモードまたはPWMモード2ではTGRC、TGRDがバッファレジスタとして動作している場合、TIOR を設定してもバッファレジスタの端子は初期化されません。初期化したい場合にはバッファモードを解除して初期化した後、バッファモードを再設定してください。
- PWMモード1ではTGRC、TGRDのいずれか一方がバッファレジスタとして動作している場合、TIORを設定 してもTGRCの端子は初期化されません。TGRCの端子を初期化したい場合にはバッファモードを解除して初 期化した後、バッファモードを再設定してください。

11-193

- タイマアウトプットコントロールレジスタ(TOCR)の設定で端子の出力レベルを選択するモード(CPWM、RPWM)に遷移する場合は、ノーマルモードに遷移しTIORで初期化、TIORを初期値に戻したのちタイマアウトプットマスタイネーブルレジスタ(TOER)でチャネル3、4を一度出力禁止としてください。その後モード設定手順(TOCR設定、TMDR設定、TOER設定)に従い動作させてください。
- 【注】 本項記述中の\*にはチャネル番号が入ります。

以下、表 11.59 の組み合わせ No.に従い端子の初期化手順を示します。なお、アクティブレベルは L とします。

(1) ノーマルモードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.141 に示します。




図 11.141 ノーマルモードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2) リセットにより TMDR はノーマルモード設定になります。
- (3) チャネル3、4 では TIOR で端子を初期化する前に TOER で出力を許可してください。
- (4)TIOR で端子を初期化してください(例は初期出力はハイレベル、コンペアマッチでローレベル出力です)。
- (5) PFC で MTU2 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生によりローレベルを出力します。
- (8) 異常が発生しました。
- (9) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します。
- (11) ノーマルモードで再スタートする場合は必要ありません。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

11-195

(2) ノーマルモードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 11.142 に示します。




図 11.142 ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合

- (1)~(10)は図11.141と共通です。
- (11) PWM モード 1 を設定します。
- (12) TIOR で端子を初期化してください (PWM モード 1 では TIOC\*B 側は初期化されません。初期化したい場合はノーマルモードで初期化した後、PWM モード 1 に遷移してください)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(3) ノーマルモードで動作中に異常が発生し、PWM モード2で再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 11.143 に示しま す。




図 11.143 ノーマルモードで異常が発生し、PWM モード 2 で復帰する場合

- (1)~(10)は図11.141と共通です。
- (11) PWM モード2を設定します。
- (12) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません。初期 化したい場合にはノーマルモードで初期化した後PWMモード2に遷移してください)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。
- 【注】 PWM モード 2 はチャネル 0~2 でのみ設定可能です。 したがって TOER の設定は不要です。

2014.10.16

11-197

(4) ノーマルモードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 11.144 に示します。




図 11.144 ノーマルモードで異常が発生し、位相計数モードで復帰する場合

- (1)~(10)は図11.141と共通です。
- (11)位相計数モードを設定します。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。
- 【注】 位相計数モードはチャネル 1、2 でのみ設定可能です。したがって TOER の設定は不要です。

(5) ノーマルモードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 11.145 に示します。




図 11.145 ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合

- (1)~(10)は図11.141と共通です。
- (11) TIOR でノーマルモードの波形生成部を初期化してください。
- (12) TIOR でノーマルモードの波形生成部の動作を禁止してください。
- (13) TOER でチャネル3、4の出力を禁止してください。
- (14) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (15)相補 PWM を設定します。
- (16) TOER でチャネル3、4の出力を許可してください。
- (17) PFC で MTU2 出力としてください。
- (18) TSTR で再スタートします。

(6) ノーマルモードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作 ノーマルモードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 11.146 に示します。




図 11.146 ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)~(13)は図11.141と共通です。
- (14) TOCR でリセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (15) リセット同期 PWM を設定します。
- (16) TOER でチャネル3、4の出力を許可してください。
- (17) PFC で MTU2 出力としてください。
- (18) TSTR で再スタートします。

(7) PWM モード 1 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.147 に示しま す。




図 11.147 PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2) PWM モード 1 を設定してください。
- (3) チャネル 3、4 では TIOR で端子を初期化する前に TOER で出力を許可してください。
- (4)TIOR で端子を初期化してください(例は初期出力はハイレベル、コンペアマッチでローレベル出力です。 PWM モード 1 では TIOC\*B 側は初期化されません)。
- (5) PFC で MTU2 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生により L を出力します。
- (8) 異常が発生しました。
- (9) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します。
- (11) ノーマルモードを設定してください。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(8) PWM モード 1 で動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 11.148 に示します。




図 11.148 PWM モード 1 で異常が発生し、PWM モード 1 で復帰する場合

- (1)~(10)は図 11.147と共通です。
- (11) PWM モード 1 で再スタートする場合には必要ありません。
- (12) TIOR で端子を初期化してください (PWM モード 1 では TIOC\*B 側は初期化されません)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(9) PWM モード 1 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 11.149 に示します。




図 11.149 PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合

- (1)~(10)は図11.147と共通です。
- (11) PWM モード2を設定します。
- (12) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。
- 【注】 PWM モード 2 はチャネル 0~2 でのみ設定可能です。 したがって TOER の設定は不要です。

(10) PWM モード1 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 11.150 に示しま す。




図 11.150 PWM モード 1 で異常が発生し、位相計数モードで復帰する場合

- (1)~(10)は図11.147と共通です。
- (11)位相計数モードを設定します。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。
- 【注】 位相計数モードはチャネル 1、2 でのみ設定可能です。 したがって TOER の設定は不要です。

(11) PWM モード 1 で動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 11.151 に示します。




図 11.151 PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合

- (1)~(10)は図 11.147と共通です。
- (11)波形生成部の初期化のためノーマルモードを設定してください。
- (12) TIOR で PWM モード 1 の波形生成部を初期化してください。
- (13) TIOR で PWM モード 1 の波形生成部の動作を禁止してください
- (14) TOER でチャネル3、4の出力を禁止してください。
- (15) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (16) 相補 PWM を設定します。
- (17) TOER でチャネル3、4の出力を許可してください。
- (18) PFC で MTU2 出力としてください。
- (19) TSTR で再スタートします。

(12) PWM モード 1 で動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作 PWM モード 1 で異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 11.152 に示します。




図 11.152 PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)~(14)は図11.151と共通です。
- (15) TOCR でリセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (16) リセット同期 PWM を設定します。
- (17) TOER でチャネル3、4の出力を許可してください。
- (18) PFC で MTU2 出力としてください。
- (19) TSTR で再スタートします。

(13) PWM モード2で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 PWM モード 2 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.153 に示しま す。




図 11.153 PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2) PWM モード2を設定してください。
- (3)TIOR で端子を初期化してください(例は初期出力はハイレベル、コンペアマッチでローレベル出力です。 PWM モード2では周期レジスタの端子は初期化されません。例はTIOC\*Aが周期レジスタの場合です)。
- (4) PFC で MTU2 出力としてください。
- (5) TSTR でカウント動作を開始します。
- (6) コンペアマッチの発生によりローレベルを出力します。
- (7)異常が発生しました。
- (8) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (9) TSTR でカウント動作を停止します。
- (10) ノーマルモードを設定してください。
- (11) TIOR で端子を初期化してください。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

2014.10.16

11-207

(14) PWM モード 2 で動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作 PWM モード 2 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 11.154 に示します。




図 11.154 PWM モード 2 で異常が発生し、PWM モード 1 で復帰する場合

- (1)~(9)は図11.153と共通です。
- (10) PWM モード 1 を設定します。
- (11) TIOR で端子を初期化してください (PWM モード 1 では TIOC\*B 側は初期化されません)。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(15) PWM モード 2 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作 PWM モード 2 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 11.155 に示します。




図 11.155 PWM モード 2 で異常が発生し、PWM モード 2 で復帰する場合

- (1)~(9)は図 11.153と共通です。
- (10) PWM モード2で再スタートする場合には必要ありません。
- (11) TIOR で端子を初期化してください(PWM モード2 では周期レジスタの端子は初期化されません)。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(16) PWM モード 2 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作 PWM モード 2 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 11.156 に示します。




図 11.156 PWM モード2で異常が発生し、位相計数モードで復帰する場合

- (1)~(9)は図11.153と共通です。
- (10)位相計数モードを設定します。
- (11) TIOR で端子を初期化してください。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(17) 位相計数モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 位相計数モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.157 に示しま す。




図 11.157 位相計数モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2)位相計数モードを設定してください。
- (3)TIORで端子を初期化してください(例は初期出力はハイレベル、コンペアマッチでローレベル出力です)。
- (4) PFC で MTU2 出力としてください。
- (5) TSTR でカウント動作を開始します。
- (6) コンペアマッチの発生によりローレベルを出力します。
- (7) 異常が発生しました。
- (8) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (9) TSTR でカウント動作を停止します。
- (10) ノーマルモードで設定してください。
- (11) TIOR で端子を初期化してください。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(18) 位相計数モードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作 位相計数モードで異常が発生し、再設定後 PWM モード1で再スタートする場合の説明図を図 11.158 に示します。




図 11.158 位相計数モードで異常が発生し、PWM モード 1 で復帰する場合

- (1)~(9)は図11.157と共通です。
- (10) PWM モード1を設定します。
- (11) TIOR で端子を初期化してください (PWM モード1では TIOC\*B 側は初期化されません)。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(19) 位相計数モードで動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作 位相計数モードで異常が発生し、再設定後 PWM2 モードで再スタートする場合の説明図を図 11.159 に示します。




図 11.159 位相計数モードで異常が発生し、PWM モード2で復帰する場合

- (1)~(9)は図11.157と共通です。
- (10) PWM モード2を設定します。
- (11) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません)。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(20) 位相計数モードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作 位相計数モードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 11.160 に示します。




図 11.160 位相計数モードで異常が発生し、位相計数モードで復帰する場合

- (1)~(9)は図11.157と共通です。
- (10)位相計数モードで再スタートする場合には必要ありません。
- (11) TIOR で端子を初期化してください。
- (12) PFC で MTU2 出力としてください。
- (13) TSTR で再スタートします。

(21) 相補 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 相補 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.161 に示します。




図 11.161 相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (3) 相補 PWM を設定します。
- (4) TOER でチャネル 3、4 の出力を許可してください。
- (5) PFC で MTU2 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生により相補 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します (MTU2 出力は相補 PWM 出力初期値となります)。
- (11) ノーマルモードを設定してください (MTU2 出力はローレベルとなります)。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(22) 相補 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作 相補 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 11.162 に示します。




図 11.162 相補 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

- (1)~(10)は図 11.161と共通です。
- (11) PWM モード 1 を設定してください(MTU2 出力はローレベルとなります)。
- (12) TIOR で端子を初期化してください(PWM モード1では TIOC\*B 側は初期化されません)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(23) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 11.163 に示します(周期、デューティ設定をカウンタを止めたときの値から再スタートする場合)。




図 11.163 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1)~(10)は図11.161と共通です。
- (11) PFC で MTU2 出力としてください。
- (12) TSTR で再スタートします。
- (13) コンペアマッチの発生により相補 PWM 波形を出力します。

(24) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで新たに再スタートする場合の動作 相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 11.164 に示 します(周期、デューティ設定を全く新しい設定値で再スタートする場合)。




図 11.164 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1)~(10)は図11.161と共通です。
- (11) ノーマルモードを設定し新しい設定値を設定してください(MTU2出力はローレベルとなります)。
- (12) TOER でチャネル3、4の出力を禁止してください。
- (13) TOCR で相補 PWM モードの出力レベルと周期出力の許可禁止を選択してください。
- (14)相補 PWM を設定します。
- (15) TOER でチャネル3、4の出力を許可してください。
- (16) PFC で MTU2 出力としてください。
- (17) TSTR で再スタートします。

(25) 相補 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作相補 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図11.165 に示します。




図 11.165 相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)~(10)は図 11.161と共通です。
- (11) ノーマルモードを設定してください (MTU2 出力はローレベルとなります)。
- (12) TOER でチャネル 3、4 の出力を禁止してください。
- (13) TOCR でリセット同期 PWM モードの出力レベルと周期出力の許可禁止を選択してください。
- (14) リセット同期 PWM を設定します。
- (15) TOER でチャネル3、4の出力を許可してください。
- (16) PFC で MTU2 出力としてください。
- (17) TSTR で再スタートします。

(26) リセット同期 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作 リセット同期 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 11.166 に示します。




図 11.166 リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) リセットにより MTU2 出力はローレベル、ポートはハイインピーダンスになります。
- (2) TOCR でリセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (3) リセット同期 PWM を設定します。
- (4) TOER でチャネル3、4の出力を許可してください。
- (5) PFC で MTU2 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生によりリセット同期 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) PFC でポート出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します(MTU2出力はリセット同期PWM出力初期値となります)。
- (11) ノーマルモードを設定してください (MTU2 出力は正相側がローレベル、逆相側がハイレベルとなります)。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(27) リセット同期 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作 リセット同期 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 11.167 に示します。




図 11.167 リセット同期 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

- (1)~(10)は図 11.166と共通です。
- (11) PWM モード 1 を設定してください (MTU2 出力は正相側がローレベル、逆相側がハイレベルとなります).
- (12) TIOR で端子を初期化してください(PWM モード1ではTIOC\*B側は初期化されません)。
- (13) PFC で MTU2 出力としてください。
- (14) TSTR で再スタートします。

(28) リセット同期 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作 リセット同期 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 11.168 に示します。




図 11.168 リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1)~(10)は図 11.166と共通です。
- (11) TOER でチャネル3、4の出力を禁止してください。
- (12) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (13) 相補 PWM を設定します (MTU2 の周期出力端子はローレベルになります)。
- (14) TOER でチャネル3、4の出力を許可してください。
- (15) PFC で MTU2 出力としてください。
- (16) TSTR で再スタートします。

(29) リセット同期 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 11.169 に示します。




図 11.169 リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- (1)~(10)は図11.166と共通です。
- (11) PFC で MTU2 出力としてください。
- (12) TSTR で再スタートします。
- (13) コンペアマッチの発生によりリセット同期 PWM 波形を出力します。

# 12. マルチファンクションタイマパルスユニット 2S (MTU2S)

本 LSI は、3 チャネルの 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット 2S (MTU2S)を内蔵しています。MTU2S は MTU2 のチャネル 3、4、5 を内蔵したモジュールですので、詳細は「第 11章 マルチファンクションタイマパルスユニット 2(MTU2)」を参照してください。なお、MTU2 と区別するため、入出力端子名、およびレジスタ名の末尾に「S」を追加し、たとえば TIOC3A は TIOC3AS、TGRA\_3 は TGRA\_3S などと表記してあります。

MTU2S は相補 PWM モードの出力のみ  $80 \mathrm{MHz}$  動作まで可能です。その他の機能については  $40 \mathrm{MHz}$  動作まで可能です。

表 12.1 MTU2S の機能一覧

項	目	チャネル 3	チャネル 4	チャネル 5	
カウントクロック		MI /1	MI /1	MI /1	
		MI /4	MI /4	MI /4	
		MI / 16	MI /16	MI /16	
		MI / 64	MI / 64	MI / 64	
		MI / 256	MI / 256		
		MI / 1024	MI / 1024		
ジェネラルレ	ジスタ (TGR)	TGRA_3S	TGRA_4S	TGRU_5S	
		TGRB_3S	TGRB_4S	TGRV_5S	
				TGRW_5S	
ジェネラルレシ	ブスタ/	TGRC_3S	TGRC_4S	-	
バッファレジス	<b>マタ</b>	TGRD_3S	TGRD_4S		
入出力端子		TIOC3AS	TIOC4AS	入力端子	
		TIOC3BS	TIOC4BS	TIC5US	
		TIOC3CS	TIOC4CS	TIC5VS	
		TIOC3DS	TIOC4DS	TIC5WS	
カウンタクリ	ア機能	TGR のコンペアマッチ	TGR のコンペアマッチ	TGR のコンペアマッチ	
		またはインプットキャプチャ	またはインプットキャプチャ	またはインプットキャプチャ	
コンペア	0 出力			-	
マッチ出力	1 出力			-	
	トグル出力			-	
インプットキャプチャ機能					
同期動作				-	
PWM モード 1				-	
PWM モード 2		-	-	-	
相補 PWM モード				-	

項目	チャネル 3	チャネル 4	チャネル 5
リセット PWM モード			-
AC同期モータ駆動モード	-	-	-
位相計数モード	-	-	-
バッファ動作			-
デッドタイム補償用	-	-	
カウンタ機能			
DTC の起動	TGR のコンペアマッチ	TGR のコンペアマッチ	TGR のコンペアマッチ
	またはインプットキャプチャ	またはインプットキャプチャ	またはインプットキャプチャ
		とTCNTオーバフロー / アンダ フロー	
A/D 変換開始トリガ	TGRA_3S のコンペアマッチ	TGRA_4S のコンペアマッチ	-
	またはインプットキャプチャ	またはインプットキャプチャ	
		相補 PWM モード時	
		TCNT_4S のアンダフロー(谷)	
割り込み要因	5 要因	5 要因	3 要因
	• コンペアマッチ / インプッ	• コンペアマッチ / インプット	• コンペアマッチ / インプッ
	トキャプチャ 3AS	キャプチャ 4AS	トキャプチャ 5US
	• コンペアマッチ / インプッ	• コンペアマッチ / インプット	
	トキャプチャ 3BS	キャプチャ 4BS	トキャプチャ 5VS
	• コンペアマッチ / インプッ	• コンペアマッチ / インプット	• コンペアマッチ / インプッ
	トキャプチャ 3CS	キャプチャ 4CS	トキャプチャ 5WS
	• コンペアマッチ / インプッ	• コンペアマッチ / インプット	
	トキャプチャ 3DS	キャプチャ 4DS	
	• オーバフロー	• オーバフロー / アンダフロー	
A/D 変換開始要求	-	• TADCORA_4S ≿ TCNT_4S	-
ディレイド機能		の一致で、A/D 変換開始要求	
		• TADCORB_4S ≿ TCNT_4S	
		の一致で、A/D 変換開始要求	
割り込み間引き機能	• TGRA_3S のコンペアマッチ	● TCIV_4S 割り込みを間引き	-
	割り込みを間引き		

### 【記号説明】

: 可能

- : 不可

# 12.1 入出力端子

表 12.2 端子構成

チャネル	端子名	入出力	機能
3	TIOC3AS	入出力	TGRA_3S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3BS	入出力	TGRB_3S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3CS	入出力	TGRC_3S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3DS	入出力	TGRD_3S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
4	TIOC4AS	入出力	TGRA_4S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4BS	入出力	TGRB_4S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4CS	入出力	TGRC_4S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4DS	入出力	TGRD_4S のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
5	TIC5US	入力	TGRU_5S のインプットキャプチャ入力 / 外部パルス入力端子
	TIC5VS	入力	TGRV_5S のインプットキャプチャ入力 / 外部パルス入力端子
	TIC5WS	入力	TGRW_5S のインプットキャプチャ入力 / 外部パルス入力端子

## 12.2 レジスタの説明

MTU2S には各チャネルに以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。各チャネルのレジスタ名についてはチャネル 3 の TCR は TCR\_3S と表記してあります。

表 12.3 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
タイマコントロールレジスタ_3S	TCR_3S	R/W	H'00	H'FFFFC600	8、16、32
タイマコントロールレジスタ_4S	TCR_4S	R/W	H'00	H'FFFFC601	8
タイマモードレジスタ_3S	TMDR_3S	R/W	H'00	H'FFFFC602	8、16
タイマモードレジスタ_4S	TMDR_4S	R/W	H'00	H'FFFFC603	8
タイマ I/O コントロールレジスタ H_3S	TIORH_3S	R/W	H'00	H'FFFFC604	8、16、32
タイマ I/O コントロールレジスタ L_3S	TIORL_3S	R/W	H'00	H'FFFFC605	8
タイマ I/O コントロールレジスタ H_4S	TIORH_4S	R/W	H'00	H'FFFFC606	8、16
タイマ I/O コントロールレジスタ L_4S	TIORL_4S	R/W	H'00	H'FFFFC607	8
タイマインタラプトイネーブルレジスタ_3S	TIER_3S	R/W	H'00	H'FFFFC608	8、16
タイマインタラプトイネーブルレジスタ_4S	TIER_4S	R/W	H'00	H'FFFFC609	8
タイマアウトプットマスタイネーブルレジスタ S	TOERS	R/W	H'C0	H'FFFFC60A	8
タイマゲートコントロールレジスタ S	TGCRS	R/W	H'80	H'FFFFC60D	8
タイマアウトプットコントロールレジスタ 1S	TOCR1S	R/W	H'00	H'FFFFC60E	8、16
タイマアウトプットコントロールレジスタ 2S	TOCR2S	R/W	H'00	H'FFFFC60F	8
タイマカウンタ_3S	TCNT_3S	R/W	H'0000	H'FFFFC610	16、32
タイマカウンタ_4S	TCNT_4S	R/W	H'0000	H'FFFFC612	16
タイマ周期データレジスタ S	TCDRS	R/W	H'FFFF	H'FFFFC614	16、32
タイマデッドタイムデータレジスタ S	TDDRS	R/W	H'FFFF	H'FFFFC616	16
タイマジェネラルレジスタ A_3S	TGRA_3S	R/W	H'FFFF	H'FFFFC618	16、32
タイマジェネラルレジスタ B_3S	TGRB_3S	R/W	H'FFFF	H'FFFFC61A	16
タイマジェネラルレジスタ A_4S	TGRA_4S	R/W	H'FFFF	H'FFFFC61C	16、32
タイマジェネラルレジスタ B_4S	TGRB_4S	R/W	H'FFFF	H'FFFFC61E	16
タイマサブカウンタ S	TCNTSS	R	H'0000	H'FFFFC620	16、32
タイマ周期バッファレジスタS	TCBRS	R/W	H'FFFF	H'FFFFC622	16
タイマジェネラルレジスタ C_3S	TGRC_3S	R/W	H'FFFF	H'FFFFC624	16、32
タイマジェネラルレジスタ D_3S	TGRD_3S	R/W	H'FFFF	H'FFFFC626	16
タイマジェネラルレジスタ C_4S	TGRC_4S	R/W	H'FFFF	H'FFFFC628	16、32
タイマジェネラルレジスタ D_4S	TGRD_4S	R/W	H'FFFF	H'FFFFC62A	16
タイマステータスレジスタ_3S	TSR_3S	R/W	H'C0	H'FFFFC62C	8、16
タイマステータスレジスタ_4S	TSR_4S	R/W	H'C0	H'FFFFC62D	8

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
タイマ割り込み間引き設定レジスタS	TITCRS	R/W	H'00	H'FFFFC630	8、16
タイマ割り込み間引き回数カウンタS	TITCNTS	R	H'00	H'FFFFC631	8
タイマバッファ転送設定レジスタS	TBTERS	R/W	H'00	H'FFFFC632	8
タイマデッドタイムイネーブルレジスタS	TDERS	R/W	H'01	H'FFFFC634	8
タイマアウトプットレベルバッファレジスタS	TOLBRS	R/W	H'00	H'FFFFC636	8
タイマバッファ動作転送モードレジスタ_3S	TBTM_3S	R/W	H'00	H'FFFFC638	8、16
タイマバッファ動作転送モードレジスタ_4S	TBTM_4S	R/W	H'00	H'FFFFC639	8
タイマ A/D 変換開始要求コントロールレジスタ S	TADCRS	R/W	H'0000	H'FFFFC640	16
タイマ A/D 変換開始要求周期設定レジスタ A_4S	TADCORA_4S	R/W	H'FFFF	H'FFFFC644	16、32
タイマ A/D 変換開始要求周期設定レジスタ B_4S	TADCORB_4S	R/W	H'FFFF	H'FFFFC646	16
タイマ A/D 変換開始要求周期設定	TADCOBRA_4S	R/W	H'FFFF	H'FFFFC648	16、32
バッファレジスタ A_4S					
タイマ A/D 変換開始要求周期設定	TADCOBRB_4S	R/W	H'FFFF	H'FFFFC64A	16
│ バッファレジスタ B_4S					
タイマシンクロクリアレジスタ S	TSYCRS	R/W	H'00	H'FFFFC650	8
タイマ波形コントロールレジスタS	TWCRS	R/W	H'00	H'FFFFC660	8
タイマスタートレジスタS	TSTRS	R/W	H'00	H'FFFFC680	8、16
タイマシンクロレジスタS	TSYRS	R/W	H'00	H'FFFFC681	8
タイマリードライトイネーブルレジスタS	TRWERS	R/W	H'01	H'FFFFC684	8
タイマカウンタ U_5S	TCNTU_5S	R/W	H'0000	H'FFFFC880	16、32
タイマジェネラルレジスタ U_5S	TGRU_5S	R/W	H'FFFF	H'FFFFC882	16
タイマコントロールレジスタ U_5S	TCRU_5S	R/W	H'00	H'FFFFC884	8
タイマ I/O コントロールレジスタ U_5S	TIORU_5S	R/W	H'00	H'FFFFC886	8
タイマカウンタ V_5S	TCNTV_5S	R/W	H'0000	H'FFFFC890	16、32
タイマジェネラルレジスタ V_5S	TGRV_5S	R/W	H'FFFF	H'FFFFC892	16
タイマコントロールレジスタ V_5S	TCRV_5S	R/W	H'00	H'FFFFC894	8
タイマ I/O コントロールレジスタ V_5S	TIORV_5S	R/W	H'00	H'FFFFC896	8
タイマカウンタ W_5S	TCNTW_5S	R/W	H'0000	H'FFFFC8A0	16、32
タイマジェネラルレジスタ W_5S	TGRW_5S	R/W	H'FFFF	H'FFFFC8A2	16
タイマコントロールレジスタ W_5S	TCRW_5S	R/W	H'00	H'FFFFC8A4	8
タイマ I/O コントロールレジスタ W_5S	TIORW_5S	R/W	H'00	H'FFFFC8A6	8
タイマステータスレジスタ_5S	TSR_5S	R/W	H'00	H'FFFFC8B0	8
タイマインタラプトイネーブルレジスタ_5S	TIER_5S	R/W	H'00	H'FFFFC8B2	8
タイマスタートレジスタ_5S	TSTR_5S	R/W	H'00	H'FFFFC8B4	8
タイマコンペアマッチクリアレジスタS	TCNTCMPCLRS	R/W	H'00	H'FFFFC8B6	8

# 13. ポートアウトプットイネーブル(POE)

ポートアウトプットイネーブル(POE)は、POE0~POE8 端子の入力変化、大電流端子(MTU2のTIOC3B、TIOC3D、TIOC4A、TIOC4B、TIOC4C、TIOC4D、MTU2SのTIOC3BS、TIOC3DS、TIOC4AS、TIOC4BS、TIOC4CS、TIOC4DSがマルチプレクスされている端子)の出力状態、またはレジスタ設定によって、大電流端子およびMTU2のCHO端子(TIOC0A、TIOC0B、TIOC0C、TIOC0Dがマルチプレクスされている端子)をハイインピーダンス状態にすることができます。また、同時に割り込み要求を発行することができます。

# 13.1 特長

- POE0 ~ POE8の各入力端子に、立ち下がりエッジ、P /8×16回、P /16×16回、P /128×16回のローレベルサンプリングの設定が可能です。
- POE0 ~ POE8端子の立ち下がりエッジ、またはローレベルサンプリングによって、大電流端子およびMTU2 のCH0端子をハイインピーダンス状態にできます。
- 大電流端子の出力レベルを比較し、同時にアクティブレベル出力が1サイクル以上続いた場合、大電流端子を ハイインピーダンス状態にできます。
- POEのレジスタ書き込みをすることで、大電流端子およびMTU2のCH0端子をハイインピーダンス状態にできます。
- 入力レベルのサンプリングまたは出力レベルの比較結果により、それぞれ割り込みの発生が可能です。

POE は、図 13.1 のブロック図に示すように入力レベル検出回路、出力レベル比較回路、およびハイインピーダンス要求 / 割り込み要求生成回路から構成されます。

これとは別に、発振器が停止した場合とソフトウェアスタンバイ状態でも、大電流端子をハイインピーダンス 状態にすることができます。詳細は「21.1.11 大電流ポートコントロールレジスタ(HCPCR)」および「付録 A. 端子状態」を参照してください。

#### 図 13.1 に POE のブロック図を示します。




図 13.1 POE のブロック図

R01UH0198JJ0600 Rev.6.00

# 13.2 入出力端子

表 13.1 端子構成

名称	端子名	入出力	機能
ポートアウトプット	POE0 ~	入力	MTU2 用の大電流端子をハイインピーダンス状態にする要求信号を入力
イネーブル入力端子0~3	POE3		
ポートアウトプット	POE4 ~	入力	MTU2S 用の大電流端子をハイインピーダンス状態にする要求信号を入力
イネーブル入力端子 4~7	POE7		
ポートアウトプット	POE8	入力	MTU2 用の CH0 端子をハイインピーダンス状態にする要求信号を入力
イネーブル入力端子8			

表 13.2 に示す端子の組み合わせで出力レベルの比較を行います。

表 13.2 端子の組み合わせ

端子の組み合わせ	入出力	機能
PE9/TIOC3B ≿ PE11/TIOC3D	出力	周辺クロック(P )1 サイクル以上同時にアクティブレベル出力(MTU2 の
PE12/TIOC4A & PE14/TIOC4C	出力	タイマアウトプットコントロールレジスタ(TOCR)の出力レベルセレクトP
PE13/TIOC4B & PE15/TIOC4D	出力	(OLSP)ビットが0のときはローレベル出力、1のときはハイレベル出力) が続いた場合、MTU2用の大電流端子をハイインピーダンス状態にします。
		ピンファンクションコントローラの設定で、MTU2の出力機能または汎用出力機能に設定しているとき、上記アクティブレベル比較を行います。それ以外の機能に設定しているときは、比較を行いません。
		どの組み合わせに対して出力比較を行いハイインピーダンス制御を行うかは、POEのレジスタにて設定できます。
PD9/TIOC3BS & PD11/TIOC3DS	出力	周辺クロック(P )1 サイクル以上同時にアクティブレベル出力(MTU2S
PD12/TIOC4AS & PD14/TIOC4CS	出力	のタイマアウトプットコントロールレジスタ(TOCR)の出力レベルセレクト
PD13/TIOC4BS & PD15/TIOC4DS	出力	P(OLSP)ビットが0のときはローレベル出力、1のときはハイレベル出力) が続いた場合、MTU2S用の大電流端子をハイインピーダンス状態にします。
PD29/TIOC3BS & PD28/TIOC3DS	出力	が続いた場合、MIOZS HO入電流端子をバイイフとーップス状態にします。 ピンファンクションコントローラの設定で、MTU2S の出力機能または汎用出
PD27/TIOC4AS & PD25/TIOC4CS	出力	- ピンファファッコファローラの設定で、MIO23の出力機能よだはが用出 - 力機能に設定しているとき、上記アクティブレベル比較を行います。それ以
PD26/TIOC4BS & PD24/TIOC4DS	出力	外の機能に設定しているときは、比較を行いません。
PE16/TIOC3BS & PE17/TIOC3DS	出力	どの組み合わせに対して出力比較を行いハイインピーダンス制御を行うか
PE18/TIOC4AS & PE20/TIOC4CS	出力	は、POE のレジスタにて設定できます。
PE19/TIOC4BS & PE21/TIOC4DS	出力	

# 13.3 レジスタの説明

POE には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
入力レベルコントロール / ステータスレジスタ 1	ICSR1	R/W	H'0000	H'FFFFD000	8、16、32
出力レベルコントロール / ステータスレジスタ 1	OCSR1	R/W	H'0000	H'FFFFD002	8、16
入力レベルコントロール / ステータスレジスタ 2	ICSR2	R/W	H'0000	H'FFFFD004	8、16、32
出力レベルコントロール / ステータスレジスタ 2	OCSR2	R/W	H'0000	H'FFFFD006	8、16
入力レベルコントロール / ステータスレジスタ 3	ICSR3	R/W	H'0000	H'FFFFD008	8、16
ソフトウェアポートアウトプットイネーブル レジスタ	SPOER	R/W	H'00	H'FFFFD00A	8
ポートアウトプットイネーブルコントロール レジスタ 1	POECR1	R/W	H'00	H'FFFFD00B	8
ポートアウトプットイネーブルコントロール レジスタ 2	POECR2	R/W	H'7700	H'FFFFD00C	8、16

表 13.3 レジスタ構成

# 13.3.1 入力レベルコントロール / ステータスレジスタ 1 (ICSR1)

ICSR1 は、読み出し/書き込み可能な 16 ビットのレジスタで、POE0 ~ POE3 端子の入力モードの選択、割り込みの許可/禁止の制御、およびステータスを示します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	POE3F	POE2F	POE1F	POE0F	-	-	-	PIE1	POE3	M[1:0]	POE2	M[1:0]	POE1	M[1:0]	POE0	M[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/(W)*	R/(W)*1	R/(W)*1	R/(W)*1	R	R	R	R/W	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15	POE3F	0	R/(W)*1	POE3 フラグビット
				POE3 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[クリア条件]
				● POE3F=1 の状態を読み出した後、POE3F に 0 を書き込んだとき(ICSR1 の
				ビット7、6で立ち下がりエッジに設定している場合)
				• POE3 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、
				POE3F=1 の状態を読み出した後、POE3F に 0 を書き込んだとき
				(ICSR1 のビット 7、6 でローレベルサンプリングに設定している場合)
				[セット条件]
				● POE3 端子に、ICSR1 のビット 7、6 で設定した入力が発生したとき

ビット	ビット名	初期値	R/W	説 明
14	POE2F	0	R/(W)*1	POE2 フラグビット
				POE2 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[ クリア条件 ]
				<ul><li>◆ POE2F=1 の状態を読み出した後、POE2F に 0 を書き込んだとき (ICSR1 のピット 5、4 で立ち下がりエッジに設定している場合)</li></ul>
				● POE2 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE2F=1 の状態を読み出した後、POE2F に 0 を書き込んだとき (ICSR1 の ビット 5、4 でローレベルサンプリングに設定している場合)
				[セット条件]
				<ul> <li>POE2 端子に、ICSR1 のビット 5、4 で設定した入力が発生したとき</li> </ul>
13	POE1F	0	R/(W)*1	POE1 フラグビット
				POE1 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[ クリア条件 ]
				<ul><li>◆ POE1F=1 の状態を読み出した後、POE1F に 0 を書き込んだとき (ICSR1 の ビット 3、2 で立ち下がりエッジに設定している場合)</li></ul>
				● POE1 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE1F=1 の状態を読み出した後、POE1F に 0 を書き込んだとき (ICSR1 の ビット 3、2 でローレベルサンプリングに設定している場合)
				[セット条件]
				● POE1 端子に、ICSR1 のビット 3、2 で設定した入力が発生したとき
12	POE0F	0	R/(W)*1	POE0 フラグビット
				POE0 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[ クリア条件 ]
				● POE0F=1 の状態を読み出した後、POE0F に 0 を書き込んだとき
				(ICSR1 のビット 1、0 で立ち下がりエッジに設定している場合)
				<ul> <li>POE0 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、POE0F=1 の状態を読み出した後、POE0F に 0 を書き込んだとき (ICSR1 のビット 1、0 でローレベルサンプリングに設定している場合)</li> </ul>
				「セット条件 ]
				・ POEO 端子に、ICSR1 のビット 1、0 で設定した入力が発生したとき
11~9	_	すべて 0	R	リザーブビット
		,		読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
8	PIE1	0	R/W	ポートインタラプトイネーブルビット 1
				ICSR1 の POE0F ~ POE3F ビットに、1 ビットでも1 がセットされたとき、割
				り込み要求をするかどうかを指定します。
				0:割り込み要求を禁止
				1:割り込み要求を許可

ビット	ビット名	初期値	R/W	説 明
7、6	POE3M[1:0]	00	R/W*2	POE3 モードビット 1、0
				POE3 端子の入力モードを選択します。
				00:POE3 入力の立ち下がりエッジで要求を受け付け
				01:POE3 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、
				すべてローレベルだった場合、要求を受け付けます。
				10:POE3 入力のローレベルを P /16 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				11:POE3 入力のローレベルを P /128 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
5、4	POE2M[1:0]	00	R/W* <sup>2</sup>	POE2 モードビット 1、0
				POE2 端子の入力モードを選択します。
				00:POE2 入力の立ち下がリエッジで要求を受け付け
				01:POE2 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、 すべてローレベルだった場合、要求を受け付けます。
				10:POE2 入力のローレベルを P /16 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。
				11:POE2 入力のローレベルを P /128 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。
3、2	POE1M[1:0]	00	R/W*2	POE1 モードビット 1、0
				POE1 端子の入力モードを選択します。
				00:POE1 入力の立ち下がリエッジで要求を受け付け
				01:POE1 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、 すべてローレベルだった場合、要求を受け付けます。
				10:POE1 入力のローレベルを P /16 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				11:POE1 入力のローレベルを P /128 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
1, 0	POE0M[1:0]	00	R/W* <sup>2</sup>	POE0 モードビット 1、0
	x==[.10]			POE0 端子の入力モードを選択します。
				00:POE0 入力の立ち下がリエッジで要求を受け付け
				01:POE0 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、
				すべてローレベルだった場合、要求を受け付けます。
				10:POE0 入力のローレベルを P /16 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。
				11:POE0 入力のローレベルを P /128 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。

- 【注】 \*1 フラグをクリアするため、1 を読み出した後に0 を書き込むことのみ可能です
  - \*2 パワーオンリセット後、1回のみ書き込み可能です。

# 13.3.2 出力レベルコントロール / ステータスレジスタ 1 (OCSR1)

OCSR1 は、読み出し/書き込み可能な 16 ビットのレジスタで、出力レベルの比較許可/禁止、割り込みの許可/禁止の制御、およびステータスを示します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	OSF1	-	-	-	-	-	OCE1	OIE1	-	-	-	-	-	-	-	-
_ 初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:F	R/(W)*1	R	R	R	R	R	R/W*2	R/W	R	R	R	R	R	R	R	R

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説明
15	OSF1	0	R/(W)*1	出力短絡フラグビット 1
				MTU2 用の比較する 3 組の 2 相出力のうち 1 組でも同時にアクティブレベルに
				なったことを示すフラグです。
				[クリア条件]
				● OSF1=1 の状態を読み出した後、OSF1 に 0 を書き込んだとき
				[セット条件]
				●3組の2相出力のうち1組でも同時にアクティブレベルになったとき
14 ~ 10	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	OCE1	0	R/W* <sup>2</sup>	出力短絡ハイインピーダンスイネーブルビット 1
				OCSR1 の OSF1 ビットがセットされたときに、端子をハイインピーダンスに
				するかどうかを指定します。
				0:端子をハイインピーダンスにしません。
				1:端子をハイインピーダンスにします。
8	OIE1	0	R/W	出力短絡割り込みイネーブルビット 1
				OCSR1 の OSF1 ビットがセットされたときに、割り込みを要求するかどうか
				を指定します。
				0:割り込み要求を禁止
				1:割り込み要求を許可
7~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# 13.3.3 入力レベルコントロール / ステータスレジスタ 2 (ICSR2)

ICSR2 は、読み出し/書き込み可能な 16 ビットのレジスタで、POE4 ~ POE7 端子の入力モードの選択、割り込みの許可/禁止の制御、およびステータスを示します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	POE7F	POE6F	POE5F	POE4F	-	-	-	PIE2	POE7	M[1:0]	POE6	M[1:0]	POE5	M[1:0]	POE4	M[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/(W)*1	R/(W)*1	R/(W)*1	R/(W)*1	R	R	R	R/W	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2	R/W*2

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説明
15	POE7F	0	R/(W)*1	POE7 フラグビット
				POE7 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[クリア条件]
				● POE7F=1 の状態を読み出した後、POE7F に 0 を書き込んだとき(ICSR2 の ビット 7、6 で立ち下がりエッジに設定している場合)
				● POE7 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE7F=1 の状態を読み出した後、POE7F に 0 を書き込んだとき (ICSR2 の ビット 7、6 でローレベルサンプリングに設定している場合)
				[セット条件]
				● POE7 端子に、ICSR2 のビット 7、6 で設定した入力が発生したとき
14	POE6F	0	R/(W)*1	POE6 フラグビット
				POE6 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[クリア条件]
				<ul><li>◆ POE6F=1 の状態を読み出した後、POE6F に 0 を書き込んだとき (ICSR2 のビット 5、4 で立ち下がりエッジに設定している場合)</li></ul>
				● POE6 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE6F=1 の状態を読み出した後、POE6F に 0 を書き込んだとき(ICSR2 の ピット 5、4 でローレベルサンプリングに設定している場合)
				[セット条件]
				● POE6 端子に、ICSR2 のビット 5、4 で設定した入力が発生したとき

ビット	ビット名	初期値	R/W	説明
13	POE5F	0	R/(W)*1	POE5 フラグビット
				POE5 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[クリア条件]
				● POE5F=1 の状態を読み出した後、POE5F に 0 を書き込んだとき(ICSR2 の ピット 3、2 で立ち下がりエッジに設定している場合)
				<ul> <li>● POE5 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE5F=1 の状態を読み出した後、POE5F に 0 を書き込んだとき (ICSR2 のビット 3、2 でローレベルサンプリングに設定している場合)</li> </ul>
				[セット条件]
				● POE5 端子に、ICSR2 のビット 3、2 で設定した入力が発生したとき
12	POE4F	0	R/(W)*1	POE4 フラグビット
				POE4 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[ クリア条件 ]
				● POE4F=1 の状態を読み出した後、POE4F に 0 を書き込んだとき(ICSR2 の ビット 1、0 で立ち下がりエッジに設定している場合)
				● POE4 入力のハイレベルを P /8、16、128 クロックでサンプリングした後で、 POE4F=1 の状態を読み出した後、POE4F に 0 を書き込んだとき(ICSR2 の ビット 1、0 でローレベルサンプリングに設定している場合)
				[セット条件]
				◆ POE4 端子に、ICSR2 のビット 1、0 で設定した入力が発生したとき
11 ~ 9	-	すべて0	R	リザープビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PIE2	0	R/W	ポートインタラプトイネーブルビット 2
				ICSR2 の POE4F~POE7F ビットに、1 ビットでも 1 がセットされたとき、割
				り込み要求をするかどうかを指定します。
				0:割り込み要求を禁止
				1:割り込み要求を許可
7、6	POE7M[1:0]	00	R/W* <sup>2</sup>	POE7 モードビット 1、0
				POE7 端子の入力モードを選択します。
				00:POE7 入力の立ち下がリエッジで要求を受け付け
				01:POE7 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、 すべてローレベルだった場合、要求を受け付けます。
				10:POE7 入力のローレベルを P /16 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。
				11:POE7 入力のローレベルを P /128 クロックごとに 16 回サンブリング し、すべてローレベルだった場合、要求を受け付けます。

RENESAS

ビット	ビット名	初期値	R/W	説 明
5、4	POE6M[1:0]	00	R/W* <sup>2</sup>	POE6 モードビット 1、0
				POE6 端子の入力モードを選択します。
				00:POE6 入力の立ち下がりエッジで要求を受け付け
				01:POE6 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、 すべてローレベルだった場合、要求を受け付けます。
				10:POE6 入力のローレベルを P /16 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				11:POE6 入力のローレベルを P /128 クロックごとに 16 回サンブリング し、すべてローレベルだった場合、要求を受け付けます。
3、2	POE5M[1:0]	00	R/W* <sup>2</sup>	POE5 モードビット 1、0
				POE5 端子の入力モードを選択します。
				00:POE5 入力の立ち下がリエッジで要求を受け付け
				01:POE5 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、 すべてローレベルだった場合、要求を受け付けます。
				10:POE5 入力のローレベルを P /16 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				11:POE5 入力のローレベルを P /128 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
1、0	POE4M[1:0]	00	R/W* <sup>2</sup>	POE4 モードビット 1、0
				POE4 端子の入力モードを選択します。
				00:POE4 入力の立ち下がリエッジで要求を受け付け
				01:POE4 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、
				すべてローレベルだった場合、要求を受け付けます。
				10:POE4 入力のローレベルを P /16 クロックごとに 16 回サンプリング
				し、すべてローレベルだった場合、要求を受け付けます。
				11:POE4 入力のローレベルを P /128 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 パワーオンリセット後、1回のみ書き込み可能です。

# 13.3.4 出力レベルコントロール / ステータスレジスタ 2 (OCSR2)

OCSR2 は、読み出し/書き込み可能な 16 ビットのレジスタで、出力レベルの比較許可/禁止、割り込みの許可/禁止の制御、およびステータスを示します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	OSF2	-	-	-	-	-	OCE2	OIE2	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/(W)*	<sup>1</sup> R	R	R	R	R	R/W*2	R/W	R	R	R	R	R	R	R	R

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15	OSF2	0	R/(W)*1	出力短絡フラグビット 2
				MTU2S 用の比較する 3 組の 2 相出力のうち 1 組でも同時にアクティブレベル
				になったことを示すフラグです。
				[クリア条件]
				● OSF2=1 の状態を読み出した後、OSF2 に 0 を書き込んだとき
				[セット条件]
				● 3 組の 2 相出力のうち 1 組でも同時にアクティブレベルになったとき
14 ~ 10	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	OCE2	0	R/W* <sup>2</sup>	出力短絡ハイインピーダンスイネーブルビット 2
				OCSR2 の OSF2 ビットがセットされたときに、端子をハイインピーダンスに
				するかどうかを指定します。
				0:端子をハイインピーダンスにしません。
				1:端子をハイインピーダンスにします。
8	OIE2	0	R/W	出力短絡割り込みイネーブルビット 2
				OCSR2 の OSF2 ビットがセットされたときに、割り込みを要求するかどうか
				を指定します。
				0:割り込み要求を禁止
				1:割り込み要求を許可
7~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# 13.3.5 入力レベルコントロール / ステータスレジスタ 3 (ICSR3)

ICSR3 は、読み出し / 書き込み可能な 16 ビットのレジスタで、 $\overline{POE8}$  端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	POE8F	-	-	POE8E	PIE3	-	-	-	-	-	-	POE8I	M[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R/(W)*1	R	R	R/W*2	R/W	R	R	R	R	R	R	R/W*2	R/W*2

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	POE8F	0	R/(W)*1	POE8 フラグビット
				POE8 端子にハイインピーダンス要求が入力されたことを示すフラグ
				[ クリア条件 ]
				● POE8F=1 の状態を読み出した後、POE8F に 0 を書き込んだとき(ICSR3
				のビット 1、0 で立ち下がりエッジに設定している場合)
				● POE8 入力のハイレベルを P /8、16、128 クロックでサンプリングした後
				で、POE8F=1 の状態を読み出した後、POE8F に 0 を書き込んだとき
				(ICSR3 のビット 1、0 でローレベルサンプリングに設定している場合)
				[セット条件]
				● POE8 端子に、ICSR3 のビット 1、0 で設定した入力が発生したとき
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	POE8E	0	R/W*2	POE8 ハイインピーダンスイネーブルセット
				ICSR3 の POE8F ビットがセットされたときに、端子をハイインピーダンスに
				するかどうかを指定します。
				0:端子をハイインピーダンスにしません。
				1:端子をハイインピーダンスにします。
8	PIE3	0	R/W	ポートインタラプトイネーブルビット 3
				ICSR3 の POE8 ビットに 1 がセットされたとき、割り込み要求をするかどう
				かを指定します。
				0:割り込み要求を禁止
				1:割り込み要求を許可
7~2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1、0	POE8M[1:0]	00	R/W* <sup>2</sup>	POE8 モードビット 1、0
				POE8 端子の入力モードを選択します。
				00:POE8 入力の立ち下がりエッジで要求を受け付け
				01:POE8 入力のローレベルを P /8 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				10:POE8 入力のローレベルを P /16 クロックごとに 16 回サンプリング し、すべてローレベルだった場合、要求を受け付けます。
				11:POE8 入力のローレベルを P /128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 パワーオンリセット後、1回のみ書き込み可能です。

# 13.3.6 ソフトウェアポートアウトプットイネーブルレジスタ (SPOER)

SPOER は、読み出し/書き込み可能な8ビットのレジスタで、端子のハイインピーダンス制御をします。


ビット:	7	6	5	4	3	2	1	0
	-	-	-	-	-	MTU2S HIZ	MTU2 CH0HIZ	MTU2 CH34HIZ
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	MTU2SHIZ	0	R/W	MTU2S 出力ハイインピーダンス
				MTU2S 用の大電流端子をハイインピーダンスにする制御を行います。
				0:ハイインピーダンス状態にしません。
				[クリア条件]
				• パワーオンリセット
				● MTU2SHIZ=1 の状態を読み出した後、MTU2SHIZ に 0 を書き込んだとき
				1:ハイインピーダンス状態にします。
				[セット条件]
				• MTU2SHIZ に 1 を書き込んだとき

ビット	ビット名	初期値	R/W	説 明
1	MTU2CH0HIZ	0	R/W	MTU2CH0 出力ハイインピーダンス
				MTU2 の CH0 用の端子をハイインピーダンスにする制御を行います。
				0:ハイインピーダンス状態にしません。
				[クリア条件]
				• パワーオンリセット
				• MTU2CH0HIZ=1 の状態を読み出した後、MTU2CH0HIZ に 0 を書き込んだと
				き
				1:ハイインピーダンス状態にします。
				[セット条件]
				• MTU2CH0HIZ に 1 を書き込んだとき
0	MTU2CH34HIZ	0	R/W	MTU2CH3、4 出力ハイインピーダンス
				MTU2 用の大電流端子をハイインピーダンスにする制御を行います。
				0:ハイインピーダンス状態にしません。
				[クリア条件]
				• パワーオンリセット
				● MTU2CH34HIZ=1 の状態を読み出した後、MTU2CH34HIZ に 0 を書き込ん
				だとき
				1:ハイインピーダンス状態にします。
				[セット条件]
				• MTU2CH34HIZ に 1 を書き込んだとき

# 13.3.7 ポートアウトプットイネーブルコントロールレジスタ 1 ( POECR1 )

POECRI は、読み出し/書き込み可能な8ビットのレジスタで、端子のハイインピーダンス制御をします。



【注】\* パワーオンリセット後、1回のみ書き込み可能です。

ビット	ビット名	初期値	R/W	説 明
7 ~ 4	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	MTU2PE3ZE	0	R/W*	MTU2 PE3 ハイインピーダンスイネーブル
				POE8F、MTU2CH0HIZ ビットのうちどれか 1 つでもセットされたときに、MTU2 の CH0 用端子の PE3/TIOC0D をハイインピーダンス状態にするかどうか設定します。  0:ハイインピーダンスにしません。 1:ハイインピーダンスにします。

ビット	ビット名	初期値	R/W	説 明
2	MTU2PE2ZE	0	R/W*	MTU2 PE2 ハイインピーダンスイネーブル
				POE8F、MTU2CH0HIZ ビットのうちどれか 1 つでもセットされたときに、 MTU2 の CH0 用端子の PE2/TIOCOC をハイインピーダンス状態にするかどう か設定します。
				0:ハイインピーダンスにしません。
				1:ハイインピーダンスにします。
1	MTU2PE1ZE	0	R/W*	MTU2 PE1 ハイインピーダンスイネーブル
				POE8F、MTU2CH0HIZ ビットのうちどれか 1 つでもセットされたときに、 MTU2 の CH0 用端子の PE1/TIOC0B をハイインピーダンス状態にするかどう か設定します。
				0:ハイインピーダンスにしません。
				1: ハイインピーダンスにします。
0	MTU2PE0ZE	0	R/W*	MTU2 PE0 ハイインピーダンスイネーブル POE8F、MTU2CH0HIZ ピットのうちどれか 1 つでもセットされたときに、 MTU2 の CH0 用端子の PE0/TIOC0A をハイインピーダンス状態にするかどう か設定します。 0:ハイインピーダンスにしません。 1:ハイインピーダンスにします。

【注】 \* パワーオンリセット後、1回のみ書き込み可能です。

# 13.3.8 ポートアウトプットイネーブルコントロールレジスタ 2 ( POECR2 )

POECR2 は、読み出し/書き込み可能な16ビットのレジスタで、端子のハイインピーダンス制御をします。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	MTU2 P1CZE	MTU2 P2CZE	MTU2 P3CZE	-	MTU2S P1CZE	MTU2S P2CZE	MTU2S P3CZE	-	MTU2S P4CZE	MTU2S P5CZE	MTU2S P6CZE	-	MTU2S P7CZE		
初期値:	0	1	1	1	0	1	1	1	0	0	0	0	0	0	0	0
R/W:	R	R/W*	R/W*	R/W*	R	R/W*	R/W*	R/W*	R	R/W*	R/W*	R/W*	R	R/W*	R/W*	R/W*

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	MTU2P1CZE	1	R/W*	MTU2 ポート 1 出力比較 / ハイインピーダンスイネーブル
				MTU2 用の大電流端子の PE9/TIOC3B と PE11/TIOC3D について、出力レベル
				比較を行うかどうか、また、OCE1 ビットが 1 のときに OSF1 ビットがセット
				されたとき、または POE0F、POE1F、POE2F、POE3F、MTU2CH34HIZ ビッ
				トのうちどれか1つでもセットされたときにハイインピーダンス状態にするか
				どうか設定します。
				0:出力レベル比較を行わず、ハイインピーダンスにしません。
				1:出力レベル比較を行い、ハイインピーダンスにします。

ビット	ビット名	初期値	R/W	説 明
13	MTU2P2CZE	1	R/W*	MTU2 ポート 2 出力比較 / ハイインピーダンスイネーブル
				MTU2 用の大電流端子の PE12/TIOC4A と PE14/TIOC4C について、出力レベル
				比較を行うかどうか、また、OCE1 ビットが 1 のときに OSF1 ビットがセット
				されたとき、または POE0F、POE1F、POE2F、POE3F、MTU2CH34HIZ ビッ
				トのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするか
				どうか設定します。
				0:出力レベル比較を行わず、ハイインピーダンスにしません。
				1:出力レベル比較を行い、ハイインピーダンスにします。
12	MTU2P3CZE	1	R/W*	MTU2 ポート 3 出力比較 / ハイインピーダンスイネーブル
				MTU2 用の大電流端子の PE13/TIOC4B と PE15/TIOC4D について、出力レベル
				比較を行うかどうか、また、OCE1 ビットが 1 のときに OSF1 ビットがセット
				されたとき、または POE0F、 POE1F、 POE2F、 POE3F、 MTU2CH34HIZ ビッ
				トのうちどれか1つでもセットされたときにハイインピーダンス状態にするか
				どうか設定します。
				0:出力レベル比較を行わず、ハイインピーダンスにしません。
				1:出力レベル比較を行い、ハイインピーダンスにします。
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	MTU2SP1CZE	1	R/W*	MTU2S ポート 1 出力比較 / ハイインピーダンスイネーブル
				MTU2S 用の大電流端子の PE16/TIOC3BS と PE17/TIOC3DS について、出力レ
				ベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットがセ
				ットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビッ
				トのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするか どうか設定します。
				C J か設定しより。 0:出力レベル比較を行わず、ハイインピーダンスにしません。
				1: 出力レベル比較を行い、ハイインピーダンスにします。
9	MTU2SP2CZE	1	R/W*	MTU2S ポート 2 出力比較 / ハイインピーダンスイネーブル 
				MTU2S 用の大電流端子の PE18/TIOC4AS と PE20/TIOC4CS について、出力レ
				ベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットがセットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビッ
				トのうちどれか1つでもセットされたときにハイインピーダンス状態にするか
				どうか設定します。
				   0:出力レベル比較を行わず、ハイインピーダンスにしません。
				   1:出力レベル比較を行い、ハイインピーダンスにします。
				1:出刀レベル比較を行い、ハイインヒータンスにします。

ビット	ビット名	初期値	R/W	説 明
8	MTU2SP3CZE	1	R/W*	MTU2S ポート 3 出力比較 / ハイインピーダンスイネーブル
				MTU2S 用の大電流端子の PE19/TIOC4BS と PE21/TIOC4DS について、出力レベル比較を行うかどうか、また、 OCE2 ビットが 1 のときに OSF2 ビットがセットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするかどうか設定します。  0: 出力レベル比較を行わず、ハイインピーダンスにしません。 1: 出力レベル比較を行い、ハイインピーダンスにします。
7		0	R	リザーブビット
,	-	0	п	読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
6	MTU2SP4CZE	0	R/W*	MTU2S ポート 4 出力比較 / ハイインピーダンスイネーブル
				MTU2S 用の大電流端子の PD9/TIOC3BS と PD11/TIOC3DS について、出力レベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットがセットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするかどうか設定します。  0: 出力レベル比較を行わず、ハイインピーダンスにしません。 1: 出力レベル比較を行い、ハイインピーダンスにします。
5	MTU2SP5CZE	0	R/W*	MTU2S ポート 5 出力比較 / ハイインピーダンスイネーブル
				MTU2S 用の大電流端子の PD12/TIOC4AS と PD14/TIOC4CS について、出力レベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットがセットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするかどうか設定します。  0: 出力レベル比較を行わず、ハイインピーダンスにしません。 1: 出力レベル比較を行い、ハイインピーダンスにします。
4	MTU2SP6CZE	0	R/W*	MTU2S ポート 6 出力比較 / ハイインピーダンスイネーブル MTU2S 用の大電流端子の PD13/TIOC4BS と PD15/TIOC4DS について、出力 レベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットが セットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にする かどうか設定します。 0:出力レベル比較を行わず、ハイインピーダンスにしません。 1:出力レベル比較を行い、ハイインピーダンスにします。
3	-	0	R	リザーブビット
				│ 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

ビット	ビット名	初期値	R/W	説 明
2	MTU2SP7CZE	0	R/W*	MTU2S ポート 7 出力比較 / ハイインピーダンスイネーブル
				MTU2S 用の大電流端子の PD29/TIOC3BS と PD28/TIOC3DS について、出力レベル比較を行うかどうか、また、OCE2 ビットが 1 のときに OSF2 ビットがセットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ビットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にするかどうか設定します。  0: 出力レベル比較を行わず、ハイインピーダンスにしません。 1: 出力レベル比較を行い、ハイインピーダンスにします。
1	MTU2SP8CZE	0	R/W*	MTU2S ポート 8 出力比較 / ハイインピーダンスイネーブル MTU2S 用の大電流端子の PD27/TIOC4AS と PD25/TIOC4CS について、出力 レベル比較を行うかどうか、また、OCE2 ピットが 1 のときに OSF2 ピットが セットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ピットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にする かどうか設定します。 0:出力レベル比較を行わず、ハイインピーダンスにしません。 1:出力レベル比較を行い、ハイインピーダンスにします。
0	MTU2SP9CZE	0	R/W*	MTU2S ポート 9 出力比較 / ハイインピーダンスイネーブル MTU2S 用の大電流端子の PD26/TIOC4BS と PD24/TIOC4DS について、出力 レベル比較を行うかどうか、また、OCE2 ピットが 1 のときに OSF2 ピットが セットされたとき、または POE4F、POE5F、POE6F、POE7F、MTU2SHIZ ピットのうちどれか 1 つでもセットされたときにハイインピーダンス状態にする かどうか設定します。 0: 出力レベル比較を行わず、ハイインピーダンスにしません。 1: 出力レベル比較を行い、ハイインピーダンスにします。

【注】 \* パワーオンリセット後、1回のみ書き込み可能です。

# 13.4 動作説明

表 13.4 に、ハイインピーダンス制御の対象となる端子と、ハイインピーダンスになる条件を示します。

表 13.4 ハイインピーダンス制御の対象と条件

端  子	条件	条件詳細
MTU2 用の大電流端子 (PE9/TIOC3B、PE11/TIOC3D)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2P1CZE · ((POE3F+POE2F+POE1F+POE0F)+ (OSF1 · OCE1)+(MTU2CH34HIZ))
MTU2 用の大電流端子 (PE12/TIOC4A、PE14/TIOC4C)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2P2CZE · ((POE3F+POE2F+POE1F+POE0F)+ (OSF1 · OCE1)+(MTU2CH34HIZ))
MTU2 用の大電流端子 (PE13/TIOC4B、PE15/TIOC4D)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2P3CZE · ((POE3F+POE2F+POE1F+POE0F)+ (OSF1 · OCE1)+(MTU2CH34HIZ))
MTU2S 用の大電流端子 (PE16/TIOC3BS、PE17/TIOC3DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP1CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PE18/TIOC4AS、PE20/TIOC4CS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP2CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PE19/TIOC4BS、PE21/TIOC4DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP3CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD9/TIOC3BS、PD11/TIOC3DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP4CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD12/TIOC4AS、PD14/TIOC4CS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP5CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD13/TIOC4BS、PD15/TIOC4DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP6CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD29/TIOC3BS、PD28/TIOC3DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP7CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD27/TIOC4AS、PD25/TIOC4CS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP8CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))
MTU2S 用の大電流端子 (PD26/TIOC4BS、PD24/TIOC4DS)	入力レベル検出動作または 出力レベル比較動作または SPOER レジスタ設定	MTU2SP9CZE · ((POE4F+POE5F+POE6F+POE7F)+ (OSF2 · OCE2)+(MTU2SHIZ))

端子	条件	条件詳細
MTU2 用の CH0 端子	入力レベル検出動作または	MTU2PE0ZE
( PE0/TIOC0A )	SPOER レジスタ設定	((POE8F · POE8E)+(MTU2CH0HIZ))
MTU2 用の CH0 端子	入力レベル検出動作または	MTU2PE1ZE
( PE1/TIOC0B )	SPOER レジスタ設定	((POE8F · POE8E)+(MTU2CH0HIZ))
MTU2 用の CH0 端子	入力レベル検出動作または	MTU2PE2ZE
( PE2/TIOC0C )	SPOER レジスタ設定	((POE8F • POE8E)+(MTU2CH0HIZ))
MTU2 用の CH0 端子	入力レベル検出動作または	MTU2PE3ZE
( PE3/TIOC0D )	SPOER レジスタ設定	((POE8F • POE8E)+(MTU2CH0HIZ))

# 13.4.1 入力レベル検出動作

ICSR1~ICSR3 で設定した入力条件が、 $\overline{POE0}$ ~ $\overline{POE8}$  端子に発生した場合、大電流端子および MTU2 の CH0 用端子をハイインピーダンス状態にします。ただし大電流端子および MTU2 の CH0 用端子が汎用入出力機能または MTU2、MTU2S 機能が選択されている場合にのみハイインピーダンスになります。

#### (1) 立ち下がりエッジ検出

 $\overline{\text{POE0}} \sim \overline{\text{POE8}}$  端子にハイレベルからローレベルの変化が入力されたとき、大電流端子および MTU2 の CH0 用端子をハイインピーダンス状態にします。

POE0 ~ POE8 端子入力から端子のハイインピーダンスまでのタイミング例を図 13.2 に示します。




図 13.2 立ち下がりエッジ検出動作

#### (2) ローレベル検出

図 13.3 にローレベル検出動作を示します。ICSR1 ~ ICSR3 で設定したサンプリングクロックで、16 回連続したローレベルをサンプリングします。このとき、一度でもハイレベルを検出した場合は、受け付けられません。

また、サンプリングクロックから大電流端子がハイインピーダンス状態になるタイミングは立ち下がりエッジ 検出、ローレベル検出ともに同じです。




図 13.3 ローレベル検出動作

#### 13.4.2 出力レベル比較動作

TIOC3B と TIOC3D の組み合わせを例に、出力レベル比較動作を図 13.4 に示します。他の端子の組み合わせについても同様です。




図 13.4 出力レベル比較動作

#### ハイインピーダンス状態からの解除 13.4.3

入力レベル検出でハイインピーダンス状態になった大電流端子は、パワーオンリセットで初期状態に戻すか、 ICSR1~ICSR3のビット12~15(POE0F~POE8F)のフラグをクリアすることにより解除されます。ただし、ICSR1 ~ ICSR3 のビット 0~7 でローレベルサンプリングに設定している場合には、POE 端子からハイレベルを入力して ハイレベルをサンプリングした後でないと、フラグに対して0書き込みを行っても無効となりフラグはクリアさ れません。

出力レベル検出でハイインピーダンス状態になった大電流端子は、パワーオンリセットで初期状態に戻すか、 OCSR1、OCSR2 のビット 15 (OCF1、2) のフラグをクリアすることにより解除されます。ただし、大電流端子か ら、非アクティブレベルを出力するようにした後でないと、フラグに対して0書き込みを行っても無効となりフ ラグはクリアされません。非アクティブレベル出力は MTU2、MTU2S 内のレジスタを設定することで行えます。

# 13.5 割り込み

POE は入力レベル検出動作または出力レベル比較動作において条件が一致したときに、割り込み要求を出して割り込みを発生することができます。表 13.5 に、割り込みの種類と、割り込み要求を出す条件を示します。

表 13.5 割り込み要求の種類と条件

名称	割り込み要因	割り込みフラグ	条件
OEI1	アウトプットイネーブル	POE3F、POE2F、POE1F、POE0F、	PIE1· (POE3F+POE2F+POE1F+POE0F)+
	割り込み 1	OSF1	OIE1· OSF1
OEI3	アウトプットイネーブル 割り込み 3	POE8F	PIE3· POE8F
OEI2	アウトプットイネーブル	POE4F、POE5F、POE6F、POE7F、	PIE2• (POE4F+POE5F+POE6F+POE7F)+
	割り込み 2	OSF2	OIE2• OSF2

# 13.6 使用上の注意事項

#### 13.6.1 ウォッチドッグタイマからパワーオンリセットが発行されたときの端子状態

ウォッチドッグタイマ(WDT)からパワーオンリセットが発行されると、I/O ポートはピンファンクションコントローラ (PFC)が初期化され初期値である汎用入力になりますが、ポートアウトプットイネーブル (POE)による端子のハイインピーダンス処理中に WDT からパワーオンリセットが発行されると、汎用入力に切り替わるまでの周辺クロック (P) 1 サイクル期間、端子状態は出力となります。

MTU2、MTU2S の短絡検出によるハイインピーダンス処理中に WDT からパワーオンリセットが発行された場合も、同じ状態となります。

図 13.5 にタイマ出力選択時の POE 入力によるハイインピーダンス処理中に WDT からパワーオンリセットが発行されたときの状態を示します。




図 13.5 ウォッチドッグタイマからパワーオンリセットが発行されたときの端子状態

# 14. ウォッチドッグタイマ(WDT)

本 LSI は、ウォッチドッグタイマ(WDT)を内蔵しており、システムの暴走などにより、カウンタの値が書き換えられずにオーバフローすると本 LSI 内部をリセットすることができます。

WDT は 1 チャネルのタイマであり、周辺クロックを入力とし、ソフトウェアスタンバイモードの解除の際に、 クロック安定時間のカウント用としても使用します。また、インターバルタイマとしても使用可能です。

# 14.1 特長

- クロック安定時間の確保に使用可能ソフトウェアスタンバイモードの解除時に使用します。
- ウォッチドッグタイマモードとインターバルタイマモードを切り替え可能
- ウォッチドッグタイマモード時、内部リセットを発生 カウンタオーバフローにより、内部をリセットします。
- インターバルタイマモード時、割り込みを発生 カウンタオーバフローにより、インターバルタイマ割り込みを発生します。
- 8種類のカウンタ入力クロックを選択可能
   周辺クロックを分周した8種類のクロック(×1~×1/4096)から選択できます。
- リセットの種類として、パワーオンリセットとマニュアルリセットから選択できます。

#### 図 14.1 に WDT のブロック図を示します。




図 14.1 WDT のブロック図

# 14.2 入出力端子

WDT の端子機能を表 14.1 に示します。

表 14.1 WDT の端子構成

名称	端子名	入出力	機能
ウォッチドッグタイマ オーバフロー	WDTOVF	出力	ウォッチドッグタイマモード時のオーバフロー発生により、内部リセットが発生し、WTCSRの CKS2~CKS0 で設定した 1 クロックサイクル期間、本端子よりローが出力されます。

# 14.3 レジスタの説明

WDT には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ウォッチドッグタイマカウンタ	WTCNT	R/W	H'00	H'FFFFE810	8、16
ウォッチドッグタイマコントロール / ステータスレジスタ	WTCSR	R/W	H'00	H'FFFFE812	8、16

表 14.2 レジスタ構成

# 14.3.1 ウォッチドッグタイマカウンタ (WTCNT)

WTCNT は、読み出し/書き込み可能な8ビットのレジスタで、選択されたクロックでカウントアップするカウンタです。オーバフローすると、ウォッチドッグタイマモードのときリセットが発生し、インターバルタイマモードのとき割り込みが発生します。WTCNTカウンタはWDTオーバフローによる内部リセットでは初期化されません。RES 端子によるパワーオンリセット時のみ、H'00に初期化されます。

WTCNT カウンタへの書き込みは上位バイトを H'5A にしてワードサイズで行ってください。読み出しはバイトサイズで行ってください。

【注】 本レジスタは、誤って書き換えられないように、書き込み方法が一般のレジスタと異なっています。詳しくは「14.3.3 レジスタアクセス時の注意」を参照してください。

ビット: 7 6 5 4 3 2 1 0
初期値: 0 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W

## 14.3.2 ウォッチドッグタイマコントロール / ステータスレジスタ (WTCSR)

WTCSR は、読み出し/書き込み可能な8ビットのレジスタで、カウントに使用するクロックの選択を行うビット、オーバフローフラグおよびイネーブルビットから成ります。

WTCSR レジスタは WDT オーバフローによる内部リセット時には値は保持されます。RES 端子によるパワーオンリセット時のみ、H'00 に初期化されます。ソフトウェアスタンバイ解除時のクロック安定時間のカウントに使用するときには、カウンタオーバフロー後、値は保持されます。

WTCSR レジスタへの書き込みは上位バイトを H'A5 にしてワードサイズで行ってください。読み出しはバイトサイズで行ってください。

【注】 本レジスタは、誤って書き換えられないように、書き込み方法が一般のレジスタと異なっています。詳しくは「14.3.3 レジスタアクセス時の注意」を参照してください。

ビット: 7 6 5 3 2 1 0 TME WT/IT RSTS WOVF IOVF CKS[2:0] 初期値: 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	TME	0	R/W	タイマイネーブル
				タイマ動作の開始または停止を設定します。ソフトウェアスタンバイモードの解除時に WDT を使用する場合には、このピットを 0 にしてください。 0:タイマディスエーブル。カウントアップを停止、WTCNT の値は保持 1:タイマイネーブル
6	WT/ĪT	0	R/W	タイマモードセレクト
				ウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを指定します。 0:インターバルタイマモード
				1: ウォッチドッグタイマモード
				【注】ウォッチドッグタイマモードでは、WTCNT がオーバフローしたとき WDTOVF 信号を外部へ出力します。 WDT の動作中に WT/IT を書き換えるとカウントアップが正しく行われないことがあります。
5	RSTS	0	R/W	リセットセレクト
				ウォッチドッグタイマモードで WTCNT がオーバフローしたときのリセットの種類を指定します。インターバルタイマモードの場合、設定値は無視されます。
				0:パワーオンリセット
				1:マニュアルリセット
4	WOVF	0	R/W	ウォッチドッグタイマオーバフロー ウォッチドッグタイマモードで WTCNT がオーバフローしたことを示しま す。インターバルタイマモードではセットされません。 0:オーバフローなし
				1:ウォッチドッグタイマモードで WTCNT がオーバフローした

ビット	ビット名	初期値	R/W	説 明
3	IOVF	0	R/W	インターバルタイマオーバフロー
				インターバルタイマモードで WTCNT がオーバフローしたことを示します。
				ウォッチドッグタイマモードではセットされません。
				0:オーバフローなし
				1:インターバルタイマモードで WTCNT がオーバフローした
2~0	CKS[2:0]	000	R/W	クロックセレクト2~0
				周辺クロック(P )を分周して得られる8種類のクロックから、WTCNT
				のカウントに使用するクロックを選択します。括弧内に示すオーバフロー周
				期は、周辺クロック P = 40MHz の場合の値です。
				000: P (6.4μs)
				001: P /4 (25.6μs)
				010: P /16 (102.4μs)
				011: P /32 (204.8μs)
				100: P /64 (409.6 µs)
				101: P /256 (1.64 ms)
				110: P /1024 (6.55 ms)
				111: P /4096 (26.21 ms)
				【注】WDT の動作中に CKS2~CKS0 ビットを書き換えると、カウントア
				ップが正しく行われない場合があります。CKS2~CKS0 ビットを書
				き換える場合は必ず WDT を停止させてください。

#### 14.3.3 レジスタアクセス時の注意

ウォッチドッグタイマカウンタ(WTCNT)、ウォッチドッグタイマコントロール / ステータスレジスタ (WTCSR)は、容易に書き換えられないように、書き込み方法が一般のレジスタと異なっています。次の方法で 読み出しまたは書き込みを行ってください。

#### (1) WTCNT および WTCSR への書き込み

WTCNT、WTCSRへ書き込む時は、必ずワード転送命令を使用してください。バイト転送、ロングワード転送では、書き込めません。

図 14.2 に示すように、WTCNT へ書き込むときは上位バイトを H'5A にし、下位バイトを書き込みデータにして転送してください。WTCSR へ書き込むときは上位バイトを H'A5 にし、下位バイトを書き込みデータにして転送してください。このように転送すると、下位バイトのデータが WTCNT または WTCSR へ書き込まれます。

#### (2) WTCNT および WTCSR からの読み出し

読み出しは、一般のレジスタと同様の方法で行うことができます。WTCNT はアドレス H'FFFFE810 に、WTCSR はアドレス H'FFFFE812 に割り当てられています。読み出すときは、必ずバイト転送命令を使用してください。




図 14.2 WTCNT、WTCSRへの書き込み

# 14.4 動作説明

#### 14.4.1 ソフトウェアスタンバイ解除の手順

WDT はソフトウェアスタンバイモードを NMI 割り込みまたは外部割り込み (IRQ) で解除する場合に使用します。この手順を以下に示します。 (リセットで解除する場合 WDT は動作しないため、クロックが安定するまで RES 端子または  $\overline{\text{MRES}}$  端子をローレベルに保ってください。)

- 1. ソフトウェアスタンバイモードへ遷移前に、必ずWTCSRレジスタのTMEビットを0に設定してください。 TMEビットが1に設定されていると、カウントオーバフロー時に誤ってリセットまたはインターバルタイマ 割り込みが発生することがあります。
- 2. WTCSRレジスタのCKS2~CKS0ビットに使用するカウントクロックの種類、WTCNTカウンタにカウンタの 初期値を設定しておきます。これらの値は、カウントオーバフローまでの時間がクロック発振安定時間以上 になるように設定してください。
- 3. スタンバイコントロールレジスタ1(STBCR1:「第26章 低消費電力モード」参照)のSTBYビットに1、スタンバイコントロールレジスタ6(STBCR6:「第26章 低消費電力モード」参照)STBYMDビットに1を設定後、SLEEP命令実行によりソフトウェアスタンバイモードに遷移して、クロックは停止します。
- 4. NMI端子やIRQ端子への入力レベルに変化があると、エッジ検出によりWDTがカウントを開始します。
- 5. WDTがカウントオーバフローすると、CPGがクロック供給を開始し、本LSIが動作を再開します。このとき、WTCSRレジスタのWOVFフラグはセットされません。

## 14.4.2 ウォッチドッグタイマモードの使用法

ウォッチドッグタイマモードで動作中は、カウンタがオーバフローするたびに WTCSR レジスタの RSTS ビットで選択された種類の内部リセットが発生し、WDTOVF 端子がアサートされます。

- 1. WTCSRレジスタのWT/ITビットに1を設定し、RSTSビットにリセットのタイプ、CKS2~CKS0にカウントクロックの種類、WTCNTカウンタにカウンタの初期値を設定します。
- 2. WTCSRレジスタのTMEビットに1をセットすると、ウォッチドッグタイマモードでカウントを開始します。
- 3. ウォッチドッグタイマモードで動作中は、カウンタがオーバフローしないように定期的にカウンタを書き換えてください。
- 4. カウンタがオーバフローすると、WDTはWTCSRレジスタのWOVFフラグを1にセットし、CKS2 ~ CKS0ビットで設定されたカウントクロックの1サイクル期間、WDTOVF端子がアサートされます。また、RSTSビットで指定されたタイプのリセットを発生します。この後カウンタはカウントを続行します。




図 14.3 ウォッチドッグタイマモード時の動作 ( CKS0 ~ CKS2 で WTCNT のカウントクロックを P /32 に設定時 )

### 14.4.3 インターバルタイマモードの使用法

インターバルタイマモードで動作中は、カウンタがオーバフローするたびにインターバルタイマ割り込みを発生します。したがって、一定時間ごとに割り込みを発生させることができます。

- 1. WTCSRレジスタのWT/ITビットに0をセットし、CKS2~CKS0ビットにカウントクロックの種類、WTCNTカウンタにカウンタの初期値を設定します。
- 2. WTCSRレジスタのTMEビットに1をセットするとインターバルタイマモードでカウントを開始します。
- 3. WDTは、カウンタがオーバフローするとWTCSRレジスタのIOVFフラグに1をセットし、インターバルタイマ割り込み要求をINTCに送ります。カウンタはカウントを続行します。




図 14.4 インターバルタイマモード時の動作

# 14.5 割り込み要因

WDT の割り込み要因にはインターバルタイマ割り込み(ITI)があります。

表 14.3 に割り込み要因を示します。割り込み要因は、ウォッチドックタイマコントロールステータスレジスタ (WTCSR)のインターバルタイマオーバフローフラグビット(IOVF)に 1 がセットされているとき、インターバルタイマ割り込み(ITI)が発生します。

割り込みフラグビットを0にクリアすることで割り込み要求は解除されます。

表 14.3 割り込み要因

名称	割り込み要因	割り込み許可ビット	割り込みフラグビット
ITI	インターバルタイマ割り込み	_	インターバルタイマオーバフローフラグ(IOVF)

# 14.6 使用上の注意事項

インターバルタイマモードおよびウォッチドッグタイマにおいて、以下の注意事項があります。

#### 14.6.1 WTCNT の設定値

タイマ停止中において、インターバルタイマモードで WTCNT に H'FF を設定した場合、1 カウントクロック後の H'FF H'00 ではオーバフローが発生せず、256 カウントクロック後の H'FE H'FF でオーバフローが発生します。 タイマ動作中に H'FF を設定した場合、すぐにインターバルタイマ割り込みが発生します。

ウォッチドッグタイマモードでは、WTCNT に HFF を設定しないでください。WTCNT に HFF を設定すると、 CKS[2:0]の選択クロックにかかわらず、すぐに WDT リセットが発生します。このとき、 $\overline{\text{WDTOVF}}$  信号や内部リセット信号のアサート期間が短くなります。

#### 14.6.2 タイマ誤差

タイマ動作開始後の WTCNT レジスタの最初のカウントアップタイミングは、パワーオンリセットを基点とした WTCSR レジスタの TME ビットのセットタイミングによって、P の 1 サイクル後 (最短)から、CKS[2:0]で選択した分周タイミング (最長)までの間となります。2 回目以降のカウントアップタイミングは選択した分周タイミングとなります。したがって、上記の最初のカウントアップまでの時間差がタイマ誤差となります。タイマ動作中、WTCNT レジスタ書き換え後、最初のカウントアップタイミングも同様です。

### 14.6.3 WDTOVF 信号によるシステムリセット

WDTOVF 信号を本 LSI の RES 端子に入力すると、本 LSI を正しく初期化できません。

WDTOVF 信号は、本 LSI の RES 端子に論理的に入力しないようにしてください。WDTOVF 信号でシステム全体をリセットするときは、図 14.5 に示すような回路で行ってください。




図 14.5 WDTOVF 信号によるシステムリセット回路例

### 14.6.4 ウォッチドッグタイマモードのマニュアルリセット

ウォッチドッグタイマモードによるマニュアルリセット発生時、バスサイクルは保持されます。バス権解放中や DMAC バースト転送中にマニュアルリセットが発生すると、CPU がバス権を獲得するまでマニュアルリセット 例外処理は保留されます。

#### 14.6.5 ウォッチドッグタイマモードでの内部リセット

ウォッチドッグタイマモードで、ウォッチドッグタイマカウンタ(WTCNT)のオーバフローによる内部リセットが発生した場合、ウォッチドッグタイマコントロール/ステータスレジスタ(WTCSR)は初期化されず、値は保持されます。

## シリアルコミュニケーションインタフェース 15 (SCI)

本 LSI は 3 チャネルの独立したシリアルコミュニケーションインタフェース (SCI: Serial Communication Interface)を備えています。SCI は、調歩同期式とクロック同期式の2方式のシリアル通信が可能です。調歩同期 式では Universal Asynchronous Receiver/Transmitter( UART )や Asynchronous Communication Interface Adapter( ACIA ) など標準の調歩同期式通信用 LSI とのシリアル通信ができます。また、調歩同期式モードでは複数のプロセッサ 間のシリアル通信機能(マルチプロセッサ通信機能)を備えています。

#### 特長 15.1

- シリアル通信モードを調歩同期式モード、またはクロック同期式モードから選択可能
- 調歩同期式モード

キャラクタ単位で同期をとる調歩同期方式でシリアルデータの通信を行います。 Universal Asynchronous Receiver/Transmitter (UART) やAsynchronous Communication Interface Adapter (ACIA)などの標準の調歩同期 式通信LSIとのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

: 7ビット、または8ビット ストップビット長:1ビット、または2ビット

: 偶数パリティ、奇数パリティ、またはパリティなし

マルチプロセッサ間通信が可能

受信エラーの検出 :パリティエラー、オーバランエラー、フレーミングエラーを検出

ブレークの検出 : フレーミングエラー発生時にRXD端子のレベルを直接読み出すことによりブレークを

検出できます。

• クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のLSIとのシリアルデ ータ通信が可能です。

シリアルデータ通信フォーマットは1種類です。

データ長 : 8ビット

受信エラーの検出 : オーバランエラーを検出

#### 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。 また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデータの連続送信、連

- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 送受信クロックソースを、ボーレートジェネレータからの内部クロック、またはSCK端子からの外部クロックから選択可能
- LSBファースト / MSBファースト選択可能 (調歩同期7ビットデータ除く)
- 4種類の割り込み要因

続受信ができます。

送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割り込み要因があり、それぞれ独立に要求することができます。また、送信データエンプティ要求と受信データフル要求により、ダイレクトメモリアクセスコントローラ (DMAC) またはデータトランスファコントローラ (DTC) を起動させてデータの転送を行うことができます。

• モジュールスタンバイモードを設定可能

#### 図 15.1 に SCI のブロック図を示します。




図 15.1 SCI のブロック図

# 15.2 入出力端子

SCI には、表 15.1 の入出力端子があります。

表 15.1 端子構成

チャネル	端子名*	入出力	機能
0	SCK0	入出力	チャネル 0 のクロック入出力端子
	RXD0	入力	チャネル 0 の受信データ入力端子
	TXD0	出力	チャネル 0 の送信データ出力端子
1	SCK1	入出力	チャネル 1 のクロック入出力端子
	RXD1	入力	チャネル 1 の受信データ入力端子
	TXD1	出力	チャネル 1 の送信データ出力端子
2	SCK2	入出力	チャネル 2 のクロック入出力端子
	RXD2	入力	チャネル 2 の受信データ入力端子
	TXD2	出力	チャネル 2 の送信データ出力端子

【注】 \* 本文中ではチャネルを省略し、それぞれ SCK、RXD、TXD と略称します。

## 15.3 レジスタの説明

SCI にはチャネルごとに以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

表 15.2 レジスタ構成

チャネル	レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
0	シリアルモードレジスタ_0	SCSMR_0	R/W	H'00	H'FFFFC000	8
	ビットレートレジスタ_0	SCBRR_0	R/W	H'FF	H'FFFFC002	8
	シリアルコントロールレジスタ_0	SCSCR_0	R/W	H'00	H'FFFFC004	8
	トランスミットデータレジスタ_0	SCTDR_0	R/W	H'xx	H'FFFFC006	8
	シリアルステータスレジスタ_0	SCSSR_0	R/W	H'84	H'FFFFC008	8
	レシープデータレジスタ_0	SCRDR_0	R	H'xx	H'FFFFC00A	8
	シリアルディレクション コントロールレジスタ_0	SCSDCR_0	R/W	H'F2	H'FFFFC00C	8
	シリアルポートレジスタ_0	SCSPTR_0	R/W	H'0x	H'FFFFC00E	8
1	シリアルモードレジスタ_1	SCSMR_1	R/W	H'00	H'FFFFC080	8
	ビットレートレジスタ_1	SCBRR_1	R/W	H'FF	H'FFFFC082	8
	シリアルコントロールレジスタ_1	SCSCR_1	R/W	H'00	H'FFFFC084	8
	トランスミットデータレジスタ_1	SCTDR_1	R/W	H'xx	H'FFFFC086	8
	シリアルステータスレジスタ_1	SCSSR_1	R/W	H'84	H'FFFFC088	8
	レシーブデータレジスタ_1	SCRDR_1	R	H'xx	H'FFFFC08A	8
	シリアルディレクション コントロールレジスタ_1	SCSDCR_1	R/W	H'F2	H'FFFFC08C	8
	シリアルポートレジスタ_1	SCSPTR_1	R/W	H'0x	H'FFFFC08E	8
2	シリアルモードレジスタ_2	SCSMR_2	R/W	H'00	H'FFFFC100	8
	ビットレートレジスタ_2	SCBRR_2	R/W	H'FF	H'FFFFC102	8
	シリアルコントロールレジスタ_2	SCSCR_2	R/W	H'00	H'FFFFC104	8
	トランスミットデータレジスタ_2	SCTDR_2	R/W	H'xx	H'FFFFC106	8
	シリアルステータスレジスタ_2	SCSSR_2	R/W	H'84	H'FFFFC108	8
	レシーブデータレジスタ_2	SCRDR_2	R	H'xx	H'FFFFC10A	8
	シリアルディレクション コントロールレジスタ_2	SCSDCR_2	R/W	H'F2	H'FFFFC10C	8
	シリアルポートレジスタ_2	SCSPTR_2	R/W	H'0x	H'FFFFC10E	8

## 15.3.1 レシーブシフトレジスタ (SCRSR)

SCRSR は、シリアルデータを受信するためのレジスタです。

SCI は、SCRSR に RXD 端子から入力されたシリアルデータをパラレルデータに変換します。1 バイトのデータ 受信を終了すると、データは自動的に SCRDR へ転送されます。

CPU から直接 SCRSR の読み出し/書き込みをすることはできません。



## 15.3.2 レシーブデータレジスタ (SCRDR)

SCRDR は、受信したシリアルデータを格納するレジスタです。

SCI は、1 バイトのシリアルデータの受信が終了すると、レシープシフトレジスタ(SCRSR)から SCRDR へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、SCRSR は受信可能になります。

このように、SCRSR と SCRDR はダブルバッファになっているため連続した受信動作が可能です。

SCRDR は、読み出し専用レジスタですので CPU から読み出しはできますが書き込むことはできません。

ビット:	7	6	5	4	3	2	1	0
初期値:	-	-	-	-	-	-	-	-
R/W:	_	_	_	_	_	_	_	_

### 15.3.3 トランスミットシフトレジスタ(SCTSR)

SCTSR は、シリアルデータを送信するためのレジスタです。

SCI は、トランスミットデータレジスタ(SCTDR)から送信データをいったん SCTSR に転送し、TXD 端子に送り出すことでシリアルデータ送信を行います。

1 バイトのデータ送信を終了すると自動的に SCTDR から SCTSR へ次の送信データを転送し、送信を開始します。ただし、シリアルステータスレジスタ (SCSSR)の TDRE フラグが 1 にセットされている場合には、SCTDRから SCTSR へのデータ転送は行いません。

CPU から直接 SCTSR の読み出し/書き込みをすることはできません。

ビット:	7	6	5	4	3	2	1	0
初期値:	-	-	-	-	-	-	-	-
R/W:	-	-	-	-	-	-	-	-

## 15.3.4 トランスミットデータレジスタ(SCTDR)

SCTDR は、シリアル送信するデータを格納する8ビットのレジスタです。

SCI は、トランスミットシフトレジスタ(SCTSR)の空を検出すると、SCTDR に書き込まれた送信データをSCTSR に転送してシリアル送信を開始します。 SCTSR のシリアルデータ送信中に SCTDR に次の送信データを書き込んでおくと、連続シリアル送信ができます。

SCTDR は、常に CPU による読み出し / 書き込みが可能です。



## 15.3.5 シリアルモードレジスタ (SCSMR)

SCSMR は、SCI のシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 8 ビットのレジスタです。

SCSMR は、常に CPU による読み出し/書き込みが可能です。

ビット:	7	6	5	4	3	2	1	0
	C/Ā	CHR	PE	O/E	STOP	MP	CKS	[1:0]
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
7	C/A	0	R/W	コミュニケーションモード
				SCIの動作モードを調歩同期式モードとクロック同期式モードのいずれかから 選択します。
				0:調歩同期式モード
				1:クロック同期式モード
6	CHR	0	R/W	キャラクタレングス
				調歩同期式モードのデータ長を 7 ビット / 8 ビットデータのいずれかから選択します。 クロック同期式モードでは CHR の設定にかかわらず、データ長は 8 ビットデータ固定です。 7 ビットデータを選択した場合、トランスミットデータレジスタ(SCTDR)の MSB (ビット 7) は送信されません。
				0:8ビットデータ 1:7ビットデータ

ビット	ビット名	初期値	R/W	説 明
5	PE	0	R/W	パリティイネーブル 調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、PE ビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。  0:パリティビットの付加、およびチェックを禁止  1:パリティビットの付加、およびチェックを許可*  【注】* PE ビットに1をセットすると送信時には、O/E ビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットがO/E ビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。
4	O/Ē	0	R/W	パリティモード パリティの付加やチェックを偶数パリティ、または奇数パリティのいずれで行うかを選択します。 O/E ビットの設定は、調歩同期式モードで PE ビットに 1 を設定しパリティビットの付加やチェックを許可したときのみ有効になります。 クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、O/E ビットの指定は無効です。
3	STOP	0	R/W	ストップビットレングス 調歩同期式モードでのストップビットの長さを1ビット/2ビットのいずれか から選択します。STOPビットの設定は調歩同期式モードでのみ有効になりま す。クロック同期式モードに設定した場合にはストップピットは付加されませ んので、このビットの設定は無効です。 0:1ストップビット* <sup>1</sup> 1:2ストップビット* <sup>2</sup> なお、受信時にはSTOPビットの設定にかかわらず、受信したストップビット の1ビット目のみをチェックします。ストップビットの2ビット目が1の場合 は、ストップビットとして扱いますが、0の場合は、次の送信キャラクタのス タートビットとして扱います。 【注】*1 送信時には、送信キャラクタの最後尾に1ビットの1(ストップビット)を付加して送信します。 *2 送信時には、送信キャラクタの最後尾に2ビットの1(ストップビット)を付加して送信します。

ビット	ビット名	初期値	R/W	説 明
2	MP	0	R/W	マルチプロセッサモード (調歩同期式モードのみ有効)
				マルチプロセッサ機能を許可/禁止します。マルチプロセッサモードではPE、 O/E ピットの設定は無効です。
				0:マルチプロセッサモードを禁止
				1:マルチプロセッサモードを許可
1、0	CKS[1:0]	00	R/W	クロックセレクト 1、0
				内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、CKS0 ビットの設定で P 、P /4、P /16、P /64 の 4 種類からクロックソースを 選択できます。
				クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係 については、「15.3.10 ビットレートレジスタ(SCBRR)」を参照してくだ さい。
				00:P クロック
				01:P /4クロック
				10:P /16クロック
				11:P /64 クロック
				【注】P :周辺クロック

## 15.3.6 シリアルコントロールレジスタ(SCSCR)

SCSCR は、SCI の送信 / 受信動作、調歩同期式モードでのシリアルクロック出力、割り込み要求の許可 / 禁止、および送信 / 受信クロックソースの選択を行うレジスタです。

SCSCR は、常に CPU による読み出し/書き込みが可能です。

ビット: 7 5 3 2 6 4 1 MPIE TEIE TIE RIE TE RE CKE[1:0] 初期値: 0 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	TIE	0	R/W	トランスミットインタラプトイネーブル
				トランスミットデータレジスタ(SCTDR)からトランスミットシフトレジスタ(SCTSR)へシリアル送信データが転送されシリアルステータスレジスタ(SCSSR)の TDRE フラグが 1 にセットされたときに、送信データエンプティ割り込み(TXI)要求の発生を許可/禁止します。  TXIの解除は、TDRE フラグの 1 を読み出した後、0 にクリアするか、またはTIEを0 にクリアすることで行うことができます。  0:送信データエンプティ割り込み(TXI)要求を禁止  1:送信データエンプティ割り込み(TXI)要求を許可

ビット	ビット名	初期値	R/W	説 明
6	RIE	0	R/W	レシーブインタラブトイネーブル
				シリアル受信データがレシープシフトレジスタ(SCRSR)からレシープデータレジスタ(SCRDR)へ転送されて SCSSR の RDRF フラグが 1 にセットされたとき、受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI)要求の発生を許可/禁止します。
				RXI、および ERI 割り込み要求の解除は、RDRF フラグ、または FER、PER、ORER フラグの 1 を読み出した後、0 にクリアするか、RIE ピットを 0 にクリアすることで行えます。
				0:受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI) 要求を禁止
				1:受信データフル割り込み(RXI)要求、および受信エラー割り込み(ERI) 要求を許可
5	TE	0	R/W	トランスミットイネーブル
				SCI のシリアル送信動作の開始を許可 / 禁止します。
				0:送信動作を禁止*'
				1:送信動作を許可*²
				【注】*1 SCSSRのTDREフラグは1に固定されます。
				*2 この状態で、SCTDR に送信データを書き込んで、SCSSR の TDRE フラグを 0 にクリアするとシリアル送信を開始します。 なお、TE ビットを 1 にセットする前に必ずシリアルモードレジス
				タ(SCSMR)の設定を行い送信フォーマットを決定してください。 
4	RE	0	R/W	レシーブイネーブル
				SCIのシリアル受信動作の開始を許可/禁止します。
				0:受信動作を禁止*'
				1:受信動作を許可**
				【注】*1 RE ビットを 0 にクリアしても RDRF、FER、PER、ORER の各フラグは影響を受けず、状態を保持しますので注意してください。
				*2 この状態で調歩同期式モードの場合はスタートビットを、クロック 同期式モードの場合は同期クロック入力をそれぞれ検出すると、シ リアル受信を開始します。
				なお、RE ビットを 1 にセットする前に必ず SCSMR の設定を行い、 受信フォーマットを決定してください。
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル(調歩同期式モードで SCSMR の MP = 1 のとき有効)
				このビットを 1 にセットすると、マルチプロセッサビットが 0 のデータは読みとばし、SCSSR の RDRF、FER、ORER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 のデータを受信すると、このビットは自動的にクリアされ通常の受信動作に戻ります。詳細は「15.4.4 マルチプロセッサ通信機能」を参照してください。

ビット	ビット名	初期値	R/W	説 明
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				MSB データ送出時に有効な送信データが SCTDR にないとき、送信終了割り込
				み(TEI)要求の発生を許可/禁止します。
				TEI の解除は、SCSSR の TDRE フラグの 1 を読み出した後、0 にクリアして
				TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行う
				ことができます。
				0:送信終了割り込み(TEI)要求を禁止
				1:送信終了割り込み(TEI)要求を許可
1、0	CKE[1:0]	00	R/W	クロックイネーブル
				SCI のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁
				止を設定します。CKE[1:0]ビットの組み合わせによって SCK 端子をシリアル
				│ クロック出力端子にするか、またはシリアルクロック入力端子にするかが決ま │ │ <sub>いまま</sub>
				ります。
				クロック同期式モードで同期クロック出力に設定する場合は SCSMR の C/A ビットを 1 に設定してから CKE[1:0]ビットを設定してください。SCI のクロック
				ソースの選択についての詳細は「15.4 動作説明」の表 15.15 を参照してくだ
				さい。
				調歩同期式モード
				00:内部クロック / SCK 端子は入力端子(入力信号は無視)
				SCK 端子の状態は SCSPTR の SPB1IO、SPB1DT ビットに依存します。
				   01:内部クロック / SCK 端子はクロック出力* <sup>-</sup>
				10:外部クロック / SCK 端子はクロック入力* <sup>2</sup>
				11:外部クロック / SCK 端子はクロック入力* <sup>2</sup>
				クロック同期式モード
				00:内部クロック / SCK 端子は同期クロック出力
				01:内部クロック / SCK 端子は同期クロック出力
				10:外部クロック / SCK 端子は同期クロック入力
				11:外部クロック / SCK 端子は同期クロック入力
				【注】*1 ビットレートの 16 倍の周波数のクロックを出力
				*2 ビットレートの 16 倍の周波数のクロックを入力

## 15.3.7 シリアルステータスレジスタ (SCSSR)

SCSSR は、SCI の動作状態を示すステータスフラグを内蔵した8ビットのレジスタです。

SCSSR は常に CPU から読み出し / 書き込みができます。ただし、TDRE、RDRF、ORER、PER、FER の各フラグへ 1 を書き込むことはできません。また、これらを 0 にクリアするためには、あらかじめ 1 を読み出しておく必要があります。また、TEND フラグは読み出し専用であり、書き込むことはできません。

ビット: 7 6 3 1 0 TDRE RDRF ORER FER PER TEND MPB MPBT 初期値: 0 0 0 0 R/W : R/(W)\*R/(W)\*R/(W)\*R/(W)\*R/(W)\*R/W R

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7	TDRE	1	R/(W)*	トランスミットデータレジスタエンプティ
				トランスミットデータレジスタ(SCTDR)からトランスミットシフトレジスタ (SCTSR)にデータ転送が行われ SCTDRに次のシリアル送信データを書き込むことが可能になったことを示します。  0: SCTDRに有効な送信データが書き込まれていることを表示  [クリア条件]
				<ul> <li>TDRE = 1 の状態を読み出した後、0 を書き込んだとき</li> <li>TXI 割り込みにより DMAC が起動され、SCTDR へ送信データを書き込んだとき</li> </ul>
				● TXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の ときに SCTDR へ送信データを転送したとき(DTC の転送カウンタ値が H'0000 になったときを除く)
				1:SCTDR に有効な送信データがないことを表示
				[セット条件]
				• パワーオンリセット、スタンバイモード時
				• SCSCR の TE ビットが 0 のとき
				• SCTDR から SCTSR にデータ転送が行われ SCTDR にデータの書き込みが可能になったとき

ビット	ビット名	初期値	R/W	説 明
6	RDRF	0	R/(W)*	レシープデータレジスタフル
				受信したデータがレシーブデータレジスタ(SCRDR)に格納されていることを示します。
				0:SCRDRに有効な受信データが格納されていないことを表示
				[クリア条件]
				• パワーオンリセット、スタンバイモード時
				● RDRF = 1 の状態を読み出した後、0 を書き込んだとき
				● RXI 割り込みにより DMAC が起動され、SCRDR からデータを転送したとき
				● RXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の ときに SCRDR から受信データを転送したとき(DTC の転送カウンタ値が H'0000 になったときを除く)
				1:SCRDRに有効な受信データが格納されていることを表示
				[セット条件]
				シリアル受信が正常終了し、SCRSR から SCRDR へ受信データが転送され     たとき
				【注】受信時にエラーを検出したとき、およびシリアルコントロールレジスタ (SCSCR)の RE ビットを 0 にクリアしたときには SCRDR および RDRF フラグは影響を受けず以前の状態を保持します。 RDRF フラグが 1 にセットされたまま次のデータを受信完了するとオー バランエラーを発生し、受信データが失われますので注意してください。
5	ORER	0	R/(W)*	オーバランエラー
				受信時にオーバランエラーが発生して異常終了したことを示します。
				0:受信中、または正常に受信を完了したことを表示*'
				[クリア条件]
				• パワーオンリセット、スタンバイモード時
				● ORER = 1 の状態を読み出した後、0 を書き込んだとき
				1:受信時にオーバランエラーが発生したことを表示*²
				[セット条件]
				• RDRF = 1 の状態で次のシリアル受信を完了したとき
				【注】*1 SCSCR の RE ビットを 0 にクリアしたときには、ORER フラグは影響を受けず以前の状態を保持します。
				*2 SCRDR ではオーバランエラーが発生する前の受信データを保持し、 後から受信したデータが失われます。さらに、ORER = 1 にセットさ れた状態で、以降のシリアル受信を続けることはできません。

ビット	ビット名	初期値	R/W	説 明
4	FER	0	R/(W)*	フレーミングエラー
				調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したこと
				を示します。
				0:受信中、または正常に受信を完了したことを表示*'
				[クリア条件]
				• パワーオンリセット、スタンバイモード時
				● FER = 1 の状態を読み出した後、0 を書き込んだとき
				1:受信時にフレーミングエラーが発生したことを表示
				[セット条件]
				● SCI が受信終了時に受信データの最後尾のストップビットが 1 であるかどう かをチェックし、ストップビットが 0 であったとき*²
				【注】*1 SCSCR の RE ビットを 0 にクリアしたときには、FER フラグは影響を受けず以前の状態を保持します。
				*2 2 ストップビットモードのときは、1 ビット目のストップビットが 1 であるかどうかのみを判定し、2 ビット目のストップビットはチェックしません。なお、フレーミングエラーが発生したときの受信データは SCRDR に転送されますが、RDRF フラグはセットされません。さらに、FER フラグが 1 にセットされた状態においては、以降のシリアル受信を続けることはできません。
3	PER	0	R/(W)*	パリティエラー
				調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して 異常終了したことを表示します。
				0:受信中、または正常に受信を完了したことを表示*′
				[ クリア条件 ]
				<ul><li>・パワーオンリセット、スタンバイモード時</li></ul>
				● PER = 1 の状態を読み出した後、0 を書き込んだとき
				1:受信時にパリティエラーが発生したことを表示*²
				[セット条件]
				<ul> <li>● 受信時の受信データとパリティピットを合わせた1の数が、シリアルモードレジスタ(SCSMR)の O/E ピットで指定した偶数パリティ/奇数パリティの設定と一致しなかったとき</li> </ul>
				【注】*1 SCSCR の RE ビットを 0 にクリアしたときには、PER フラグは影響を受けず以前の状態を保持します。
				*2 パリティエラーが発生したときの受信データは SCRDR に転送され ますが、RDRF フラグはセットされません。なお、PER フラグが 1 にセットされた状態では、以降のシリアル受信を続けることはでき ません。

ビット	ビット名	初期値	R/W	説 明
2	TEND	1	R	トランスミットエンド
				送信キャラクタの最後尾ビットの送信時に SCTDR に有効なデータがなく、送信を終了したことを示します。
				TEND フラグは読み出し専用ですので、書き込むことはできません。
				0:送信中であることを表示
				[クリア条件]
				● TDRE = 1 の状態を読み出した後、TDRE フラグに 0 を書き込んだとき
				1:送信を終了したことを表示
				[セット条件]
				• パワーオンリセット、スタンパイモード時
				• SCSCR の TE ビットが 0 のとき
				● 1 バイトのシリアル送信キャラクタの最後尾ビットの送信時に TDRE = 1 であったとき
				【注】TXI 割り込みにより DMAC または DTC を起動して SCTDR ヘデータを 書き込んだ場合には TEND フラグは不定となりますので、TEND フラグ を送信終了フラグとして使用しないでください。
1	MPB	0	R	マルチプロセッサビット
				受信フレーム中のマルチプロセッサビットの値が格納されます。 SCSCR の REが 0 のときは変化しません。
0	MPBT	0	R/W	マルチプロセッサビットトランスファ
				送信フレームに付加するマルチプロセッサビットの値を設定します。

【注】 \* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

## 15.3.8 シリアルポートレジスタ (SCSPTR)

SCSPTR は、シリアルコミュニケーションインタフェース(SCI)の端子にマルチプレクスされたポートの入出力およびデータを制御します。SPB0IO、SPB0DT ビットで TXD 端子へ出力データを書き込むことができ、シリアル送受信のプレークを制御します。また、SPB1IO、SPB1DT ビットで SCK 端子に対して出力データを書き込むことができます。EIO ビットは RXI 割り込みの許可 / 禁止を制御します。 SCSPTR は、8 ビットで、常に CPU による読み出し / 書き込みが可能です。なお、SCI 端子の値を読み出す場合は、ポートレジスタを使用してください。詳細は「第 22 章 //O ポート」を参照してください。


ビット: 7 2 EIO SPB1IO SPB1DT SPB0IO SPB0DT 初期値: 0 0 0 0 0 不定 1 R/W: R/W R/W W R/W

ビット	ビット名	初期値	R/W	説 明											
7	EIO	0	R/W	エラー割り込みオンリー											
				EIO ビットが1のとき、RIE ビットが1にセットされていても、CPUへ RXI											
				割り込みを要求しません。このビットは RXI 割り込みの許可 / 禁止を設定しま											
				す。											
				0:RIE ビットが1のとき、RXI と ERI 割り込みが INTC へ送られる											
				1:RIE ビットが1のとき、ERI 割り込みだけが INTC へ送られる											
6 ~ 4	-	すべて0	-	リザーブビット											
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。											
3	SPB1IO	0	R/W	シリアルポートクロックポート入出力											
				SPB1DT ビット、SCSMR の C/Ā ビット、SCSCR の CKE[1:0]ビットとあわせ											
				て、SCK 端子を制御します。											
2	SPB1DT	不定	W	シリアルポートクロックポートデータ											
	0. 5.51	1 1 1	•••												
				SPB1IO ビット、SCSMR の C/Ā ビット、SCSCR の CKE[1:0]ビットとあわせ											
				て、SCK 端子を制御します。ただし、ピンファンクションコントローラ (PFC)											
				で SCK 端子機能を選択しておく必要があります。											
				また、本ビットは書き込み専用ビットです。読み出すと不定値が読み出されます。											
				SCSMRの SCSCRの SPB1IO SPB1DT SCK端子状態											
				C/A   CKE1、   ビット   ビット     ビット   CKE0   設定値   設定値											
				設定値   ビット   設定値											
				0 00 0 * SCK端子は入力端子											
				0 00 1 0 ローレベル出力											
				0 00 1 1 ハイレベル出力											
				0     01     *     *     SCK端子はクロック出力											
				0 10 * * SCK端子はクロック入力											
				0     11     *     *     SCK端子はクロック入力       1     00     *     *     SCK端子は同期クロック出力											
				1     00     *     *     SCK端子は同期クロック出力       1     01     *     *     SCK端子は同期クロック出力											
				1 10 * * SCK端子は同期クロック入力											
				1 11 * * SCK端子は同期クロック入力											
				【注】* Don't care											
1	SPB0IO	0	R/W	シリアルポートブレーク出力											
				SPB0DT ビット、SCSCR の TE ビットとあわせて、TXD 端子を制御します。											

ビット	ビット名	初期値	R/W			説	明							
0	SPB0DT	1	W	シリアルポー	トブレークテ	ータ								
				ただし、ピンプ	7ァンクショ )ます。	ンコントロ-	とあわせて、TXD 端子を制御します。 -ラ(PFC)で TXD 端子機能を選択して です。読み出すと不定値が読み出されま							
				SCSCR の TE ビット 設定値	SPB0IO ビット 設定値	SPB0DT ビット 設定値	TXD 端子状態							
				0	0	*	SPB0DT 出力無効状態(初期状態)							
				0	1	0	ローレベル出力							
				0	1	1	ハイレベル出力							
				1	*	*	送信データ出力							
				【注】* Don't care										

## 15.3.9 シリアルディレクションコントロールレジスタ (SCSDCR)

SCSDCR は、DIR ビットにより LSB ファースト / MSB ファーストの選択を行います。シリアル通信モードによらず、8 ビット長の場合のみ LSB ファースト / MSB ファーストの選択が可能です。




ビット	ビット名	初期値	R/W	説 明
7~4	-	すべて1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
3	DIR	0	R/W	データトランスファディレクション
				シリアル / パラレル変換フォーマットを選択します。送信 / 受信フォーマットが 8 ビットの場合に有効です。
				0:SCTDR の内容を LSB ファーストで送信
				受信データを LSB ファーストとして SCRDR に格納
				1:SCTDR の内容を MSB ファーストで送信
				受信データを MSB ファーストとして SCRDR に格納
2	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
0	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

## 15.3.10 ビットレートレジスタ (SCBRR)

SCBRR は、シリアルモードレジスタ(SCSMR)の CKS1、CKS0 ビットで選択されるボーレートジェネレータの動作クロックと合わせて、シリアル送信/受信のビットレートを設定する 8 ビットのレジスタです。

SCBRR は、常に CPU による読み出し / 書き込みが可能です。

SCBRR の設定値は以下の計算式で求められます。



#### 〔調歩同期式モード〕

$$N = \frac{P}{64 \times 2^{2n-1} \times B} \times 10^{6} - 1$$

#### 〔クロック同期式モード〕

$$N = \frac{P}{8 \times 2^{2n-1} \times B} \times 10^6 - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータの SCBRR の設定値(0 N 255) (電気的特性を満足する設定値としてください)

P : 周辺モジュール用動作周波数 (MHz)

n : ボーレートジェネレータ入力クロック(n=0、1、2、3) (nとクロックの関係は、表 15.3 を参照してください)

表 15.3 SCSMR の設定値

n	クロック	SCSMR の設定値							
		CKS1	CKS0						
0	Р	0	0						
1	P /4	0	1						
2	P /16	1	0						
3	P /64	1	1						

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

誤差(%) = { 
$$\frac{P \times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} -1 } \times 100$$

表 15.4~表 15.6 に調歩同期式モードの SCBRR の設定例を、表 15.7~表 15.9 にクロック同期式モードの SCBRR の設定例を示します。

表 15.4 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (1)

ビットレート									P (I	MHz )	)								
(bit/s)		10			12		14				16			18			20		
	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	
			(%)			(%)			(%)			(%)			(%)			(%)	
110	2	177	-0.25	2	212	0.03	2	248	-0.17	3	70	0.03	3	79	-0.12	3	88	-0.25	
150	2	129	0.16	2	155	0.16	2	181	0.16	2	207	0.16	2	233	0.16	3	64	0.16	
300	2	64	0.16	2	77	0.16	2	90	0.16	2	103	0.16	2	116	0.16	2	129	0.16	
600	1	129	0.16	1	155	0.16	1	181	0.16	1	207	0.16	1	233	0.16	2	64	0.16	
1,200	1	64	0.16	1	77	0.16	1	90	0.16	1	103	0.16	1	116	0.16	1	129	0.16	
2,400	0	129	0.16	0	155	0.16	0	181	0.16	0	207	0.16	0	233	0.16	1	64	0.16	
4,800	0	64	0.16	0	77	0.16	0	90	0.16	0	103	0.16	0	116	0.16	0	129	0.16	
9,600	0	32	-1.36	0	38	0.16	0	45	-0.93	0	51	0.16	0	58	-0.69	0	64	0.16	
14,400	0	21	-1.36	0	25	0.16	0	29	1.27	0	34	-0.79	0	38	0.16	0	42	0.94	
19,200	0	15	1.73	0	19	-2.34	0	22	-0.93	0	25	0.16	0	28	1.02	0	32	-1.36	
28,800	0	10	-1.36	0	12	0.16	0	14	1.27	0	16	2.12	0	19	-2.34	0	21	-1.36	
31,250	0	9	0.00	0	11	0.00	0	13	0.00	0	15	0.00	0	17	0.00	0	19	0.00	
38,400	0	7	1.73	0	9	-2.34	0	10	3.57	0	12	0.16	0	14	-2.34	0	15	1.73	
115,200	0	2	-9.58	0	2	8.51	0	3	-5.06	0	3	8.51	0	4	-2.34	0	4	8.51	
500,000	0	0*	-37.5	0	0*	-25.0	0	0*	-12.5	0	0*	0.00	0	0*	12.5	0	0*	25.0	

表 15.5 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (2)

ビットレート									P (	MHz )	)							
(bit/s)		22			24		26			28			30			32		
	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差
			(%)			(%)			(%)			(%)			(%)			(%)
110	3	97	-0.35	3	106	-0.44	3	114	0.36	3	123	0.23	3	132	0.13	3	141	0.03
150	3	71	-0.54	3	77	0.16	3	84	-0.43	3	90	0.16	3	97	-0.35	3	103	0.16
300	2	142	0.16	2	155	0.16	2	168	0.16	2	181	0.16	2	194	0.16	2	207	0.16
600	2	71	-0.54	2	77	0.16	2	84	-0.43	2	90	0.16	2	97	-0.35	2	103	0.16
1,200	1	142	0.16	1	155	0.16	1	168	0.16	1	181	0.16	1	194	0.16	1	207	0.16
2,400	1	71	-0.54	1	77	0.16	1	84	-0.43	1	90	0.16	1	97	-0.35	1	103	0.16
4,800	0	142	0.16	0	155	0.16	0	168	0.16	0	181	0.16	0	194	0.16	0	207	0.16
9,600	0	71	-0.54	0	77	0.16	0	84	-0.43	0	90	0.16	0	97	-0.35	0	103	0.16
14,400	0	47	-0.54	0	51	0.16	0	55	0.76	0	60	-0.39	0	64	0.16	0	68	0.64
19,200	0	35	-0.54	0	38	0.16	0	41	0.76	0	45	-0.93	0	48	-0.35	0	51	0.16
28,800	0	23	-0.54	0	25	0.16	0	27	0.76	0	29	1.27	0	32	-1.36	0	34	-0.79
31,250	0	21	0.00	0	23	0.00	0	25	0.00	0	27	0.00	0	29	0.00	0	31	0.00
38,400	0	17	-0.54	0	19	-2.34	0	20	0.76	0	22	-0.93	0	23	1.73	0	25	0.16
115,200	0	5	-0.54	0	6	-6.99	0	6	0.76	0	7	-5.06	0	7	1.73	0	8	-3.55
500,000	0	0*	37.5	0	1	-25.0	0	1	-18.8	0	1	-12.5	0	1	-6.25	0	1	0.00

表 15.6 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (3)

ビットレート						P (MH	z)						
(bit/s)		34			36			38		40			
	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差	
			(%)			(%)			(%)			(%)	
110	3	150	-0.05	3	159	-0.12	3	168	-0.19	3	177	-0.25	
150	3	110	-0.29	3	116	0.16	3	123	-0.24	3	129	0.16	
300	2	220	0.16	2	233	0.16	2	246	0.16	3	64	0.16	
600	2	110	-0.29	2	116	0.16	2	123	-0.24	2	129	0.16	
1,200	1	220	0.16	1	233	0.16	1	246	0.16	2	64	0.16	
2,400	1	110	-0.29	1	116	0.16	1	123	-0.24	1	129	0.16	
4,800	0	220	0.16	0	233	0.16	0	246	0.16	1	64	0.16	
9,600	0	110	-0.29	0	116	0.16	0	123	-0.24	0	129	0.16	
14,400	0	73	-0.29	0	77	0.16	0	81	0.57	0	86	-0.22	
19,200	0	54	0.62	0	58	-0.69	0	61	-0.24	0	64	0.16	
28,800	0	36	-0.29	0	38	0.16	0	40	0.57	0	42	0.94	
31,250	0	33	0.00	0	35	0.00	0	37	0.00	0	39	0.00	
38,400	0	27	-1.18	0	28	1.02	0	30	-0.24	0	32	-1.36	
115,200	0	8	2.48	0	9	-2.34	0	9	3.08	0	10	-1.36	
500,000	0	1	6.25	0	1	12.5	0	1	18.8	0	2	-16.7	

表 15.7 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (1)

ビットレート						Р (	MHz )					
(bit/s)		10		12		14		16		18	20	
	n	N	n	N	n	N	n	N	n	N	n	N
250	3	155	3	187	3	218	3	249				
500	3	77	3	93	3	108	3	124	3	140	3	155
1,000	2	155	2	187	2	218	2	249	3	69	3	77
2,500	1	249	2	74	2	87	2	99	2	112	2	124
5,000	1	124	1	149	1	174	1	199	1	224	1	249
10,000	0	249	1	74	1	87	1	99	1	112	1	124
25,000	0	99	0	119	0	139	0	159	0	179	0	199
50,000	0	49	0	59	0	69	0	79	0	89	0	99
100,000	0	24	0	29	0	34	0	39	0	44	0	49
250,000	0	9	0	11	0	13	0	15	0	17	0	19
500,000	0	4	0	5	0	6	0	7	0	8	0	9
1,000,000	-	-	0	2	-	-	0	3	-	-	0	4
2,500,000	0	0*	-	-	-	-	-	-	-	-	0	1
5,000,000			-	-	-	-	-	-	-	-	0	0*

表 15.8 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (2)

ビットレート		P (MHz)											
(bit/s)		22		24		26		28		30		32	
	n	N	n	N	n	N	n	N	n	N	n	N	
250													
500	3	171	3	187	3	202	3	218	3	233	3	249	
1,000	3	85	3	93	3	101	3	108	3	116	3	124	
2,500	2	137	2	149	2	162	2	174	2	187	2	199	
5,000	2	68	2	74	2	80	2	87	2	93	2	99	
10,000	1	137	1	149	1	162	1	174	1	187	1	199	
25,000	0	219	0	239	1	64	1	69	1	74	1	79	
50,000	0	109	0	119	0	129	0	139	0	149	0	159	
100,000	0	54	0	59	0	64	0	69	0	74	0	79	
250,000	0	21	0	23	0	25	0	27	0	29	0	31	
500,000	0	10	0	11	0	12	0	13	0	14	0	15	
1000,000	-	-	0	5	-	-	0	6	-	1	0	7	
2,500,000	-	-	-	-	-	-	-	-	0	2	-	-	
5,000,000	-	-	-	-	-	-	-	-	-	-	-	-	

ビットレート P (MHz) (bit/s) n Ν n Ν n Ν n Ν 1,000 2,500 5,000 10,000 25,000 50,000 100,000 250.000 500,000 1,000,000 2,500,000 5.000.000 

表 15.9 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (3)

【注】 誤差は、なるべく1%以内になるように設定してください。

### 【記号説明】

空欄 :設定できません。

- : 設定可能ですが誤差がでます。
- : 連続送信 / 受信はできません。

表 15.10 にボーレートジェネレータを使用する場合の調歩同期式モードの各周波数における最大ビットレート、表 15.11 にボーレートジェネレータを使用する場合のクロック同期式モードの各周波数における最大ビットレートを示します。また、表 15.12 と表 15.13 に外部クロック入力時の最大ビットレートを示します。

表 15.10 ボーレートジェネレータを使用する場合の各周波数における最大ビットレート(調歩同期式モード)

P (MHz)	非連続送信 / 受信時			連続送信/受信時		
	最大ビットレート	設定値		最大ビットレート	設定値	
	(bit/s)	n	N	(bit/s)	n	N
10	312,500	0	0	156,250	0	1
12	375,000	0	0	187,500	0	1
14	437,500	0	0	218,750	0	1
16	500,000	0	0	250,000	0	1
18	562,500	0	0	281,250	0	1
20	625,000	0	0	312,500	0	1
22	687,500	0	0	343,750	0	1
24	750,000	0	0	375,000	0	1
26	812,500	0	0	406,250	0	1
28	875,000	0	0	437,500	0	1
30	937,500	0	0	468,750	0	1
32	1,000,000	0	0	500,000	0	1
34	1,062,500	0	0	531,250	0	1
36	1,125,000	0	0	562,500	0	1
38	1,187,500	0	0	593,750	0	1
40	1,250,000	0	0	625,000	0	1

表 15.11 ボーレートジェネレータを使用する場合の各周波数における最大ビットレート ( クロック同期式モード )

P (MHz)	非連続送信 / 受信時			連続送信 / 受信時		
	最大ビットレート	設定値		最大ビットレート	設	定値
	(bit/s)	n	N	( bit/s )	n	N
10	2,500,000	0	0	1,250,000	0	1
12	3,000,000	0	0	1,500,000	0	1
14	3,500,000	0	0	1,750,000	0	1
16	4,000,000	0	0	2,000,000	0	1
18	4,500,000	0	0	2,250,000	0	1
20	5,000,000	0	0	2,500,000	0	1
22	5,500,000	0	0	2,750,000	0	1
24	6,000,000	0	0	3,000,000	0	1
26	6,500,000	0	0	3,250,000	0	1
28	7,000,000	0	0	3,500,000	0	1
30	7,500,000	0	0	3,750,000	0	1
32	8,000,000	0	0	4,000,000	0	1
34	8,500,000	0	0	4,250,000	0	1
36	9,000,000	0	0	4,500,000	0	1
38	9,500,000	0	0	4,750,000	0	1
40	10,000,000	0	0	5,000,000	0	1

表 15.12 外部クロック入力時の最大ビットレート (調歩同期式モード)

P (MHz)	外部入力クロック(MHz )	最大ビットレート(bit/s)
10	2.5	156,250
12	3.0	187,500
14	3.5	218,750
16	4.0	250,000
18	4.5	281,250
20	5.0	312,500
22	5.5	343,750
24	6.0	375,000
26	6.5	406,250
28	7.0	437,500
30	7.5	468,750
32	8.0	500,000
34	8.5	531,250
36	9.0	562,500
38	9.5	593,750
40	10.0	625,000

表 15.13 外部クロック入力時の最大ビットレート (クロック同期式モード)

P (MHz)	外部入力クロック(MHz)	最大ビットレート ( bit/s )
10	1.6667	1,666,666
12	2.0000	2,000,000
14	2.3333	2,333,333
16	2.6667	2,666,666
18	3.0000	3,000,000
20	3.3333	3,333,333
22	3.6667	3,666,666
24	4.0000	4,000,000
26	4.3333	4,333,333
28	4.6667	4,666,666
30	5.0000	5,000,000
32	5.3333	5,333,333
34	5.6667	5,666,666
36	6.0000	6,000,000
38	6.3333	6,333,333
40	6.6667	6,666,666

## 15.4 動作説明

### 15.4.1 概要

SCI は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの2方式で、シリアル通信ができます。

調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、シリアルモードレジスタ(SCSMR)で行います。これを表 15.14 に示します。また、SCI のクロックソースは、SCSMR の C/Ā ビットおよびシリアルコントロールレジスタ(SCSCR)の CKEI、CKEO ビットの組み合わせで決まります。これを表 15.15 に示します。

#### (1) 調歩同期式モード

- ・ データ長: 7ビット/8ビットから選択可能
- パリティの付加および1ビット/2ビットのストップビットの付加を選択可能(これらの組み合わせにより送信/受信フォーマット、およびキャラクタ長を決定)
- 受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの検出が可能
- SCIのクロックソース:内部クロック/外部クロックから選択可能

内部クロックを選択した場合: SCIはボーレートジェネレータのクロックで動作し、ビットレートの16倍の 周波数のクロックを出力することが可能

外部クロックを選択した場合:ビットレートの16倍の周波数のクロックを入力することが必要(内蔵ボーレートジェネレータを使用しない)

#### (2) クロック同期式モード

- 送信/受信フォーマット:8ビットデータ固定
- 受信時にオーバランエラーの検出可能
- SCIのクロックソース:内部クロック / 外部クロックから選択可能

内部クロックを選択した場合: SCIはボーレートジェネレータのクロックで動作し、同期クロックを外部へ 出力

外部クロックを選択した場合:内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

表 15.14 SCSMR の設定値とシリアル送信 / 受信フォーマット

SCSMR の設定値		モード	SCI の送信 / 受信フォーマット		ーマット		
ビット7	ビット6	ビット5	ビット3		データ長	パリティ	ストップ
C/Ā	CHR	PE	STOP			ビット	ビット長
0	0	0	0	調歩同期式モード	8 ビットデータ	なし	1 ビット
			1				2 ビット
		1	0			あり	1 ビット
			1				2 ビット
	1	0	0		7 ビットデータ	なし	1 ビット
			1				2 ビット
		1	0			あり	1 ビット
			1				2 ビット
1	х	х	х	クロック同期式モード	8 ビットデータ	なし	なし

【記号説明】x: Don't care

表 15.15 SCSMR、SCSCR の設定と SCI のクロックソースの選択

SCSMR	SCSCR の設定値		モード	クロック	SCK 端子の機能
ビット7	ビット1	ビット0		ソース	
C/Ā	CKE1	CKE0			
0	0	0	調歩同期式モード	内部	SCI は SCK 端子を使用しません
		1			ビットレートの 16 倍の周波数のクロックを出力
	1	0		外部	ビットレートの 16 倍の周波数のクロックを入力
		1			
1	0	0	クロック同期式モード	内部	同期クロックを出力
		1			
	1	0		外部	同期クロックを入力
		1			

2014.10.16

#### 15.4.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信/受信し、1キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部がともにダブルバッファ構造になっていますので、送信/受信中にデータの読み出し/書き込みができるので、連続送信/受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図 15.2 に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態(ハイレベル)に保たれています。SCI は通信回線を監視し、スペース(ローレベル)になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の 1 キャラクタは、スタートビット(ローレベル)から始まり、データ(LSB ファースト時:最下位ビットから)、パリティビット(ハイ / ローレベル)、最後にストップビット(ハイレベル)の順で構成されています。

調歩同期式モードでは、SCI は受信時にスタートビットの立ち下がりエッジで同期化を行います。また SCI は、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。




図 15.2 調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビット / LSB ファーストの例 )

## (1) 送信/受信フォーマット

調歩同期式モードで設定できる送信/受信フォーマットを、表 15.16 に示します。

送信/受信フォーマットは12種類あり、シリアルモードレジスタ(SCSMR)の設定により選択できます。

表 15.16 シリアル送信 / 受信フォーマット (調歩同期式モード)

SCSMRの設定			シリアル送信 / 受信フォーマットとフレーム長			
CHR	PE	MP	STOP	1	2   3   4   5   6   7   8   9	10   11   12
0	0	0	0	s	8ビットデータ S	STOP
0	0	0	1	s	8ビットデータ S	STOP STOP
0	1	0	0	s	8ビットデータ	P STOP
0	1	0	1	s	8ビットデータ	P STOP STOP
1	0	0	0	s	7ピットデータ STOP	
1	0	0	1	s	7ピットデータ STOP S	STOP
1	1	0	0	s	7ビットデータ P	STOP
1	1	0	1	s	7ビットデータ P	STOP STOP
0	x	1	0	s	8ビットデータ	MPB STOP
0	x	1	1	s	8ビットデータ	MPB STOP STOP
1	х	1	0	s	7ビットデータ MPB S	STOP
1	х	1	1	S	7ビットデータ MPB S	STOP STOP

#### 【記号説明】

 S
 : スタートビット

 STOP
 : ストップビット

 P
 : パリティビット

MPB : マルチプロセッサビット

x : Don't care

#### (2) クロック

SCI の送受信クロックは、SCSMR の C/A ビットとシリアルコントロールレジスタ(SCSCR)の CKEI、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK 端子から入力された外部クロックの 2 種類から選択できます。SCI のクロックソースの選択については表 15.15 を参照してください。

外部クロックを SCK 端子に入力する場合には、使用するビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートの 16 倍です。

#### (3) データの送信/受信動作

• SCIの初期化(調歩同期式モード)

データの送信 / 受信前には、まず SCSCR の TE ビット、および RE ビットを 0 にクリアした後、以下の順で SCI を初期化してください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、TE ビットおよび RE ビットを 0 にクリアしてから次の手順で変更を行ってください。TE ビットを 0 にクリアすると TDRE フラグは、1 にセットされ、トランスミットシフトレジスタ (SCTSR) が初期化されます。RE ビットを 0 にクリアしても、RDRF、PER、FER、ORER の各フラグ、およびレシーブデータレジスタ (SCRDR) の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますので初期化を含めた動作中にクロックを止めないでください。




図 15.3 SCI の初期化フローチャートの例 (調歩同期式モード)

• シリアルデータ送信(調歩同期式モード)

図 15.4 にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は、SCIを送信動作可能状態に設定した後、以下の手順に従い行ってください。




図 15.4 シリアル送信のフローチャートの例 (調歩同期式モード)

SCIはシリアル送信時に以下のように動作します。

- 1. SCIは、シリアルステータスレジスタ (SCSSR) のTDREフラグを監視し、0であるとトランスミットデータレジスタ (SCTDR)にデータが書き込まれたと認識し、SCTDRからトランスミットシフトレジスタ (SCTSR)にデータを転送します。
- SCTDRからSCTSRへデータを転送した後にTDREフラグを1にセットし、送信を開始します。
   このとき、シリアルコントロールレジスタ(SCSCR)のTIEビットが1にセットされていると送信データエンプティ割り込み(TXI)要求を発生します。

シリアル送信データは、以下の順に TXD 端子から送り出されます。

- (a) スタートビット:1ビットの0が出力されます。
- (b)送信データ:8 ビット、または7ビットのデータがLSBから順に出力されます(LSBファースト時)。
- (c) パリティビットまたはマルチプロセッサビット:1 ビットのパリティビット(偶数パリティ、または奇数パリティ)、または1 ビットのマルチプロセッサビットが出力されます。

なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。

- (d)ストップビット:1ビットまたは2ビットの1(ストップビット)が出力されます。
- (e) マーク状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- 3. SCIは、ストップビットを送出するタイミングでTDREフラグをチェックします。

TDREフラグが0であるとSCTDRからSCTSRにデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始します。

TDREフラグが1であるとシリアルステータスレジスタ(SCSSR)のTENDフラグに1をセットし、ストップビットを送り出した後、1を出力するマーク状態になります。このときSCSCRのTEIEビットが1にセットされているとTEI要求を発生します。

調歩同期式モードでの送信時の動作例を図 15.5 に示します。




図 15.5 調歩同期式モードでの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビット / LSB ファーストの例)

• シリアルデータ受信(調歩同期式モード)

図 15.6 にシリアル受信フローチャートの例を示します。

シリアルデータ受信は、SCIを受信動作可能状態に設定した後、以下の手順に従い行ってください。




図 15.6 シリアル受信のフローチャートの例(調歩同期式モード)(1)




図 15.6 シリアル受信のフローチャートの例(調歩同期式モード)(2)

SCI は受信時に以下のように動作します。

- 1. SCIは通信回線を監視し、スタートビットの0を検出すると内部を同期化し、受信を開始します。
- 2. 受信したデータをSCRSRのLSBからMSBの順に格納します。
- 3. パリティビット、およびストップビットを受信します。

受信後、SCI は以下のチェックを行います。

- (a) パリティチェック: 受信データの1の数をチェックし、これがシリアルモードレジスタ (SCSMR) の O/E ビットで設定した偶数 / 奇数パリティになっているかをチェックします。
- (b) ストップビットチェック:ストップビットが1であるかをチェックします。 ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (c) ステータスチェック: RDRF フラグが0であり、受信データをレシーブシフトレジスタ(SCRSR)から SCRDR に転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、RDRF フラグが 1 にセットされ、SCRDR に受信データが格納されます。 エラーチェックで受信エラーを発生すると表 15.17 のように動作します。

- 【注】 受信エラーが発生した状態では、以後の受信動作ができません。 また、受信時に RDRF フラグが 1 にセットされませんので、必ずエラーフラグを 0 にクリアしてください。
- 4. RDRFフラグが1になったとき、SCSPTRのEIOビットが0に、SCSCRのRIEビットが1にセットされていると受信データフル割り込み(RXI)要求を発生します。

また、ORER、PER、FERフラグのどれかが1になったとき、SCSCRのRIEビットが1にセットされていると受信エラー割り込み(ERI)要求を発生します。

受信エラー名	略称	発生条件	データ転送
オーバランエラー	ORER	SCSSR の RDRF フラグが 1 にセットさ れたまま次のデータ受信を完了したとき	SCRSR から SCRDR に受信データは転送 されません
フレーミングエラー	FER	ストップビットが 0 のとき	SCRSR から SCRDR に受信データが転送 されます
パリティエラー	PER	SCSMR で設定した偶数 / 奇数パリティの設定と受信したデータが異なるとき	SCRSR から SCRDR に受信データが転送 されます

表 15.17 受信エラーと発生条件

調歩同期式モード受信時の動作例を図 15.7 に示します。




図 15.7 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビット / LSB ファーストの例 )

#### 15.4.3 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信 / 受信するモードで、高速シリアル通信に適しています。

SCI内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。

また、送信部と受信部がともにダブルバッファ構造になっていますので送信/受信中にデータの読み出し/書き込みができ、連続送信/受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図 15.8 に示します。




図 15.8 クロック同期式通信のデータフォーマット (LSB ファースト設定時)

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりでデータの確定が保証されます。

シリアル通信の 1 キャラクタは、データの LSB から始まり最後に MSB が出力され、MSB 出力後の通信回線の 状態は MSB の状態を保ちます(LSB ファースト時)。

クロック同期式モードでは、SCIは同期クロックの立ち上がりに同期してデータを受信します。

#### (1) 送信/受信フォーマット

8ビットデータ固定です。

パリティビットの付加はできません。

#### (2) クロック

SCSMR の C/A ビットと SCSCR の CKEI、CKE0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK 端子から入力された外部同期クロックの 2 種類から選択できます。SCI のクロックソースの選択については表 15.15 を参照してください。

内部クロックで動作させるとき、SCK 端子から同期クロックが出力されます。

同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信 / 受信を行わないときにはハイレベルに固定されます。ただし、受信動作のみの場合は、オーバランエラーが発生するか、RE ビットを 0 にクリアするまで同期クロックは出力されます。n キャラクタ数の受信動作を行いたいときは、クロックソースを外部クロックにしてください。内部クロックを使用するときは、RE=1 かつ TE=1 としてから、n キャラクタ数のダミーデータ送信と同時に n キャラクタ数の受信を行うという手順でしてください。

#### (3) データの送信/受信動作

• SCIの初期化(クロック同期式モード)

データの送信 / 受信前にシリアルコントロールレジスタ ( SCSCR ) の TE、および RE ビットを 0 にクリアした後、以下の手順で SCI を初期化してください。

モードの変更、通信フォーマットの変更などの場合には必ず、TE、および RE ビットを 0 にクリアしてから下記手順で変更してください。TE ビットを 0 にクリアすると TDRE フラグは 1 にセットされ、トランスミットシフトレジスタ ( SCTSR ) が初期化されます。

RE ビットを 0 にクリアしても RDRF、PER、FER、ORER の各フラグ、およびレシーブデータレジスタ(SCRDR) の内容は保持されますので注意してください。

図 15.9 に SCI の初期化フローチャートの例を示します。




図 15.9 SCI の初期化フローチャートの例 (クロック同期式モード)

• シリアルデータ送信 (クロック同期式モード)

図 15.10 にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は、SCIを送信動作可能状態に設定した後、以下の手順で行ってください。




図 15.10 シリアル送信のフローチャートの例 ( クロック同期式モード )

15-41

SCIはシリアル送信時に以下のように動作します。

- 1. SCIは、シリアルステータスレジスタ (SCSSR)のTDREフラグを監視し、0であるとトランスミットデータレジスタ(SCTDR)にデータが書き込まれたと認識し、SCTDRからトランスミットシフトレジスタ(SCTSR)にデータを転送します。
- 2. SCTDRからSCTSRヘデータを転送した後にTDREフラグを1にセットし、送信を開始します。このとき、シリアルコントロールレジスタ(SCSCR)の送信データエンプティ割り込みイネーブルビット(TIE)が1にセットされていると送信データエンプティ割り込み(TXI)要求を発生します。クロック出力モードに設定したときには、SCIは同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。シリアル送信データは、LSB(ビット0)~MSB(ビット7)の順にTXD端子から送り出されます(LSBファースト時)。
- 3. SCIは、最終ビットを送り出すタイミングでTDREフラグをチェックします。
  TDREフラグが0であるとSCTDRからSCTSRにデータを転送し、次フレームのシリアル送信を開始します。
  TDREフラグが1であるとシリアルステータスレジスタ(SCSSR)のTENDフラグを1にセットし、最終ビットを送り出した後、トランスミットデータ端子(TXD端子)は状態を保持します。
  このときSCSCRの送信終了割り込みイネーブルビット(TEIE)が1にセットされていると送信終了割り込み要求(TEI)を発生します。
- 4. シリアル送信終了後は、SCK端子はハイレベル固定になります。

図 15.11 に SCI の送信時の動作例を示します。




図 15.11 SCI の送信時の動作例 (LSB ファースト設定時)

15-43

• シリアルデータ受信 (クロック同期式モード)

図 15.12 にシリアル受信のフローチャートの例を示します。

シリアルデータ受信は、SCIを受信動作可能状態に設定した後、以下の手順に従い行ってください。

動作モードを調歩同期式モードからクロック同期式モードに切り換える際には、必ず、ORER、PER、FER の各フラグが 0 にクリアされていることを確認してください。

FER、PER フラグが 1 にセットされていると RDRF フラグがセットされません。また、受信動作が行えません。




図 15.12 シリアルデータ受信フローチャートの例 (クロック同期式モード) (1)




図 15.12 シリアルデータ受信フローチャートの例 (クロック同期式モード) (2)

SCI は受信時に以下のように動作します。

- 1. SCIは同期クロックの入力または出力に同期して受信を開始します。
- 受信したデータをレシーブシフトレジスタ(SCRSR)のLSBからMSBの順に格納します(LSBファースト時)。
   受信後、SCIはRDRFフラグが0であり、受信データをSCRSRからレシーブデータレジスタ(SCRDR)に転送できる状態であるかをチェックします。

このチェックがパスしたときRDRFフラグが1にセットされ、SCRDRに受信データが格納されます。

エラーチェックで受信エラーを発生すると表15.17のように動作し、この状態では以後の送信、受信動作ができません。また、受信時にRDRFフラグがIにセットされませんので、必ずフラグを0にクリアしてください。

3. RDRFフラグが1になったとき、シリアルコントロールレジスタ(SCSCR)のRIEビットが1にセットされていると受信データフル割り込み(RXI)要求を発生します。

また、ORERフラグがIになったとき、SCSCRのRIEビットがIにセットされていると受信エラー割り込み(ERI) 要求を発生します。







図 15.13 SCI の受信時の動作例 (LSB ファースト設定時)

◆ シリアルデータ送受信同時動作(クロック同期式モード)

図 15.14 にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータ送受信同時動作は、SCI を送受信動作可能状態に設定した後、以下の手順に従い行ってください。



- (1) SCIの状態確認と受信データの書き込み: SCSSRをリードしてTDREが1であることを確認した後、 SCTDRにデータを書き込み、TDREフラグを0にクリア します。TDREフラグが0から1に変化したことは、TXI割 り込みによっても知ることができます。
- (2) 受信エラー処理: 受信エラーが発生したときには、SCSSRのORERフラグを読み出してから、所定のエラー処理を行った後、ORERフラグを0にクリアしてください。ORERフラグが1にセットされた状態では受信を再開できません。
- (3) SCIの状態を確認して受信データの読み出し: SCSSRを読み出して、RDRFフラグが1であることを確認した後、SCRDRの受信データを読み出し、RDRFフラグを0にクリアします。RDRFフラグが0から1に変化したことは、RXI割り込みによっても知ることができます。
- (4) シリアル送受信の継続手順: シリアル送受信を続けるときには、現在のフレームの 最終ビットを受信する前に、RDRFフラグとSCRDRの 読み出し、RDRFフラグの0クリアを終了しておいてく ださい。また、現在のフレームの最終ビットを送信する 前にTDREフラグの1を読み出して書き込み可能である ことを確認してください。さらにSCTDRにデータを書 き込み、TDREフラグを0にクリアしておいてください。

【注】 送信、または受信動作から同時送受信に切り替えるときには、TEビットとREビットを0にクリアしてからTEビットとREビットを同時に1にセットしてください。

図 15.14 シリアルデータ送受信フローチャートの例 ( クロック同期式モード )

#### 15.4.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局におのおの固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。 ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが1のとき ID 送信サイクル、0のときデータ送信サイクルとなります。図 15.15 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット1を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット0を付加した通信データを送信します。受信局は、マルチプロセッサビットが1の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は再びマルチプロセッサビットが1の通信データを受信するまで通信データを読みとばします。

SCI はこの機能をサポートするため、SCSCR に MPIE ビットが設けてあります。MPIE を 1 にセットすると、マルチプロセッサビットが 1 のデータを受け取るまで SCRSR から SCRDR への受信データの転送、および受信エラーの検出と SCSSR の RDRF、FER、OER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 の受信キャラクタを受け取ると、SCSSR の MPBR が 1 にセットされるとともに MPIE が自動的にクリアされて通常の受信動作に戻ります。このとき SCSCR の RIE がセットされていると RXI 割り込みを発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩 同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同一で す。




図 15.15 マルチプロセッサフォーマットを使用した通信例(受信局 A へのデータ H'AA の送信の例)

#### 15.4.5 マルチプロセッサシリアルデータ送信

図 15.16 にマルチプロセッサデータ送信のフローチャートの例を示します。ID 送信サイクルでは SCSSR の MPBT を 1 にセットして送信し、実際に ID が送信されるまで MPBT を 1 に保持してください。データ送信サイクルでは SCSSR の MPBT を 0 にクリアして送信してください。その他の動作は調歩同期式モードの動作と同じです。




図 15.16 マルチプロセッサシリアル送信のフローチャートの例

#### 15.4.6 マルチプロセッサシリアルデータ受信

図 15.18 にマルチプロセッサデータ受信のフローチャートの例を示します。SCSCR の MPIE を 1 にセットするとマルチプロセッサビットが 1 の通信データを受信するまで通信データを読みとばします。マルチプロセッサビットが 1 の通信データを受信すると受信データを SCRDR に転送します。このとき RXI 割り込み要求を発生します。その他の動作は調歩同期式モードの動作と同じです。図 15.17 に受信時の動作例を示します。




図 15.17 SCI の受信時の動作例

(8ビットデータ/マルチプロセッサビットあり/1ストップビット/LSBファーストの例)




図 15.18 マルチプロセッサシリアル受信のフローチャートの例 (1)

15-51




図 15.18 マルチプロセッサシリアル受信のフローチャートの例 (2)

### 15.5 割り込み要因と DMAC/DTC

SCI は、送信終了割り込み(TEI)要求、受信エラー割り込み(ERI)要求、受信データフル割り込み(RXI)要求、送信データエンプティ割り込み(TXI)要求の4種類の割り込み要因を持っています。

表 15.18 に各割り込み要因と優先順位を示します。各割り込み要因は、SCSCR の TIE、RIE、TEIE ビット、および SCSPTR の EIO ビットで、許可または禁止ができます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

シリアルステータスレジスタ(SCSSR)の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。TXI 割り込み要求でダイレクトメモリアクセスコントローラ(DMAC)またはデータトランスファコントローラ(DTC)を起動してデータ転送を行うことができます。DMAC 起動によるデータ転送時は、トランスミットデータレジスタ(SCTDR)への書き込みが行われると、TDRE フラグが自動的に 0 にクリアされて、CPU への TXI 割り込み要求は発生しません。DTC 起動によるデータ転送時は、DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の場合には、SCTDR への書き込みが行われると TDRE フラグが自動的に 0 にクリアされて CPU への TXI 割り込み要求は発生しませんが、DISEL ビットが 0 でかつ転送カウンタが 0 または DISEL ビットが 1 の場合には、SCTDR への書き込みが行われても TDRE フラグは 0 にクリアされずに SCTDR への書き込み後に CPU への TXI 割り込み要求が発生します。

SCSSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。RXI 割り込み要求で DMAC/DTC を起動してデータ転送を行うことができます。 DMAC 起動によるデータ転送時は、レシーブデータレジスタ (SCRDR)の読み出しが行われると、RDRF フラグが自動的に 0 にクリアされて、CPU への RXI 割り込み要求は発生しません。 DTC 起動によるデータ転送時は、 DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の場合には、SCRDR の読み出しが行われると RDRF フラグが自動的に 0 にクリアされて CPU への RXI 割り込み要求は発生しませんが、 DISEL ビットが 0 でかつ転送カウンタが 0 または DISEL ビットが 1 の場合には、 SCRDR の読み出しが行われても RDRF フラグは 0 にクリアされずに SCRDR の読み出し後に CPU への RXI 割り込み要求が発生します。

また、SCSSRのORER、FER フラグまたは PER が 1 にセットされると、ERI 割り込み要求が発生します。この ERI 割り込み要求で DMAC/DTC の起動はできません。データ受信処理において、RXI 割り込み要求の発生を禁止 にし、ERI 割り込み要求の発生のみ許可にすることも可能です。この場合、RIE ビットを 1 に設定するとともに、SCSPTRの EIO ビットを 1 にセットしてください。ただし、EIO ビットを 1 に設定すると、RXI 割り込み要求が発生しないため、DMAC/DTC による受信データの転送は行われません。

さらに、SCSSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。この TEI 割り込み要求で DMAC/DTC の起動はできません。

なお、TXI 割り込みは送信データを書き込み可能なことを示し、TEI 割り込みは送信動作が終了したことを示しています。

### 表 15.18 SCI 割り込み要因

割り込み要因	内 容	割り込み許可 ビット	DMAC/DTC の 起動	優先順位
ERI	受信エラー (ORER、FER、PER)による割り込み	RIE=1	不可	高.
RXI	受信データフル(RDRF)による割り込み	RIE=1 かつ EIO=0	可	<b>↑</b>
TXI	送信データエンプティ(TDRE)による割り込み	TIE=1	可	+
TEI	送信終了 (TEND) による割り込み	TEIE=1	不可	低

# 15.6 シリアルポートレジスタ (SCSPTR)と SCI 端子との関係

SCSPTR と SCI 端子との関係を図 15.19、図 15.20 に示します。




図 15.19 SPB1IO ビット、SPB1DT ビットと SCK 端子との関係




図 15.20 SPB0IO ビット、SPB0DT ビットと TXD 端子との関係

# 15.7 使用上の注意事項

#### 15.7.1 SCTDR への書き込みと TDRE フラグの関係について

シリアルステータスレジスタ(SCSSR)の TDRE フラグはトランスミットデータレジスタ(SCTDR)からトランスミットシフトレジスタ(SCTSR)に送信データの転送が行われたことを示すステータスフラグです。 SCI が SCTDR から SCTSR にデータを転送すると、TDRE フラグが 1 にセットされます。

SCTDR へのデータの書き込みは、TDRE フラグの状態にかかわらず行うことができます。しかし、TDRE フラグが 0 の状態で新しいデータを SCTDR に書き込むと、SCTDR に格納されていたデータは、まだ SCTSR に転送されていないため失われてしまいます。したがって SCTDR への送信データの書き込みは、必ず TDRE フラグが 1 にセットされていることを確認してから行ってください。

#### 15.7.2 複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、SCSSR の各ステータスフラグの状態は、表 15.19 のようになります。また、オーバランエラーが発生した場合にはレシーブシフトレジスタ(SCRSR)からレシーブデータレジスタ(SCRDR)へのデータ転送は行われず、受信データは失われます。

受信エラーの状態		SCSSR のステータスフラグ					
	RDRF	ORER	FER	PER	SCRSR		
					SCRDR		
オーバランエラー	1	1	0	0	×		
フレーミングエラー	0	0	1	0			
パリティエラー	0	0	0	1			
オーバランエラー + フレーミングエラー	1	1	1	0	×		
オーバランエラー + パリティエラー	1	1	0	1	×		
フレーミングエラー + パリティエラー	0	0	1	1			
オーバランエラー + フレーミングエラー	1	1	1	1	×		
+ パリティエラー							

表 15.19 SCSSR のステータスフラグの状態と受信データの転送

#### 【記号説明】

: SCRSR SCRDR に受信データを転送します。

x:SCRSR SCRDRに受信データを転送しません。

#### 15.7.3 ブレークの検出と処理について

フレーミングエラー(FER)検出時に RXD 端子の値を直接読み出すことで、ブレークを検出できます。ブレークでは、RXD 端子からの入力がすべて 0 になりますので FER フラグがセットされ、またパリティエラー(PER)もセットされる場合があります。

SCI は、ブレークを受信した後は、受信動作を停止します。このとき、SCRSR から SCRDR への受信データの 転送だけでなく、RXD 端子から入力されたシリアルデータを SCRSR にセットする動作も停止します。

受信動作を再開するには、RXD 端子にハイレベルを入力し、オーバーランエラー(ORER)、FER、PER をクリアしてください。

#### 15.7.4 ブレークの送り出し

TXD 端子は、シリアルポートレジスタ(SCSPTR)の SPB0IO、SPB0DT ビットで入出力条件とレベルを決めることができます。これを使ってブレークの送り出しができます。

シリアル送信の初期化から TE ビットを 1 にセット(送信可能)するまでは、TXD 端子として機能しません。 この間は、マーク状態は SPB0DT ビットの値で代替えされます。このため、最初は SPB0IO と SPB0DT ビットを 1 に設定(出力、ハイレベル)しておきます。

シリアル送信時にブレークを送り出したいときは、SPB0IO ビットを 1 にセット、SPB0DT ビットを 0 にクリア した後、TE ビットを 0 にクリア(送信停止)します。TE ビットを 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TXD 端子からはローレベルが出力されます。

#### 15.7.5 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI は転送レートの 16 倍の周波数の基本クロックで動作しています。

受信時に SCI は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 8 クロック目の立ち上がりエッジで内部に取り込みます。

これを図 15.21 に示します。




図 15.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left(0.5 - \frac{1}{2N}\right) - (L - 0.5) F - \frac{|D - 0.5|}{N} (1 + F) \times 100[\%] \quad ... \vec{x} (1)$$

M: 受信マージン(%)

N: クロックに対するビットレートの比(N=16)

D: D = 0 - 1.0

L:フレーム長(L=9~12)

F: クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5とすると、受信マージンは式(2)より46.875%となります。

D = 0.5、F = 0 のとき

$$M = (0.5 - 1/(2 \times 16)) \times 100\%$$
  
= 46.875% ... $\pm$  (2)

ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。

#### 15.7.6 DMAC/DTC 使用上の注意事項

(1)同期クロックに外部クロックソースを使用する場合、DMAC/DTC による SCTDR の更新後、周辺動作クロックで 5 サイクル以上経過した後に外部クロックを入力してください。SCTDR の更新後 4 サイクル以内に送信クロックを入力すると誤動作することがあります(図 15.22 参照)。




図 15.22 DMAC/DTC による同期クロック転送例

(2) TXI 割り込みにより DMAC または DTC を起動して SCTDR ヘデータを書き込んだ場合には TEND フラグ は不定となりますので、TEND フラグを送信終了フラグとして使用しないでください。

#### 15.7.7 クロック同期外部クロックモード時の注意事項

TE = 1、RE = 1 に設定するのは、外部クロック SCK を 0 1 にしてから周辺動作クロック 4 クロック以上経過してからにしてください。

TE=RE=1に設定するのは、必ず外部クロック SCK が1のときにしてください。

### 15.7.8 モジュールスタンバイモードの設定

SCI は、スタンバイコントロールレジスタにより、本モジュールの動作禁止/許可を設定することが可能です。 初期値では、SCI の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセス が可能になります。詳細は、「第26章 低消費電力モード」を参照してください。

# FIFO 付きシリアルコミュニケーション 16 インタフェース(SCIF)

本 LSI は、1 チャネルの FIFO 付きシリアルコミュニケーションインタフェース (SCIF: Serial Communication Interface with FIFO)を内蔵しています。SCIF は、調歩同期式通信とクロック同期式通信の2方式でシリアル通信 ができます。

送受信に FIFO レジスタをおのおの 16 段内蔵しており、効率の良い高速連続通信を行うことができます。

#### 16.1 特長

• 調歩同期式シリアル通信

キャラクタ単位で同期をとる調歩同期方式でシリアルデータの通信を行います。 Universal Asynchronous Receiver/Transmitter (UART) やAsynchronous Communication Interface Adapter (ACIA) など標準の調歩同期式 通信用LSIとのシリアルデータ通信が可能です。シリアルデータ通信フォーマットを8種類のフォーマットか ら選択できます。

データ長 : 7ビット、または8ビット ストップビット長:1ビット、または2ビット

:偶数パリティ、奇数パリティ、またはパリティなし

受信エラーの検出 :パリティエラー、フレーミングエラー、オーバランエラーを検出

:フレーミングエラーが発生し、引き続き1フレーム長以上スペース0(ローレベル)の場 ブレークの検出

> 合、ブレークを検出します。また、フレーミングエラー発生時にRXD端子のレベルを シリアルポートレジスタから直接読み出すことによってもブレークを検出できます。

> > 16-1

クロック同期式シリアル通信

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のLSIとのシリアルデ ータ通信が可能です。シリアルデータ通信フォーマットは1種類です。

データ長 : 8ビット

受信エラーの検出 : オーバランエラーを検出

全二重诵信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部および 受信部ともに16段のFIFOバッファ構造になっているので、シリアルデータの連続送信、連続受信ができます。

- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 内部または外部送受信クロックソース

ボーレートジェネレータ(内部クロック)、またはSCK端子(外部クロック)から選択可能

#### • 4種類の割り込み要因

送信FIFOデータエンプティ、ブレーク、レシープFIFOデータフル、受信エラー割り込みの4種類の割り込み要因があり、それぞれ独立に要求することができます。

- 送信FIFOデータエンプティ、レシーブFIFOデータフル時にDTCを起動させてデータ転送を行うことができます。
- モジュールスタンバイモードの設定可能。
- 調歩同期モードにおいて、モデムコントロール機能(RTS、CTS)を内蔵しています。
- 送信、およびレシーブFIFOレジスタのデータ数およびレシーブFIFOレジスタの受信データの受信エラー数を 知ることができます。
- 調歩同期モード受信時、タイムアウトエラー (DR) を検出できます。

図 16.1 に SCIF のブロック図を示します。




図 16.1 SCIF のブロック図

# 16.2 入出力端子

SCIF の入出力端子を表 16.1 に示します。

表 16.1 端子構成

チャネル	名称	端子名*	入出力	機能
3	シリアルクロック端子	SCK3	入出力	クロック入出力
	受信データ端子	RXD3	入力	受信データ入力
	送信データ端子	TXD3	出力	送信データ出力
	リクエストツーセンド端子	RTS3	出力	リクエストツーセンド
	クリアツーセンド端子	CTS3	入力	クリアツーセンド

【注】 \* 本文中ではチャネルを省略し、それぞれ SCK、RXD、TXD、RTS、CTS と略称します。

### 16.3 レジスタの説明

SCIFのレジスタを以下に示します。これらのレジスタはデータフォーマットとビットレートを指定し、送信部、受信部をコントロールします。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
シリアルモードレジスタ_3	SCSMR_3	R/W	H'0000	H'FFFFC180	16
ビットレートレジスタ_3	SCBRR_3	R/W	H'FF	H'FFFFC182	8
シリアルコントロールレジスタ_3	SCSCR_3	R/W	H'0000	H'FFFFC184	16
トランスミット FIFO データレジスタ_3	SCFTDR_3	W	H'xx	H'FFFFC186	8
シリアルステータスレジスタ_3	SCFSR_3	R/W	H'0060	H'FFFFC188	16
レシーブ FIFO データレジスタ_3	SCFRDR_3	R	H'xx	H'FFFFC18A	8
FIFO コントロールレジスタ_3	SCFCR_3	R/W	H'0000	H'FFFFC18C	16
FIFO データ数レジスタ_3	SCFDR_3	R	H'0000	H'FFFFC18E	16
シリアルポートレジスタ_3	SCSPTR_3	R/W	H'00xx	H'FFFFC190	16
ラインステータスレジスタ_3	SCLSR_3	R/W	H'0000	H'FFFFC192	16

表 16.2 レジスタ構成

# 16.3.1 レシーブシフトレジスタ (SCRSR)

SCRSR は、シリアルデータを受信するためのレジスタです。

SCIF は、SCRSR に RXD 端子から入力されたシリアルデータを LSB (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的にレシーブ FIFO データレジスタ (SCFRDR) へ転送されます。

CPU から直接 SCRSR の読み出し/書き込みをすることはできません。

ビット:	7	6	5	4	3	2	1	0
初期値:	-	-	-	-	-	-	-	-
R/W:	-	-	-	-	-	-	-	-

### 16.3.2 レシーブ FIFO データレジスタ (SCFRDR)

SCFRDR は、受信したシリアルデータを格納する8ビット16段のFIFOレジスタです。

SCIF は、1 バイトのシリアルデータの受信が終了すると、レシープシフトレジスタ (SCRSR)から SCFRDR へ 受信したシリアルデータを転送して格納し、受信動作を完了します。16 バイトの格納が終了するまで連続した受信動作が可能です。CPU は SCFRDR から読み出しはできますが書き込むことはできません。レシープ FIFO データレジスタに受信データがない状態で読み出すと値は不定になります。このレジスタが受信データでいっぱいになると、それ以降に受信したシリアルデータは失われます。

ビット:	7	6	5	4	3	2	1	0
初期値:	-	-	-	-	-	-	-	-
R/W:	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
7~0		不定	R	シリアル受信データ用 FIFO

#### 16.3.3 トランスミットシフトレジスタ (SCTSR)

SCTSR は、シリアルデータを送信するためのレジスタです。

SCIF は、トランスミット FIFO データレジスタ(SCFTDR)から送信データをいったん SCTSR に転送し、LSB (ビット 0) から順に TXD 端子に送り出すことでシリアルデータ送信を行います。1 バイトのデータ送信を終了すると自動的に SCFTDR から SCTSR へ次の送信データを転送し、送信を開始します。

CPU から、直接 SCTSR の読み出し/書き込みをすることはできません。




## 16.3.4 トランスミット FIFO データレジスタ (SCFTDR)

SCFTDR は、シリアル送信するデータを格納する 8 ビット 16 段 FIFO レジスタです。

SCIF は、トランスミットシフトレジスタ(SCTSR)の空を検出すると、SCFTDR に書き込まれた送信データを SCTSR に転送してシリアル送信を開始します。SCFTDR の送信データが空になるまで連続シリアル送信ができま す。SCFTDR は、常に CPU による書き込みが可能です。

SCFTDR が送信データでいっぱい (16 バイト) になると、次のデータを書き込むことはできません。書き込みを試みてもデータは無視されます。



ビット	ビット名	初期値	R/W	説 明
7~0		不定	W	シリアル送信データ用 FIFO

### 16.3.5 シリアルモードレジスタ (SCSMR)

SCSMR は、SCIF のシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 16 ビットのレジスタです。SCSMR は、常に CPU による読み出し / 書き込みが可能です。

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	C/Ā	CHR	PE	O/E	STOP	-	CKS	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	C/A	0	R/W	コミュニケーションモード
				SCIFの動作モードを調歩同期式モードとクロック同期式モードいずれかから選択します。
				0:調歩同期式モード
				1:クロック同期式モード
6	CHR	0	R/W	キャラクタレングス
				調歩同期式モードのデータ長を 7 ビット / 8 ビットデータのいずれかから選択します。クロック同期式モードでは、CHR の設定にかかわらず、データ長は 8 ビットデータ固定です。 0:8 ビットデータ
				1:7 ビットデータ*
				【注】* 7 ビットデータを選択した場合、トランスミット FIFO データレジスタ の MSB (7 ビット) は送信されません。

ビット	ビット名	初期値	R/W	説明
5	PE	0	R/W	パリティイネーブル 調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、PE ビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。  0:パリティビットの付加、およびチェックを禁止  1:パリティビットの付加、およびチェックを許可*  【注】* PE ビットに 1 をセットすると送信時には、O/E ビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットが O/E ビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。
4	O/Ē	0	R/W	パリティモード パリティの付加やチェックを偶数パリティ、または奇数パリティのいずれで行う かを選択します。O戸ビットの設定は、調歩同期式モードで PE ビットに 1 を設 定しパリティビットの付加やチェックを許可したときのみ有効になります。クロ ック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止して いる場合には、O/E ビットの指定は無効です。 0: 偶数パリティ*¹ 1: 奇数パリティ*² 【注】*1 偶数パリティに設定すると送信時には、パリティビットと送信キャラ クタを合わせて、その中の 1 の数の合計が偶数になるようにパリティ ビットを付加して送信します。受信時には、パリティビットと受信キ ャラクタを合わせて、その中の 1 の数の合計が偶数であるかどうかを チェックします。 *2 奇数パリティに設定すると送信時には、パリティビットと送信キャラ クタを合わせて、その中の 1 の数の合計が奇数になるようにパリティ ビットを付加して送信します。受信時には、パリティビットと送信キャラ クタを合わせて、その中の 1 の数の合計が奇数になるようにパリティ
3	STOP	0	R/W	ストップビットレングス 調歩同期式モードでのストップピットの長さを 1 ピット / 2 ピットのいずれかか ら選択します。STOP ピットの設定は調歩同期式モードでのみ有効となります。 クロック同期式モードに設定した場合にはストップピットは付加されませんの で、このピットの設定は無効です。なお、受信時には STOP ピットの設定にかか わらず、受信したストップピットの 1 ピット目のみをチェックします。ストップ ピットの 2 ピット目が 1 の場合は、ストップピットとして扱いますが、0 の場合 は、次の送信キャラクタのスタートピットとして扱います。 0:1ストップピット 送信時には、送信キャラクタの最後尾に 1 ピットの 1 (ストップピット)を 付加して送信します。 1:2ストップピット 送信時には、送信キャラクタの最後尾に 2 ピットの 1 (ストップピット)を 付加して送信します。

ビット	ビット名	初期値	R/W	説明
2	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1、0	CKS[1:0]	00	R/W	クロックセレクト 1、0
				内蔵ボーレートジェネレータのクロックソースを選択します。
				クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係に
				ついては、「16.3.8 ビットレートレジスタ(SCBRR)」を参照してください。
				00:P クロック
				01:P /4クロック
				10:P /16 クロック
				11 : P /64 クロック
				【注】P :周辺クロック

# 16.3.6 シリアルコントロールレジスタ (SCSCR)

SCSCR は、SCIF の送信/受信動作、割り込み要求の許可/禁止、および送信/受信クロックソースの選択を行う 16 ビットのレジスタです。SCSCR は、常に CPU による読み出し/書き込みが可能です。

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	TIE	RIE	TE	RE	REIE	-	CKE	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~8	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	TIE	0	R/W	トランスミットインタラプトイネーブル トランスミット FIFO データレジスタ (SCFTDR) からトランスミットシフトレジスタ (SCTSR) ヘシリアル送信データが転送され、トランスミット FIFO レジスタのデータ数が指定送信トリガ数より少なくなり、シリアルステータスレジスタ (SCFSR)の TDFE フラグが 1 にセットされたときに、送信 FIFO データエンプティ割り込み (TXIF)要求の発生を許可 / 禁止します。  0:送信 FIFO データエンプティ割り込み (TXIF)要求を禁止*  1:送信 FIFO データエンプティ割り込み (TXIF)要求を禁止*  1:送信 FIFO データエンプティ割り込み (TXIF)要求を禁止*  1:法信 FIFO データエンプティ割り込み (TXIF)要求を許可  【注】* TXIF の解除は、SCFTDR に指定した送信トリガ数より大きな量の送信データを書き込み、TDFE フラグの 1を読み出した後 0 にクリアするか、または TIE を 0 にクリアすることで行うことができます。

ビット	ビット名	初期値	R/W	説明
6	RIE	0	R/W	レシーブインタラブトイネーブル SCFSR の RDF フラグまたは DR フラグが 1 にセットされたときの受信データフル割り込み (RXIF) 要求、SCFSR の ER フラグが 1 にセットされたときの受信エラー割り込み (ERIF) 要求、SCFSR の BRK フラグまたは SCLSR の ORERフラグが 1 にセットされたときのブレーク割り込み (BRIF) 要求の発生を許可/禁止します。  0: 受信データフル割り込み (RXIF) 要求、受信エラー割り込み (ERIF) 要求、およびブレーク割り込み (BRIF) 要求を禁止*  1: 受信データフル割り込み (RXIF) 要求、受信エラー割り込み (ERIF) 要求、およびブレーク割り込み (BRIF) 要求を禁止*  1: 受信データフル割り込み (BRIF) 要求を禁止*  1: 受信データフル割り込み (BRIF) 要求を禁止*  1: 受信データフル割り込み (BRIF) 要求、受信エラー割り込み (ERIF) 要求、およびブレーク割り込み (BRIF) 要求を許可  【注】* RXIF割り込み要求の解除は、RDFまたは DR フラグの 1 を読み出した後、0 にクリアするか、RIE ビットを0 にクリアすることで行えます。ERIF、BRIF割り込み要求の解除は、ER、BRK または ORER フラグの 1 を読み出した後、0 にクリアするか、RIE、REIE ビットを0 にクリアすることで行えます。
5	TE	0	R/W	トランスミットイネーブル シリアル送信動作の開始を許可 / 禁止します。 0:送信動作を禁止 1:送信動作を許可* 【注】* この状態で、SCFTDRに送信データを書き込むとシリアル送信を開始します。なお、TE ビットを 1 にセットする前に必ず SCSMR、SCFCR の設定を行い、送信フォーマットを決定し、送信 FIFO をリセットしてください。
4	RE	0	R/W	レシーブイネーブル シリアル受信動作の開始を許可 / 禁止します。  0: 受信動作を禁止*¹  1: 受信動作を禁止*¹  1: 受信動作を許可*²  【注】 *1 RE ビットを 0 にクリアしても DR、ER、BRK、RDF、FER、PER、ORER の各ビットは影響を受けず、状態を保持しますので注意してください。  *2 この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。なお、RE ビットを 1 にセットする前に必ずシリアルモードレジスタ(SCSMR)、FIFO コントロールレジスタ(SCFCR)の設定を行い、受信フォーマットを決定し、受信 FIFO をリセットしてください。

RENESAS

ビット	ビット名	初期値	R/W	説明
3	ピット名 REIE	初期値 O	R/W	説 明  レシープエラーインタラプトイネープル  受信エラー割り込み(ERIF)要求、プレーク割り込み(BRIF)要求の発生を許可  / 禁止します。ただし、REIE ビットの設定は RIE ビットが 0 のときのみ有効です。  0: 受信エラー割り込み(ERIF)要求、プレーク割り込み(BRIF)要求を禁止*  1: 受信エラー割り込み(ERIF)要求、プレーク割り込み(BRIF)要求を許可  【注】* ERIF、BRIF割り込み要求の解除は、ER、BRKまたは ORER フラグの 1 を読み出した後 0 にクリアするか、RIE、REIE ビットを 0 にクリアす
				ることで行います。RIE を 0 に設定しても、REIE を 1 に設定すれば、 ERIF、BRIF 割り込み要求は発生します。
2	-	0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1, 0	CKE[1:0]	00	R/W	クロックイネーブル 1、0 SCIF のクロックソースの選択、および SCK 端子からのクロック出力の許可 / 禁止を設定します。CKE1 ビットと CKE0 ビットの組み合わせによって SCK 端子をシリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。ただし、CKE0 ビットの設定は、内部クロック動作(CKE1=0)のときのみ有効です。外部クロック動作(CKE1=1)の場合は CKE0 ビットの設定は無効です。また、クロック同期式モードで使用する場合は、SCSMR で SCIFの動作モードを決定してから、その後 CKE1、CKE0 ビットの設定をしてください。  ・調歩同期式モード 00:内部クロック/SCK 端子は入力端子(入力信号は無視)。SCK 端子の状態は SCSPTR の SCKIO ビット、SCKDT ビットに依存します。 01:内部クロック/SCK 端子はクロック出力(ビットレートの 16 倍の周波数のクロックを出力) 10:外部クロック/SCK 端子はクロック入力(ビットレートの 16 倍の周波数のクロックを入力) 11:設定禁止  ・クロック同期式モード 00:内部クロック/SCK 端子は同期クロック出力 01:内部クロック/SCK 端子は同期クロック出力 11:設定禁止

## 16.3.7 シリアルステータスレジスタ (SCFSR)

SCFSR は 16 ビットのレジスタです。上位 8 ビットはレシーブ FIFO データレジスタのデータの受信エラー数を、下位 8 ビットは SCIF の動作状態を示すステータスフラグを示します。

SCFSR は常に CPU から読み出し / 書き込みが可能です。ただし、ER、TEND、TDFE、BRK、RDF、DR の各ステータスフラグへ 1 を書き込むことはできません。また、これらを 0 にクリアするためには、あらかじめ 1 を読み出しておく必要があります。また、FER フラグ、および PER フラグは読み出し専用であり、書き込むことはできません。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
		PER	[3:0]			FER	R[3:0]		ER	TEND	TDFE	BRK	FER	PER	RDF	DR
初期値:	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R	R	R/(W)*	R/(W)*

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15 ~ 12	PER[3:0]	0000	R	パリティエラー数
				レシープ FIFO データレジスタ(SCFRDR)に格納されている受信データでパリティエラーの発生しているデータ数を示します。 SCFSRの ER ビットがセットされた後、ビット 15~12 で示される値がパリティエラー発生データ数を表示します。SCFRDRの 16 パイト受信データすべてがパリティエラーを伴う場合、PER3~PER0 は 0 を表示します。
11~8	FER[3:0]	0000	R	フレーミングエラー数 レシープ FIFO データレジスタ (SCFRDR) に格納されている受信データでフレーミングエラーの発生しているデータ数を示します。 SCFSR の ER ビットがセットされた後、ビット 11~8 で示される値がフレーミングエラーの発生しているデータ数を表示します。 SCFRDR の 16 バイト受信データすべてがフレーミングエラーを伴う場合、FER3~FER0 は 0 を表示します。

ビット	ビット名	初期値	R/W	説 明
7	ER	0	R/(W)*	受信エラー
				フレーミングエラー、またはパリティを含むデータの受信時にパリティエラー
				が発生したことを示します。*'
				0:受信中、または正常に受信を完了したことを表示
				[クリア条件]
				• パワーオンリセット
				● ER = 1 の状態を読み出した後、0 を書き込んだとき
				1: 受信時にフレーミングエラーまたはパリティエラーが発生したことを表示
				[セット条件]
				● 1回のデータ受信の終わりで受信データの最後のストップビットが1であるか どうかをチェックし、ストップビットが0であったとき* <sup>2</sup>
				● 受信時の受信データとパリティビットを合わせた 1 の数がシリアルモードレジスタ ( SCSMR ) の O/E ビットで指定した偶数 / 奇数パリティの設定と一致しなかったとき
				【注】*1 SCSCR の RE ビットを 0 にクリアしたときには、ER フラグは影響を受けず以前の状態を保持します。受信エラーが発生しても受信データは SCFRDR に転送され受信動作は継続します。 SCFRDR から読み出したデータに受信エラーがあるかどうかは、SCFSR の FER、PER ビットで判定できます。
				*2 2ストップモードのときは第1ストップビットのみチェックされ、
				第 2 ストップビットはチェックされません。
6	TEND	1	R/(W)*	トランスミットエンド
				送信キャラクタの最後尾ビットの送信時に SCFTDR に有効なデータがなく、送信を終了したことを示します。
				│ │ 0:送信中であることを表示
				   [クリア条件]
				-     ● SCFTDR に送信データを書き込み、TEND = 1 の状態を読み出した後 TEND
				フラグに 0 を書き込んだとき
				1:送信を終了したことを表示
				[セット条件]
				• パワーオンリセット
				• SCSCR の TE ビットが 0 のとき
				1 バイトのシリアル送信キャラクタの最後尾ビットの送信時に SCFTDR に送信データがないとき
				【注】TXIF割り込みにより DTC を起動して SCFTDR ヘデータを書き込んだ場合には TEND フラグは不定となりますので、TEND フラグを送信終了フラグとして使用しないでください。

ビット	ビット名	初期値	R/W	説 明
5	TDFE	1	R/(W)*	送信 FIFO データエンプティ
5	IDFE		H/(W)*	は信 FIFO データエシフティトランスミット FIFO データレジスタ (SCFTDR) からトランスミットシフトレジスタ (SCTSR) にデータが転送され、SCFTDR のデータ数が FIFO コントロールレジスタ (SCFCR) の TTRG1、TTRG0 ピットで指定した送信トリガデータ数より少なくなり、SCFTDR に送信データを書き込むことが可能になったことを示します。  0: SCFTDR に書き込んだ送信データ数が指定送信トリガ数より多いことを表示 [クリア条件]  • TDFE = 1 の状態を読み出した後、指定送信トリガ数より多い送信データ数をSCFTDR に書き込み、TDFE に 0 を書き込んだとき  • DTC で指定送信トリガ数より多いデータを SCFTDR に書き込んだとき  1: SCFTDR に書き込んだ送信データ数が指定送信トリガ数以下であることを表示 [セット条件]  • パワーオンリセット  • 送信の結果 SCFTDR に書き込んだ送信データ数が指定送信トリガ数以下のとき  【注】* SCFTDR は 16 バイトの FIFO レジスタであるため、TDFE = 1 の状態で書き込むことができるデータの最大数は「16 から指定した送信トリガ数を引いた数」になります。それ以上のデータを書き込もうとしてもデータは無視されます。SCFTDR のデータ数は SCFDR の上位 8 ピットに示されます。
4	BRK	0	R/(W)*	プレーク検出 受信データにプレーク信号が検出されたことを示します。

RENESAS

ビット	ビット名	初期値	R/W	説 明
3	FER	0	R	フレーミングエラー表示
				調歩同期式モードで、レシープ FIFO データレジスタ(SCFRDR)から読み出
				したデータにフレーミングエラーがあったかどうかを表示します。
				0:次に SCFRDR から読み出す受信データにフレーミングエラーが発生しな かったことを表示
				[クリア条件]
				• パワーオンリセット
				• 次の SCFRDR 読み出しデータにフレーミングエラーなし
				1:次に SCFRDR から読み出す受信データにフレーミングエラーが発生した
				ことを表示
				[セット条件]
				• 次の SCFRDR 読み出しデータにフレーミングエラーあり
2	PER	0	R	パリティエラー
				調歩同期式モードで、レシーブ FIFO データレジスタ(SCFRDR)から読み出したデータにパリティエラーがあったかどうかを表示します。
				0:次に SCFRDR から読み出す受信データにパリティエラーが発生しなかったことを表示
				[クリア条件]
				• パワーオンリセット
				• 次の SCFRDR 読み出しデータにパリティエラーなし
				1:次に SCFRDR から読み出す受信データにパリティエラーが発生したことを表示
				◆ 次の SCFRDR 読み出しデータにパリティエラーあり


ビット	ビット名	初期値	R/W	説 明
1	RDF	0	R/(W)*	レシーブ FIFO データフル
				受信データがレシーブ FIFO データレジスタ( SCFRDR )に転送され、SCFRDR の受信データ数が、FIFO コントロールレジスタ( SCFCR )の RTRG1、RTRG0 ピットで指定した受信トリガ数より多くなったことを示します。
				0: SCFRDR の書き込まれた送信データ数が指定受信トリガ数より少ないことを表示
				[クリア条件]
				• パワーオンリセット
				● RDF = 1 を読み出した後、SCFRDR の受信データ数が指定受信トリガ数より 少なくなるまで SCFRDR を読み出し、RDF に 0 を書き込んだとき
				● DTC で SCFRDR の受信データ数が指定トリガ数より少なくなるまで SCFRDR を読み出したとき
				1:SCFRDR の受信データ数が指定受信トリガ数以上であることを表示
				[セット条件]
				• 指定受信トリガ数以上の受信データ数が SCFRDR に格納されたとき*
				【注】* SCFRDR は 16 バイトの FIFO レジスタであるため、RDF が 1 のとき
				読み出すことができるデータの最大数は指定受信トリガ数となりま
				す。SCFRDR のすべてのデータを読み出した後、さらに読み出しを 続けると不定になります。SCFRDR の受信データ数は SCFDR の下
				続けると不足になりより。 SOFNDH の支信チーク数は SOFDH の下位 8 ビットに示されます。
0	DR	0	R/(W)*	レシーブデータレディ
				  調歩同期式モードで、レシーブ FIFO データレジスタ(SCFRDR)に指定受信
				トリガ数より少ないデータを格納し、最後のストップビットから 15ETU の時間
				経過後も次のデータが受信されないことを示します。クロック同期式モードに
				設定した場合はセットされません。
				0: 受信中であるか、正常に受信完了後 SCFRDR に受信データが残っていないことを表示
				[クリア条件]
				• パワーオンリセット
				● DR = 1 の状態を読み出した後、SCFRDR 内の受信データをすべて読み出し、 0 を書き込んだとき
				• DTC で SCFRDR 内の受信データをすべて読み出したとき
				1:次の受信データが受信されていないことを表示
				[セット条件]
				● 指定受信トリガ数未満のデータを SCFRDR が格納し、最後のストップビット から 15ETU の時間経過*後も次のデータが受信されないとき
				【注】* 8 ビット、1 ストップビットのフォーマットの 1.5 フレーム分に相当
				します。ETU(Elementary time unit:要素時間単位)

【注】 \* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

## 16.3.8 ビットレートレジスタ (SCBRR)

SCBRR は、シリアルモードレジスタ(SCSMR)の CKS1、CKS0 ビットで選択されるボーレートジェネレータの動作クロックと合わせて、シリアル送信/受信のビットレートを設定する8 ビットのレジスタです。

SCBRR は、常に CPU による読み出し / 書き込みが可能です。SCBRR は、パワーオンリセット時に H'FF に初期化されます。



SCBRR の設定値は以下の計算式で求められます。

調歩同期式モード

$$N = \frac{P}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

クロック同期式モード

$$N = \frac{P}{8 \times 2^{-2n-1} \times B} \times 10^{6} - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータの SCBRR の設定値 (0 N 255)

(電気的特性を満足する設定値としてください。)

P: 周辺モジュール用動作周波数(MHz)

n : ボーレートジェネレータ入力クロック (n=0、1、2、3)

(n とクロックの関係は、表 16.3 を参照してください)

表 16.3 SCSMR の設定

n	クロック	SCSMR	の設定値
		CKS1	CKS0
0	Р	0	0
1	P /4	0	1
2	P /16	1	0
3	P /64	1	1

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

誤差(%) = { 
$$\frac{P \times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} -1 } \times 100$$

表 16.4~表 16.6 に調歩同期式モードの SCBRR の設定例を、表 16.7~表 16.9 にクロック同期式モードの SCBRR の設定例を示します。 表 16.10 にボーレートジェネレータを使用する場合の調歩同期式モードの各周波数における最大ビットレートを示します。また、表 16.11 と表 16.12 に外部クロック入力時の最大ビットレートを示します。

表 16.4 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (1)

ビットレート									P (	MHz )	)							
(bit/s)		10			12			14			16			18			20	
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	177	-0.25	2	212	0.03	2	248	-0.17	3	70	0.03	3	79	-0.12	3	88	-0.25
150	2	129	0.16	2	155	0.16	2	181	0.16	2	207	0.16	2	233	0.16	3	64	0.16
300	2	64	0.16	2	77	0.16	2	90	0.16	2	103	0.16	2	116	0.16	2	129	0.16
600	1	129	0.16	1	155	0.16	1	181	0.16	1	207	0.16	1	233	0.16	2	64	0.16
1200	1	64	0.16	1	77	0.16	1	90	0.16	1	103	0.16	1	116	0.16	1	129	0.16
2400	0	129	0.16	0	155	0.16	0	181	0.16	0	207	0.16	0	233	0.16	1	64	0.16
4800	0	64	0.16	0	77	0.16	0	90	0.16	0	103	0.16	0	116	0.16	0	129	0.16
9600	0	32	-1.36	0	38	0.16	0	45	-0.93	0	51	0.16	0	58	-0.69	0	64	0.16
14400	0	21	-1.36	0	25	0.16	0	29	1.27	0	34	-0.79	0	38	0.16	0	42	0.94
19200	0	15	1.73	0	19	-2.34	0	22	-0.93	0	25	0.16	0	28	1.02	0	32	-1.36
28800	0	10	-1.36	0	12	0.16	0	14	1.27	0	16	2.12	0	19	-2.34	0	21	-1.36
31250	0	9	0.00	0	11	0.00	0	13	0.00	0	15	0.00	0	17	0.00	0	19	0.00
38400	0	7	1.73	0	9	-2.34	0	10	3.57	0	12	0.16	0	14	-2.34	0	15	1.73

表 16.5 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (2)

ビットレート									P (	MHz )	)							
(bit/s)		22			24			26			28			30			32	
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	97	-0.35	3	106	-0.44	3	114	0.36	3	123	0.23	3	132	0.13	3	141	0.03
150	3	71	-0.54	3	77	0.16	3	84	-0.43	3	90	0.16	3	97	-0.35	3	103	0.16
300	2	142	0.16	2	155	0.16	2	168	0.16	2	181	0.16	2	194	0.16	2	207	0.16
600	2	71	-0.54	2	77	0.16	2	84	-0.43	2	90	0.16	2	97	-0.35	2	103	0.16
1200	1	142	0.16	1	155	0.16	1	168	0.16	1	181	0.16	1	194	0.16	1	207	0.16
2400	1	71	-0.54	1	77	0.16	1	84	-0.43	1	90	0.16	1	97	-0.35	1	103	0.16
4800	0	142	0.16	0	155	0.16	0	168	0.16	0	181	0.16	0	194	0.16	0	207	0.16
9600	0	71	-0.54	0	77	0.16	0	84	-0.43	0	90	0.16	0	97	-0.35	0	103	0.16
14400	0	47	-0.54	0	51	0.16	0	55	0.76	0	60	-0.39	0	64	0.16	0	68	0.64
19200	0	35	-0.54	0	38	0.16	0	41	0.76	0	45	-0.93	0	48	-0.35	0	51	0.16
28800	0	23	-0.54	0	25	0.16	0	27	0.76	0	29	1.27	0	32	-1.36	0	34	-0.79
31250	0	21	0.00	0	23	0.00	0	25	0.00	0	27	0.00	0	29	0.00	0	31	0.00
38400	0	17	-0.54	0	19	-2.34	0	20	0.76	0	22	-0.93	0	23	1.73	0	25	0.16

表 16.6 ビットレートに対する SCBRR の設定例 (調歩同期式モード) (3)

ビットレート		P (MHz)												
(bit/s)		34			36			38			40			
	n	N	誤差	n	N	誤差	n	N	誤差	n	N	誤差		
			(%)			(%)			(%)			(%)		
110	3	150	-0.05	3	159	-0.12	3	168	-0.19	3	177	-0.25		
150	3	110	-0.29	3	116	0.16	3	123	-0.24	3	129	0.16		
300	2	220	0.16	2	233	0.16	2	246	0.16	3	64	0.16		
600	2	110	-0.29	2	116	0.16	2	123	-0.24	2	129	0.16		
1200	1	220	0.16	1	233	0.16	1	246	0.16	2	64	0.16		
2400	1	110	-0.29	1	116	0.16	1	123	-0.24	1	129	0.16		
4800	0	220	0.16	0	233	0.16	0	246	0.16	1	64	0.16		
9600	0	110	-0.29	0	116	0.16	0	123	-0.24	0	129	0.16		
14400	0	73	-0.29	0	77	0.16	0	81	0.57	0	86	-0.22		
19200	0	54	0.62	0	58	-0.69	0	61	-0.24	0	64	0.16		
28800	0	36	-0.29	0	38	0.16	0	40	0.57	0	42	0.94		
31250	0	33	0.00	0	35	0.00	0	37	0.00	0	39	0.00		
38400	0	27	-1.18	0	28	1.02	0	30	-0.24	0	32	-1.36		

5000000

	٠٠ ١٥.			(CX) ) 0	002.	•> #2,72.17	, ( ,	- / / 1 3/4.		. , ( . ,		
ビットレート						Р (	MHz )					
(bit/s)		10		12		14		16		18		20
	n	N	n	N	n	N	n	N	n	N	n	N
250	3	155	3	187	3	218	3	249				
500	3	77	3	93	3	108	3	124	3	140	3	155
1000	2	155	2	187	2	218	2	249	3	69	3	77
2500	1	249	2	74	2	87	2	99	2	112	2	124
5000	1	124	1	149	1	174	1	199	1	224	1	249
10000	0	249	1	74	1	87	1	99	1	112	1	124
25000	0	99	0	119	0	139	0	159	0	179	0	199
50000	0	49	0	59	0	69	0	79	0	89	0	99
100000	0	24	0	29	0	34	0	39	0	44	0	49
250000	0	9	0	11	0	13	0	15	0	17	0	19
500000	0	4	0	5	0	6	0	7	0	8	0	9
1000000	-	-	0	2	-	-	0	3	-	-	0	4
2500000	0	0*	-	-	-	-	-	-	-	-	0	1
		1				1		1				1

表 16.7 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (1)

表 16.8 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (2)

ビットレート						Р (	MHz )					
(bit/s)		22		24		26		28		30		32
	n	N	n	N	n	N	n	N	n	N	n	N
250												
500	3	171	3	187	3	202	3	218	3	233	3	249
1000	3	85	3	93	3	101	3	108	3	116	3	124
2500	2 137		2	149	2	162 2		174	2	187	2	199
5000	2 68 2 74		2	80	2	87	2	93	2	99		
10000	1	137	1	149	1	162	1	174	1	187	1	199
25000	0	219	0	239	1	64	1	69	1	74	1	79
50000	0	109	0	119	0	129	0	139	0	149	0	159
100000	0	54	0	59	0	64	0	69	0	74	0	79
250000	0	21	0	23	0	25	0	27	0	29	0	31
500000	0	10	0	11	0	12	0	13	0	14	0	15
1000000	-	-	0	5	-	-	0	6	-	-	0	7
2500000	-	-	-	-	-	-	-	-	0	2	-	-
5000000			-	-	-	-	-	-	-	-	-	-

0

0\*

表 16.9 ビットレートに対する SCBRR の設定例 (クロック同期式モード) (3)

ビットレート			P (MHz)											
(bit/s)	3	4	3	6	3	8	4	0						
	n	N	n	N	n	N	n	N						
250														
500														
1000	3	132	3	140	3	147	3	155						
2500	2	212	2	224	2	237	2	249						
5000	2	105	2	112	2	118	2	124						
10000	1	212	1	224	1	237	1	249						
25000	1	84	1	89	1	94	1	99						
50000	0	169	0	179	0	189	0	199						
100000	0	84	0	89	0	94	0	99						
250000	0	33	0	35	0	37	0	39						
500000	0	16	0	17	0	18	0	19						
1000000	-	-	0	8	-	-	0	9						
2500000	-	-	-	-	-	-	0	3						
5000000	-	-	-	-	-	-	0	1						

【注】 誤差は、なるべく1%以内になるように設定してください。

### 【記号説明】

空欄:設定できません。

: 設定可能ですが誤差がでます。: 連続送信/受信はできません。

表 16.10 ボーレートジェネレータを使用する場合の各周波数における最大ビットレート(調歩同期式モード)

P (MHz)	最大ビットレート (bit/s)	設	定値
		n	N
10	312500	0	0
12	375000	0	0
14	437500	0	0
16	500000	0	0
18	562500	0	0
20	625000	0	0
22	687500	0	0
24	750000	0	0
26	812500	0	0
28	875000	0	0
30	937500	0	0
32	1000000	0	0
34	1062500	0	0
36	1125000	0	0
38	1187500	0	0
40	1250000	0	0

表 16.11 外部クロック入力時の最大ビットレート (調歩同期式モード)

P (MHz)	外部入力クロック(MHz)	最大ビットレート ( bit/s )
10	2.5000	156250
12	3.0000	187500
14	3.5000	218750
16	4.0000	250000
18	4.5000	281250
20	5.0000	312500
22	5.5000	343750
24	6.0000	375000
26	6.5000	406250
28	7.0000	437500
30	7.5000	468750
32	8.0000	500000
34	8.5000	531250
36	9.0000	562500
38	9.5000	593750
40	10.0000	625000

表 16.12 外部クロック入力時の最大ビットレート (クロック同期式モード)

P (MHz)	外部入力クロック ( MHz )	最大ビットレート(bit/s)
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7
18	3.0000	3000000.0
20	3.3333	3333333.3
22	3.6667	366666.7
24	4.0000	4000000.0
26	4.3333	4333333.3
28	4.6667	466666.7
30	5.0000	5000000.0
32	5.3333	5333333.3
34	5.6667	566666.7
36	6.0000	6000000.0
38	6.3333	6333333.3
40	6.6667	6666666.7

## 16.3.9 FIFO コントロールレジスタ (SCFCR)

SCFCR は、トランスミット FIFO データレジスタおよびレシーブ FIFO データレジスタのデータ数のリセット、トリガデータ数の設定を行う 16 ビットのレジスタです。またループバックテストの許可ビットを含んでいます。 SCFCR は、常に CPU による読み出し / 書き込みが可能です。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	R	STRG[2:	0]	RTR	G[1:0]	TTR	G[1:0]	MCE	TFRST	RFRST	LOOP
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10~8	RSTRG[2:0]	000	R/W	RTS 出力アクティブトリガ 2、1、0
				レシープ FIFO データレジスタ (SCFRDR) 内に格納された受信データ数が以下に示すトリガ設定数以上になったとき、RTS 信号はハイレベルになります。
				本ビットは調歩同期式モードで、モデム信号を許可した場合のみ有効です。
				000 : 15
				001 : 1
				010 : 4
				011:6
				100 : 8
				101 : 10
				110 : 12
				111 : 14
7、6	RTRG[1:0]	00	R/W	レシープ FIFO データ数トリガ 1、0
				シリアルステータスレジスタ(SCFSR)の RDF フラグをセットする基準となる受信データ数(指定受信トリガ数)を設定します。
				レシープ FIFO データレジスタ (SCFRDR) 内に格納された受信データ数が以下に示す設定トリガ数以上になったとき RDF フラグをセットします。
				・調歩同期式モード・クロック同期式モード
				00:1 00:1
				01:4 01:2
				10:8 10:8
				11 : 14 11 : 14

ビット	ビット名	初期値	R/W	説 明
5、4	TTRG[1:0]	00	R/W	トランスミット FIFO データ数トリガ 1、0
				シリアルステータスレジスタ ( SCFSR ) の TDFE フラグをセットする基準とな
				る送信データ数(指定送信トリガ数)を設定します。
				トランスミット FIFO データレジスタ(SCFTDR)に格納された送信データ数
				が以下に示す設定トリガ数以下になったとき TDFE フラグをセットします。
				00:8(8)*
				01:4(12)*
				10:2(14)*
				11:0(16)*
				【注】* ( )内の値は TDFE フラグがセットされるときの SCFTDR レジスタ
				の空きバイト数を示します。
3	MCE	0	R/W	モデムコントロールイネーブル
				モデムコントロール信号 CTS、RTS を許可/禁止します。
				クロック同期モードでは MCE を常に 0 にしてください。
				0:モデム信号を禁止*
				1:モデム信号を許可
				【注】* 入力値に関係なく、CTSのレベルは送信動作に影響しません。また、
	TERRET		544	RTSのレベルは受信動作に影響しません。
2	TFRST	0	R/W	トランスミット FIFO データレジスタリセット
				トランスミット FIFO データレジスタ内の送信データを無効とし、データが空の状態にリセットします。
				の : リセット動作を禁止*
				1:リセット動作を許可
				「・ソビット動作を計り 【注】* パワーオンリセット時にはリセット動作が行われます。
	DEDOT		D/14/	
1	RFRST	0	R/W	レシープ FIFO データレジスタリセット
				レシーブ FIFO データレジスタの受信データを無効とし、データが空の状態に リセットします。
				0:リセット動作を禁止*
				1:リセット動作を許可
	1000		D/4/	【注】* パワーオンリセット時にはリセット動作が行われます。
0	LOOP	0	R/W	ループバックテスト (LOOP)
				送信出力端子(TXD)と受信入力端子(RXD)、RTS 端子と CTS 端子を内部   で接続し、ループバックテストを可能にします。
				○ で接続し、ループバックテストを可能にします。 ○ : ループバックテストを禁止
				1:ループバックテストを許可

## 16.3.10 FIFO データ数レジスタ (SCFDR)

SCFDR は、トランスミット FIFO データレジスタ (SCFTDR) およびレシーブ FIFO データレジスタ (SCFRDR) に格納されているデータ数を示す 16 ビットのレジスタです。

上位 8 ビットで SCFTDR の送信データ数を、下位 8 ビットで SCFRDR の受信データ数を示します。 SCFDR は、常に CPU からの読み出しが可能です。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-			T[4:0]			-	-	-			R[4:0]		
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12~8	T[4:0]	00000	R	SCFTDR に格納された未送信データ数を示します。
				H'00 は送信データがないことを、H'10 は送信データのすべてが SCFTDR に格
				納されていることを示します。
7~5	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4 ~ 0	R[4:0]	00000	R	SCFRDR に格納された受信データ数を示します。
				H'00 は受信データがないことを、H'10 は受信データのすべてが SCFRDR 格納
				されていることを示します。

## 16.3.11 シリアルポートレジスタ (SCSPTR)

SCSPTR は、SCIF の端子にマルチプレクスされたポートの入出力およびデータを制御する 16 ビットのレジスタです。ビット 7、6 で  $\overline{RTS}$  端子を制御できます。ビット 5、4 で  $\overline{CTS}$  端子を制御できます。ビット 3、2 で SCK 端子を制御できます。ビット 1、0 によって TXD 端子へ出力データを書き込むことができ、シリアル送受信のブレークを制御します。

次の各ビットの説明とあわせて、「16.6 シリアルポートレジスタ(SCSPTR)と SCIF 端子との関係」も参照してください。

SCSPTR は、常に CPU による読み出し / 書き込みが可能です。なお、SCIF 端子の値を読み出す場合はポートレジスタを使用してください。詳細は「第 22 章 VO ポート」を参照してください。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	RTSIO	RTSDT	CTSIO	CTSDT	SCKIO	SCKDT	SPBIO	SPBDT
初期値:	0	0	0	0	0	0	0	0	0	不定	0	不定	0	不定	0	不定
R/W:	R	R	R	R	R	R	R	R	R/W							

ビット	ビット名	初期値	R/W				説 明				
15~8	-	すべて 0	R	リザーブビッ	リザーブビット						
				読み出すと常	読み出すと常に0が読み出されます。書き込む値も常に0にしてください。						
7	RTSIO	0	R/W	RTS ポート出	出力指定						
				RTSDT ビッ	⊦、SCF	CR の MC	Æ ビットとあわせて、RTS 端子を制御します。				
6	RTSDT	不定	R/W	RTS ポートラ	データ						
				RTSIO ビット	⊦、SCF0	CR の MC	E ビットとあわせて、RTS 端子を制御します。				
				ただし、PFC	こ(ピンフ	アンクシ	ョンコントローラ)で RTS 端子機能を選択して				
				おく必要があ	ります。						
				SCFCRの MCE ビット	RTSIO ビット 設定値	RTSDT ビット 設定値	RTS端子状態				
				設定値 0	0	*	設定禁止(初期状態)				
				0	1	0	ローレベル出力				
				0	1	1	ハイレベル出力				
				1	*	*	モデムコントロール論理に従ってシーケンス出力				
				【注】* Don't care							
5	CTSIO	0	R/W	CTS ポート入出力指定							
				CTSDT ビット、SCFCR の MCE ビットとあわせて、CTS 端子を制御します。							

ビット	ビット名	初期値	R/W		説 明							
4	CTSDT	不定	R/W	CTS ポート	データ							
				CTSIO ビッ	⊦、SCF	CR の M	CE ビッ	トとあわせて、CTS 端子を制御します。				
				   ただし、PF	で(ピン:	ファンク	ションコ	ントローラ)で CTS 端子機能を選択して				
					おく必要があります。							
				SCFCRの MCE ビット	CTSIO ビット 設定値	CTSD1 ビット 設定値		CTS端子状態				
				設定値	以んに	IXAL IE						
				0	0	*		上(初期状態)				
				0	1	0		·ベル出力				
				0	1 *	1 *	_	ベル出力				
				1		*	セテム	、コントロール論理への入力				
				【注】*	Don't care							
3	SCKIO	0	R/W	SCK ポート	·入出力指	定						
				SCKDT ビッ	y F、SCS	SMR の C	/Ā ビッ	ト、SCSCR の CKE1、CKE0 ビットとあ				
				わせて、SC	XK 端子を	制御しま	す。					
2	SCKDT	不定	R/W	SCK ポート	データ							
				SCKIO ビッ	۰ ト、SCS	MR の C	/Ā ビット	、、SCSCR の CKE1、CKE0 ビットとあわ				
				せて、SCK	端子を制	御します	•_					
							-	これ ローニング 001/ 地フ州北大路中して				
				おく必要が	•		ンヨノコ	ントローラ)で SCK 端子機能を選択して				
				SCSMRの			SCKDT	SCK端子状態				
				C/Ā ビット	CKE1, CKE0	ジャト ジェ値	ジング ビット 設定値	SUK蛹于状態				
				設定値	ビット 設定値							
				0	00	0	*	設定禁止(初期状態)				
				0	00	1	0	ローレベル出力				
				0	00	1	1	ハイレベル出力				
				0	01	*	*	シリアルコア論理に従って内部クロック出力				
				0	10	*	*	シリアルコア論理へ外部クロック入力				
				0	11	*	*	設定禁止				
				1	00	*	*	シリアルコア論理に従って内部クロック出力				
				1	01	*	*	シリアルコア論理に従って内部クロック出力				
				1	10	*	*	シリアルコア論理へ外部クロック入力				
				1	11	*	*	設定禁止				
				【注】*	Don't care							
1	SPBIO	0	R/W	シリアルポートプレーク出力指定								
				SPBDT ビッ	۶CS د SCS	SCR の T	Eビット	とあわせて、TXD 端子を制御します。				

ビット	ビット名	初期値	R/W		説明							
0	SPBDT	不定	R/W	シリアルポ	シリアルポートブレークデータ							
				SPBIO ビッ	SPBIO ビット、SCSCR の TE ビットとあわせて、TXD 端子を制御します。							
				ただし、PF	ただし、PFC(ピンファンクションコントローラ)で TXD 端子機能を選択して							
				おく必要があります。								
				SCSCRの TEビット 設定値	SPBIO ビット 設定値	SPBDT ビット 設定値	TXD端子状態					
				0	0	*	設定禁止(初期状態)					
				0	1	0	ローレベル出力					
				0	1	1	ハイレベル出力					
				1 * * シリアルコア論理に従って送信データ出力								
				【注】* Don't care								

## 16.3.12 ラインステータスレジスタ (SCLSR)

SCLSR は、常に CPU による読み出し / 書き込みが可能な 16 ビットのレジスタです。ただし、ORER のステータスフラグへ 1 を書き込むことはできません。0 にクリアするためには、あらかじめ 1 を読み出しておく必要があります。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	ORER
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/(W)*

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15~1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	ORER	0	R/(W)*	オーバランエラー
				受信時にオーバランエラーが発生して異常終了したことを示します。
				0:受信中、または正常に受信完了したことを表示*¹
				[クリア条件]
				• パワーオンリセット
				● ORER = 1 の状態を読み出した後、0 を書き込んだとき
				1:受信時にオーバランエラーが発生したことを表示* <sup>2</sup>
				[セット条件]
				● 受信 FIFO フルの状態で次のシリアル受信を完了したとき
				【注】*1 シリアルコントロールレジスタ(SCSCR)の RE ビットを 0 にクリアしたときには、ORER フラグは影響を受けず以前の状態を保持します。
				*2 レシープ FIFO データレジスタ (SCFRDR) ではオーパランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、ORER = 1 にセットされた状態で、以降のシリアル受信を続けることはできません。

## 16.4 動作説明

## 16.4.1 概要

SCIF は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの2方式でシリアル通信ができます。

送信 / 受信のおのおのに 16 段の FIFO バッファを内蔵しており、CPU のオーバヘッドを減らし、高速連続通信が可能です。また、モデムコントロール信号として  $\overline{RTS}$ 、 $\overline{CTS}$  信号を用意しています。

送受信フォーマットの選択は、シリアルモードレジスタ(SCSMR)で行います。これを表 16.13 に示します。また、SCIF のクロックソースは、シリアルコントロールレジスタ(SCSCR)の CKEI、CKE0 ビットの組み合わせで決まります。これを表 16.14 に示します。

#### (1)調歩同期式モード

- データ長:7ビット/8ビットから選択可能
   パリティの付加および1ビット/2ビットのストップビットの付加を選択可能
   (これらの組み合わせにより送信/受信フォーマット、およびキャラクタ長を決定)
- 受信時にフレーミングエラー、パリティエラー、レシーブFIFOデータフル、オーバランエラー、レシーブ データレディ、およびブレークの検出が可能
- 送受信FIFOレジスタおのおのの格納データ数を表示
- SCIFのクロックソース:内部クロック/外部クロックから選択可能

内部クロックを選択した場合:SCIFはボーレートジェネレータのクロックで動作

外部クロックを選択した場合:ビットレートの16倍の周波数のクロックを入力することが必要

(内蔵ボーレートジェネレータを使用しない)

#### (2) クロック同期式モード

- 送信 / 受信フォーマット:8ビットデータ固定
- 受信時にオーバランエラーの検出が可能
- SCIFのクロックソース:内部クロック/外部クロックから選択可能

内部クロックを選択した場合: SCIFはボーレートジェネレータのクロックで動作し、同期クロックを外部へ

出力

外部クロックを選択した場合:内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

表 16.13 SCSMR の設定値と SCIF 送信 / 受信フォーマット

	SCSMR	の設定値		モード	SCIF i	送信 / 受信フォ	ーマット
ビット7	ビット6	ビット5	ビット3		データ長	パリティ	ストップ
C/A	CHR	PE	STOP			ビット	ビット長
0	0	0	0	調歩同期式モード	8 ビット	なし	1 ビット
			1				2 ビット
		1	0			あり	1 ビット
			1				2 ビット
	1	0	0		7 ビット	なし	1 ビット
			1				2 ビット
		1	0			あり	1 ビット
			1				2 ビット
1	х	х	х	クロック同期式モード	8 ビット	なし	なし

【記号説明】x: Don't care

表 16.14 SCSMR、SCSCR の設定と SCIF のクロックソースの選択

SCSMR	SCSCR	の設定値	モード	クロック	SCK 端子の機能
ビット7	ビット1	ビット0		ソース	
C/Ā	CKE1	CKE0			
0	0	0	調歩同期式モード	内部	SCIF は SCK 端子を使用しません。 SCK 端子の状態は、 SCSPTR の SCKIO ビット、 SCKDT ビットに依存します。
		1			ビットレートの 16 倍の周波数のクロックを出力
	1	0		外部	ビットレートの 16 倍の周波数のクロックを入力
		1		-	設定禁止
1	0	х	クロック同期式モード	内部	同期クロックを出力
	1	0		外部	同期クロックを入力
		1		-	設定禁止

【記号説明】x: Don't care

### 16.4.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信/受信し、1キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

SCIF 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部がともに 16 段の FIFO バッファ構造になっていて、送信/受信中にデータの読み出し/書き込みができるので、連続送信/受信が可能です。調歩同期式シリアル通信の一般的なフォーマットを図 16.2 に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態(ハイレベル)に保たれています。SCIF は通信回線を監視し、スペース(ローレベル)になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の 1 キャラクタは、スタートビット (ローレベル) から始まり、データ (LSB ファースト: 最下位ビットから)、パリティビット (ハイ / ローレベル)、最後にストップビット (ハイレベル)の順で構成されています。

調歩同期式モードでは、SCIF は受信時にスタートビットの立ち下がりエッジで同期化を行います。また、SCIF はデータを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。




図 16.2 調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例 )

## (1) 送信/受信フォーマット

設定可能な送信/受信フォーマットを、表 16.15 に示します。

送信/受信フォーマットは8種類あり、シリアルモードレジスタ(SCSMR)の設定により選択できます。

表 16.15 シリアル送信 / 受信フォーマット (調歩同期式モード)

SCSMRの設定			シリアル送信 / 受信フォーマットとフレーム長			
CHR	PE	STOP	1 2 3 4 5 6 7 8 9 10 11 12			
0	0	0	START 8ビットデータ STOP			
0	0	1	START 8ビットデータ STOP STOP			
0	1	0	START 8ビットデータ P STOP			
0	1	1	START 8ビットデータ P STOP STOP			
1	0	0	START 7ビットデータ STOP			
1	0	1	START 7ビットデータ STOP STOP			
1	1	0	START 7ピットデータ P STOP			
1	1	1	START 7ビットデータ P STOP STOP			

## 【記号説明】

 START
 : スタートビット

 STOP
 : ストップビット

 P
 : パリティビット

### (2) クロック

SCIF の送受信クロックは、SCSMR の C/A ビットおよびシリアルコントロールレジスタ (SCSCR) の CKEI、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK 端子から入力された外部クロックの 2 種類から選択できます。SCIF のクロックソースの選択については表 16.14 を参照してください。

外部クロックを SCK 端子に入力する場合には、使用するビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートの 16 倍です。

### (3) データの送信/受信動作

• SCIF初期化(調歩同期式モード)

データの送信 / 受信前には、まずシリアルコントロールレジスタ (SCSCR)の TE ビット、および RE ビットを 0 にクリアした後、以下の順で SCIF を初期化してください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、TE ビットおよび RE ビットを 0 にクリアしてから次の手順で変更を行ってください。TE ビットを 0 にクリアすると、トランスミットシフトレジスタ(SCTSR)が初期化されます。TE、RE ビットを 0 にクリアしても、シリアルステータスレジスタ(SCFSR)、トランスミット FIFO データレジスタ(SCFTDR) および、レシーブ FIFO データレジスタ(SCFRDR) は初期化されず内容は保持されますので注意してください。TE ビットの 0 クリアは、送信データをすべて送信し SCFSR の TEND フラグがセットされた後に行ってください。TE ビットは送信中でも 0 クリア可能ですが、送信データは 0 クリアした後、マーク状態になります。また再度 TE ビットを 1 にセットして送信開始する前に SCFCR の TFRST ビットを 1 にセットして SCFTDR をリセットしてください。

外部クロックを使用している場合には、動作が不確実になりますので初期化を含めた動作中にクロックを止めないでください。図 16.3 に SCIF の初期化フローチャートの例を示します。




図 16.3 SCIF 初期化フローチャートの例

• シリアルデータ送信(調歩同期式モード)

図 16.4 にシリアル送信のフローチャートの例を示します。

SCIF の送信を可能にした後、シリアルデータ送信は以下の手順に従い行ってください。




図 16.4 シリアル送信のフローチャートの例

SCIF はシリアル送信時に以下のように動作します。

- 1. SCIFは、トランスミットFIFOデータレジスタ (SCFTDR) にデータが書き込まれると、SCFTDRからトランスミットシフトレジスタ (SCTSR) にデータを転送します。送信データをSCFTDRに書き込む前に、シリアルステータスレジスタ (SCFSR) のTDFEフラグが1であることを確認してください。書き込み可能な送信データバイト数は (16 送信トリガ設定数)です。
- 2. SCFTDRからSCTSRへデータを転送し、送信を開始すると、SCFTDRの送信データがなくなるまで連続して 送信動作を行います。SCFTDRの送信データバイト数がFIFOコントロールレジスタ(SCFCR)で設定した送 信トリガ数以下になると、TDFEフラグがセットされます。このとき、シリアルコントロールレジスタ (SCSCR)のTIEビットが1にセットされていると送信FIFOデータエンプティ割り込み(TXIF)要求を発生 します。

シリアル送信データは、以下の順にTXD端子から送り出されます。

- (a) スタートビット: 1 ビットの0 が出力されます。
- (b)送信データ:8ビット、または7ビットのデータがLSBから順に出力されます。
- (c) パリティビット (偶数パリティ、または奇数パリティ) が出力されます。 なお、パリティビットを出力しないフォーマットも選択できます。
- (d) ストップビット: 1 ビットまたは 2 ビットの 1 (ストップビット) が出力されます。
- (e)マーク状態:次の送信を開始するスタートビットを送り出すまで1を出力し続けます。
- 3. SCIFは、ストップビットを送出するタイミングでSCFTDRの送信データをチェックします。データがあると SCFTDRからSCTSRにデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始 します。送信データがないとSCFSRのTENDフラグに1をセットし、ストップビットを送り出した後、1を連 続して出力するマーク状態になります。

調歩同期式モードでの送信時の動作例を図 16.5 に示します。




図 16.5 送信時の動作例(8ビットデータ/パリティあり/1ストップビットの例)

4. モデムコントロールを許可した場合、CTS入力値によって送信を停止/再開することができます。CTSが1にされると、送信中のときは1フレームの送信終了後マーク状態になります。CTSが0にされると、次の送信データがスタートビットを先頭に出力されます。モデムコントロールを使用した動作例を図16.6に示します。




図 16.6 モデムコントロールを使用した動作例(CTS)

シリアルデータ受信(調歩同期式モード)

図 16.7、図 16.8 にシリアル受信フローチャートの例を示します。

SCIF の受信を可能に設定した後、シリアルデータ受信は次の手順に従い行ってください。




図 16.7 シリアル受信のフローチャートの例(1)




図 16.8 シリアル受信のフローチャートの例 (2)

SCIF は受信時に以下のように動作します。

- 1. SCIFは通信回線を監視し、スタートビットの0を検出すると内部を同期化し、受信を開始します。
- 2. 受信したデータをSCRSRのLSBからMSBの順に格納します。
- 3. パリティビット、およびストップビットを受信します。

受信後、SCIF は以下のチェックを行います。

- (a) ストップビットチェック:ストップビットが1であるかをチェックします。 ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (b) 受信データをレシープシフトレジスタ (SCRSR) から SCFRDR に転送できる状態であるかをチェックします。
- (c) オーバランエラーチェック:オーバランエラーが発生していないことを示す ORER フラグが 0 である かどうかをチェックします。
- (d) ブレークチェック: ブレーク状態がセットされていないことを示す BRK フラグが 0 であるかどうかを チェックします。

以上のチェックがパスしたとき、SCFRDR に受信データが格納されます。

- 【注】 パリティエラー、フレーミングエラーが発生しても受信動作を続けます。
- 4. RDFフラグまたはDRフラグが1になったとき、SCSCRのRIEビットが1にセットされているとレシープFIFOデータフル割り込み(RXIF)要求を発生します。また、ERフラグが1になったとき、SCSCRのRIEビットまたはREIEビットが1にセットされていると受信エラー割り込み(ERIF)要求を発生します。さらに、BRKフラグまたはORERフラグが1になったとき、SCSCRのRIEビットまたはREIEビットが1にセットされていると、プレーク受信割り込み(BRIF)要求を発生します。

調歩同期式モード受信時の動作例を図 16.9 に示します。




図 16.9 SCIF の受信時の動作例(8ビットデータ/パリティあり/1ストップビットの例)

5. モデムコントロールが有効であると、SCFRDRが空のときRTS信号を出力します。RTSが0のときは受信可能です。RTSが1のときはSCFRDRのデータ数がフルで受信が不可能であることを示します。

モデムコントロール使用時の動作例を図 16.10 に示します。




図 16.10 モデムコントロール使用時の動作例(RTS)

### 16.4.3 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信 / 受信するモードで、高速シリアル通信に 適しています。

SCIF 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。また、送信部と受信部がともに 16 段の FIFO バッファ構造になっていますので送信 / 受信中にデータの読み出し / 書き込みができ連続送信 / 受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図 16.11 に示します。




図 16.11 クロック同期式通信のデータフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりでデータの確定が保証されます。

シリアル通信の 1 キャラクタは、データの LSB から始まり最後に MSB が出力されます。 MSB 出力後の通信回線の状態は MSB の状態を保ちます。

クロック同期式モードでは、SCIF は同期クロックの立ち上がりに同期してデータを受信します。

R01UH0198JJ0600 Rev.6.00 16-41
2014.10.16

### (1) 送信/受信フォーマット

8ビット固定です。

パリティビットの付加はできません。

#### (2) クロック

SCSMR の C/A ビットと SCSCR の CKE1、CKE0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK 端子から入力された外部同期クロックの 2 種類から選択できます。

内部クロックで動作させるとき、SCK 端子から同期クロックが出力されます。同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信 / 受信を行わないときにはハイレベルに固定されます。受信動作のみの場合、内部クロックを選択すると SCSCR の RE ビットが 1 の間、受信 FIFO 内データ数が受信トリガ設定数に達するまでクロックパルスが出力されます。この場合、 $8 \times (16+1) = 136$  パルスの同期クロックが出力されます。n キャラクタ数の受信動作を行いたいときは、クロックソースを外部クロックにしてください。内部クロックを使用する場合は、RE = 1 かつ TE = 1 とし、n キャラクタ数のダミーデータ送信と同時に n キャラクタの受信を行う手順としてください。

## (3) データの送信/受信動作

• SCIFの初期化(クロック同期式モード)

データの送信 / 受信前にシリアルコントロールレジスタ (SCSCR) の TE、RE ビットを 0 にクリアした後、以下の手順で SCIF を初期化してください。

モードの変更、通信フォーマットの変更などの場合には必ず、TE、および RE ビットを 0 にクリアしてから下記手順で変更してください。TE ビット 0 にクリアするとトランスミットシフトレジスタ ( SCTSR ) が初期化されます。RE ビットを 0 にクリアしても RDF、PER、FER、ORER の各フラグ、およびレシーブデータレジスタ( SCRDR ) の内容は保持されますので注意してください。

図 16.12 に SCIF の初期化フローチャート例を示します。




図 16.12 SCIF 初期化フローチャートの例

• シリアルデータ送信 (クロック同期式モード)

図 16.13 にシリアル送信のフローチャートの例を示します。

シリアルデータの送信は、SCIF を送信動作可能状態に設定した後、以下の手順で行ってください。




図 16.13 シリアル送信のフローチャートの例

SCIF はシリアル送信時に以下のように動作します。

- SCIFは、トランスミットFIFOデータレジスタ(SCFTDR)にデータが書き込まれると、SCFTDRからトランスミットシフトレジスタ(SCTSR)にデータを転送します。送信データをSCFTDRに書き込む前に、シリアルステータスレジスタ(SCFSR)のTDFEフラグが1であることを確認してください。書き込み可能な送信データバイト数は(16-送信トリガ設定数)です。
- 2. SCFTDRからSCTSRへデータが転送され、送信を開始すると、SCFTDRに送信データがなくなるまで連続して送信動作を続けます。SCFTDRの送信データバイト数がFIFOコントロールレジスタ(SCFCR)で設定した送信トリガ数以下になったとき、TDFEフラグがセットされます。このときシリアルコントロールレジスタ(SCSCR)のTIEビットが1にセットされていると送信FIFOデータエンプティ割り込み(TXIF)要求を発生します。
  - クロック出力モードに設定したときには、SCIFは同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。シリアル送信データは、LSBからMSBの順にTXD端子から送り出されます。
- 3. SCIFは、最終ビットを送り出すタイミングでSCFTDRの送信データをチェックします。送信データがあると SCFTDRからSCTSRにデータを転送し、次のフレームのシリアル送信を開始します。送信データがないとシ リアルステータスレジスタ(SCFSR)のTENDフラグを1にセットし、最終ビットを送り出した後、TXD端子 は状態を保持します。
- 4. シリアル送信終了後、SCK端子はハイレベル固定になります。

図 16.14 に SCIF の送信時の動作例を示します。




図 16.14 SCIF の送信時の動作例

• シリアルデータ受信 (クロック同期式モード)

図 16.15、図 16.16 にシリアル受信のフローチャートの例を示します。

シリアルデータの受信は、SCIF を受信動作可能状態に設定した後、以下の手順に従って行ってください。 SCIF の初期化を行わずに、動作モードを調歩同期式モードからクロック同期式モードに切り替える際には、必ず、ORER、PER、FER の各フラグが 0 にクリアされていることを確認してください。




図 16.15 シリアル受信のフローチャートの例(1)




図 16.16 シリアル受信のフローチャートの例(2)

SCIF はシリアル受信時に以下のように動作します。

- 1. SCIFは同期クロックの入力または出力に同期して受信を開始します。
- 2. 受信したデータをレシーブシフトレジスタ(SCRSR)のLSBからMSBの順に格納します。 受信後、SCIFは受信データをSCRSRからSCFRDRに転送できる状態であるかをチェックします。このチェックがパスしたとき、SCFRDRに受信データが格納されます。
  - エラーチェックでオーバランエラーを検出すると以後の受信動作ができません。
- 3. RDFフラグが1になったとき、シリアルコントロールレジスタ(SCSCR)のRIEビットが1にセットされていると受信データフル割り込み(RXIF)要求を発生します。また、ORERフラグが1になったとき、SCSCRのRIEビット、またはREIEビットが1にセットされているとブレーク割り込み(BRIF)要求を発生します。

図 16.17 に SCIF の受信時の動作例を示します。




図 16.17 SCIF の受信時の動作例

• シリアルデータ送受信同時動作(クロック同期式モード)

図 16.18 にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータの送受信同時動作は、SCIFを送受信動作可能状態に設定した後、以下の手順に従って行ってください。




図 16.18 シリアル送受信のフローチャートの例

## 16.5 SCIF の割り込み要因と DTC

SCIF は、送信 FIFO データエンプティ割り込み (TXIF)要求、受信エラー割り込み (ERIF)要求、受信データフル割り込み (RXIF)要求、ブレーク割り込み (BRIF)要求の4種類の割り込み要因を持っています。

表 16.16 に各割り込み要因と優先順位を示します。各割り込み要因は、SCSCR の TIE、RIE、REIE ビットで、許可または禁止ができます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

TIE ビットにより TXIF が許可されている場合、シリアルステータスレジスタ ( SCFSR ) の TDFE フラグが 1 にセットされると、TXIF 割り込み要求が発生します。

RIE ビットにより RXIF が許可されている場合、SCFSR の RDF フラグまたは DR フラグが 1 にセットされると、 RXIF 割り込み要求が発生します。 ただし、 DR フラグが 1 にセットされたことによる RXIF 割り込み要求は、調 歩同期モード時のみ発生します。

RIE ビット、または REIE ビットにより BRIF が許可されている場合、 SCFSR の BRK フラグまたは SCLSR の ORER フラグが 1 にセットされると、BRIF 割り込み要求が発生します。

RIE ビット、または REIE ビットにより、ERIF が許可されている場合、SCFCR の ER フラグが 1 にセットされると、ERIF 割り込み要求が発生します。

SCSCR の RIE ビットを 0 に設定し、REIE ビットを 1 に設定すると、RXIF 割り込み要求を出さずに ERIF、BRIF割り込み要求だけを出すことができます。

なお、TXIF 割り込みは送信データを書き込み可能なことを示し、RXIF 割り込みは SCFRDR に受信データがあることを示しています。

割り込み要因	内 容	割り込み許可ビット	DTC の起動
ERIF	受信エラー(ER)による割り込み	RIE または REIE	×
RXIF	受信 FIFO データフル(RDF)またはデータレディ(DR)に よる割り込み	RIE	
BRIF	ブレーク (BRK)またはオーバランエラー (ORER)による割 り込み	RIE または REIE	×
TXIF	送信 FIFO データエンプティ(TDFE)による割り込み	TIE	

表 16.16 SCIF 割り込み要因

# 16.6 シリアルポートレジスタ (SCSPTR)と SCIF 端子との関係

SCSPTR と SCIF 端子との関係を図 16.19~図 16.22 に示します。




図 16.19 RTSIO ビット、RTSDT ビットと RTS 端子との関係




図 16.20 CTSIO ビット、CTSDT ビットと CTS 端子との関係




図 16.21 SCKIO ビット、SCKDT ビットと SCK 端子との関係




図 16.22 SPBIO ビット、SPBDT ビットと TXD 端子との関係

#### 16.7 使用上の注意事項

SCIF を使用する際は、以下のことに注意してください。

#### 16.7.1 SCFTDR への書き込みと TDFE フラグについて

シリアルステータスレジスタ (SCFSR)の TDFE フラグはトランスミット FIFO データレジスタ (SCFTDR)に書き込まれた送信データバイト数が、FIFO コントロールレジスタ (SCFCR)の TTRG1、TTRG0 ビットで設定した送信トリガ数以下になったときセットされます。TDFE がセットされた後、送信データは SCFTDR の空バイト数まで書き込むことができ、効率よい連続送信が可能となります。

ただし、SCFTDR に書き込んだデータバイト数が送信トリガ数以下の場合、TDFE フラグは 1 を読み出し後、0 にクリアしても再び 1 にセットされます。TDFE のクリアは SCFTDR に書き込んだデータバイト数が送信トリガ数を上回るときに 1 を読み出した後に行ってください。

SCFTDR の送信データバイト数は FIFO データ数レジスタ (SCFDR) の上位 8 ビットで知ることができます。

#### 16.7.2 SCFRDR の読み出しと RDF フラグについて

シリアルステータスレジスタ(SCFSR)の RDF フラグは、レシーブ FIFO データレジスタ(SCFRDR)の受信 データバイト数が FIFO コントロールレジスタ(SCFCR)の RTRG1、RTRG0 ビットで設定した受信トリガ数以上 になったときセットされます。RDF がセットされた後、トリガ数分の受信データを SCFRDR から読み出すことが でき、効率のよい連続受信が可能です。

ただし、SCFRDR のデータバイト数が受信トリガ数以上の場合、RDF フラグを、1 を読み出した後 0 にクリアしても再び 1 にセットされます。したがって、RDF のクリアは、レシーブ FIFO データレジスタ ( SCFRDR ) 内のデータ数がトリガ数より少なくなるように受信データを読み出した後、RDF フラグの 1 を読み出し 0 にクリアしてください。

SCFRDR の受信データバイト数は FIFO データ数レジスタ (SCFDR) の下位 8 ビットで知ることができます。

#### 16.7.3 ブレークの検出と処理について

フレーミングエラーを含むデータを受信し、引き続き 1 フレーム長以上スペース 0(ローレベル)が入力されると、プレーク(BRK)を検出します。プレークを検出すると、SCFRDR への受信データ(H'00)の転送だけでなく、RXD 端子から入力されたシリアルデータを SCRSR にセットする動作も停止します。SCSCR の RIE ビット、または、REIE ビットをセットしている場合、プレーク割り込み要求(BRIF)も発生します。プレークが終了し、受信信号がマーク 1 (ハイレベル)になると、受信を再開します。

また、フレーミングエラー(FER)検出時にRXD端子の値を直接読み出すことでも、ブレークを検出できます。RXD端子の値を読み出す場合は、ポートレジスタを使用してください。ブレークでは、RXD端子からの入力がすべて0になりますので、FERフラグがセットされ、またパリティエラーフラグ(PER)もセットされる場合があります。

#### 16.7.4 ブレークの送り出し

TXD 端子の入出力条件とレベルは、シリアルポートレジスタ(SCSPTR)の SPBIO ビット、SPBDT ビットで決めることができます。これを使ってブレークの送り出しができます。

シリアル送信の初期化から TE ビットを 1 にセット (送信可能) するまでは、TXD 端子として機能しません。 この間は、マーク状態は SPBDT ビットの値で代替えされます。このため、最初は SPBIO と SPBDT ビットを 1(ハイレベル出力)に設定しておきます。

シリアル送信時にブレークを送り出したいときは SPBDT ビットを 0 にクリア (ローレベルを指定)した後、TE ビットを 0 にクリア (送信停止)します。TE ビットを 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TXD 端子から 0 が出力されます。

#### 16.7.5 調歩同期式モードの受信データサンプリングタイミングと受信マージン

SCIF は転送レートの 16 倍の周波数の基本クロックで動作しています。受信時に SCIF は、スタートビットの立ち下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの 8 クロック目の立ち上がりエッジで内部に取り込みます。このタイミングを図 16.23 に示します。




図 16.23 受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

M = { 
$$(0.5 - \frac{1}{2N}) - (L - 0.5) F - \frac{|D - 0.5|}{N} (1 + F) } \times 100[\%]$$
 ...  $\vec{x}$  (1)

M : 受信マージン(%)

N : ビットレートに対するクロック周波数の比(N=16)

D : D = 0 - 1.0

L :フレーム長(L=9~12)

F:クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5とすると、受信マージンは式(2)より46.875%となります。

D=0.5、F=0のとき

$$M = (0.5 - 1/(2 \times 16)) \times 100 \%$$
  
= 46.875 % ... \pi (2)

ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。

#### 16.7.6 モジュールスタンバイモードの設定

SCIF は、スタンバイコントロールレジスタにより、本モジュールの動作禁止 / 許可を設定するこが可能です。 初期値では、SCIF の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 26 章 低消費電力モード」を参照してください。

#### 16.7.7 DTC 使用 Lの注意事項

TXIF 割り込みにより DTC を起動して SCFTDR ヘデータを書き込んだ場合には TEND フラグは不定となりますので、TEND フラグを送信終了フラグとして使用しないでください。

# 16.7.8 シリアルステータスレジスタ ( SCFSR ) の FER フラグおよび PER フラグについて

シリアルステータスレジスタ(SCFSR)の FER フラグおよび PER フラグは、次に読み出すレシーブ FIFO データレジスタ(SCFRDR)のステータスフラグです。CPU もしくは DTC によりレシーブ FIFO データレジスタを読み出すと、受信データのフレミングエラーおよびパリティエラーのフラグは消えてしまいます。

受信データのフレミングエラーおよびパリティエラーの状態を確認する場合は、シリアルステータスレジスタの読み出し後にレシープ FIFO レジスタを読み出してください。

## 17. シンクロナスシリアルコミュニケーション ユニット(SSU)

本 LSI は 1 チャネルのシンクロナスシリアルコミュニケーションユニット (SSU: Synchronous Serial communication Unit)を備えています。SSUには、本 LSI がマスタデバイスとして外部にクロックを出力し同期シリアル通信を行うマスタモードと、外部デバイスからのクロックを入力し同期シリアル通信を行うスレーブモードがあります。また、クロック極性とクロック位相の異なるデバイス間との同期シリアル通信が可能です。

#### 17.1 特長

- SSUモードとクロック同期式通信モードを選択可能
- マスタモードとスレーブモードが選択可能
- 標準モードと双方向モードが選択可能
- クロック位相とクロック極性の異なる他のデバイスとの同期シリアル通信が可能
- 送受信データ長を8ビット / 16ビット / 32ビットで選択可能
- 全二重通信が可能

送信と受信を同時に実行可能なシフトレジスタを装備

- 連続シリアル通信が可能
- LSBファースト方式 / MSBファースト方式が選択可能
- クロックソースとして7種類の内部クロック (P /4、P /8、P /16、P /32、P /64、P /128、P /256)と 外部クロックを選択可能
- 割り込み要因:5種類

送信終了、送信データエンプティ、受信データフル、オーバランエラー、コンフリクトエラーの5種類の割り 込み要因

送信データエンプティ要求、受信データフル要求により、データトランスファコントローラ (DTC)を起動させてデータ転送を行うことができます。

• モジュールスタンバイモードの設定が可能

#### 図 17.1 に SSU のブロック図を示します。




図 17.1 SSU のブロック図

## 17.2 入出力端子

SSU には、表 17.1 の入出力端子があります。

表 17.1 端子構成

端子名	入出力	機能
SSCK	入出力	SSU クロック入出力端子
SSI	入出力	SSU データ入出力端子
SSO	入出力	SSU データ入出力端子
SCS	入出力	SSU チップセレクト入出力端子

## 17.3 レジスタの説明

SSU には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

表 17.2 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
SS コントロールレジスタ H	SSCRH	R/W	H'0D	H'FFFFCD00	8、16
SS コントロールレジスタ L	SSCRL	R/W	H'00	H'FFFFCD01	8
SS モードレジスタ	SSMR	R/W	H'00	H'FFFFCD02	8、16
SS イネーブルレジスタ	SSER	R/W	H'00	H'FFFFCD03	8
SS ステータスレジスタ	SSSR	R/W	H'04	H'FFFFCD04	8、16
SS コントロールレジスタ 2	SSCR2	R/W	H'00	H'FFFFCD05	8
SS トランスミットデータレジスタ 0	SSTDR0	R/W	H'00	H'FFFFCD06	8、16
SS トランスミットデータレジスタ 1	SSTDR1	R/W	H'00	H'FFFFCD07	8
SS トランスミットデータレジスタ 2	SSTDR2	R/W	H'00	H'FFFFCD08	8、16
SS トランスミットデータレジスタ 3	SSTDR3	R/W	H'00	H'FFFFCD09	8
SS レシーブデータレジスタ 0	SSRDR0	R	H'00	H'FFFFCD0A	8、16
SS レシープデータレジスタ 1	SSRDR1	R	H'00	H'FFFFCD0B	8
SS レシープデータレジスタ 2	SSRDR2	R	H'00	H'FFFFCD0C	8、16
SS レシーブデータレジスタ 3	SSRDR3	R	H'00	H'FFFFCD0D	8

## 17.3.1 SS コントロールレジスタ H ( SSCRH )

SSCRH は、マスタ / スレープデバイス選択、双方向モードイネーブル、SSO 端子の出力値選択、SSCK 端子選択、 $\overline{SCS}$  端子選択を設定します。

ビット: 7 3 MSS BIDE SOL SOLP CSS[1:0] 初期値: 0 0 0 0 1 1 0 R/W: R/W R/W R R/W R/W R R/W R/W

ビット	ビット名	初期値	R/W	説明
7	MSS	0	R/W	マスタ/スレーブデバイス選択
				SSU をマスタモードとして使用するか、スレーブモードとして使用するかを選択します。マスタモードで使用する場合は、SSCK 端子から転送クロックを出力します。SSSRの CE ビットがセットされた場合、このビットは自動的にクリアされます。  0: スレーブモードを選択  1: マスタモードを選択
6	BIDE	0	R/W	双方向モードイネーブル
				シリアルデータ入力端子、出力端子を2端子使用するか、1端子のみ使用するかを選択します。ただし、双方向モードを選択した場合、送受信を同時に行うことはできません。詳細は、「17.4.3 データ入出力端子とシフトレジスタの関係」を参照してください。
				0:標準モード(データ入力端子とデータ出力端子の2端子を使用して通信)
				1:双方向モード(データ入力とデータ出力を 1 端子のみで通信)
5	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	SOL	0	R/W	シリアルデータ出力値選択 送信完了後のシリアルデータ出力は、送信データの最終ビットの値を保存しますが、送信前または、送信後にシリアルデータの出力レベルを変更できます。 出力レベルを変更する場合は、SOLP ビットを 0 にして MOV 命令で行ってください。なおデータ転送中にこのビットにライトすると誤動作の原因となりますので、送信中は操作しないでください。 0:シリアルデータの出力を Low レベルに変更 1:シリアルデータの出力を High レベルに変更
3	SOLP	1	R/W	SOL ビットライトプロテクト
				シリアルデータの出力レベルを変更する場合には、SOL=1 かつ SOLP=0、または SOL=0 かつ SOLP=0 を MOV 命令で行ってください。  0: SOL の値によって出力レベルを変更可能  1: SOL の値によって出力レベルを変更不可能 リード時は常に 1 が読み出されます。
2	=	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。

ビット	ビット名	初期値	R/W	説 明
1、0	CSS[1:0]	01	R/W	SCS 端子選択
				SCS 端子を、SCS 入力または SCS 出力として機能させるかを選択します。
				00:設定禁止
				01:設定禁止
				10:SCS 自動入出力機能(転送前、転送後は SCS 入力、転送中は Low 出力)
				11:区区 自動出力機能(転送前、転送後は High 出力、転送中は Low 出力)

## 17.3.2 SS コントロールレジスタ L (SSCRL)

SSCRL は、動作モード、ソフトウェアリセット、送受信データのデータ長を選択します。

ビット: 7 6 5 4 3 2 1 0
| FCLRM | SSUMS | SRES | - - - | - DATS[1:0] |
初期値: 0 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R R R R R/W R/W

ビット	ビット名	初期值	R/W	説 明
7	FCLRM	0	R/W	フラグクリアモード
				SSRXI、SSTXI 割り込みフラグのクリアを SSTDR へのライトもしくは SSRDR のリードと DTC 転送終了時のどちらにするかを選択します。 DTC を使用する場合は、本ビットを 0 に設定してください。 0: DTC 転送終了時(転送カウンタの値が H'0000 になったときを除く) 1: SSTDR、SSRDR アクセス時
6	SSUMS	0	R/W	SSU モードとクロック同期式通信モードを選択します。
				0:SSUモード
				1:クロック同期式通信モード
5	SRES	0	R/W	ソフトウェアリセット
				本ビットを 1 にセットすると SSU 内部シーケンサを強制的にリセットします。 その後、本ビットは自動的にクリアされ、SSSR の ORER、TEND、TDRE、 RDRF、CE の各ビットおよび、SSER の TE、RE ビットが初期化されます。そ の他の SSU 内部レジスタ値は保持されます。 なお、転送を途中で中断したい場合には、本ビットに 1 を書き込んで、内部シ ーケンサをリセットしてください。
4~2	-	すべて 0	R	リザーブビット
		, , , ,		読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1、0	DATS[1:0]	00	R/W	送受信データ長選択
				シリアルデータのデータ長を選択します。
				00:8 ビットデータ長
				01:16 ビットデータ長
				10:32 ビットデータ長
				11:設定無効

## 17.3.3 SS モードレジスタ (SSMR)

SSMR は、MSB ファースト / LSB ファースト選択、クロック極性選択、クロック位相選択、転送クロックレートを選択します。

ビット: 7 6 5 2 1 MLS CPOS CPHS CKS[2:0] 初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R/W R R R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	MLS	0	R/W	MSB ファースト / LSB ファースト選択
				シリアルデータを MSB ファーストで転送するか、LSB ファーストで転送するか
				を選択します。
				0:LSBファースト
				1: MSB ファースト
6	CPOS	0	R/W	クロック極性選択
				SSCK クロックの極性を選択します。
				0:アイドル時に High 出力、アクティブ時に Low 出力
				1:アイドル時に Low 出力、アクティブ時に High 出力
5	CPHS	0	R/W	クロック位相選択(SSU モード時のみ有効)
				SSCK クロックの位相を選択します。
				0:最初のエッジでデータ変化
				1:最初のエッジでデータラッチ
4、3	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2~0	CKS[2:0]	000	R/W	転送クロックレート選択
				内部クロックを選択した場合の転送クロックレート(プリスケーラ分周比)を 選択します。
				000: リザーブ
				001 : P /4
				010 : P /8
				011 : P /16
				100 : P /32
				101 : P /64
				110 : P /128
				111 : P /256

## 17.3.4 SS イネーブルレジスタ (SSER)

SSER は、トランスミットイネーブル、レシーブイネーブル、および割り込み要求イネーブルを設定します。

ビット: 7 5 3 2 1 0 TE RE TEIE TIE RIE CEIE 初期値: 0 0 0 0 0 0 0 R/W: R/W R/W R R R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	TE	0	R/W	トランスミットイネーブル
				このビットを 1 にセットすると、送信動作が可能になります。
6	RE	0	R/W	レシーブイネーブル
				このビットを 1 にセットすると、受信動作が可能になります。
5、4	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	TEIE	0	R/W	トランスミットエンドインタラブトイネーブル
				このビットを 1 にセットすると SSTEI 割り込み要求がイネーブルになります。
2	TIE	0	R/W	トランスミットインタラプトイネーブル
				このビットを 1 にセットすると SSTXI 割り込み要求がイネーブルになります。
1	RIE	0	R/W	レシーブインタラプトイネーブル
				このビットを1にセットすると SSRXI 割り込みおよび、SSOEI 割り込み要求
				がイネーブルになります。
0	CEIE	0	R/W	コンフリクトエラーインタラプトイネーブル
				このビットを 1 にセットすると SSCEI 割り込み要求がイネ - ブルになります。

## 17.3.5 SS ステータスレジスタ (SSSR)

SSSR は、各種割り込みのステータスフラグレジスタです。

ビット: 7 6 3 2 0 ORER TEND | TDRE | RDRF CE 初期値: 0 0 0 0 1 0 0 R/W: R R/W R R R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	ORER	0	R/W	オーバランエラー
				RDRF=1の状態で、次のデータを受信するとオーバランエラーが発生し、異常終了したことを示します。SSRDRは、オーバランエラーが発生する前の1フレーム分の受信データを保持し、後から受信したデータは失われます。さらにORER=1にセットされた状態でそれ以降のシリアル受信を続けることはできません。またシリアル送信も続けることはできません。
				[ セット条件 ]
				● RDRF=1 の状態で、次のシリアル受信の 1 バイトが完了したとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
5、4	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	TEND	0	R/W	トランスミットエンド
				[セット条件]
				SSCR2 の TENDSTS が 0 のとき、TDRE=1 の状態で、送信データの最後尾ビットの送信時
				● SSCR2 の TENDSTS が 1 のとき、TDRE=1 の状態で、送信データの最後尾 ビットの送信後
				[クリア条件]
				● TEND=1 の状態をリードした後、TEND フラグに 0 をライトしたとき
				● FCLRM=1 で、SSTDR ヘデータをライトしたとき
				SSTXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0     のときに SSTDR に転送データをライトしたとき ( DTC の転送カウンタ値
				が H'0000 になったときを除く)*¹

ビット	ビット名	初期値	R/W	説 明
2	TDRE	1	R/W	トランスミットデータエンプティ
				SSTDR 内のデータの有無を表示します。
				[セット条件]
				• SSER の TE が 0 のとき
				• SSTDR から SSTRSR にデータが転送され、SSTDR にデータライトが可能になったとき
				「クリア条件
				● TDRE=1 の状態をリードした後、TDRE フラグに 0 をライトしたとき
				● TE=1 かつ FCLRM=1 で、SSTDR ヘデータをライトしたとき
				SSTXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のときに SSTDR に転送データをライトしたとき( DTC の転送カウンタ値が H'0000 になったときを除く ) *¹
1	RDRF	0	R/W	レシープデータレジスタフル
				SSRDR 内のデータの有無を表示します。
				[セット条件]
				シリアル受信が正常終了し、SSTRSR から SSRDR へ受信データが 転送されたとき
				[クリア条件]
				● RDRF=1 の状態をリードした後、RDRF フラグに 0 をライトしたとき
				● FCLRM=1 で、SSRDR から受信データをリードしたとき
				SSRXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のときに SSRDR に受信データをリードしたとき( DTC の転送カウンタ値が H'0000 になったときを除く ) *'

ビット	ビット名	初期値	R/W	説 明
0	CE	0	R/W	コンフリクトエラー / インコンプリートエラー SSUMS=0 (SSU モード)、MSS=1 (マスタデバイス)の状態で、外部より SCS から 0 が入力されたとき、コンフリクトエラーが発生したことを示します。また、SSUMS=0 (SSU モード)、MSS=0 (スレープデバイス)の状態で、SCS 端子が 1 になったとき、マスタデバイスが転送動作を打ち切ったと判断し、インコンプリートエラーを発生させます。また、SSUMS=0 (SSU モ
				ード)、MSS=0(スレープデバイス)の状態で RDRF=1 のまま次のシリアル 受信が開始され、受信完了前に SSRDR から受信データがリードされて RDRF がクリアされた後 SCS 端子が 1 になったときにもインコンプリートエラーが 発生します。CE=1 にセットされた状態で、それ以降のシリアル受信を続けることはできません。また、シリアル送信を続けることもできません。再転送を 開始する前に必ず SSCRL の SRES を 1 にセットして、内部シーケンサをリセットしてください。
				[セット条件] ● マスタデバイス ( SSCRH の MSS=1 ) のとき SCS 端子に Low レベルが入力 されたとき
				● スレーブデバイス(SSCRH の MSS=0)のとき転送途中で SCS 端子が 1 に なったとき
				• スレーブデバイス(SSCRH の MSS=0)のとき、RDRF=1 のまま次の受信 が開始され受信完了前に SSRDR がリードされた後 SCS 端子が 1 になった とき
				[クリア条件] ● 1 の状態をリードした後、0 をライトしたとき

【注】 \*1 DTC による転送は、FCLRM ビットを 0 にして使用してください。

## 17.3.6 SS コントロールレジスタ 2 (SSCR2)

SSCR2 は、SCS 端子のアサートタイミング、SSO 端子のデータ出力タイミング、TEND ビットのセットタイミングを設定するレジスタです。

ビット: 7 3 2 TENDSTS SCSATS SSODTS 初期値: 0 0 0 0 0 0 0 R/W: R R R/W R/W R/W R R R


ビット	ビット名	初期値	R/W	説 明
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	TENDSTS	0	R/W	TEND ビットのセットタイミングを選択(SSU モード、マスタ設定時のみ有効)
				0:最後尾ビットの送信中に TEND ビットをセット
				1:最後尾ビットの送信後に TEND ビットをセット
3	SCSATS	0	R/W	SCS 端子のアサートタイミングを選択(SSU モード、マスタ設定時のみ有効)
				0:t <sub>lead</sub> 、t <sub>lag</sub> の出力期間の Min.を 1/2×t <sub>sucyc</sub> とする
				1:t <sub>LEAD</sub> 、t <sub>LAG</sub> の出力期間の Min.を 3/2×t <sub>SUoye</sub> とする
2	SSODTS	0	R/W	SSO 端子のデータ出力タイミングを選択(SSUモード、マスタ設定時のみ有効)
				0:BIDE=0、MSS=1、TE=1、またはBIDE=1、TE=1、RE=0 のとき SSO 端
				子はデータを出力
				1:BIDE=0、MSS=1、TE=1、またはBIDE=1、TE=1、RE=0 のとき、かつ
				SCS 端子の Low レベル期間中で SSO 端子はデータを出力
1、0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

#### 17.3.7 SS トランスミットデータレジスタ 0~3 (SSTDR0~SSTDR3)

SSTDR は、送信データを格納するための8ビットレジスタです。SSCRLのDATS1、DATS0ビットの設定により、8ビットデータ長を選択した場合はSSTDR0、16ビットデータ長を選択した場合はSSTDR0、SSTDR1、32ビットデータ長を選択した場合はSSTDR0、SSTDR1、SSTDR2、SSTDR3が有効になります。有効になっていないSSTDRにはアクセスしないでください。

SSU は、SSTRSR の空きを検出すると、SSTDR にライトされた送信データを SSTRSR に転送してシリアル送信 を開始します。SSTRSR のシリアルデータ送信中に SSTDR に次のデータをライトしておくと、連続シリアル送信 ができます。

SSTDR は CPU と DTC から常に読み出し / 書き込み可能ですが、シリアル通信を確実に行うためには、SSTDR へのライトは、必ず SSSR の TDRE が 1 にセットされていることを確認してから行ってください。



ビット	ビット名	初期値	R/W	説 明
7~0		すべて 0	R/W	シリアル送信データ

表 17.3 SSCRL の DATS ビットの設定と SSTDR の対応


	DATS[1:0]の設定					
	00	11(設定無効)				
SSTDR0	有効	有効	有効	無効		
SSTDR1	無効	有効	有効	無効		
SSTDR2	無効	無効	有効	無効		
SSTDR3	無効	無効	有効	無効		

#### 17.3.8 SS レシーブデータレジスタ 0~3 (SSRDR0~SSRDR3)

SSRDR は、受信データを格納するための 8 ビットレジスタです。SSCRL の DATS1、DATS0 ビットの設定により、8 ビットデータ長を選択した場合は SSRDR0、16 ビットデータ長を選択した場合は SSRDR1、32 ビットデータ長を選択した場合は SSRDR0、SSRDR1、SSRDR2、SSRDR3 が有効になります。有効になっていない SSRDR にはアクセスしないでください。

SSU は、1 バイトのデータ受信を完了すると、SSTRSR から SSRDR へ受信したシリアルデータを転送して格納します。この後、SSTRSR は受信可能となります。このように、SSTRSR と SSRDR はダブルバッファになっているため、連続受信動作が可能です。

SSRDR のリードは、SSSR レジスタの RDRF ビットが 1 にセットされていることを確認して行ってください。 SSRDR はリード専用レジスタです。 CPU からライトすることはできません。



ビット	ビット名	初期値	R/W	説 明
7 ~ 0		すべて 0	R	シリアル受信データ

表 17.4 SSCRL の DATS ビットの設定と SSRDR の対応

	DATS[1:0]の設定					
	00	10	11(設定無効)			
SSRDR0	有効	有効	有効	無効		
SSRDR1	無効	有効	有効	無効		
SSRDR2	無効	無効	有効	無効		
SSRDR3	無効	無効	有効	無効		

## 17.3.9 SS シフトレジスタ (SSTRSR)

SSTRSR は、シリアルデータを送受信するためのシフトレジスタです。

SSTDR から SSTRSR に送信データが転送される際のビット 0 には、SSMR の MLS=0 のとき SSTDR のビット 0 が転送され(LSB ファースト通信)、MLS=1 のとき SSTDR のピット 7 が転送されます(MSB ファースト通信)。その後、SSTRSR の LSB(ビット 0)から順に SSO 端子にデータを送り出すことでシリアルデータ送信を行います。また、受信時は、SSI 端子から入力されたシリアルデータを LSB(ビット 0)から受信した順に SSTRSR にセットします。1 バイトのデータ受信を完了すると、SSTRSR のデータを自動的に SSRDR へ転送します。SSTRSR はCPU から直接アクセスすることはできません。

ビット:	7	6	5	4	3	2	1	0
[								
初期値:	-	-	-	-	-	-	-	-
R/W:	-	-	-	-	-	-	-	-

## 17.4 動作説明

#### 17.4.1 転送クロック

転送クロックは7種類の内部クロックと外部クロックから選択できます。まず、本モジュールを使用する場合はPFCでSSCK端子を有効にしておく必要があります。SSCRHのMSS=1のときは、内部クロックが選択されSSCK端子が出力になります。転送が開始されるとSSMRのCKS2~CKS0に設定された転送レートのクロックがSSCK端子から出力されます。MSS=0のときは外部クロックが選択され、SSCK端子は入力端子になります。

#### 17.4.2 クロックの位相、極性とデータの関係

SSCRL の SSUMS=0 のとき、SSMR の CPOS と CPHS の組み合わせでクロックの位相、極性および転送データの関係が変わります。これらの関係を図 17.2 に示します。SSUMS=1 のとき、CPOS の設定は有効ですが、CPHS の設定は無効となります。

なお、SSMR の MLS の設定により、MSB ファーストで転送するか LSB ファーストで転送するかを選択できます。 MLS=0 のときは LSB から MSB の順で転送されます。また、MLS=1 のときは、MSB から LSB の順で転送されます。




図 17.2 クロックの位相、極性とデータの関係

#### 17.4.3 データ入出力端子とシフトレジスタの関係

SSCRH の MSS、BIDE と、SSCRL の SSUMS の組み合わせにより、データ入出力端子と SS シフトレジスタ (SSTRSR) の接続関係が変わります。これらの接続関係を図 17.3 に示します。

SSU は、BIDE=0、MSS=1(標準、マスタモード)で動作しているとき、SSO 端子からシリアルデータを送信し、SSI 端子からシリアルデータを受信します(図 17.3(1))。また、BIDE=0、MSS=0(標準、スレーブモード)で動作しているとき、SSI 端子からシリアルデータを送信し、SSO 端子からシリアルデータを受信します(図 17.3(2))。

BIDE=I(双方向モード)では、マスタモード、スレーブモードにかかわらず、SSO 端子からシリアルデータの送信または受信を行います(図 17.3(3)、図 17.3(4))。

ただし、TE と RE を同時に 1 にセットしての送受信同時動作はできません。必ず、TE または RE のどちらか 1 つを選択してください。

SSUMS=1 で動作しているとき、SSO 端子からシリアルデータを送信し、SSI 端子からシリアルデータを受信します。MSS=1 のときは SSCK 端子から内部クロックを出力し、MSS=0 のときは SSCK 端子は入力端子となります(図 17.3 (5)、図 17.3 (6))。




図 17.3 データ入出力端子とシフトレジスタの関係

#### 17.4.4 各通信モードと端子機能

SSU は各通信モードとレジスタの設定により入出力端子 (SSI、SSO、SSCK、 $\overline{SCS}$ ) の機能を切り替えます。端子の入出力の切り替えはポート I/O レジスタに設定してください。各通信モードと入出力端子の関係を表 17.5 ~表 17.7 に示します。

通信モード レジスタ状態 端子状態 SSUMS BIDE MSS TE RE SSI SSO SSU 0 1 入力 通信モード 0 出力 1 出力 入力 入力 0 1 0 出力 出力 1 入力 SSU(双方向) 0 1 0 1 入力 0 通信モード 1 0 出力 1 0 1 入力 1 0 出力 クロック同期式 1 0 0 入力 0 1 通信モード 出力 1 0 1 入力 出力

1

表 17.5 各通信モードと SSI、SSO 端子の状態

【記号説明】 -: SSU として端子を用いない

1

0

1

0

1

入力

-

入力

出力

出力

通信モード	レジス	端子状態	
	SSUMS MSS		SSCK
SSU	0	0	入力
通信モード		1	出力
クロック同期式	1	0	入力
通信モード		1	出力

表 17.6 各通信モードと SSCK 端子の状態

【記号説明】 - : SSU として端子を用いない

表 17.7 各通信モードと SCS 端子の状態

通信モード		端子状態			
	SSUMS	MSS	CSS1	CSS0	SCS
SSU	0	0	х	х	入力
通信モード		1	0	0	-
			0	1	-
			1	0	自動入出力
			1	1	出力
クロック同期式 通信モード	1	х	х	х	-

【記号説明】 x : Don't care

- : SSU として端子を用いない

#### 17.4.5 SSU モード

SSU モードは、クロックライン (SSCK)、データ入力ライン (SSI または SSO)、データ出力ライン (SSI または SSO)、デップセレクト ( $\overline{SCS}$ ) の 4 本のバスを使用してデータ通信を行います。

また、データ入力ラインとデータ出力ラインを1端子で行う双方向モードも対応しています。

#### (1) SSU モードの初期設定

SSU モードの初期設定例を図 17.4 に示します。データの送信 / 受信前には、SSER の TE および RE を 0 にクリアして初期設定を行ってください。

【注】 動作モード、通信フォーマットを変更する場合は、必ず TE および RE を 0 にクリアしてから行ってください。TE を 0 にクリアすると TDRE は 1 にセットされますが、RE を 0 にクリアしても RDRF、ORER の各フラグおよび SSRDR の内容は保持されていますので注意してください。




図 17.4 SSU モードの初期設定例

#### (2) データ送信

図 17.5 に送信時の動作例を、図 17.6 にデータ送信のフローチャートの例を示します。

データ送信時に SSU は以下のように動作します。

SSU をマスタデバイスに設定すると、転送クロックとデータを出力します。スレープデバイスに設定すると、 SCS 端子に Low レベルが入力され、SSCK 端子から転送クロックが入力されると、この転送クロックに同期してデータを出力します。

SSU は、SSER の TE を 1 にセットした後、SSTDR に送信データをライトすると、自動的に SSSR の TDRE が 0 にクリアされ、SSTDR から SSTRSR にデータが転送されます。その後、TDRE を 1 にセットして送信を開始します。このとき、SSER の TIE が 1 にセットされていると TXI 割り込み要求を発生します。

TDRE=0 の状態で 1 フレームのデータ転送が終了すると、SSTDR から SSTRSR にデータが転送され、次のフレームの送信を開始します。TDRE=1 の状態で 8 ビット目が送出されると、SSSR の TEND が 1 にセットされ、状態を保持します。このとき SSER の TEIE が 1 にセットされていると TEI 割り込みを発生します。送信終了後は、SSCK端子は SSMR の CPOS=0 のとき High レベルに固定され、CPOS=1 のときには Low レベルに固定されます。

なお、SSSR の ORER が 1 にセットされた状態では送信は行えません。送信の前に ORER が 0 にクリアされていることを確認してください。




図 17.5 送信時の動作例 (SSU モード)




図 17.6 データ送信のフローチャート例 (SSU モード)

#### (3) データ受信

図 17.7 に受信時の動作例を、図 17.8 にデータ受信のフローチャートの例を示します。データ受信時に SSU は以下のように動作します。

SSU は、SSER の RE を 1 にセットし、SSRDR をダミーリードすることにより受信動作を開始します。

SSU をマスタデバイスに設定すると、転送クロックを出力し、受信データを入力します。スレーブデバイスに設定すると、SCS 端子に Low レベルが入力され、SSCK 端子から転送クロックが入力されると、この転送クロックに同期して受信データを入力します。

1フレームのデータを受信した後は、SSSR の RDRF が 1 にセットされ、SSRDR に受信データが格納されます。このとき、SSER の RIE が 1 にセットされていると RXI 割り込み要求を発生します。SSRDR をリードすると自動的に RDRF は 0 にクリアされます。

RDRF=1 の状態で 8 クロック目が立ち上がると、SSSR の ORER が 1 にセットされ、オーバランエラー (OEI) が発生し、受信を停止します。ORER=1 の状態では受信できませんので、受信を再開する場合は ORER を 0 にクリアしてください。

SSU をスレーブに設定し、連続受信にする場合は、次の受信を開始する前に SSRDR をリードしてください。 SSRDR をリードして RDRF が 0 にクリアされる前に次の受信が開始され、受信完了前に SSRDR をリードすると、 受信完了後に SSSR の CE が 1 にセットされます。

また、SSRDR をリードして RDRF が 0 にクリアされる前に次の受信が開始され、受信完了後まで SSRDR をリードしなかった場合は、SSSR の CE も ORER もセットされませんが、受信データは破棄されます。




図 17.7 受信時の動作例 (SSU モード)





図 17.8 データ受信のフローチャート例 (SSU モード)

#### (4) データ送受信

図 17.9 にデータ送受信同時動作のフローチャートの例を示します。データ送受信は、データ送信とデータ受信の複合動作となります。データ送受信は、TE=RE=1 の状態で、SSTDR に送信データをライトすることで開始されます。

なお、送信モード(TE=1)あるいは受信モード(RE=1)から送受信モード(TE=RE=1)に切り替える場合は、一度 TE、RE を 0 にクリアしてから行ってください。また、TEND、RDRF、ORER が 0 にクリアされていることを確認した後、TE および RE を 1 にセットしてください。

RDRF=1 の状態で 8 クロック目が立ち上がると、SSSR の ORER が 1 にセットされ、オーバランエラー ( OEI ) が発生し、受信を停止します。ORER=1 の状態では受信できませんので、受信を再開する場合は ORER を 0 にクリアしてください。



- [1] 初期設定: 送受信データフォーマットを決定します。
- [2] SSUの状態を確認して送信データをライト: SSSRをリードしてTDREが1であることを 確認した後、SSTDRに送信データをライト します。SSTDRにデータをライトすると TDREは自動的に0にクリアされます。また、 SSTDRにデータをライトするとデータの送 受信が開始されます。
- [3] SSUの状態を確認: SSSRをリードしてRDRFフラグが1である ことを確認します。 RDRFフラグが0から1に変化したことはRXI 割り込みでも知ることができます。
- [4] 受信エラーの処理: 受信エラーが発生したときには、SSSRの ORERフラグをリードしてから、所定のエラー 処理を行った後、ORERフラグを0にクリア してください。ORERフラグが1にセットさ れた状態では、送信/受信を再開できません。
- [5]シリアル送受信継続手順: シリアル送受信を継続するときには、必ず TDREの1をリードして書き込み可能である ことを確認した後にSSTDRにデータをライト してください。SSTDRにデータをライトする とTDREは自動的に0にクリアされます。

図 17.9 データ送受信同時動作のフローチャート例 (SSU モード)

#### 17.4.6 SCS 端子制御とコンフリクトエラー

SSCRH の CSS1、CSS0=10、SSCRL の SSUMS=0 に設定した場合、SSCRH の MSS を 1 にセットしてからシリアル転送を開始する前と転送終了後に  $\overline{SCS}$  端子は入力 ( Hi-Z ) となり、コンフリクトエラーを検出します。この期間に  $\overline{SCS}$  端子から Low レベルが入力されるとコンフリクトエラーとなり、SSSR の CE がセットされ、MSS はクリアされます。

【注】 コンフリクトエラーがセットされた状態では、以後の送信 / 受信動作はできません。送信 / 受信を開始する前には、必ず CE を 0 にクリアしてください。




図 17.10 コンフリクトエラー検出タイミング(転送前)




図 17.11 コンフリクトエラー検出タイミング(転送終了後)

#### 17.4.7 クロック同期式通信モード

クロック同期式通信モードは、クロックライン(SSCK)、データ入力ライン(SSI)、データ出力ライン(SSO) の3本のバスを使用してデータ通信を行います。

#### (1) クロック同期式通信モードの初期設定

クロック同期式通信モードの初期設定例を図 17.12 に示します。データの送信 / 受信前には、まず SSER の TE および RE を 0 にクリアして初期設定を行ってください。

【注】 動作モード、通信フォーマットを変更する場合は、必ず TE および RE を 0 にクリアしてから行ってください。TE を 0 にクリアすると TDRE は 1 にセットされますが、RE を 0 にクリアしても RDRF、ORER の各フラグおよび SSRDR の内容は保持されていますので注意してください。




図 17.12 クロック同期式通信モードの初期設定例

#### (2) データ送信

図 17.13 に送信時の動作例を、図 17.14 にデータ送信のフローチャートの例を示します。データ送信時にクロック同期式通信モードでは以下のように動作します。

SSU をマスタデバイスに設定すると、転送クロックとデータを出力します。SSU をスレーブデバイスに設定し、SSCK 端子から転送クロックが入力されると、この転送クロックに同期してデータを出力します。

SSU は、SSER の TE を 1 にセットした後、SSTDR に送信データをライトすると、自動的に SSSR の TDRE が 0 にクリアされ、SSTDR から SSTRSR にデータが転送されます。その後、TDRE を 1 にセットして送信を開始します。このとき、SSER の TIE が 1 にセットされていると TXI 割り込み要求を発生します。

TDRE=0 の状態で1フレームのデータ転送が終了すると、SSTDR から SSTRSR にデータが転送され、次のフレームの送信を開始します。TDRE=1 の状態で 8 ビット目が送出されると、SSSR の TEND が 1 にセットされ、状態を保持します。このとき SSER の TEIE が 1 にセットされていると TEI 割り込み要求を発生します。

なお、SSSR の ORER が 1 にセットされた状態では送信は行えません。送信の前に ORER が 0 にクリアされていることを確認してください。




図 17.13 送信時の動作例 (クロック同期式通信モード)




図 17.14 データ送信のフローチャート例(クロック同期式通信モード)

#### (3) データ受信

図 17.15 に受信時の動作例を、図 17.16 にデータ受信のフローチャートの例を示します。データ受信時に SSU は以下のように動作します。

SSU は、SSER の RE を 1 にセットすると受信動作を開始します。

SSU をマスタデバイスに設定すると、転送クロックを出力し、受信データを入力します。スレーブデバイスに設定すると、SSCK 端子から転送クロックが入力されると、この転送クロックに同期して受信データを入力します。

1フレームのデータを受信した後は、SSSR の RDRF が 1 にセットされ、SSRDR に受信データが格納されます。このとき、SSER の RIE が 1 にセットされていると RXI 割り込み要求を発生します。SSRDR をリードすると自動的に RDRF は 0 にクリアされます。

SSU をスレーブに設定し、連続受信する場合は、次の受信を開始する前に SSRDR をリードしてください。SSRDR をリードして RDRF が 0 にクリアされる前に次の受信が開始された場合、 以降のデータは保証されません。




図 17.15 受信時の動作例 (クロック同期式通信モード)





図 17.16 データ受信のフローチャート例(クロック同期式通信モード)

#### (4) データ送受信

図 17.17 にデータ送受信同時動作のフローチャートの例を示します。データ送受信は、データ送信とデータ受信の複合動作となります。データ送受信は、TE=RE=I の状態で、SSTDR に送信データをライトすることで開始されます。

なお、送信モード(TE=1)あるいは受信モード(RE=1)から送受信モード(TE=RE=1)に切り替える場合は、一度 TE、RE を 0 にクリアしてから行ってください。また、TEND、RDRF、ORER が 0 にクリアされていることを確認した後、TE および RE を 1 にセットしてください。

RDRF=1 の状態で 8 クロック目が立ち上がると、SSSR の ORER が 1 にセットされ、オーバランエラー ( OEI ) が発生し、受信を停止します。ORER=1 の状態では受信できませんので、受信を再開する場合は ORER を 0 にクリアしてください。



- [1] 初期設定: 送受信データフォーマットを決定します。
- [2] SSUの状態を確認して送信データをライト: SSSRをリードしてTDREが1であることを 確認した後、SSTDRに送信データをライト します。SSTDRにデータをライトすると TDREは自動的に0にクリアされます。また、 SSTDRにデータをライトするとデータの送 受信が開始されます。
- [3] SSUの状態を確認: SSSRをリードしてRDRFフラグが1である ことを確認します。 RDRFフラグが0から1に変化したことはRXI 割り込みでも知ることができます。
- [4] 受信エラーの処理: 受信エラーが発生したときには、SSSRの ORERフラグをリードしてから、所定のエラー 処理を行った後、ORERフラグを0にクリア してください。ORERフラグが1にセットさ れた状態では、送信/受信を再開できません。
- [5]シリアル送受信継続手順: シリアル送受信を継続するときには、必ず TDREの1をリードして書き込み可能である ことを確認した後にSSTDRにデータをライト してください。SSTDRにデータをライトする とTDREは自動的に0にクリアされます。

図 17.17 データ送受信同時動作のフローチャート例 (クロック同期式通信モード)

# 17.5 SSU の割り込み要因と DTC

SSU の割り込み要求には、オーバランエラー、コンフリクトエラー、受信データフル、送信データエンプティ、送信終了割り込みがあります。また、受信データフル、送信データエンプティの割り込み要求で DTC を起動しデータ転送を行うことができます。

オーバランエラー、コンフリクトエラーの割り込み要求が SSERI、送信データエンプティ、送信終了の割り込み要求が SSTXI のベクタアドレスに割り付けられているため、フラグによる要因の判別が必要です。表 17.8 に割り込み要因を示します。

表 17.8 の割り込み条件が成立すると、割り込み要求が発生します。CPU または DTC によるデータ転送で割り込み要因をクリアしてください。

		DC 1110 OC	76 B 7207XB	
名称	割り込み要因	略称	割り込み条件	DTC の起動
SSERI	オーバランエラー	SSOEI	(RIE=1) · (ORER=1)	-
	コンフリクトエラー	SSCEI	(CEIE=1) · (CE=1)	-
SSRXI	受信データフル	SSRXI	(RIE=1) · (RDRF=1)	
SSTXI	送信データエンプティ	SSTXI	(TIE=1) · (TDRE=1)	
	送信終了	SSTEI	(TEIE=1) · (TEND=1)	-

表 17.8 SSU 割り込み要因

# 17.6 使用上の注意事項

#### 17.6.1 モジュールスタンバイモードの設定

SSU は、スタンバイコントロールレジスタにより、本モジュールの動作禁止 / 許可を設定することが可能です。 初期値では、SSU の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 26 章 低消費電力モード」を参照してください。

## 17.6.2 SSTDR、SSRDR レジスタのアクセス

SSCRL レジスタの DATS ビットで設定されて有効となる SSTDR、SSRDR 以外はアクセスしないでください。 アクセスした場合、その後の送信および受信動作が正常に行われない場合があります。

# 17.6.3 SSU スレーブモードにおける連続送受信時の注意事項

SSU スレーブモードで連続送受信時は、1 フレームごとに SCS 端子をネゲート (ハイレベル)してください。1 フレームを超えて SCS 端子をアサート (ローレベル)した場合は、正しく送受信ができません。

# 17.6.4 SSU モードでのスレーブ受信動作時の注意事項

SSU モードのスレーブ受信に設定し、連続受信する場合は、次の受信を開始する前に(外部に接続したマスタデバイスが次の送信を開始する前に)SS 受信データレジスタ(SSRDR)をリードしてください。SS ステータスレジスタ(SSSR)の受信データフル(RDRF)ビットが1にセットされてから SSRDR をリードする前に次の受信が開始され、1フレーム受信完了前に SSRDR をリードすると、受信完了後に SSSR のコンフリクトエラー / インコンプリートエラー (CE) ビットが1にセットされます。また、RDRF が1にセットされてから SSRDR をリードする前に次の受信が開始され、1フレーム受信完了後までに SSRDR をリードしなかった場合は、SSSR の CE ビットもオーバランエラー (ORER) ビットもセットされませんが、受信データは破棄されます。

なお、本注意事項は、SSU モードでのスレーブ送受信同時動作やクロック同期式モードでは該当しません。

#### 17.6.5 SSU モードでのマスタ送信、マスタ送受信の注意事項

SSU モードのマスタ送信またはマスタ送受信動作を行う場合は、以下のいずれかで動作させてください。

- SSSRレジスタのTDREフラグが1にセットされた後、最後の1つ前のビット送信開始までにSSTDRに次の送信 データを格納してください。
- SSSRレジスタのTENDフラグが1にセットされたことを確認してからSSDTRに次の送信データを格納してください。
- SSCR2レジスタをTENDSTS=0、またはTENDSTS=1かつSCSATS=1の設定で使用してください。

# 17.6.6 DTC 転送を行うときの注意事項

SSTXI を起動要因として DTC 転送を行い、転送カウンタが H'0000 になったとき、TDRE のクリアは行われませんが通信は開始されます。

SSTXI 割り込みでフラグクリアを行う場合は割り込み処理の最初に行ってください。

ただし、DTC の転送カウンタの初期値を H'0001 に設定する場合と DISEL を 1 に設定する場合は、SSTXI 割り込み処理内でフラグクリアを行わないでください。割り込み処理内でフラグクリアを行った場合、SSU が再通信を行う可能性があります。

# 18. ぱC バスインタフェース 2 ( IIC2 )

 $I^2$ C バスインタフェース 2 は、フィリップス社が提唱する  $I^2$ C バス (Inter IC Bus) インタフェース方式に準拠しており、サブセット機能を備えています。ただし  $I^2$ C バスを制御するレジスタの構成が一部フィリップス社と異なりますので注意してください。

# 18.1 特長

- I<sup>2</sup>Cバスフォーマットまたはクロック同期式シリアルフォーマットを選択可能
- 連続送信/受信可能
   シフトレジスタ、送信データレジスタ、受信データレジスタがそれぞれ独立しているため、連続送信/受信が可能
- モジュールスタンバイモードの設定が可能

#### I2C バスフォーマット

- マスタモードでは開始条件、停止条件の自動生成
- 受信時、アクノリッジの出力レベルを選択可能
- 送信時、アクノリッジビットを自動ロード
- ビット同期機能内蔵

マスタモードではビットごとにSCLの状態をモニタして自動的に同期を取ります。転送準備ができていない 場合には、SCLをLowレベルにして待機させます。

割り込み要因:6種類

送信データエンプティ(スレーブアドレス一致時を含む)、送信終了、受信データフル(スレープアドレス 一致時を含む)、アービトレーションロスト、NACK検出、停止条件検出

送信データエンプティ割り込みと受信データフル割り込みにより、データトランスファコントローラ(DTC)を起動させて、データの転送を行うことができます。

• バスを直接駆動可能

SCL、SDAの2端子は、バス駆動機能選択時NMOSオープンドレイン出力

#### クロック同期式シリアルフォーマット

割り込み要因:4種類

送信データエンプティ、送信終了、受信データフル、オーバランエラー

 送信データエンプティ要求、受信データフル要求により、データトランスファコントローラ (DTC) を起動 させてデータ転送を行うことができます。

図18.1にI<sup>2</sup>Cバスインタフェース2のブロック図を示します。




図 18.1 ピC バスインタフェース 2 のブロック図

# 18.2 入出力端子

I<sup>2</sup>C バスインタフェース 2 で使用する端子構成を表 18.1 に示します。

表 18.1 端子構成

名称	端子名	入出力	機能
シリアルクロック端子	SCL	入出力	l²C シリアルクロック入出力端子
シリアルデータ端子	SDA	入出力	I <sup>2</sup> C シリアルデータ入出力端子

図 18.2 に入出力端子の外部接続例を示します。




図 18.2 入出力端子の外部回路接続例

# 18.3 レジスタの説明

 $I^2C$  バスインタフェース 2 には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

表 18.2 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
l <sup>2</sup> C バスコントロールレジスタ 1	ICCR1	R/W	H'00	H'FFFFCD80	8
l <sup>2</sup> C バスコントロールレジスタ 2	ICCR2	R/W	H'7D	H'FFFFCD81	8
I <sup>2</sup> C バスモードレジスタ	ICMR	R/W	H'38	H'FFFFCD82	8
l <sup>°</sup> C バスインタラプトイネーブルレジスタ	ICIER	R/W	H'00	H'FFFFCD83	8
I <sup>2</sup> C バスステータスレジスタ	ICSR	R/W	H'00	H'FFFFCD84	8
スレープアドレスレジスタ	SAR	R/W	H'00	H'FFFFCD85	8
I <sup>°</sup> C バス送信データレジスタ	ICDRT	R/W	H'FF	H'FFFFCD86	8
I <sup>2</sup> C バス受信データレジスタ	ICDRR	R	H'FF	H'FFFFCD87	8
NF2CYC レジスタ	NF2CYC	R/W	H'00	H'FFFFCD88	8

# 18.3.1 I'C バスコントロールレジスタ 1 (ICCR1)

ICCRI は、8 ビットの読み出し / 書き込み可能なレジスタで、 $I^2$ C バスインタフェース 2 の動作 / 停止、送信 / 受信制御、マスタモード / スレーブモード、送信 / 受信、マスタモード転送クロック周波数の選択を行います。 ICCRI は、パワーオンリセットで  $H^{00}$  に初期化されます。

2 1 ビット: 7 6 5 4 3 0 ICE RCVD MST TRS CKS[3:0] 初期値: 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
7	ICE	0	R/W	l²C バスインタフェース 2 イネーブル
				0:SCL/SDA の出力禁止(SCL/SDA への入力は有効)
				1:本モジュールは転送動作可能状態(SCL/SDA はバス駆動状態)
6	RCVD	0	R/W	受信ディスエーブル
				TRS = 0 の状態でICDRRのリードなしの連続受信動作について許可 / 禁止を設定します。マスタ受信モードで ICDRR の読み出し処理を SCL の 8 クロック目の立ち上がりまでにできない場合は、RCVD = 1 に設定して 1 パイトごとの受信を行ってください。  0:連続受信動作の許可
				1:連続受信動作の禁止
5	MST	0	R/W	マスタ/スレーブ選択
4	TRS	0	R/W	送信 / 受信選択
				ぱC バスフォーマットのマスタモードでバス競合負けをすると、MST、TRS ともにハードウェアによってリセットされてスレーブ受信モードに変わります。なお TRS の変更は転送フレーム間で行ってください。
				また、スレーブ受信モードで開始条件後の 7 ビットが SAR に設定したスレーブ アドレスと一致し、8 ビット目が 1 の場合、TRS が自動的に 1 にセットされま す。 クロック同期式シリアルフォーマットのマスタ受信モードでオーバランエ ラーが発生した場合、MST は 0 にクリアされ、スレーブ受信モードに変わりま す。
				MST と TRS との組み合わせにより、以下の動作モードになります。またクロック同期式シリアルフォーマットを選択した場合、MST = 1 のとき、クロック出力となります。
				00:スレーブ受信モード
				01:スレーブ送信モード
				10:マスタ受信モード
				11:マスタ送信モード
3~0	CKS[3:0]	0000	R/W	転送クロック選択3~0
				マスタモードのとき、必要な転送レート(表 18.3 参照)にあわせて設定してください。スレーブモードでは送信モード時のデータセットアップ時間の確保に使用されます。この時間は CKS3 = 0 のとき 10tpcyc、CKS3 = 1 のとき 20tpcycとなります(tpcyc は P 周期を表します)。

表 18.3 転送レート

ビット3	ビット2	ビット1	ビット0	クロック			転送し	ノート		
CKS3	CKS2	CKS1	CKS0		P =10MHz	P =16MHz	P =20MHz	P =25MHz	P =33MHz	P =40MHz
0	0	0	0	P /28	357kHz	571kHz	714kHz	893kHz	1.18MHz	1.43MHz
			1	P /40	250kHz	400kHz	500kHz	625kHz	825kHz	1.00MHz
		1	0	P /48	208kHz	333kHz	417kHz	521kHz	688kHz	833kHz
			1	P /64	156kHz	250kHz	313kHz	391KHz	516kHz	625kHz
	1	0	0	P /80	125kHz	200kHz	250kHz	313kHz	413kHz	500kHz
			1	P /100	100kHz	160kHz	200kHz	250kHz	330kHz	400kHz
		1	0	P /112	89.3kHz	143kHz	179kHz	223kHz	295kHz	357kHz
			1	P /128	78.1kHz	125kHz	156kHz	195kHz	258kHz	313kHz
1	0	0	0	P /112	89.3kHz	143kHz	179kHz	223kHz	295kHz	357kHz
			1	P /160	62.5kHz	100kHz	125kHz	156kHz	206kHz	250kHz
		1	0	P /192	52.1kHz	83.3kHz	104kHz	130kHz	172kHz	208kHz
			1	P /256	39.1kHz	62.5kHz	78.1kHz	97.7kHz	129kHz	156kHz
	1	0	0	P /320	31.3kHz	50.0kHz	62.5kHz	78.1kHz	103kHz	125kHz
			1	P /400	25.0kHz	40.0kHz	50.0kHz	62.5kHz	82.5kHz	100kHz
		1	0	P /448	22.3kHz	35.7kHz	44.6kHz	55.8kHz	73.7kHz	89.3kHz
			1	P /512	19.5kHz	31.3kHz	39.1kHz	48.8kHz	64.5kHz	78.1kHz

# 18.3.2 I<sup>2</sup>C バスコントロールレジスタ 2 (ICCR2)

ICCR2 は、8 ビットの読み出し / 書き込み可能なレジスタで、開始 / 停止条件発行、SDA 端子の操作、SCL 端子のモニタ、 $I^2C$  のコントロール部のリセットを制御します。

ICCR2 はパワーオンリセットで H'7D に初期化されます。

ビット: 7 6 5 4 3 2 1 BBSY SCP | SDAO | SDAOP | SCLO IICRST 初期値: 0 0 R/W: R/W R/W R/W R R R/W R

ビット	ビット名	初期値	R/W	説 明
7	BBSY	0	R/W	バスビジー
				ぱC バスの占有 / 解放状態を示すフラグ機能とマスタモードの開始 / 停止条件発行機能の2つがあります。クロック同期式シリアルフォーマットの場合、本ビットをリードすると常に0が読み出されます。ぱC バスフォーマットの場合、SCL = ハイレベルの状態で SDA がハイレベルからローレベルに変化すると、開始条件が発行されたと認識して1にセットされます。SCL = ハイレベルの状態で SDA がローレベルからハイレベルに変化すると、停止条件が発行されたと認識して0にクリアされます。開始条件を発行する場合は BBSY に1、SCP に0を同時にライトします。開始条件再送時も同様に行います。停止条件の発行は BBSY に0、SCP に0を同時にライトすることで行います。
6	SCP	1	R/W	開始 / 停止条件発行禁止ビット
				SCP ビットはマスタモードで開始条件 / 停止条件の発行を制御します。 開始条件を発行する場合、BBSY に 1、SCP に 0 を同時にライトします。 開始条件の再送信時も同様に行います。 停止条件の発行は BBSY に 0、SCP に 0 を同時にライトすることで行います。 本ビットはリードすると常に 1 が読み出されます。 1 をライトしてもデータは格納されません。
5	SDAO	1	R/W	SDA 出力値制御
				SDAO は SDA の出力レベルを変更する場合に、ビット 4 の SDAOP と組み合わせて使用します。なお本ビットの操作は転送中に行わないでください。  0:リード時、SDA 端子出力がローレベル
				ライト時、SDA 端子出力をローレベルに変更
				1:リード時、SDA 端子出力がハイレベル
				ライト時、SDA 端子出力を Hi-Z に変更(外部プルアップ抵抗によりハイレベル出力)
4	SDAOP	1	R/W	SDAO ライトプロテクト
				SDAO ビット書き換えによる SDA 端子の出力レベルの変更を制御します。出力レベルを変更する場合には SDAO に 0 かつ SDAOP に 0、または SDAO に 1 かつ SDAOP に 0をライトします。本ビットはリードすると常に 1 が読み出されます。

ビット	ビット名	初期値	R/W	説 明
3	SCLO	1	R	SCL 出力レベル
				SCLO は SCL の出力レベルをモニタします。リード時に SCLO が 1 の場合 SCL端子出力はハイレベル、SCLO が 0 の場合 SCL端子出力はローレベルとなります。
2	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
1	IICRST	0	R/W	IIC コントロール部リセット
				IICRST は、ICMR レジスタの BC[2:0]ビットと IIC2 の内部回路をリセットします。 I <sup>°</sup> C バスの動作中に通信不具合等によりハングアップしたとき、IICRST ビットを 1 にセットすると、ICMR レジスタの BC[2:0]ビットと IIC2 の内部回路をリセットすることができます。
0	-	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。

- 【注】 ICCR2 の IICRST ビットに 1 をライトすると、下記の状態になります。
  - ・ ICCR2 の IICRST ビットに 1 をライトすると、ICCR2 の SDAO、SCLO ビットは 1 にセットされます。
  - ・ マスタ送信モードおよびスレーブ送信モードにおいて、IICRST ビットに 1 をライトすると、ICSR の TDRE ビットは 1 にセットされます
  - ・ IICRST = 1 によるリセット期間中は、ICCR2 の BBSY、SCP、SDAO ビットへのライトは無効です。
  - ・ IICRST に 1 をライトしても、ICCR2 の BBSY ビットは 0 にクリアされません。しかし、SCL 端子、SDA 端子の端子状態によっては、停止条件(SCL = ハイレベルかつ SDA 立ち上がり)が生成され、結果的に BBSY ビットが 0 にクリアされる場合があります。また、他のビットも同様に影響が発生する場合があります。
  - ・ IICRST = 1 によるリセット期間中は、データ送受信を停止します。しかし、開始条件、停止条件、バス競合負けを 検出する機能は動作しています。SCL 端子、SDA 端子へ入力された信号によっては、ICCR1、ICCR2、ICSR の状態が更新される場合があります。

# 18.3.3 I<sup>2</sup>C バスモードレジスタ (ICMR)

ICMR は、8 ビットの読み出し/書き込み可能なレジスタで、MSB ファースト / LSB ファーストの選択、転送ビット数の選択を行います。

ICMR はパワーオンリセットで H'38 に初期化されます。また、ICCR2 の IICRST により、BC[2:0]が B'000 に初期化されます。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 MLS
 BCWP
 BC[2:0]

 初期値:
 0
 0
 1
 1
 1
 0
 0
 0

 R/W:
 R/W
 R
 R
 R
 R/W
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明
7	MLS	0	R/W	MSB ファースト / LSB ファースト選択
				0: MSB ファースト
				1:LSB ファースト
				I <sup>2</sup> C バスフォーマットで使用するときは 0 に設定してください。
6	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5、4	-	すべて1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
3	BCWP	1	R/W	BC ライトプロテクト
				BC[2:0]の書き込みを制御します。BC[2:0]を書き換える場合は、本ビットを 0
				に設定してください。なお、クロック同期式シリアルフォーマットでは、BC[2:0]
				の書き換えは行わないでください。
				0:ライト時、BC[2:0]の値を設定
				1:リード時、常に1をリード
				ライト時、BC[2:0]設定値は無効

ビット	ビット名	初期値	R/W	説 明
2~0	BC[2:0]	000	R/W	ビットカウンタ
				次に転送するデータのビット数を指定します。リードすると残りの転送ビット数を知ることができます。『Cバスフォーマットでは、データにアクノリッジ1ピットが加算されて転送されます。設定は転送フレーム間で行ってください。また、000以外の値を設定する場合は、SCLがローレベル状態で行ってください。これらのビットはアクノリッジを含むデータ転送終了後、自動的にB'000に戻ります。また、停止条件検出後は自動的にB'111になります。本ビットは、パワーオンリセット、ソフトウェアスタンバイモード、モジュールスタンバイモード、およびICCR2のIICRSTに1をセットすることによりクリアされます。クロック同期式シリアルフォーマットを選択した場合は書き換えないでください。
				000:9 ピット 000:8 ピット 001:2 ピット 001:1 ピット 010:3 ピット 010:2 ピット 011:4 ピット 011:3 ピット 100:5 ピット 100:4 ピット 101:6 ピット 101:5 ピット 111:7 ピット 111:7 ピット

# 18.3.4 I<sup>2</sup>C バスインタラプトイネーブルレジスタ (ICIER)

ICIER は、8 ビットの読み出し/書き込み可能なレジスタで、各種割り込み要因の許可、アクノリッジの有効/無効の選択、送信アクノリッジの設定および受信アクノリッジの確認を行います。

ICIER はパワーオンリセットで H'00 に初期化されます。

ビット: 7 6 5 4 3 2 1 0 TIE TEIE RIE NAKIE STIE ACKE ACKBR ACKBT 初期値: 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W R R/W

ビット名	初期值	R/W	説明
TIE	0	R/W	トランスミットインタラプトイネーブル
			ICSR の TDRE がセットされたとき、送信データエンプティ割り込み(IITXI)
			を許可 / 禁止します。
			0:送信データエンプティ割り込み要求(IITXI)の禁止
			1:送信データエンプティ割り込み要求(IITXI)の許可
TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
			TEIE は、ICSR の TDRE が 1 の状態で 9 クロック目が立ち上がったとき、送信
			終了割り込み(IITEI)の許可/禁止を選択します。なお IITEI は、TEND を 0
			にクリアするか、TEIE を 0 にクリアすることで解除できます。
			0:送信終了割り込み要求(IITEI)の禁止
			1:送信終了割り込み要求(IITEI)の許可
RIE	0	R/W	レシーブインタラプトイネーブル
			RIE は受信データが ICDRS から ICDRR に転送され、ICSR の RDRF が 1 にセ
			ットされたとき、受信データフル割り込み要求(IIRXI)の許可 / 禁止を選択し
			ます。なお IIRXI は、RDRF を 0 にクリアするか、または RIE を 0 にクリアす
			ることで解除できます。
			0: 受信データフル割り込み要求(IIRXI)の禁止
			1:受信データフル割り込み要求(IIRXI)の許可
NAKIE	0	R/W	NACK 受信インタラプトイネーブル
			NAKIE は、ICSR の NACKF または AL/OVE がセットされたとき、NACK 検出
			兼 アービトレーションロスト / オーバランエラー割り込み要求(IINAKI)の許
			可 / 禁止を選択します。なお IINAKI は、NACKF または AL/OVE を 0 にクリア するか、NAKIE を 0 にクリアすることで解除できます。
			9 S NACK 検出兼アービトレーション / オーバーランエラー割り込み要求
			U. NACK 検出家アーとドレーションアオーバーランエラー割り込み姿状 (IINAKI)の禁止
			1:NACK 検出兼アービトレーション / オーバーランエラー割り込み要求 (IINAKI)の許可
	TEIE	TEIE 0	TEIE 0 R/W

ビット	ビット名	初期値	R/W	説 明
3	STIE	0	R/W	停止条件検出インタラプトイネーブル
				STIE は、ICSR の STOP がセットされたとき、停止条件検出割り込み要求(IISTPI)の許可/禁止を選択します。
				0:停止条件検出割り込み要求(IISTPI)の禁止
				1:停止条件検出割り込み要求(IISTPI)の許可
2	ACKE	0	R/W	アクノリッジビット判定選択
				0:受信アクノリッジの内容を無視して連続的に転送を行う。
				1:受信アクノリッジが1の場合、転送を中断する。
1	ACKBR	0	R	受信アクノリッジ
				送信モード時、受信デバイスから受け取ったアクノリッジビットの内容を格納 しておくビットです。ライトは無効です。また本ピットは、ICCR2 の BBSY を 1 セットするとクリアされます。
				0:受信アクノリッジ=0
				1:受信アクノリッジ=1
0	ACKBT	0	R/W	送信アクノリッジ
				受信モード時、アクノリッジのタイミングで送出するビットを設定します。
				0:アクノリッジのタイミングで 0 を送出
				1:アクノリッジのタイミングで 1 を送出

# 18.3.5 I'C バスステータスレジスタ (ICSR)

ICSR は、8 ビットの読み出し / 書き込み可能なレジスタで、各種割り込み要求フラグおよびステータスの確認を行います。

ICSR はパワーオンリセットで H'00 に初期化されます。

ビット: 7 6 5 4 3 2 1 0

| TDRE | TEND | RDRF | NACKF | STOP | AL/OVE | AAS | ADZ |
| 初期値: 0 0 0 0 0 0 0 0 0 0 R/W: R/(W)\*1R/(W)\*

【注】\*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
7	TDRE	0	R/(W)*1	トランスミットデータエンプティ
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				• ICDRT ヘデータをライトしたとき
				• IITXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の とき
				[セット条件]
				● ICDRT から ICDRS にデータ転送が行われ、ICDRT がエンプティになったと
				き
				● TRS をセットしたとき
				● 開始条件(再送含む)を発行したとき
				<ul><li>スレーブモードで受信モードから送信モードになったとき</li></ul>
6	TEND	0	R/(W)*1	トランスミットエンド
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				• ICDRT ヘデータをライトしたとき
				● IITXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の とき
				[セット条件]
				● I <sup>2</sup> C バスフォーマットの場合、TDRE が 1 の状態で SCL の 9 クロック目が立 ち上がったとき
				• クロック同期式シリアルフォーマットの場合、送信フレームの最終ビットを 送出したとき

ビット	ビット名	初期値	R/W	説 明
5	RDRF	0	R/(W)*1	レシープデータレジスタフル
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				● ICDRR をリードしたとき
				● IIRXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の
				とき
				[セット条件]
		_	- (a.e. 1	ICDRS から ICDRR に受信データが転送されたとき
4	NACKF	0	R/(W)*1	ノーアクノリッジ検出フラグ*²
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				[セット条件]
				● ICIER の ACKE = 1 の状態で、送信時、受信デバイスからアクノリッジがなかったとき
3	STOP	0	R/(W)*1	停止条件検出フラグ
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				[セット条件]
				• マスタモード時、フレームの転送の完了後に停止条件を検出したとき
				● スレーブモード時、開始条件検出後の第1バイトのスレーブアドレスと SAR に設定したアドレスが一致した後、停止条件を検出したとき
2	AL/OVE	0	R/(W)*1	アービトレーションロストフラグ / オーバランエラーフラグ
				AL/OVE は、I <sup>°</sup> C バスフォーマットの場合、マスタモード時にバス競合負けをしたことを示します。またクロック同期式シリアルフォーマットの場合、RDRF=1 の状態で最終ビットを受信したことを示します。
				複数のマスタがほぼ同時にバスを占有しようとしたときに I°C バスインタフェ
				ース 2 は SDA をモニタし、自分が出したデータと異なった場合、AL フラグを
				1 にセットしてバスが他のマスタによって占有されたことを示します。
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				[セット条件]
				マスタ送信モードの場合、SCL の立ち上がりで内部 SDA と SDA 端子のレベルが不一致のとき
				● マスタモードの場合、開始条件検出時、SDA 端子がハイレベルのとき
				● クロック同期式シリアルフォーマットの場合、RDRF=1の状態で最終ビット を受信したとき

ビット	ビット名	初期値	R/W	説 明
1	AAS	0	R/(W)*1	スレープアドレス認識フラグ
				スレーブ受信モードで開始条件直後の第一フレームが SAR の SVA[6:0]と一致
				した場合にセットされます。
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				[セット条件]
				• スレーブ受信モードでスレーブアドレスを検出したとき
				• スレーブ受信モードでゼネラルコールアドレスを検出したとき
0	ADZ	0	R/(W)*1	ゼネラルコールアドレス認識フラグ
				I°C バスフォーマットのスレーブ受信モードのとき有効
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				[セット条件]
				• スレーブ受信モードかつゼネラルコールアドレスを検出したとき

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - \*2 NACKF=1を検出した場合、転送終了処理で必ずNACKFをクリアしてください。クリアするまでは次の送信/受信ができません。

# 18.3.6 スレーブアドレスレジスタ (SAR)

SAR は、8 ビットの読み出し / 書き込み可能なレジスタで、フォーマットの選択、スレーブアドレスを設定します。 I C バスフォーマットでスレーブモードの場合、開始条件後に送られてくる第 1 フレームの上位 7 ビットと SAR の上位 7 ビットが一致したとき、スレーブデバイスとして動作します。

SAR はパワーオンリセットで H'00 に初期化されます。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0


 初期値:
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明
7~1	SVA[6:0]	すべて 0	R/W	スレープアドレス
				I <sup>o</sup> C バスにつながる他のスレーブと異なるユニークなアドレスを設定します。
0	FS	0	R/W	フォーマットセレクト
				0: I <sup>2</sup> C バスフォーマット選択
				1:クロック同期式シリアルフォーマット選択

# 18.3.7 ピC バス送信データレジスタ (ICDRT)

ICDRT は、送信データを格納する 8 ビットの読み出し / 書き込み可能なレジスタで、シフトレジスタ (ICDRS) の空きを検出すると ICDRT に書き込まれた送信データを ICDRS に転送し、データ送信を開始します。 ICDRS のデータ送信中に、次に送信するデータを ICDRT にライトしておくと、連続送信が可能です。なお、LSB ファースト (ICMR の MLS ビットを 1) に設定した状態で ICDRT の読み出しを行うと、ICDRT に書き込んだ値に対して MSB と LSB が反転されたデータが読み出されます。 ICDRT の初期値は H'FF です。



# 18.3.8 ピC バス受信データレジスタ (ICDRR)

ICDRR は、受信データを格納する 8 ビットのレジスタです。1 バイトのデータの受信が終了すると、受信したデータを ICDRS から ICDRR へ転送し、次のデータを受信可能にします。なお ICDRR は受信専用レジスタですので、CPU からライトできません。

ICDRR はパワーオンリセットで H'FF に初期化されます。



## 18.3.9 I<sup>2</sup>C バスシフトレジスタ (ICDRS)

ICDRS は、データを送信 / 受信するためのレジスタです。送信時は ICDRT から送信データが ICDRS に転送され、データが SDA 端子から送出されます。受信時は 1 バイトのデータの受信が終了すると、データが ICDRS から ICDRR へ転送されます。なお本レジスタは CPU から直接リードできません。

ビット:	7	6	5	4	3	2	1	0
初期値:	-	-	-	-	-	-	-	-
R/W:	-	-	-	-	-	-	-	-

# 18.3.10 NF2CYC レジスタ (NF2CYC)

NF2CYC は、8 ビットの読み出し/書き込み可能なレジスタで、SCL 端子、SDA 端子のノイズ除去幅を選択することができます。動作の詳細については、「18.4.7 ノイズ除去回路」を参照してください。

NF2CYC はパワーオンリセットで H'00 に初期化されます。

ビット:	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	NF2CYC
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R/W

ビット	ビット名	初期値	R/W	説 明
7 ~ 1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	NF2CYC	0	R/W	ノイズ除去幅選択
				0:周辺クロックで1サイクル周期以内のノイズを除去することができます
				1:周辺クロックで2サイクル周期以内のノイズを除去することができます

# 18.4 動作説明

#### 18.4.1 I<sup>2</sup>C バスフォーマット

I<sup>2</sup>C バスフォーマットを図 18.3 に、I<sup>2</sup>C バスのタイミングを図 18.4 に示します。開始条件に続く第 1 フレームは必ず 8 ビット構成となります。




図 18.3 I2C バスフォーマット




図 18.4 I2C バスタイミング

#### 【記号説明】

S:開始条件。マスタデバイスがSCL=ハイレベルの状態でSDAをハイレベルからローレベルに変化させます。

SLA : スレープアドレス

 $R/\overline{W}$  : 送受信の方向を示します。1 のときスレーブデバイスからマスタデバイスへ、0 のときマスタデバイスからスレ

ーブデバイスヘデータを送信します。

A : アクノリッジ。受信デバイスが SDA をローレベルにします。

DATA:送受信データ

P:停止条件。マスタデバイスが SCL = ハイレベルの状態で SDA をローレベルからハイレベルに変化させます。

#### 18.4.2 マスタ送信動作

マスタ送信モードでは、マスタデバイスが送信クロックと送信データを出力し、スレープデバイスがアクノリッジを返します。マスタ送信モードの動作タイミングについては図 18.5 と図 18.6 を参照してください。以下にマスタ送信モードの送信手順と動作を示します。

- 1. IIC2を初期化します(図18.7)。初期化後、ICCR1のICEビットを設定します。
- 2. ICCR2のBBSYフラグをリードしてバスが解放状態であることを確認後、ICCR1のMST、TRSをマスタ送信モードに設定します。その後、BBSY=1とSCP=0をライトします(開始条件発行)。これにより開始条件を生成します。
- 3. 開始条件を発行した後、ICDRTに送信データ(1フレーム目はスレーブアドレスとR/Wを示すデータ)をライトします。このときTDREは自動的に0にクリアされ、ICDRTからICDRSにデータが転送されて、再びTDREがセットされます。
- 4. 1フレーム目の送信が完了し、送信クロックの9クロック目の立ち上がりでICSRのTENDがセットされます。 ICIERのACKBRをリードし、スレーブデバイスが選択されたことを認識した後、2フレーム目のデータを ICDRTにライトします。ACKBRが1のときはスレーブデバイスが認識されていないため、停止条件を発行します。停止条件の発行は、ICCR2のSCLOから0がリードされるまで待った後、BBSY = 0とSCP = 0をライトすることにより行います。なおデータの準備ができるまで、または停止条件を発行するまではSCLがローレベルに固定されます。
- 5. 2フレーム目以降の送信データは、TDREがセットされるたびにICDRTにデータをライトします。
- 6. 最終送信データをICDRTにライトしたら、その後はTENDがセット(最終フレーム送信終了)されるまで待ちます。または、ICIERのACKEをセットした状態で受信デバイスからのNACK(ICSRのNACKF=1)を待ちます。TENDまたはNACKFがセットされたら、ICCR2のSCLOから0がリードされるまで待ちます。その後、停止条件を発行してTENDとNACKFをクリアします。
- 7. ICSRのSTOPがセットされたらスレーブ受信モードに戻します。




図 18.5 マスタ送信モード動作タイミング(1)




図 18.6 マスタ送信モード動作タイミング(2)




図 18.7 I<sup>2</sup>C バスインタフェース 2 の初期化フローチャート例

# 18.4.3 マスタ受信動作

マスタ受信モードでは、マスタデバイスが受信クロックを出力し、スレーブデバイスからデータを受信してアクノリッジを返します。マスタ受信モードの動作タイミングについては図 18.8 と図 18.9 を参照してください。以下にマスタ受信モードの受信手順と動作を示します。第1フレームの送信(スレープアドレス+R/W)までの動作は、「18.4.2 マスタ送信動作」を参照してください。

- 1. ICSRのTENDをクリア後、ICCR1のTRSをクリアしてマスタ送信モードからマスタ受信モードに切り替えます。その後TDREをクリアします。
- 2. ICDRRをダミーリードすると受信を開始\*し、内部クロックに同期して受信クロックを出力し、データを受信します。マスタデバイスは受信クロックの9クロック目にICIERのACKBTに設定したレベルをSDAに出力します。
- 3. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりでICSRのRDRFがセットされます。このとき、ICDRRをリードすることにより、受信したデータを読み出すことができ、同時にRDRFはクリアされます。RDRFがセットされるたびにICDRRをリードすることにより、連続的に受信できます。ICDRRのリードがSCLの8クロック目立ち上がりに間に合わないときは、ICCR1のRCVDを1にして1バイトごとの通信を行ってください。
- 4. 次の受信が最終フレームの場合、ICDRRをリードする前にICCR1のRCVDとICIERのACKBTをセットします。 これにより次の受信後、停止条件発行可能状態になります。
- 5. 受信クロックの9クロック目の立ち上がりでRDRFがセットされたら、ICCR2のSCLOから0がリードされるまで待ちます。その後、停止条件を発行します。
- 6. ICSRのSTOPがセットされたら、ICDRRから最後の受信データをリードします。
- 7. RCVDとMSTをクリアし、スレーブ受信モードに戻します。
- 【注】 \* 1 バイトだけ受信したい場合は、ICCR1 の RCVD セット後、ICDRR のダミーリードを行ってください。




図 18.8 マスタ受信モード動作タイミング (1)




図 18.9 マスタ受信モード動作タイミング(2)

#### スレーブ送信動作 18.4.4

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力し てアクノリッジを返します。スレーブ送信モードの動作タイミングについては図 18.10 と図 18.11 を参照してく ださい。

以下にスレーブ送信モードの送信手順と動作を示します。

- 1. IIC2を初期化します(図18.7)。初期化後、ICCR1のICEビットを設定します。ICCR1のMST、TRSをスレー ブ受信モードにしてスレーブアドレスが一致するまで待ちます。
- 2. 開始条件を検出した後の第1フレームでスレーブアドレスが一致したとき、9クロック目の立ち上がりでスレ ーブデバイスはSDAにICIERのACKBTに設定したレベルを出力します。このとき、8ビット目のデータ $(R/\overline{W})$ がハイレベルのとき、ICCR1のTRSおよびICSRのTDREがセットされ、自動的にスレーブ送信モードに切り替 わります。8ビット目のデータがローレベルのときは、スレーブ受信モードを継続します。
- 3. ICDRTに送信データをライトします。このときTDREは自動的に0にクリアされ、ICDRTからICDRSにデータ が転送されて、再びTDREがセットされます。以降の送信データは、TDREがセットされるたびにICDRTにデ ータをライトします。
- 4. 最終送信データをICDRTにライトしたら、その後はTENDがセット(最終フレーム送信終了)されるまで待 ちます。または、ICIERのACKEをセットした状態で受信デバイスからのNACK (ICSRのNACKF=1)を待ち ます。
- 5. 終了処理のためTRSをクリアし、ICDRRをダミーリードします。これによりSCLを開放します。
- 6. TDRE、TEND、NACKFをクリアします。




図 18.10 スレーブ送信モード動作タイミング (1)




図 18.11 スレーブ送信モード動作タイミング (2)

#### 18.4.5 スレーブ受信動作

スレーブ受信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノ リッジを返します。スレーブ動作モードタイミングについては図 18.12 と図 18.13 を参照してください。

以下にスレーブ受信モードの受信手順と動作を示します。第1フレームの受信(スレープアドレス+R/W)までの動作は、「18.4.4 スレーブ送信動作」を参照してください。

- 1. ICDRRをダミーリードします(リードデータはスレープアドレス + R/Wを示すので不要)。スレープデバイスは受信クロックの9クロック目にICIERのACKBTに設定したレベルをSDAに出力します。
- 2. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりでICSRのRDRFがセットされます。このとき、ICDRRをリードすることにより、受信したデータを読み出すことができ、同時にRDRFはクリアされます。RDRFがセットされるたびにICDRRをリードすることにより、連続的に受信できます。RDRFがセットされた状態で8クロック目が立ち下がるとICDRRをリードするまでSCLをローレベルに固定します。
- 3. 次の受信が最終フレームの場合、ICDRRをリードする前にICIERのACKBTをセットします。
- 4. ICSRのRDRFがセットされたらICDRRから最後の受信データをリードします。




図 18.12 スレーブ受信モード動作タイミング(1)




図 18.13 スレーブ受信モード動作タイミング(2)

#### 18.4.6 クロック同期式シリアルフォーマット

本モジュールは、SARのFSを1にセットすることにより、クロック同期式シリアルフォーマットとして動作 させることができます。ICCR1の MST=1のとき SCL から転送クロック出力となり、MST=0のとき外部クロッ ク入力となります。

## (1) データ転送フォーマット

クロック同期式シリアルフォーマットの転送フォーマットを図 18.14 に示します。

転送データは SCL クロックの立ち下がりから立ち下がりまで出力され、SCL クロックの立ち上がりエッジのデ ータの確定が保証されます。データの転送順は ICMR の MLS により、MSB ファーストか LSB ファーストかを選 択可能です。また ICCR2 の SDAO により、転送待機中に SDA の出力レベルを変更することができます。




図 18.14 クロック同期式シリアルフォーマットの転送フォーマット(LSB ファースト設定時)

2014.10.16

#### (2) 送信動作

送信モードでは転送クロックの立ち下がりに同期して送信データを SDA から出力します。転送クロックは ICCR1 の MST=1 のとき出力、MST=0 のとき入力となります。送信モード動作タイミングは図 18.15 を参照してください。以下に送信モードの手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。またICCR1のMST、CKS[3:0]などを設定します(初期設定)。
- 2. ICCR1のTRSを設定して送信モードにします。これにより、ICSRのTDREがセットされます。
- 3. TDREがセットされていることを認識したら、ICDRTに送信データをライトします。これによりICDRTから ICDRSにデータが転送され、自動的にTDREがセットされます。TDREがセットされるたびにICDRTにデータ をライトすると連続送信が可能です。なお送信モードから受信モードに切り替える場合、TDREがセットされた状態でTRSをクリアしてください。




図 18.15 送信モード動作タイミング (LSB ファースト設定時)

#### (3) 受信動作

受信モードでは転送クロックの立ち上がりでデータをラッチします。転送クロックは ICCRI の MST = 1 のとき 出力、MST = 0 のとき入力となります。受信モード動作タイミングについては図 18.16 を参照してください。以下 に受信モードの手順と動作を示します。

- 1. ICCR1のICEビットを1にセットします。またICCR1のMST、CKS[3:0]などを設定します(初期設定)。
- 2. 転送クロックを出力時、MST=1にします。これにより受信クロックの出力を開始します。
- 3. 受信が完了すると、ICDRSからICDRRにデータが転送され、ICSRのRDRFがセットされます。MST=1のときは次バイトが受信可能状態のため、連続してクロックを出力します。RDRFがセットされるたびにICDRRをリードすることにより連続的に受信可能です。RDRFがセットされた状態で8クロック目が立ち上がるとオーバランを検出し、ICSRのAL/OVEがセットされます。このときICDRRの値は前の受信データを保持します。
- 4. MST=1のとき、受信を停止するためには、ICCR1のRCVDをセットしてから、ICDRRをリードします。これにより次バイトの受信完了後、SCLがハイレベルに固定されます。
- 【注】 MST = 1 で 1 バイトだけ受信したい場合は下記手順で行ってください。動作タイミングについては図 18.17 を参照してください。
  - 1. ICCR1 の ICE ビットを 1 セットします。また ICCCR1 の CKS[3:0]などを設定します(初期設定)。
  - 2. ICCR1 の RCVD ピットが 0 の状態で、MST = 1 にセットします。これにより受信クロックの出力を開始します。
  - 3. ICMR の BC[2]ビットが 1 セットされたことを確認後、ICCR1 の RCVD = 1 にセットしてください。これにより受信クロックを 1 バイト分出力した後、SCL がハイレベルに固定されます。




図 18.16 受信モード動作タイミング (LSB ファースト設定時)

18-31




図 18.17 1 バイト受信動作タイミング (LSB ファースト設定時)

#### 18.4.7 ノイズ除去回路

SCL 端子および SDA 端子の状態はノイズ除去回路を経由して内部に取り込まれます。図 18.18 にノイズ除去回路のブロック図を示します。

ノイズ除去回路は3段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL 端子入力信号(またはSDA 端子入力信号)が周辺クロックでサンプリングされ、NF2CYC レジスタが0のときは、2つのラッチ出力が一致したときに後段へレベルを伝えます。またNF2CYC レジスタが1のときは、3つのラッチ出力が一致したときに後段へレベルを伝えます。一致しない場合は前の値を保持します。




図 18.18 ノイズ除去回路のブロック図

#### 18.4.8 IICRST ビットによる I<sup>2</sup>C バスインタフェース 2 のリセット

 $I^2$ C バスインタフェース 2 は、ICCR2 レジスタの IICRST ビットに 1 をライトすることで、 $I^2$ C の一部レジスタとコントロール部をリセットすることができます。図 18.19 に IICRST ビットによる  $I^2$ C バスインタフェース 2 のリセット手順の例を示します。




図 18.19 IICRST ビットによる I<sup>2</sup>C バスインタフェース 2 のリセット手順

#### 18.4.9 使用例

 $m I^2 C$  バスインタフェース 2 を使用する場合の各モードでのフローチャート例を図  $18.20 \sim$  図 18.23 に示します。




図 18.20 マスタ送信モードのフローチャート例




図 18.21 マスタ受信モードのフローチャート例




図 18.22 スレーブ送信モードのフローチャート例




図 18.23 スレーブ受信モードのフローチャート例

### 18.5 割り込み要因と DTC

IIC2 は、送信データエンプティ割り込み要求(IITXI)、送信終了割り込み要求(IITEI)、受信データフル割り込み要求(IIRXI)、停止条件検出割り込み要求(IISTPI)、NACK 検出、またはアービトレーションロスト/オーバランエラー割り込み要求(IINAKI)の6種類の割り込み要因を持っています。

表 18.4 に各割り込み要因と優先順位を示します。各割り込み要因は、I<sup>2</sup>C バスインタラプトイネーブルレジスタ (ICIER)の TIE、RIE、TEIE、NAKIE、STIE ビットで許可または禁止ができます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。

I<sup>2</sup>C バスステータスレジスタ( ICSR )の TDRE フラグが 1 にセットされると、IITXI 割り込み要求が発生します。 IITXI 割り込み要求でデータトランスファコントローラ( DTC )を起動してデータ転送を行うことができます。 DTC 起動によるデータ転送時は、 DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の場合には、 ICDRT への書き込みが行われると TDRE フラグが自動的に 0 にクリアされて CPU への IITXI 割り込み要求は発生しませんが、 DISEL ビットが 0 でかつ転送カウンタが 0 または DISEL ビットが 1 の場合には、 ICDRT への書き込みが行われても TDRE フラグは 0 にクリアされずに ICDRT への書き込み後に CPU への IITXI 割り込み要求が発生します。

ICSR の RDRF フラグが 1 にセットされると IIRXI 割り込み要求が発生します。IIRXI 割り込み要求で DTC を起動してデータ転送を行うことができます。 DTC 起動によるデータ転送時は、 DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の場合には、ICDRR の読み出しが行われると RDRF フラグが自動的に 0 にクリアされて CPU への IIRXI 割り込み要求は発生しませんが、 DISEL ビットが 0 でかつ転送カウンタが 0 または DISEL ビットが 1 の場合には、ICDRR の読み出しが行われても RDRF フラグは 0 にクリアされずに ICDRR の読み出し後に CPU への IIRXI 割り込み要求が発生します。

ICSR の NACKF フラグまたは AL/OVE フラグが 1 にセットされると IINAKI 割り込み要求が発生します。IINAKI 割り込み要求で DTC の起動はできません。また、NACKF フラグが 1 にセットされたことによる IINAKI 割り込み要求は I<sup>2</sup>C バスフォーマット時のみ発生します。

ICSR の STOP フラグが 1 にセットされると IISTPI 割り込み要求が発生します。 IISTPI 割り込み要求で DTC の起動はできません。また、STOP フラグが 1 にセットされることによる IISTPI 割り込み要求は  $1^2$ C バスフォーマット時のみ発生します。

ICSR の TEND フラグが 1 にセットされると IITEI 割り込み要求が発生します。IITEI 割り込み要求で DTC の起動はできません。

TDRE、TEND は ICDRT に送信データをライトすることで、RDRF は ICDRR をリードすることで自動的にクリアされますので注意してください。特に TDRE は ICDRT に送信データをライトしたとき同時に再度 TDRE がセットされ、さらに TDRE をクリアすると、余分に 1 バイト送信する場合があります。

表 18.4 割り込み要求一覧

割り込み要求	略称	割り込み条件	ぱC バス フォーマット	クロック同期式 シリアル フォーマット	DTC の起動	優先順位
NACK 検出	IINAKI*	{(NACKF=1)+(AL/OVE=1)} ·		×	×	高
アービトレーションロスト / オーバランエラー		(NAKIE=1)			×	<b>†</b>
送信終了	IITEI	(TEND=1) · (TEIE=1)			×	
停止条件検出	IISTPI	(STOP=1) · (STIE=1)		×	×	
送信データエンプティ	IITXI	(TDRE=1) • (TIE=1)				↓
受信データフル	IIRXI	(RDRF=1) • (RIE=1)				低

【注】 \* IINAKI は、優先順位を決める INTC の IPR ビットが異なります。IPR ビットの設定によっては、IIRXI よりも優先順位が低くなります。

#### DTC による動作 18.6

 ${
m I}^2{
m C}$  バスフォーマットでは、スレープアドレスと  ${
m R}/{
m W}$  ビットによるスレープデバイスおよび転送方向の選択や、 アクノリッジビットによる受信の確認および最終フレームの表示などが行われるため、DTC によるデータの連続 転送は、割り込みによる CPU 処理と組み合わせて行う必要があります。

DTC を利用した処理の例を表 18.5 に示します。スレーブモードでも転送データ数がわかっていると仮定してい ます。

項目	マスタ送信モード	マスタ受信モード	スレーブ送信モード	スレープ受信モード
スレーブアドレス + R/W ビット送信 / 受信	DTC で送信*	CPU で送信	CPU で受信	CPU で受信
	(ICDRTライト)	(ICDRT ライト)	(ICDRRリード)	(ICDRRリード)
ダミーデータリード	-	CPU で処理 (ICDRR リード)	-	CPU で処理 (ICDRR リード)
本体データ送信 / 受信	DTC で送信 (ICDRT ライト)	DTC で受信 (ICDRR リード)	DTC で送信 (ICDRT ライト)	DTC で受信 (ICDRR リード)
最終フレーム処理	不要	CPU で受信 (ICDRR リード)	不要	CPU で受信 (ICDRR リード)
DTC 転送データフレーム数設定	送信:実データ数+1 (+1は、スレープアド レス+R/W ピット分)	受信:実データ数 - 1 (-1は、最終フレー ム処理分)	送信:実データ数	受信:実データ数 - 1 (-1は、最終フレー ム処理分)

表 18.5 DTC による動作例

【注】 \* 開始条件を発行(BBSY=1、SCP=0をライト)してから、DTC転送を許可してください。

### 18.7 ビット同期回路

本モジュールはマスタモード設定時に、

- スレーブデバイスによりSCLがローレベルに引っ張られた場合
- SCLラインの負荷(負荷容量、プルアップ抵抗)によりSCLの立ち上がりがなまった場合

の 2 つの状態でハイレベル期間が短くなる可能性があるため、SCL をモニタしてビットごとに同期をとりながら 通信を行います。

ビット同期回路のタイミングを図 18.24 に、SCL をローレベル出力 Hi-Z にしてから SCL をモニタするまでの 時間を表 18.6 に示します。




図 18.24 ビット同期回路のタイミング

CKS3	CKS2	NF2CYC	SCL をモニタする時間* <sup>1</sup>
0	0	0	6.5 t <sub>poye</sub> *²
		1	5.5 t <sub>pcyc</sub> *²
	1	0	18.5 t <sub>pcyc</sub> *²
		1	17.5 t <sub>pcyc</sub> *²
1	0	0	16.5 t <sub>peye</sub> *²
		1	15.5 t <sub>peye</sub> *2
	1	0	40.5 t <sub>pcyc</sub> * <sup>2</sup>
		1	39.5 t <sub>poye</sub> *²

表 18.6 SCL をモニタする時間

- 【注】 \*1 「SCL モニタタイミング基準クロック」の立ち上がりから「SCL をモニタする時間」後の SCL 端子レベルをモニタします。
  - \*2 t は周辺クロックの周期

#### 18.8 使用上の注意事項

#### 18.8.1 モジュールスタンバイモードの設定

 $I^2C2$  は、スタンバイコントロールレジスタにより、本モジュールの動作禁止 / 許可を設定することが可能です。 初期値では、 $I^2C2$  の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 26 章 低消費電力モード」を参照してください。

#### 18.8.2 停止条件の発行および開始条件(再送)の発行

停止条件の発行および開始条件(再送)の発行は9クロック目の立ち下がりを認識してから行ってください。9クロック目の立ち下がりは I<sup>2</sup>C バスコントロールレジスタ 2 (ICCR2)の SCLO ビットをチェックすることにより認識することができます。

#### 18.8.3 開始条件と停止条件の連続発行

開始条件と停止条件を連続して発行しないでください。開始条件と停止条件を連続して発行したい場合には、 必ずスレープアドレスを送信してから停止条件を発行してください。

#### 18.8.4 マルチマスタ使用時の設定について

1. 転送レート設定値について

マルチマスタで使用するときは、他のマスタの一番速い転送レートより1/1.8以上の転送レートを設定してください。たとえば、他の一番速いマスタが400kbpsの場合、本LSIのIICの転送レートは223kbps ( = 400/1.8 ) 以上の設定値にする必要があります。

- ICCR1のMSTビット、TRSビット
   マルチマスタで使用時、ICCR1のMSTビットとTRSビットの設定はMOV命令で行ってください。
- 3. アービトレーションロスト発生時

アービトレーションロストが発生した場合、ICCR1のMSTビットとTRSビットが0であるか確認してください。もし、ICCR1のMSTビットとTRSビットが0以外のときは0にクリアしてください。

#### 18.8.5 マスタ受信モードにおける ICDRR のリード

マスタ受信モードにおいて、ICDRR のリードは SCL の 8 クロック目の立ち上がりまでに行ってください。 8 クロック目の立ち上がりに ICDRR のリードが間に合わず、ICSR の RDRF ビットが 1 の状態で次のデータを受信したときは、8 クロック目は 1 固定され、1 クロック目が出力されます。

ICDRR のリードが SCL の 8 クロック目の立ち上がりに間に合わないときは、ICCR1 の RCVD ビットを 1 にして 1 バイトごとの通信を行ってください。

#### 18.8.6 ピC バス動作中における ICE ビットおよび IICRST ビットのアクセス

下記 1.~4.のいずれかの状態で、ICCR1 レジスタの ICE ビットに 0 をライトもしくは ICCR2 レジスタの IICRST ビットに 1 をライトすると、ICCR2 レジスタの BBSY フラグと ICSR レジスタの STOP フラグは不定となります。

- 1. マスタ送信モード (ICCR1レジスタのMST=1、TRS=1) において、本モジュールが1<sup>2</sup>Cのバス権を保有しているとき。
- 2. マスタ受信モード (ICCR1レジスタのMST=1、TRS=0) において、本モジュールがI<sup>2</sup>Cのバス権を保有しているとき
- 3. スレーブ送信モード (ICCR1レジスタのMST=0、TRS=1) において、本モジュールがデータ送信中のとき。
- 4. スレープ受信モード (ICCR1レジスタのMST=0、TRS=0) において、本モジュールがアクノリッジを送信しているとき。

ICCR2 レジスタの BBSY フラグの不定状態は、以下のいずれかで解消することができます。

- 開始条件(SCL=ハイレベルかつSDA立ち下がり)を入力すると、BBSYフラグは1にセットされます。
- 停止条件(SCL=ハイレベルかつSDA立ち上がり)を入力すると、BBSYフラグは0にクリアされます。
- マスタ送信モードにおいて、SCL=ハイレベルかつSDA=ハイレベルの状態で、ICCR2レジスタのBBSYフラグに1、SCPビットに0をライトして開始条件を発行します。開始条件(SCL=ハイレベルかつSDA立ち下がり)が出力されると、BBSYフラグは1にセットされます。
- マスタ送信モードもしくはマスタ受信モードにおいて、SDA=ローレベルかつ本モジュール以外にSCLをローレベルにするデバイスがいない状態で、ICCR2レジスタのBBSYフラグに0、SCPビットに0にライトして停止条件を発行します。停止条件(SCL=ハイレベルかつSDA立ち上がり)が出力されると、BBSYフラグは0にクリアされます。
- SARレジスタのFSビットに1をライトすると、BBSYフラグは0にクリアされます。

#### 18.8.7 IICRST ビットによるレジスタ初期化

- ICCR2レジスタのIICRSTビットに1をライトすると、ICCR2レジスタのSDAO、SCLOビットは1にセットされます。
- マスタ送信モードおよびスレーブ送信モードにおいて、IICRSTビットに1をライトすると、ICSRレジスタの TDREフラグは1にセットされます。
- IICRST = 1によるリセット期間中は、ICCR2レジスタのBBSYフラグ、SCP、SDAOビットへのライトは無効です
- IICRSTビットに1をライトしても、ICCR2レジスタのBBSYフラグは0クリアされません。しかし、SCL、SDA の端子状態によっては、停止条件(SCL=HighかつSDA立ち上がり)が生成され、結果的にBBSYフラグが0 クリアされる場合があります。また、他のビットも同様に、影響が発生する場合があります。
- IICRST = 1によるリセット期間中は、データ受送信を停止します。しかし、開始条件、停止条件、バス競合 負けを検出する機能は動作しています。SCL、SDAへ入力された信号によっては、ICCR1、ICCR2、ICSRレ ジスタの状態が更新される場合があります。

#### 18.8.8 ICE = 0 における I<sup>2</sup>C バスインタフェース 2 の動作

ICCRI レジスタの ICE ビットに 0 をライトすると SCL、SDA 出力は禁止されますが、SCL、SDA への入力は有効です。SCL、SDA へ入力された信号に従って、本モジュールは動作します。

#### 18.8.9 マスタ受信モード切り替え時の注意事項について

マスタ送信モードからマスタ受信モードへ切り替えの際、TRS=0 クリア処理がマスタ送信モード時の 9 クロック目立ち下がりよりも前に行われた場合、IIC2 モジュールは ICDRR のダミーリード有無に関わらず内部クロックに同期した受信クロックを出力します。

この現象を回避するためには下記の方法があります。

- 1. マスタ受信モード切り替え時のICDRRダミーリード処理が、受信クロックの9クロック目よりも前に行えるようタイミング設計をしてください。
- 2. マスタ受信モード切り替え時のTRS=0クリア処理を、マスタ送信時の送信クロックの9クロック目立ち下がり 以降に行ってください。

なお、後者の 9 クロック目立ち下がり以降に TRS=0 クリア処理を行う場合には、ICCR2 レジスタの SCLO ビット (SCL モニタフラグ) が 0 (SCL 端子は " L " ) になったことを確認してから行ってください。

#### 18.8.10 IIRXI 割り込みを要因とした DTC 転送について

DTC 転送後に発生する IIRXI 割り込み処理において、ICSR の RDRF をクリア、もしくは、ICDRR をリードすると、次のデータを受信できない場合があります。

この現象を回避するため、下記1~2の対策を全て実施してください。

- 1. IIRXI割り込みを要因とするDTC転送では、DTCのMRBのDISELをクリアしてください。
- 2. IIRXI割り込み処理で行われるICSRのRDRFフラグのクリアは、次の転送フレームの9クロック目立ち上がりまでに行ってください。

#### 18.8.11 IITXI 割り込みを要因とした DTC 転送について

DTC 転送後に発生する IITXI 割り込み処理において、ICSR の TDRE をクリアすると、意図しないデータを送信する場合があります。また、ICDRT に送信データをライトすると、最後に DTC 転送したデータが送信されない場合があります。

この現象を回避するため、下記1~4の対策を全て実施してください。

- 1. IITXI割り込みを要因とするDTC転送では、DTCのMRBのDISELをクリアしてください。
- 2. 送信モード (TRS=1) のとき、ICSRをアクセスしてTDREをクリアしないでください。
- 3. IITXI割り込み処理内でICIERのTIEをクリアして、IITXI割り込み要求を禁止してください。TIEをクリアした後、ICIERをリードしてからIITXI割り込み処理を終了してください。
- 4. DTC転送の終了後に送信データをICDRTへライトする場合、TENDがセットされてからICDRTへライトしてください(TENDがセットされてから、IITXI割り込みを要因としたDTC転送を許可してください)。

# 19. A/D 変換器 (ADC)

本 LSI は、逐次比較方式の 10 ビットの A/D 変換器を内蔵しています。

#### 19.1 特長

- 分解能:10ビット
- 入力チャネル:

SH7083/84/85では8チャネル(2個の独立したA/D変換モジュール内蔵) SH7086では16チャネル(3個の独立したA/D変換モジュール内蔵)

- 変換時間:1チャネル当たり2.0 μs(P =25MHz動作時)
- 動作モード:3種類

シングルモード:1チャネルのA/D変換

連続スキャンモード: SH7083/84/85では最大4チャネル、SH7086は最大8チャネルの繰り返しA/D変換 1サイクルスキャンモード: SH7083/84/85では最大4チャネル、SH7086では最大8チャネルの連続A/D変換

- データレジスタ: A/D変換結果は各入力チャネルに対応した16ビットデータレジスタに格納
- サンプル&ホールド機能付き
- A/D変換開始方法:3種類

ソフトウェア

マルチファンクションタイマパルスユニット2(MTU2)またはマルチファンクションタイマパルスユニット2S(MTU2S)による変換開始トリガを選択可能

外部トリガ信号

- 割り込み要因: A/D変換終了割り込み要求(ADI)を発生
- モジュールスタンバイモードの設定可能



#### 図 19.1 に A/D 変換器のブロック図を示します。




図 19.1 A/D 変換器のブロック図 (1 モジュール当たり)

SH7080 グループ 19. A/D 変換器 (ADC)

### 19.2 入出力端子

A/D 変換器で使用する端子を表 19.1 に示します。SH7083/84/85 では 2 個の A/D 変換モジュール、SH7086 では 3 個の A/D 変換モジュールで構成され、それぞれのモジュールは独立に動作させることができます。また、A/D モジュール 0、1 の入力チャネルは、2 チャネルごとのグループに分割されています。

モジュール区分 端子名 入出力 機 製品区分 SH7083 SH7084 SH7085 SH7086 共通 AVcc 入力 アナログ部の電源端子および基準電圧 AVref 入力 A/D 変換の基準電圧 AVss 入力 アナログ部のグランドおよび基準電圧 ADTRG 入力 A/D 外部トリガ入力端子 A/D モジュール 0 AN0 入力 アナログ入力端子 0 グループ 0  $(A/D_0)$ AN1 入力 アナログ入力端子 1 AN2 入力 アナログ入力端子2 グループ 1 AN3 入力 アナログ入力端子3 A/D モジュール 1 AN4 入力 アナログ入力端子4 グループ 0 ( A/D\_1 ) AN5 入力 アナログ入力端子 5 AN6 入力 アナログ入力端子 6 グループ 1 アナログ入力端子7 AN7 入力 A/D モジュール 2 AN8 入力 アナログ入力端子8 (A/D\_2) アナログ入力端子 9 AN9 入力 \_ \_ \_ アナログ入力端子 10 AN10 入力 AN11 入力 アナログ入力端子 11 \_ AN12 入力 アナログ入力端子 12 AN13 入力 アナログ入力端子 13 AN14 入力 アナログ入力端子 14 AN15 入力 アナログ入力端子 15

表 19.1 端子構成

【注】 端子ごとに、接続される A/D モジュールが異なります。モジュールごとに制御レジスタを持つので、それぞれ設定をしてください。

## 19.3 レジスタの説明

A/D 変換器には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

表 19.2 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
A/D データレジスタ 0	ADDR0	R	H'0000	H'FFFFC900	16
A/D データレジスタ 1	ADDR1	R	H'0000	H'FFFFC902	16
A/D データレジスタ 2	ADDR2	R	H'0000	H'FFFFC904	16
A/D データレジスタ 3	ADDR3	R	H'0000	H'FFFFC906	16
A/D コントロール / ステータスレジスタ_0	ADCSR_0	R/W	H'0000	H'FFFFC910	16
A/D コントロールレジスタ_0	ADCR_0	R/W	H'0000	H'FFFFC912	16
A/D データレジスタ 4	ADDR4	R	H'0000	H'FFFFC980	16
A/D データレジスタ 5	ADDR5	R	H'0000	H'FFFFC982	16
A/D データレジスタ 6	ADDR6	R	H'0000	H'FFFFC984	16
A/D データレジスタ 7	ADDR7	R	H'0000	H'FFFFC986	16
A/D コントロール / ステータスレジスタ_1	ADCSR_1	R/W	H'0000	H'FFFFC990	16
A/D コントロールレジスタ_1	ADCR_1	R/W	H'0000	H'FFFFC992	16
A/D データレジスタ 8	ADDR8	R	H'0000	H'FFFFCA00	16
A/D データレジスタ 9	ADDR9	R	H'0000	H'FFFFCA02	16
A/D データレジスタ 10	ADDR10	R	H'0000	H'FFFFCA04	16
A/D データレジスタ 11	ADDR11	R	H'0000	H'FFFFCA06	16
A/D データレジスタ 12	ADDR12	R	H'0000	H'FFFFCA08	16
A/D データレジスタ 13	ADDR13	R	H'0000	H'FFFFCA0A	16
A/D データレジスタ 14	ADDR14	R	H'0000	H'FFFFCA0C	16
A/D データレジスタ 15	ADDR15	R	H'0000	H'FFFFCA0E	16
A/D コントロール / ステータスレジスタ_2	ADCSR_2	R/W	H'0000	H'FFFFCA10	16
A/D コントロールレジスタ_2	ADCR_2	R/W	H'0000	H'FFFFCA12	16
A/D トリガセレクトレジスタ 0	ADTSR_0	R/W	H'0000	H'FFFFE890	8、16
A/D トリガセレクトレジスタ 1	ADTSR_1	R/W	H'0000	H'FFFFE892	8、16

### 19.3.1 A/D データレジスタ 0~15 (ADDR0~ADDR15)

ADDR は、A/D 変換された結果を格納するための 16 ビットのリード専用レジスタです。各アナログ入力チャネルの変換結果は、対応する番号の ADDR に格納されます。たとえば、AN4 の変換結果は A/D データレジスタ (ADDR4)に格納されます。

10 ビットの変換データは ADDR のビット 15 からビット 6 に格納されます。下位 6 ビットは、リードすると常に 0 がリードされます。

ADDR の初期値は H'0000 です。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
											-	-	-	-	-	-
_ 初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 6		すべて 0	R	ビットデータ(10 ビット)
5~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

### 19.3.2 A/D コントロール / ステータスレジスタ\_0~2 (ADCSR\_0~2)

ADCSR は、モジュールごとにあり、A/D 変換動作を制御します。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	ADF	ADIE	-	-	TRGE	-	CONADF	STC	CKS	L[1:0]	ADN	I[1:0]	ADCS		CH[2:0]	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/(W)*	R/W	R	R	R/W	R	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

ビット	ビット名	初期値	R/W	説 明
15	ADF	0	R/(W)*	A/D エンドフラグ
				A/D 変換の終了を示すステータスフラグです。
				[セット条件]
				• シングルモードで A/D 変換が終了したとき
				• スキャンモードで選択されたすべてのチャネルの A/D 変換が終了したとき
				[クリア条件]
				● 1 の状態をリードした後、0 をライトしたとき
				● ADI 割り込みにより DMAC が起動され、ADDR をリードしたとき
				● ADI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 の
				ときに ADDR をリードしたとき
14	ADIE	0	R/W	A/D インタラプト(ADI)イネーブル
				1 にセットすると ADF による ADI 割り込みがイネーブルになります。
				動作モードの切り替えは、ADSTが0の状態で行ってください。

ビット	ビット名	初期値	R/W	説 明
13、12	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
11	TRGE	0	R/W	トリガイネーブル
				ADTRG、MTU2 トリガまたは MTU2S トリガによる A/D 変換開始を設定しま
				す。
				0:トリガによる開始は無効
				1:トリガによる開始は有効
				動作モードの切り替えは、ADSTが0の状態で行ってください。
10	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	CONADF	0	R/W	ADF コントロール
				2 チャネルスキャンモード時の ADF の動作を制御します。 本ビットは 2 チャネ
				ルスキャンモード時かつトリガによる A/D 変換開始 (TRGE=1) の設定時のみ
				有効です。シングルモード、4 チャネルスキャンモード、8 チャネルスキャン     モードでは無視されます。
				0:グループ0トリガ、グループ1トリガそれぞれの変換終了時に ADF がセ
				り、グループリトリカ、グループ「トリカモれぞれの复換絵」時に ADF かど ットされます。
				1:グループ 0 トリガ、グループ 1 トリガ両方の変換終了時に ADF がセット
				されます。なお、トリガの順番には影響されません。
				動作モードの切り替えは、ADSTが0の状態で行ってください。
8	STC	0	R/W	ステートコントロール
				CKSL1、CKSL0 と組み合わせて A/D 変換時間の設定を行います。
				0:50 ステート
				1:64 ステート
				A/D 変換時間の切り替えは、ADST が 0 の状態で行ってください。
7、6	CKSL[1:0]	00	R/W	クロックセレクト 1、0
				A/D 変換時間の設定を行います。
				00 : P /4
				01 : P /3
				10:P /2
				11 : P
				A/D 変換時間の切り替えは、ADST が 0 の状態で行ってください。
				CKSL[1:0] = B'11 の設定は P 25[MHz]まで可能です。

ビット	ビット名	初期値	R/W	説 明
5、4	ADM[1:0]	00	R/W	A/D モード 1、0
				A/D 変換の動作モードを選択します。2 チャネルスキャンモードは A/D モジュ
				ール 0、A/D モジュール 1 にて使用可能です。A/D モジュール 2 では設定しな
				いでください。
				00:シングルモード
				01:4 チャネルスキャンモード
				10:8チャネルスキャンモード
				11:2 チャネルスキャンモード
				動作モードの切り替えは、ADSTが0の状態で行ってください。
3	ADCS	0	R/W	A/D 連続スキャン
				スキャンモード時の 1 サイクルスキャン / 連続スキャンを選択するビットで
				す。スキャンモード時のみ有効です。
				0 : 1 サイクルスキャン
				1:連続スキャン
				動作モードの切り替えは、ADSTが0の状態で行ってください。
2~0	CH[2:0]	000	R/W	チャネルセレクト 2~0
				A/D 変換するアナログ入力チャネルを選択します(表 19.3 参照)。
				動作モードの切り替えは、ADSTが0の状態で行ってください。

【注】 \* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。

### 19.3.3 A/D コントロールレジスタ\_0~2 (ADCR\_0~2)

ADCR は、モジュールごとにあり、A/D 変換動作を制御します。

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	ADST	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて0	R	リザーブビット
				読み出すと0が読み出されます。書き込む値も常に0にしてください。
13	ADST	0	R/W	A/D スタート
				0 にクリアすると A/D 変換を中止し、待機状態になります。1 にセットすると A/D 変換を開始します。シングルモードおよび 1 サイクルスキャンモードでは 選択したチャネルの A/D 変換が終了すると自動的にクリアされます。連続スキャンモードではソフトウェア、リセット、ソフトウェアスタンバイモード、またはモジュールスタンパイモードによってクリアされるまで選択されたチャネルを順次連続変換します。
12~0	-	すべて0	R	リザーブビット
				読み出すと0が読み出されます。書き込む値も常に0にしてください。

#### 表 19.3 チャネルセレクト一覧表

#### シングルモード

ビット2	ビット1	ビット0		アナログ入力チャネル										
CH2	CH1	CH0		シングルモード										
			A/D_0	A/D_1	A/D_2									
0	0	0	AN0	AN4	AN8									
		1	AN1	AN5	AN9									
	1	0	AN2	AN6	AN10									
		1	AN3	AN7	AN11									
1	0	0	設定禁止	設定禁止	AN12									
		1			AN13									
	1	0			AN14									
		1			AN15									

#### • 2チャネルスキャンモード

	1 1777		-													
ビット2	ビット1	ビット0		アナログ入力チャネル												
CH2	CH1	CH0	У.	7トウェア起動師	ŧ	ソフトウェア起動以外										
			A/D_0	A/D_1	A/D_2	A/I	0_0	A/E	A/D_2							
						グループ 0	グループ 1	グループ 0	グループ 1							
0	0	0	AN0	ANO AN4 ANO, AN1 AN4, AN5		AN0	AN2	AN4	AN6	設定禁止						
		1	ANO、AN1			ANO、AN1	AN2、AN3	AN4、AN5	AN6、AN7							
	1	0	AN2	AN6		設定禁止	設定禁止	設定禁止	設定禁止							
		1	AN2、AN3	AN6、AN7												
1	0	0	設定禁止	設定禁止												
		1														
	1	0														
		1														

【注】 2、4、8 チャネルスキャンモードに設定した場合でも、動作するのは CH[2:0]で選択したチャネルだけです。たとえば、連続スキャンモードで 8 チャネルスキャンモードに設定しても、CH[2:0] = 000 を設定した場合、AN8 の変換を連続で実行します。

#### • 4チャネルスキャンモード

ビット2	ビット1	ビット0		アナログ入力チャネル								
CH2	CH1	CH0		4 チャネルスキャンモード*								
			A/D_0	A/D_1	A/D_2							
0	0	0	AN0	AN4	AN8							
		1	ANO、AN1	AN4、AN5	AN8、AN9							
	1	0	ANO ~ AN2	AN4 ~ AN6	AN8 ~ AN10							
		1	ANO ~ AN3	AN4 ~ AN7	AN8 ~ AN11							
1	0	0	設定禁止	設定禁止	AN12							
		1			AN12、AN13							
	1	0			AN12 ~ AN14							
		1			AN12 ~ AN15							

#### 【注】 \* ADCS ビットにより連続スキャン / 1 サイクルスキャンを設定することが可能です。

2、4、8 チャネルスキャンモードに設定した場合でも、動作するのは CH[2:0]で選択したチャネルだけです。たとえば、連続スキャンモードで 8 チャネルスキャンモードに設定しても、CH[2:0] = 000 を設定した場合、AN8 の変換を連続で実行します。

#### • 8チャネルスキャンモード

ビット2	ビット1	ビット0	アナログ入力チャネル
CH2	CH1	CH0	8 チャネルスキャンモード*
			A/D_2
0	0	0	AN8
		1	AN8、AN9
	1	0	AN8 ~ AN10
		1	AN8 ~ AN11
1	0	0	AN8 ~ AN12
		1	AN8 ~ AN13
	1	0	AN8 ~ AN14
		1	AN8 ~ AN15

#### 【注】 \* ADCS ビットにより連続スキャン / 1 サイクルスキャンを設定することが可能です。

2、4、8 チャネルスキャンモードに設定した場合でも、動作するのは CH[2:0]で選択したチャネルだけです。たとえば、連続スキャンモードで 8 チャネルスキャンモードに設定しても、CH[2:0] = 000 を設定した場合、AN8 の変換を連続で実行します。

### 19.3.4 A/D トリガセレクトレジスタ\_0、1 (ADTSR\_0、1)

ADTSR は、外部トリガによる A/D 変換開始をイネーブルにします。

特に、2 チャネルスキャンモードでは、A/D モジュール 0 および A/D モジュール 1 内の 4 チャネルをグループ 0 とグループ 1 の 2 グループに分け、それぞれ独立の A/D トリガを指定することができます。

#### • ADTSR\_0

ビット: 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	TRG11S[3:0]					TRG01S[3:0]			TRG1S[3:0]				TRG0S[3:0]			
初期値: 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
R/W: R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

ビット	ビット名	初期値	R/W	説 明
15 ~ 12	TRG11S[3:0]	0000	R/W	A/D トリガ 1 グループ 1 セレクト 3、2、1、0
				A/D モジュール 1 の 2 チャネルスキャンモード時のグループ 1 に対する外部、 MTU2、MTU2S からの A/D 変換開始トリガを選択します。
				0000:外部トリガ端子( <del>ADTRG</del> )の入力
				0001:MTU2 各チャネルの TGRA のインプットキャプチャ / コンペアマッチ、 相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0010:MTU2 CH0 コンペアマッチ(TRG0N)
				0011:MTU2 A/D 変換開始要求ディレイド(TRG4AN)
				0100:MTU2 A/D 変換開始要求ディレイド(TRG4BN)
				0101:MTU2S 各チャネルの TGRA のインプットキャプチャ / コンペアマッ
				チ、相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0110:設定禁止
				0111:MTU2S A/D 変換開始要求ディレイド(TRG4AN)
				1000:MTU2S A/D 変換開始要求ディレイド(TRG4BN)
				1001:設定禁止
				101x:設定禁止
				11xx:設定禁止
				セレクタの切り替えは、A/D コントロールレジスタ(ADCR)の ADST が 0 の状態で行ってください。
				2 チャネルスキャンモード時において、グループ 0 とグループ 1 の変換要求が同時に発生しないように、グループ 0 とグループ 1 の変換要求はそれぞれ違う要因を指定してください。

【記号説明】x: Don't care

ビット	ビット名	初期値	R/W	説明
11 ~ 8	TRG01S[3:0]	0000	R/W	A/D トリガ 0 グループ 1 セレクト 3、2、1、0
				A/D モジュール 0 の 2 チャネルスキャンモード時のグループ 1 に対する外部、
				MTU2、MTU2S からの A/D 変換開始トリガを選択します。
				0000:外部トリガ端子( <del>ADTRG</del> )の入力
				0001:MTU2 各チャネルの TGRA のインプットキャプチャ / コンペアマッチ、
				相補 PWM モード時の TCNT_4 の谷 ( TRGAN )
				0010:MTU2 CH0 コンペアマッチ(TRG0N)
				0011:MTU2 A/D 変換開始要求ディレイド(TRG4AN)
				0100:MTU2 A/D 変換開始要求ディレイド(TRG4BN)
				0101:MTU2S 各チャネルの TGRA のインプットキャプチャ / コンペアマッ
				チ、相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0110:設定禁止
				0111:MTU2S A/D 変換開始要求ディレイド(TRG4AN)
				1000:MTU2S A/D 変換開始要求ディレイド(TRG4BN)
				1001:設定禁止
				101x:設定禁止
				11xx:設定禁止
				セレクタの切り替えは、A/D コントロールレジスタ(ADCR)の ADST が 0 の状
				態で行ってください。
				2 チャネルスキャンモード時において、グループ 0 とグループ 1 の変換要求が同
				時に発生しないように、グループ0とグループ1の変換要求はそれぞれ違う要因
				を指定してください。

【記号説明】x: Don't care

ビット	ビット名	初期値	R/W	説明
7 ~ 4	TRG1S[3:0]	0000	R/W	A/D トリガ 1 セレクト 3、2、1、0
				A/D モジュール 1 の外部、MTU2、MTU2S からの A/D 変換開始トリガを選択しま
				す。2 チャネルスキャンモード時では、グループ 0 に対する外部、MTU2、MTU2S
				からの A/D 変換開始トリガを選択します。
				0000:外部トリガ端子( <del>ADTRG</del> )の入力
				0001:MTU2 各チャネルの TGRA のインプットキャプチャ / コンペアマッチ、 相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0010:MTU2 CH0 コンペアマッチ(TRG0N)
				0011:MTU2 A/D 変換開始要求ディレイド(TRG4AN)
				0100:MTU2 A/D 変換開始要求ディレイド(TRG4BN)
				0101:MTU2S 各チャネルの TGRA のインプットキャプチャ / コンペアマッ
				チ、相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0110:設定禁止
				0111:MTU2S A/D 変換開始要求ディレイド(TRG4AN)
				1000:MTU2S A/D 変換開始要求ディレイド(TRG4BN)
				1001:設定禁止
				101x:設定禁止
				11xx:設定禁止
				セレクタの切り替えは、A/D コントロールレジスタ(ADCR)の ADST が 0 の状
				態で行ってください。
				2 チャネルスキャンモード時において、グループ 0 とグループ 1 の変換要求が同
				時に発生しないように、グループ0とグループ1の変換要求はそれぞれ違う要因
				を指定してください。

【記号説明】x: Don't care

ビット	ビット名	初期値	R/W	説明
3~0	TRG0S[3:0]	0000	R/W	A/D トリガ 0 セレクト 3、2、1、0
				A/D モジュール 0 の外部、MTU2、MTU2S からの A/D 変換開始トリガを選択しま
				す。2 チャネルスキャンモード時では、グループ 0 に対する外部、MTU2、MTU2S
				からの A/D 変換開始トリガを選択します。
				0000:外部トリガ端子( <del>ADTRG</del> )の入力
				0001:MTU2 各チャネルの TGRA のインプットキャプチャ / コンペアマッチ、
				相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0010: MTU2 CH0 コンペアマッチ ( TRG0N )
				0011:MTU2 A/D 変換開始要求ディレイド(TRG4AN)
				0100:MTU2 A/D 変換開始要求ディレイド(TRG4BN)
				0101:MTU2S 各チャネルの TGRA のインプットキャプチャ / コンペアマッ
				チ、相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0110:設定禁止
				0111:MTU2S A/D 変換開始要求ディレイド(TRG4AN)
				1000:MTU2S A/D 変換開始要求ディレイド(TRG4BN)
				1001:設定禁止
				101x:設定禁止
				11xx:設定禁止
				セレクタの切り替えは、A/D コントロールレジスタ(ADCR)の ADST が 0 の状
				態で行ってください。
				2 チャネルスキャンモード時において、グループ 0 とグループ 1 の変換要求が同
				時に発生しないように、グループ0とグループ1の変換要求はそれぞれ違う要因
				を指定してください。

【記号説明】x: Don't care

#### • ADTSR\_1

ビット: 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	TRG2S[3:0]			-	-	-	-	-	-	-	-	-	-	-	-
初期値: 0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W: R/W	R/W	R/W	R/W	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 12	TRG2S[3:0]	0000	R/W	A/D トリガ 2 セレクト 3、2、1、0
				A/D モジュール 2 の外部、MTU2、MTU2S からの A/D 変換開始トリガを選択し
				ます。
				0000:外部トリガ端子 ( ADTRG ) の入力
				0001 : MTU2 各チャネルの TGRA のインプットキャプチャ / コンペアマッチ、
				相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0010 : MTU2 CH0 コンペアマッチ(TRG0N)
				0011:MTU2 A/D 変換開始要求ディレイド(TRG4AN)
				0100:MTU2 A/D 変換開始要求ディレイド(TRG4BN)
				0101:MTU2S 各チャネルの TGRA のインプットキャプチャ / コンペアマッ
				チ、相補 PWM モード時の TCNT_4 の谷(TRGAN)
				0110:設定禁止
				0111:MTU2S A/D 変換開始要求ディレイド(TRG4AN)
				1000:MTU2S A/D 変換開始要求ディレイド(TRG4BN)
				1001:設定禁止
				101x:設定禁止
				11xx:設定禁止
				セレクタの切り替えは、A/D コントロールレジスタ(ADCR)の ADST が 0 の状
				態で行ってください。
11 ~ 0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

【記号説明】x: Don't care

SH7080 グループ 19. A/D 変換器 (ADC)

#### 19.4 動作説明

A/D 変換器は逐次比較方式で分解能は 10 ビットです。動作モードにはシングルモードとスキャンモードがあります。スキャンモードには、連続スキャンモードと 1 サイクルスキャンモードがあります。動作モードやアナログ入力チャネルの切り替えは、誤動作を避けるため ADCR の ADST ビットが 0 の状態で行ってください。

#### 19.4.1 シングルモード

シングルモードは、指定された 1 チャネルのアナログ入力を以下のように 1回 A/D 変換します。

- 1. ソフトウェア、MTU2、MTU2Sまたは外部トリガ入力によってADCRのADSTビットが1にセットされると、 選択されたチャネルのA/D変換を開始します。
- 2. A/D変換が終了すると、A/D変換結果がそのチャネルに対応するA/Dデータレジスタに転送されます。
- 3. A/D変換終了後、ADCSRのADFビットがIにセットされます。このとき、ADIEビットがIにセットされていると、ADI割り込み要求を発生します。
- 4. ADSTビットはA/D変換中は1を保持し、変換が終了すると自動的にクリアされてA/D変換器は待機状態になります。A/D変換中にADSTビットを0にクリアすると、変換を中止してA/D変換器は待機状態になります。

#### 19.4.2 連続スキャンモード

連続スキャンモードは指定されたチャネル (SH7083/84/85 では最大 4 チャネル、SH7086 では最大 8 チャネル) のアナログ入力を以下のように順次連続して A/D 変換します。

- 1. ソフトウェア、MTU2、MTU2Sまたは外部トリガ入力によってADCRのADSTビットが1にセットされると、アナログ入力チャネル番号の小さい順(たとえば、ANO、AN1...AN7)にA/D変換を実行します。
- 2. それぞれのチャネルのA/D変換が終了すると、A/D変換結果は順次そのチャネルに対応するA/Dデータレジスタに転送されます。
- 3. 選択されたすべてのチャネルのA/D変換が終了すると、ADCSRのADFビットが1にセットされます。このときADIEビットが1にセットされていると、ADI割り込み要求を発生します。A/D変換器は再びグループの第1チャネルからA/D変換を開始します。
- 4. ADSTビットは自動的にクリアされず、1にセットされている間は2.~3.を繰り返します。ADSTビットを0に クリアすると、A/D変換を中止し、A/D変換器は待機状態になります。

#### 19.4.3 1 サイクルスキャンモード

1 サイクルスキャンモードは、指定されたチャネル (SH7083/84/85 では最大 4 チャネル、SH7086 では最大 8 チャネル) のアナログ入力を、以下のように 1 回 A/D 変換します。

- 1. ソフトウェア、MTU2、MTU2Sまたは外部トリガ入力によってADCRのADSTビットが1にセットされると、アナログ入力チャネル番号の小さい順(たとえば、ANO、AN1...AN7)にA/D変換を実行します。
- 2. それぞれのチャネルのA/D変換が終了すると、A/D変換結果は順次そのチャネルに対応するA/Dデータレジスタに転送されます。
- 3. 選択されたすべてのチャネルのA/D変換が終了すると、ADCSRのADFビットが1にセットされます。このときADIEビットが1にセットされていると、ADI割り込み要求を発生します。
- 4. ADSTビットは、変換が終了すると自動的にクリアされて、A/D変換器は待機状態になります。A/D変換中に ADSTビットを0にクリアすると、変換を中止して、A/D変換器は待機状態になります。

SH7080 グループ 19. A/D 変換器 (ADC)

### 19.4.4 入力サンプリングと A/D 変換時間

A/D 変換器には、モジュールごとにサンプル&ホールド回路が内蔵されています。A/D 変換器は、ADCR の ADST ビットが I にセットされてから A/D 変換開始遅延時間( $t_D$ )経過後、入力のサンプリングを行い、その後変換を開始します。 A/D 変換のタイミングを図 19.2 に示します。 また、A/D 変換時間を表 19.4 に示します。

A/D 変換時間( $t_{conv}$ )は、図 19.2 に示すように、 $t_{D}$ と入力サンプリング時間( $t_{spt}$ )を含めた時間となります。ここで  $t_{D}$ は、ADCR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 19.4 に示す 範囲で変化します。

スキャンモードの変換時間は、表 19.4 に示す値が 1 回目の変換時間となります。2 回目以降の変換時間は表 19.5 に示す値となります。




図 19.2 A/D 変換タイミング

表 19.4 A/D 変換時間 (シングルモード)

		-		- ~.	× 31=3	(		. ,						
項 目	記号	STC = 0												
				CKSI	_1 = 0			CKSL1 = 1						
		С	KSL0 =	0	CKSL0 = 1			С	KSL0 =	0	C	:1		
		Min.	Тур.	Max.	Min.	Тур.	Max.	Min.	Тур.	Max.	Min.	Тур.	Max.	
A/D 変換開始遅延時間	t <sub>D</sub>	2	-	6	2	-	5	2	-	4	2	-	3	
入力サンプリング時間	t <sub>SPL</sub>	-	24	-	-	18	-	-	12	-	-	6	-	
A/D 変換時間	t <sub>conv</sub>	202	-	206	152	-	155	102	-	104	52	-	53	

項 目	記号	STC = 1											
		CKSL1 = 0			CKSL1 = 1								
		CKSL0 = 0 CKSL0 = 1		CKSL0 = 0			CKSL0 = 1						
		Min.	Тур.	Max.	Min.	Тур.	Max.	Min.	Тур.	Max.	Min.	Тур.	Max.
A/D 変換開始遅延時間	t <sub>D</sub>	2	-	6	2	-	5	2	-	4	2	-	3
入力サンプリング時間	t <sub>SPL</sub>	-	36	-	-	27	-	-	18	-	-	9	-
A/D 変換時間	t <sub>conv</sub>	258	-	262	194	-	197	130	-	132	66	-	67

#### 【注】 表中の数値の単位は P に対するステートです。

表 19.5 A/D 変換時間 (スキャンモード)

STC	CKSL1	CKSL0	変換時間(ステート)	変換時間計算例	
				P =25MHz 時	P =40MHz 時
0	0	0	200 (固定)	8 µ s	5 µ s
		1	150 (固定)	6 µ s	3.8 µ s
	1	0	100 (固定)	4 µ s	2.5 µ s
		1	50 (固定)	2 µ s	設定禁止
1	0	0	256 (固定)	10.2 µ s	6.4 µ s
		1	192 (固定)	7.7 µ s	4.8 µ s
	1	0	128 (固定)	5.1 µ s	3.2 µ s
		1	64 (固定)	2.6 µ s	設定禁止

SH7080 グループ 19. A/D 変換器 (ADC)

#### 19.4.5 MTU2、MTU2S による A/D 変換器の起動

MTU2、MTU2S のインターバルタイマの A/D 変換要求によって、A/D 変換器を独立に起動することができます。 MTU2、MTU2S から A/D 変換器を起動するときには、A/D コントロール / ステータスレジスタ(ADCSR)の TRGE ピットを 1 にして、A/D トリガセレクトレジスタ(ADTSR)の設定を行います。この状態で MTU2、MTU2S のインターバルタイマの A/D 変換要求が発生すると、ADST ピットを 1 にセットします。ADST ピットが 1 にセットされてから、A/D 変換が開始されるまでのタイミングは、ソフトウェアで ADST ピットに 1 を書き込んだ場合と同じです。

#### 19.4.6 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、A/D コントロール/ステータスレジスタ(ADCSR)の TRGE ビットを1にして、A/D トリガセレクトレジスタ\_0、1(ADTSR\_0、ADTSR\_1)の設定が外部トリガ端子の入力に設定されているとき、ADTRG 端子から入力されます。ADTRG の立ち下がりエッジで、ADCR の ADST ビットが1にセットされ、A/D 変換が開始されます。その他の動作は、シングルモード/スキャンモードによらず、ソフトウェアによって ADST ビットを1にセットした場合と同じです。このタイミングを図 19.3 に示します。




図 19.3 外部トリガ入力タイミング

19-19

#### 19.4.7 2 チャネルスキャン

2 チャネルスキャンモードは 4 チャネルのアナログ入力をグループ 0 とグループ 1 に分けており、グループ 0 とグループ 1 に個別のトリガによる起動要因を選択できます。2 チャネルスキャンモードの変換終了割り込みは、グループ 0 もしくはグループ 1 の終了とグループ 0 とグループ 1 の終了後を選択できます。トリガによる変換開始を行う場合、ADTSR のグループ 0 とグループ 1 に別々の要因を設定してください。なお、グループ 0 の変換中にグループ 1 の変換要求が発生した場合、グループ 1 の変換要求は無視されます。グループ 0 の A/D 変換開始要求に MTU2 の TRG4AN、グループ 1 の A/D 変換開始要求に MTU2 の TRG4AN を設定した場合の動作例を図 19.4に示します。




図 19.4 2 チャネルスキャンの動作例

SH7080 グループ 19. A/D 変換器 (ADC)

# 19.5 割り込み要因と DMAC/DTC 転送要求

A/D 変換器は、A/D 変換終了割り込み要求(ADI)を発生することができます。A/D コントロールステータスレジスタ(ADCSR)の ADIE ビットを 1 にセットすると ADI を許可、0 にクリアすると ADI を禁止することができます。

また、ADI 発生時に DMAC/DTC を起動することができます。このとき、CPU への割り込みは発生しません。 ADI で DMAC/DTC を起動する場合、DMAC/DTC によるデータ転送時に ADCSR の ADF ビットは自動的にクリアされます。DMAC/DTC で、ADI 割り込みで変換されたデータのリードを行うと、連続変換がソフトウェアの負担なく実現できます。

名 称	割り込み要因	割り込みフラグ	DTC の起動	DMAC の起動		
ADI0	A/D_0 変換終了	ADCSR_0 の ADF	可	不可		
ADI1	A/D_1 変換終了	ADCSR_1 の ADF	可	可		
ADI2	A/D 2 変換終了	ADCSR 2 Ø ADF	可	不可		

表 19.6 A/D 変換器の割り込み要因

SH7080 グループ 19. A/D 変換器 (ADC)

#### 19.6 A/D 変換精度の定義

本 LSI の A/D 変換精度の定義は以下のとおりです。

• 分解能

A/D変換器のデジタル出力コード数

• 量子化誤差

A/D変換器が本質的に有する偏差であり、1/2 LSBで与えられる(図19.5)。

オフセット誤差

デジタル出力が最小電圧値B'0000000000 (H'00)からB'000000001 (H'01)に変化するときのアナログ入力電 圧値の理想A/D変換特性からの偏差(図19.6)。

• フルスケール誤差

デジタル出力がB'111111110 (H'3FE) からB'1111111111 (H'3FF) に変化するときのアナログ入力電圧値の 理想A/D変換特性からの偏差(図19.6)。

• 非直線性誤差

ゼロ電圧からフルスケール電圧までの間の理想A/D変換特性からの誤差。ただし、オフセット誤差、フルス ケール誤差、量子化誤差を含まない(図19.6)。

• 絶対精度

デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差 を含む。




図 19.5 A/D 変換精度の定義

SH7080 グループ 19. A/D 変換器 (ADC)




図 19.6 A/D 変換精度の定義

#### 19.7 使用上の注意事項

#### 19.7.1 モジュールスタンバイモードの設定

A/D 変換器は、スタンバイコントロールレジスタにより、本モジュールの禁止 / 許可を設定することが可能です。初期値では、A/D 変換器の動作は停止しています。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 26 章 低消費電力モード」を参照してください。

#### 19.7.2 許容信号源インピーダンスについて

本 LSI のアナログ入力は、信号源インピーダンスが 1k 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル 8 ホールド回路の入力容量をサンプリング時間内に充電するための規格で、センサの出力インピーダンスが 1k を超える場合、充電不足が生じて、A/D 変換精度が保証できなくなります。シングルモードで変換を行うときに外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の 10k だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号(たとえば  $5mV/\mu s$  以上)には追従できないことがあります(図 19.7)。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのパッファを入れてください。

#### 19.7.3 絶対精度への影響

容量を付加することにより、GND とのカップリングを受けることになりますので、GND にノイズがあると絶対精度が悪化する可能性がありますので、必ず AVss 等の電気的に安定な GND に接続してください。

またフィルタ回路が実装基板上でデジタル信号と交渉したり、アンテナとならないように注意してください。




図 19.7 アナログ入力回路の例

SH7080 グループ 19. A/D 変換器 (ADC)

#### 19.7.4 アナログ電源端子などの設定範囲

以下に示す電圧の設定範囲を超えて LSI を使用した場合、LSI の信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲
  - A/D変換中、アナログ入力端子ANnに印加する電圧はAVss VAN AVrefの範囲としてください。
- AVcc、AVssとVcc、Vssの関係
  - AVcc、AVssとVcc、Vssとの関係はAVss = Vssとし、さらに、A/D変換器を使用しないときもAVcc、AVss端子をオープンにしないでください。
- AVref入力電圧の設定範囲
  - AVref端子の入力電圧は、AVref AVccとしてください。
  - A/D変換器を使用しない場合、AVref = AVccとしてください。

### 19.7.5 ボード設計上の注意事項

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号配線を交差させたり、近接させないでください。誘導によりアナログ回路が誤動作し、A/D 変換値に悪影響を及ぼします。アナログ入力端子(ANO~AN15)、アナログ電源電圧(AVcc)は、アナロググランド(AVss)で、デジタル回路と分離してください。さらに、アナロググランド(AVss)は、ボード上の安定したグランド(Vss)に一点接続してください。

#### 19.7.6 ノイズ対策上の注意事項

過大なサージなど異常電圧によるアナログ入力端子(ANO~AN15)の破壊を防ぐために、図 19.8 に示すように AVcc - AVss 間に保護回路を接続してください。AVcc に接続するバイパスコンデンサ、ANO~AN15 に接続するフィルタ用のコンデンサは、必ず AVss に接続してください。

なお、フィルタ用のコンデンサを接続すると、ANO~AN15の入力電流が平均化されるため、誤差を生じることがあります。また、スキャンモードなどで A/D 変換を頻繁に行う場合、A/D 変換器内部のサンプル&ホールド回路の容量に充放電される電流が、入力インピーダンス(Rin)を経由して入力される電流を上回ると、アナログ入力端子の電圧に誤差を生じます。したがって、回路定数は十分ご検討の上決定してください。

19. A/D 変換器 (ADC) SH7080 グループ




図 19.8 アナログ入力保護回路の例

表 19.7 アナログ端子の規格

項 目	Min.	Max.	単位	条件
アナログ入力容量	-	20	pF	-
許容信号源インピーダンス	-	3	k	P 20MHz
		1		P > 20MHz

# 20. コンペアマッチタイマ (CMT)

本 LSI は、2 チャネルの 16 ビットタイマにより構成されるコンペアマッチタイマ (CMT)を内蔵しています。 CMT は 16 ビットのカウンタを持ち、設定した周期ごとに割り込みを発生することができます。

#### 20.1 特長

- 4種類のカウンタ入力クロックを2チャネル独立で選択可能 4種類の内部クロック (P /8、P /32、P /128、P /512)を選択可能
- コンペアマッチ時、DTC設定により、DTC転送要求または割り込み要求の発生を選択可能
- CMTを使用しないときは、消費電力低減のためCMTに対してクロックの供給を止めて動作を停止させること ができます。

図 20.1 に CMT のブロック図を示します。




図 20.1 CMT のブロック図

20 - 1

# 20.2 レジスタの説明

CMT には以下のレジスタがあります。これらのレジスタの各処理状態におけるレジスタの状態については「第27章 レジスタ一覧」を参照してください。

チャネル	レジスタ名	略称	R/W	初期値	アドレス	アクセス サイズ
共通	コンペアマッチタイマスタートレジスタ	CMSTR	R/W	H'0000	H'FFFFCE00	8、16、32
0	コンベアマッチタイマコントロール / ステータスレジスタ_0	CMCSR_0	R/W	H'0000	H'FFFFCE02	8、16
	コンペアマッチカウンタ_0	CMCNT_0	R/W	H'0000	H'FFFFCE04	8、16、32
	コンペアマッチコンスタントレジスタ_0	CMCOR_0	R/W	H'FFFF	H'FFFFCE06	8、16
1	コンベアマッチタイマコントロール / ステータスレジスタ_1	CMCSR_1	R/W	H'0000	H'FFFFCE08	8、16、32
	コンペアマッチカウンタ_1	CMCNT_1	R/W	H'0000	H'FFFFCE0A	8、16
	コンペアマッチコンスタントレジスタ_1	CMCOR_1	R/W	H'FFFF	H'FFFFCE0C	8、16、32

表 20.1 レジスタ構成

# 20.2.1 コンペアマッチタイマスタートレジスタ (CMSTR)

CMSTR は 16 ビットのレジスタで、コンペアマッチカウンタ (CMCNT)の動作 / 停止を選択します。 CMSTR はパワーオンリセット時およびスタンバイモード時に H'0000 に初期化されます。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	STR1	STR0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	STR1	0	R/W	カウントスタート 1
				コンペアマッチカウンタ_1 の動作 / 停止を選択します。
				0 : CMCNT_1 はカウントを停止
				1:CMCNT_1 はカウントを開始
0	STR0	0	R/W	カウントスタート 0
				コンペアマッチカウンタ_0 の動作 / 停止を選択します。
				0 : CMCNT_0 はカウントを停止
				1:CMCNT_0 はカウントを開始

# 20.2.2 コンペアマッチタイマコントロール / ステータスレジスタ (CMCSR)

CMCSR は 16 ビットのレジスタで、コンペアマッチの発生の表示、割り込みの許可 / 禁止、およびカウンタ入力クロックの設定を行います。

CMCSR はパワーオンリセット時およびスタンバイモード時に H'0000 に初期化されます。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	CMF	CMIE	-	-	-	-	CKS	[1:0]
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	(R/W)*	R/W	R	R	R	R	R/W	R/W

【注】\* フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。


ビット	ビット名	初期値	R/W	説 明
15~8	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	CMF	0	(R/W)*1	コンペアマッチフラグ
				CMCNT と CMCOR の値が一致したか否かを示すフラグです。
				0 : CMCNT と CMCOR の値は不一致
				[クリア条件]
				• パワーオンリセットおよびスタンバイモード時
				● CMF = 1 を読み出した後に 0 を書き込んだとき* <sup>2</sup>
				● CMI 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 のときに CMT のレジスタがアクセスされたとき( DTC の転送カウンタ値が H'0000になったときを除く )
				1:CMCNT と CMCOR の値が一致
				[セット条件]
				● CMCNT と CMCOR の値が一致したとき
6	CMIE	0	R/W	コンペアマッチ割り込みイネーブル
				CMCNT と CMCOR の値が一致したとき(CMF=1)、コンペアマッチ割り込み
				(CMI)の発生を許可するか禁止するかを選択します。
				0:コンペアマッチ割り込み(CMI)を禁止
				1:コンペアマッチ割り込み(CMI)を許可
5~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1、0	CKS[1:0]	00	R/W	クロックセレクト
				周辺動作クロック(P )を分周した 4 種類の内部クロックから CMCNT に入力するクロックを選択します。 CMSTR の STR ビットが 1 にセットされると、 CMCNT は CKS[1:0]ビットにより選択されたクロックでカウントを開始します。 00:P /8
				01 : P /32
				10 : P /128
				11 : P /512

- 【注】 \*1 フラグをクリアするため、1を読み出した後に0を書き込むことのみ可能です。
  - 1 を読み出した後、0 を書き込む前に次のコンペアマッチによるフラグセットが発生した場合は、0 を書き込んで もフラグはクリアされませんので、再度1を読み出して0を書き込んでください。

#### 20.2.3 コンペアマッチカウンタ (CMCNT)

CMCNT は 16 ビットのレジスタで、アップカウンタとして使用されます。カウンタ入力クロックが CMCSR の CKS[1:0]ビットにより選択され、CMSTR の STR ビットが 1 にセットされると、CMCNT は選択されたクロックに よりカウントを開始します。CMCNT の値がコンペアマッチコンスタントレジスタ( CMCOR )の値と一致すると、 CMCNT は H'0000 にクリアされ CMCSR の CMF フラグが 1 にセットされます。

CMCNT はパワーオンリセット時およびスタンバイモード時に H'0000 に初期化されます。



#### コンペアマッチコンスタントレジスタ (CMCOR) 20.2.4

CMCOR は 16 ビットのレジスタで CMCNT とコンペアマッチするまでの期間を設定します。

CMCOR はパワーオンリセット時およびスタンバイモード時に H'FFFF に初期化されます。

ビット: 15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値: 1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
R/W: R/W	R/W														

2014.10.16

# 20.3 動作説明

### 20.3.1 期間カウント動作

内部クロックが CMCSR の CKS[1:0]ビットにより選択され、CMSTR の STR ビットが 1 にセットされると、CMCNT は選択されたクロックによりカウントアップを開始します。CMCNT の値が CMCOR の値と一致すると、CMCNT は H'0000 にクリアされ CMCSR の CMF フラグが 1 にセットされます。このとき、CMCSR レジスタの CMIE ビットが 1 に設定されていると、コンペアマッチ割り込み(CMI)を要求します。CMCNT は H'0000 からカウントアップを再開します。

図 20.2 にコンペアマッチカウンタ動作を示します。




図 20.2 カウンタ動作

# 20.3.2 CMCNT カウントタイミング

クロック(P )を分周して得られた4種類のクロック(P /8、P /32、P /128、P /512)のうち1つをCMCSRのCKS[1:0]ビットにより選択することができます。図 20.3 にそのタイミングを示します。




図 20.3 カウントタイミング

# 20.4 割り込み

### 20.4.1 割り込み要因と DTC 転送要求

CMT は表 20.2 に示すようにチャネルごとにコンペアマッチ割り込みを持ち、それぞれ独立なベクタアドレスが割り当てられています。割り込み要求フラグ(CMF)が1にセットされ、かつ割り込みイネーブルビット(CMIE)が1にセットされているとき、該当する割り込み要求が出力されます。割り込み要求により CPU 割り込みを起動する場合、チャネル間の優先順位は割り込みコントローラの設定により変更可能です。詳細は「第6章 割り込みコントローラ (INTC)」を参照してください。

ユーザ例外処理ルーチン中に CMF ビットをクリアする動作を行ってください。この動作を行わないと再度割り込みが発生してしまいます。 CMF ビットの 1 を読み出した後、0 を書き込む前に次のコンペアマッチによるフラグセットが発生した場合は、0 を書き込んでもフラグはクリアされませんので、再度 1 を読み出して 0 を書き込んでください。

また、コンペアマッチ割り込み要求で、データトランスファコントローラ(DTC)を起動することができます。 DTC 起動によるデータ転送時は、DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の場合には、データ 転送が行われるとフラグが自動的にクリアされて CPU への割り込み要求は発生しませんが、DISEL ビットが 0 で かつ転送カウンタ値が 0 または DISEL ビットが 1 の場合には、データ転送が行われてもフラグがクリアされずに データ転送終了後に CPU への割り込み要求が発生します。

チャネル 割り込み要因 割り込み許可ビット 割り込みフラグ DTCの起動 優先順位 CMCSR\_0のCMIEビット 0 CMI\_0 CMCSR\_0のCMFフラグ 可 高 CMI\_1 CMCSR\_1のCMIEビット CMCSR\_1のCMFフラグ 1 可 低

表 20.2 割り込み要因

#### 20.4.2 コンペアマッチフラグのセットタイミング

CMCOR と CMCNT が一致すると、一致の最終ステート (CMCNT の値が H'0000 に更新されるタイミング)でコンペアマッチ信号が発生し、CMCSR の CMF ビットが 1 にセットされます。つまり、CMCOR と CMCNT の一致後、CMCNT のカウンタ用クロックが入力されないとコンペアマッチ信号は発生しません。図 20.4 に CMF ビットのセットタイミングを示します。




図 20.4 CMF セットタイミング

# 20.4.3 コンペアマッチフラグのクリアタイミング

CMCSR の CMF ビットは、CMF = 1 を読み出した後に 0 を書き込むことでクリアされます。ただし、DTC を起動した場合、DTC がデータ転送を行った時点で、CMF ビットは自動的にクリアされます(DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0、または、DISEL ビットが 1 の場合を除く ) 。

# 20.5 使用上の注意事項

### 20.5.1 モジュールスタンバイモードの設定

CMT はスタンバイコントロールレジスタにより、本モジュールの動作禁止 / 許可を設定することが可能です。 初期値では、CMT の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は「第 26 章 低消費電力モード」を参照してください。

### 20.5.2 CMCNT の書き込みとコンペアマッチの競合

CMCNT カウンタのライトサイクル中の T2 ステートでコンペアマッチ信号が発生すると、CMCNT カウンタへの書き込みは行われず CMCNT カウンタのクリアが優先されます。このタイミングを図 20.5 に示します。




図 20.5 CMCNT の書き込みとコンペアマッチの競合

# 20.5.3 CMCNT のワード書き込みとカウントアップの競合

CMCNT カウンタのワードライトサイクル中の T2 ステートでカウントアップが発生しても、カウントアップされずにカウンタ書き込みが優先されます。このタイミングを図 20.6 に示します。




図 20.6 CMCNT のワード書き込みとカウントアップの競合

#### CMCNT のバイト書き込みとカウントアップの競合 20.5.4

CMCNT カウンタのバイトライトサイクル中の T2 ステートでカウントアップが発生しても、書き込みを行った 側のライトデータはカウントアップされず、カウンタ書き込みが優先されます。書き込みを行わなかった側のバ イトデータもカウントアップされず、書き込む前の内容となります。

CMCNTH ライトサイクル中の T2 ステートでカウントアップが発生した場合のタイミングを図 20.7 に示します。




図 20.7 CMCNT のバイト書き込みとカウントアップの競合

#### 20.5.5 CMCNT と CMCOR のコンペアマッチ

CMCNT のカウント動作停止状態で CMCNT と CMCOR に同じ値を設定しないでください。

CMCNT のカウント動作停止状態で CMCNT と CMCOR に同じ値を設定すると、CMCSR の CMF ビットは 1 に セットされ、CMCNT は H'0000 にクリアされます。

2014.10.16

# 21. ピンファンクションコントローラ (PFC)

ピンファンクションコントローラ (PFC)は、マルチプレクス端子の機能とその入出力の方向を選ぶためのレジスタで構成されています。表 21.1~表 21.16に本 LSI のマルチプレクス端子を示します。

表 21.17~表 21.20 に動作モード別端子機能一覧を示します。

表 21.1 マルチプレクス一覧表 (SH7083、ポートA)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Α	PA3 入出力 (ポ・ト)	A24 出力 ( BSC )	RXD1 入力 ( SCI )	-	-
	PA4 入出力 ( ポ - ト )	A23 出力 ( BSC )	TXD1 出力(SCI)	-	-
	PA5 入出力 ( ポ - ト )	A22 出力 ( BSC )	DREQ1 入力 ( DMAC )	IRQ1 入力 (INTC)	SCK1 入出力 (SCI)
	PA7 入出力 (ポ - ト)	CS3 出力 (BSC)	TCLKB 入力 (MTU2)	=	-
	PA8 入出力 (ポ・ト)	RDWR 出力 ( BSC )	IRQ2入力(INTC)	TCLKC 入力 (MTU2)	-
	PA9 入出力 ( ポ - ト )	CKE 出力 ( BSC )	IRQ3 入力 (INTC)	TCLKD 入力 (MTU2)	-
	PA10 入出力(ポ - ト)	CS0 出力 (BSC)	POE4 入力 (POE)	=	-
	PA12 入出力(ポ - ト)	WRL/DQMLL 出力 ( BSC )	POE6 入力 (POE)	=	-
	PA13 入出力(ポ - ト)	WRH/DQMLU 出力(BSC)	POE7 入力 (POE)	-	-
	PA14 入出力(ポ - ト)	RD 出力(BSC)	-	-	-
	PA15 入出力(ポ - ト)	CK 出力(CPG)	-	-	-

表 21.2 マルチプレクス一覧表 (SH7084、ポート A)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Α	PA0 入出力 (ポ - ト )	CS4 出力 (BSC)	RXD0 入力 (SCI)	-	-
	PA1 入出力 ( ポ - ト )	CS5 出力 (BSC)	TXD0 出力(SCI)	-	=
	PA2 入出力(ポ - ト)	A25 出力 ( BSC )	DREQ0 入力 ( DMAC )	IRQ0 入力 (INTC)	SCK0 入出力 (SCI)
	PA3 入出力 ( ポ - ト )	A24 出力 ( BSC )	RXD1 入力 ( SCI )	-	-
	PA4 入出力(ポ - ト)	A23 出力 ( BSC )	TXD1 出力(SCI)	-	-
	PA5 入出力 ( ポ - ト )	A22 出力 ( BSC )	DREQ1 入力 ( DMAC )	IRQ1 入力 (INTC)	SCK1 入出力 ( SCI )
	PA6 入出力(ポ - ト)	CS2 出力 (BSC)	TCLKA 入力 (MTU2)	-	-
	PA7 入出力(ポ - ト)	CS3 出力 (BSC)	TCLKB 入力 (MTU2)	-	-
	PA8 入出力 ( ポ - ト )	RDWR 出力 (BSC)	IRQ2入力(INTC)	TCLKC 入力 (MTU2)	-
	PA9 入出力 ( ポ - ト )	CKE 出力 ( BSC )	IRQ3 入力 (INTC)	TCLKD 入力 (MTU2)	-
	PA10 入出力 (ポ・ト)	CS0 出力 (BSC)	POE4 入力 ( POE )	-	-

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Α	PA11 入出力 (ポ - ト)	CS1 出力 (BSC)	POE5 入力 (POE)	-	-
	PA12 入出力(ポ - ト)	WRL/DQMLL 出力 ( BSC )	POE6 入力 (POE)	-	-
	PA13 入出力 (ポ-ト)	WRH/DQMLU 出力 ( BSC )	POE7 入力 ( POE )	-	-
	PA14 入出力(ポ - ト)	RD 出力(BSC)	-	-	-
	PA15 入出力(ポ - ト)	CK 出力(CPG)	-	-	-
	PA16 入出力 (ポ・ト)	AH 出力(BSC)	CKE 出力 (BSC)	-	-
	PA17 入出力(ポ - ト)	WAIT 入力 (BSC)	-	-	-

# 表 21.3 マルチプレクス一覧表 (SH7085、ポート A)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Α	PA0 入出力(ポ - ト)	CS4 出力 (BSC)	RXD0 入力 (SCI)	-	-
	PA1 入出力(ポ - ト)	CS5/CE1A 出力 (BSC)	TXD0 出力(SCI)	-	-
	PA2 入出力 ( ポ - ト )	A25 出力(BSC)	DREQ0 入力 ( DMAC )	IRQ0 入力 (INTC)	SCK0 入出力 (SCI)
	PA3 入出力 ( ポ - ト )	A24 出力(BSC)	RXD1 入力 (SCI)	-	-
	PA4 入出力 ( ポ - ト )	A23 出力 ( BSC )	TXD1 出力(SCI)	-	-
	PA5 入出力 ( ポ - ト )	A22 出力 ( BSC )	DREQ1 入力 ( DMAC )	IRQ1 入力 (INTC)	SCK1 入出力 (SCI)
	PA6 入出力 ( ポ - ト )	CS2 出力 (BSC)	TCLKA 入力 (MTU2)	-	·
	PA7 入出力 ( ポ - ト )	CS3 出力 (BSC)	TCLKB 入力 (MTU2)	-	=
	PA8 入出力(ポ - ト)	RDWR 出力 (BSC)	IRQ2入力(INTC)	TCLKC 入力 (MTU2)	-
	PA9 入出力 ( ポ - ト )	FRAME 出力 (BSC)	CKE 出力 (BSC)	IRQ3 入力 (INTC)	TCLKD 入力 (MTU2)
	PA10 入出力(ポ・ト)	CS0 出力 (BSC)	POE4 入力 ( POE )	-	=
	PA11 入出力(ポ - ト)	CS1 出力(BSC)	POE5 入力 (POE)	-	-
	PA12 入出力(ポ - ト)	WRL/DQMLL 出力(BSC)	POE6 入力 (POE)	-	-
	PA13 入出力(ポ・ト)	WRH/WE/DQMLU 出力(BSC)	POE7 入力 ( POE )	-	÷
	PA14 入出力(ポ・ト)	RD 出力(BSC)	-	-	-
	PA15 入出力(ポ - ト)	CK 出力(CPG)	-	-	-
	PA16 入出力(ポ・ト)	WRHH/ICIOWR/AH/DQMUU 出力(BSC)	CKE 出力(BSC)	DREQ2 入力 ( DMAC )	AUDSYNC 出力( AUD ) *
	PA17 入出力(ポ - ト)	WAIT 入力 (BSC)	DACK2 出力(DMAC)	-	-
	PA18 入出力(ポ - ト)	BREQ 入力 (BSC)	TEND0 出力(DMAC)	-	-
	PA19 入出力(ポ - ト)	BACK 出力 (BSC)	TEND1 出力 ( DMAC )	-	-
	PA20 入出力(ポ - ト)	CS4 出力 (BSC)	RASU 出力 (BSC)	-	-
	PA21 入出力(ポ・ト)	CS5/CE1A 出力(BSC)	CASU 出力 (BSC)	TIC5U 入力 (MTU2)	-
	PA22 入出力(ポ・ト)	WRHL/ICIORD/DQMUL 出力 (BSC)	TIC5V 入力 (MTU2)	-	-

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
А	PA23 入出力(ポ・ト)	WRHH/ICIOWR/AH/DQMUU 出力(BSC)	TIC5W 入力(MTU2)	-	-
	PA24 入出力(ポ - ト)	CE2A 出力 (BSC)	DREQ3 入力 ( DMAC )	-	-
	PA25 入出力(ポ - ト)	CE2B 出力 (BSC)	DACK3 出力 ( DMAC )	POE8 入力 (POE)	-

# 【注】 \* E10A フル機能対応 F-ZTAT 版のみ。

# 表 21.4 マルチプレクス一覧表 (SH7086、ポートA)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Α	PA0 入出力 ( ポ - ト )	CS4 出力 (BSC)	RXD0 入力 (SCI)	-	-
	PA1 入出力(ポ - ト)	CS5/CE1A 出力 (BSC)	TXD0 出力(SCI)	-	-
	PA2 入出力 ( ポ - ト )	A25 出力(BSC)	DREQ0 入力 ( DMAC )	IRQ0 入力 (INTC)	SCK0 入出力 (SCI)
	PA3 入出力 ( ポ - ト )	A24 出力 ( BSC )	RXD1 入力 (SCI)	-	-
	PA4 入出力(ポ - ト)	A23 出力 ( BSC )	TXD1 出力(SCI)	-	-
	PA5 入出力 ( ポ - ト )	A22 出力 ( BSC )	DREQ1 入力 ( DMAC )	IRQ1 入力 (INTC)	SCK1 入出力 (SCI)
	PA6 入出力(ポ - ト)	CS2 出力(BSC)	TCLKA 入力 (MTU2)	-	-
	PA7 入出力 ( ポ - ト )	CS3 出力(BSC)	TCLKB 入力 (MTU2)	-	-
	PA8 入出力 ( ポ - ト )	RDWR 出力 ( BSC )	IRQ2入力(INTC)	TCLKC 入力 (MTU2)	-
	PA9 入出力 ( ポ - ト )	FRAME 出力 (BSC)	CKE 出力 ( BSC )	IRQ3 入力 (INTC)	TCLKD 入力 (MTU2)
	PA10 入出力(ポ - ト)	CS0 出力 (BSC)	POE4 入力 (POE)	-	-
	PA11 入出力 (ポ・ト)	CS1 出力(BSC)	POE5 入力 (POE)	-	-
	PA12 入出力(ポ - ト)	WRL/DQMLL 出力(BSC)	POE6 入力 (POE)	-	-
	PA13 入出力(ポ - ト)	WRH/DQMLU/WE 出力(BSC)	POE7 入力 ( POE )	-	-
	PA14 入出力(ポ - ト)	RD 出力(BSC)	-	-	-
	PA15 入出力(ポ - ト)	CK 出力(CPG)	-	-	-
	PA16 入出力(ポ・ト)	WRHH/ICIOWR/AH/DQMUU 出力(BSC)	CKE 出力(BSC)	DREQ2 入力 ( DMAC )	AUDSYNC 出力( AUD ) *
	PA17 入出力(ポ - ト)	WAIT 入力 (BSC)	DACK2 出力 ( DMAC )	-	-
	PA18 入出力(ポ - ト)	BREQ 入力 (BSC)	TEND0 出力 ( DMAC )	-	-
	PA19 入出力(ポ - ト)	BACK 出力 (BSC)	TEND1 出力(DMAC)	-	-
	PA20 入出力(ポ - ト)	CS4 出力 (BSC)	RASU 出力 (BSC)	-	-
	PA21 入出力(ポ - ト)	CS5/CE1A 出力 (BSC)	CASU 出力 (BSC)	TIC5U 入力 (MTU2)	-
	PA22 入出力(ポ・ト)	WRHL/ICIORD/DQMUL 出力 (BSC)	TIC5V 入力(MTU2)	-	-
	PA23 入出力(ポ・ト)	WRHH/ICIOWR/AH/DQMUU 出力(BSC)	TIC5W 入力(MTU2)	-	-

ポート	機能 1	機能 2	機能3	機能 4	機能 5	
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	
Α	PA24 入出力(ポ - ト)	CE2A 出力 (BSC)	DREQ3 入力 ( DMAC )	-	-	
	PA25 入出力(ポ - ト)	CE2B 出力 (BSC)	DACK3 出力 ( DMAC )	POE8 入力 (POE)	-	
	PA26 入出力(ポ - ト)	A26 出力 ( BSC )	IRQ0入力(INTC)	·	-	
	PA27 入出力(ポ - ト)	A27 出力(BSC)	IRQ1 入力 (INTC)	-	-	
	PA28 入出力(ポ - ト)	A28 出力 ( BSC )	IRQ2入力(INTC)	-	-	
	PA29 入出力(ポ - ト)	A29 出力 ( BSC )	IRQ3入力(INTC)	ē	-	

# 【注】 \* E10A フル機能対応 F-ZTAT 版のみ。

# 表 21.5 マルチプレクス一覧表 (SH7083、ポートB)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
В	PB0 入出力(ポ - ト)	A16 出力(BSC)	TIC5WS 入力 (MTU2S)	-	-
	PB1 入出力 ( ポ - ト )	A17 出力(BSC)	TIC5W 入力 (MTU2)	-	-
	PB2 入出力(ポ - ト)	IRQ0 入力 (INTC)	POE0 入力 (POE)	-	-
	PB4 入出力(ポ - ト)	RASL 出力(BSC)	IRQ2 入力 (INTC)	POE2 入力 ( POE )	-
	PB5 入出力 ( ポ - ト )	CASL 出力 (BSC)	IRQ3 入力 (INTC)	POE3 入力 (POE)	-
	PB6 入出力 ( ポ - ト )	A18 出力(BSC)	BACK 出力 (BSC)	IRQ4 入力 ( INTC )	RXD0 入力 (SCI)
	PB7 入出力 ( ポ - ト )	A19 出力 ( BSC )	BREQ 入力 (BSC)	IRQ5 入力 (INTC)	TXD0 出力(SCI)
	PB8 入出力 ( ポ - ト )	A20 出力(BSC)	WAIT 入力 (BSC)	IRQ6 入力 (INTC)	SCK0 入出力 ( SCI )
	PB9 入出力(ポ - ト)	A21 出力(BSC)	IRQ7 入力 (INTC)	ADTRG 入力 ( A/D )	POE8 入力 (POE)

# 表 21.6 マルチプレクス一覧表 (SH7084/85/86、ポートB)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
В	PB0 入出力 ( ポ - ト )	A16 出力(BSC)	TIC5WS 入力 (MTU2S)	-	-
	PB1 入出力(ポ - ト)	A17 出力(BSC)	TIC5W 入力 (MTU2)	-	-
	PB2 入出力(ポ - ト)	IRQ0 入力 (INTC)	POE0 入力 (POE)	SCL 入出力(IIC2)	-
	PB3 入出力 ( ポ - ト )	IRQ1 入力 (INTC)	POE1 入力 (POE)	SDA 入出力(IIC2)	-
	PB4 入出力(ポ - ト)	RASL 出力 (BSC)	IRQ2 入力 (INTC)	POE2 入力 ( POE )	-
	PB5 入出力(ポ - ト)	CASL 出力 (BSC)	IRQ3 入力 (INTC)	POE3 入力 ( POE )	-
	PB6 入出力(ポ - ト)	A18 出力(BSC)	BACK 出力 (BSC)	IRQ4 入力 (INTC)	RXD0 入力 (SCI)
	PB7 入出力(ポ - ト)	A19 出力(BSC)	BREQ 入力 (BSC)	IRQ5 入力 (INTC)	TXD0 出力(SCI)
	PB8 入出力 ( ポ - ト )	A20 出力 ( BSC )	WAIT 入力 (BSC)	IRQ6 入力 (INTC)	SCK0 入出力 ( SCI )
	PB9 入出力(ポ - ト)	A21 出力 ( BSC )	IRQ7 入力 (INTC)	ADTRG 入力 ( A/D )	POE8 入力 (POE)

表 21.7 マルチプレクス一覧表 (SH7083/84/85、ポート C)

ポート	機能 1	機能 2		
	(関連モジュール)	(関連モジュール)		
С	PC0 入出力(ポ - ト)	A0 出力(BSC)		
	PC1 入出力(ポ - ト)	A1 出力 ( BSC )		
	PC2 入出力(ポ - ト)	A2 出力 ( BSC )		
	PC3 入出力 ( ポ - ト )	A3 出力 ( BSC )		
	PC4 入出力(ポ - ト)	A4 出力 ( BSC )		
	PC5 入出力(ポ - ト)	A5 出力 ( BSC )		
	PC6 入出力(ポ - ト)	A6 出力 ( BSC )		
	PC7 入出力(ポ - ト)	A7 出力 ( BSC )		
	PC8 入出力(ポ - ト)	A8 出力 ( BSC )		
	PC9 入出力(ポ - ト)	A9 出力 ( BSC )		
	PC10 入出力(ポ - ト)	A10 出力(BSC)		
	PC11 入出力(ポ - ト)	A11 出力(BSC)		
	PC12 入出力(ポ - ト)	A12 出力(BSC)		
	PC13 入出力(ポ - ト)	A13 出力(BSC)		
	PC14 入出力(ポ - ト)	A14 出力(BSC)		
	PC15 入出力(ポ - ト)	A15 出力 ( BSC )		

# 表 21.8 マルチプレクス一覧表 (SH7086、ポートC)

ポート	機能 1	機能 2
	(関連モジュール)	(関連モジュール)
С	PC0 入出力(ポ - ト)	A0 出力(BSC)
	PC1 入出力(ポ - ト)	A1 出力(BSC)
	PC2 入出力(ポ - ト)	A2 出力 ( BSC )
	PC3 入出力(ポ - ト)	A3 出力(BSC)
	PC4 入出力(ポ - ト)	A4 出力 ( BSC )
	PC5 入出力(ポ - ト)	A5 出力 ( BSC )
	PC6 入出力(ポ - ト)	A6 出力(BSC)
	PC7 入出力(ポ - ト)	A7 出力(BSC)
	PC8 入出力(ポ - ト)	A8 出力 ( BSC )
	PC9 入出力(ポ - ト)	A9 出力 ( BSC )
	PC10 入出力(ポ - ト)	A10 出力 ( BSC )
	PC11 入出力 ( ポ - ト )	A11 出力 ( BSC )
	PC12 入出力(ポ - ト)	A12 出力 ( BSC )
	PC13 入出力(ポ - ト)	A13 出力(BSC)
	PC14 入出力(ポ - ト)	A14 出力(BSC)

ポート	機能 1	機能 2
	(関連モジュール)	(関連モジュール)
С	PC15 入出力(ポ - ト)	A15 出力(BSC)
	PC18 入出力(ポ - ト)	A18 出力(BSC)
	PC19 入出力(ポ - ト)	A19 出力(BSC)
	PC20 入出力(ポ - ト)	A20 出力(BSC)
	PC21 入出力(ポ - ト)	A21 出力(BSC)
	PC22 入出力(ポ - ト)	A22 出力 ( BSC )
	PC23 入出力(ポ - ト)	A23 出力(BSC)
	PC24 入出力(ポ - ト)	A24 出力(BSC)
	PC25 入出力(ポ - ト)	A25 出力(BSC)

# 表 21.9 マルチプレクス一覧表 (SH7083/84、ポート D)

ポート	機能 1	機能 2	機能3	機能 4
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
D	PD0 入出力 ( ポ - ト )	D0 入出力(BSC)	-	-
	PD1 入出力 ( ポ - ト )	D1 入出力 (BSC)	-	-
	PD2 入出力 ( ポ - ト )	D2 入出力 (BSC)	TIC5U 入力 (MTU2)	-
	PD3 入出力 (ポ・ト)	D3 入出力 (BSC)	TIC5V 入力 (MTU2)	-
	PD4 入出力 ( ポ - ト )	D4 入出力(BSC)	TIC5W 入力(MTU2)	-
	PD5 入出力 ( ポ - ト )	D5 入出力(BSC)	TIC5US 入力 (MTU2S)	-
	PD6 入出力 ( ポ - ト )	D6 入出力(BSC)	TIC5VS 入力(MTU2S)	-
	PD7 入出力 ( ポ - ト )	D7 入出力 (BSC)	TIC5WS 入力 (MTU2S)	-
	PD8 入出力 ( ポ - ト )	D8 入出力(BSC)	TIOC3AS 入出力(MTU2S)	AUDATA0 出力(AUD)*
	PD9 入出力 ( ポ - ト )	D9 入出力(BSC)	TIOC3BS 入出力(MTU2S)	AUDATA1 出力(AUD)*
	PD10 入出力(ポ - ト)	D10 入出力 ( BSC )	TIOC3CS 入出力(MTU2S)	AUDATA2 出力(AUD)*
	PD11 入出力(ポ - ト)	D11 入出力 ( BSC )	TIOC3DS 入出力 (MTU2S)	AUDATA3 出力(AUD)*
	PD12 入出力(ポ - ト)	D12 入出力 ( BSC )	TIOC4AS 入出力(MTU2S)	-
	PD13 入出力(ポ - ト)	D13 入出力 ( BSC )	TIOC4BS 入出力(MTU2S)	-
	PD14 入出力(ポ - ト)	D14 入出力 ( BSC )	TIOC4CS 入出力(MTU2S)	AUDCK 出力(AUD)*
	PD15 入出力 ( ポ - ト )	D15 入出力(BSC)	TIOC4DS 入出力(MTU2S)	AUDSYNC 出力(AUD)*

【注】 \* E10A フル機能対応 F-ZTAT 版のみ。

表 21.10 マルチプレクス一覧表 (SH7085/86、ポート D)

ポート	機能 1	機能 2	機能3	機能 4	機能 5
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
D	PD0 入出力 ( ポ - ト )	D0 入出力 (BSC)	-	-	-
	PD1 入出力(ポ - ト)	D1 入出力 (BSC)	-	-	-
	PD2 入出力(ポ・ト)	D2 入出力 (BSC)	TIC5U 入力 (MTU2)	-	-
	PD3 入出力(ポ - ト)	D3 入出力 (BSC)	TIC5V 入力 (MTU2)	-	-
	PD4 入出力(ポ - ト)	D4 入出力(BSC)	TIC5W 入力 (MTU2)	-	-
	PD5 入出力 ( ポ - ト )	D5 入出力 (BSC)	TIC5US 入力 (MTU2S)	-	-
	PD6 入出力(ポ - ト)	D6 入出力 (BSC)	TIC5VS 入力 (MTU2S)	-	-
	PD7 入出力 ( ポ - ト )	D7 入出力(BSC)	TIC5WS入力(MTU2S)	-	-
	PD8 入出力(ポ - ト)	D8 入出力 (BSC)	TIOC3AS 入出力 (MTU2S)	-	-
	PD9 入出力(ポ - ト)	D9 入出力 (BSC)	TIOC3BS 入出力 (MTU2S)	-	-
	PD10 入出力 (ポ-ト)	D10 入出力 (BSC)	TIOC3CS 入出力 (MTU2S)	-	-
	PD11 入出力 (ポ-ト)	D11 入出力 (BSC)	TIOC3DS 入出力 (MTU2S)	-	-
	PD12 入出力(ポ・ト)	D12 入出力 (BSC)	TIOC4AS 入出力 (MTU2S)	-	-
	PD13 入出力 (ポ-ト)	D13 入出力 (BSC)	TIOC4BS 入出力 (MTU2S)	-	-
	PD14 入出力(ポ・ト)	D14 入出力(BSC)	TIOC4CS 入出力 (MTU2S)	-	-
	PD15 入出力 (ポ-ト)	D15 入出力 ( BSC )	TIOC4DS 入出力 (MTU2S)	-	-
	PD16 入出力 ( ポ - ト )	D16 入出力 (BSC)	IRQ0 入力 (INTC)	POE4 入力 (POE)	AUDATA0 出力( AUD )*
	PD17 入出力 ( ポ - ト )	D17 入出力 (BSC)	IRQ1 入力 (INTC)	POE5 入力 (POE)	AUDATA1 出力(AUD)*
	PD18 入出力 ( ポ - ト )	D18 入出力 ( BSC )	IRQ2 入力 (INTC)	POE6 入力 (POE)	AUDATA2 出力( AUD )*
	PD19 入出力 ( ポ - ト )	D19 入出力 (BSC)	IRQ3 入力 (INTC)	POE7 入力 (POE)	AUDATA3 出力(AUD)*
	PD20 入出力 (ポ・ト)	D20 入出力 (BSC)	IRQ4 入力 (INTC)	TIC5WS 入力 (MTU2S)	-
	PD21 入出力(ポ・ト)	D21 入出力 (BSC)	IRQ5 入力 (INTC)	TIC5VS 入力 (MTU2S)	-
	PD22 入出力(ポ・ト)	D22 入出力 (BSC)	IRQ6 入力 (INTC)	TIC5US 入力 (MTU2S)	AUDCK 出力(AUD)*
	PD23 入出力 (ポ・ト)	D23 入出力 (BSC)	IRQ7入力(INTC)	AUDSYNC 出力 (AUD)*	=
	PD24 入出力(ポ・ト)	D24 入出力 (BSC)	DREQ0 入力 ( DMAC )	TIOC4DS入出力(MTU2S)	-
	PD25 入出力 (ポ・ト)	D25 入出力 (BSC)	DREQ1 入力 ( DMAC )	TIOC4CS入出力(MTU2S)	=
	PD26 入出力 (ポ-ト)	D26 入出力 (BSC)	DACK0 出力 ( DMAC )	TIOC4BS 入出力(MTU2S)	-
	PD27 入出力 ( ポ - ト )	D27 入出力 (BSC)	DACK1 出力(DMAC)	TIOC4AS 入出力( MTU2S )	-
	PD28 入出力 (ポ-ト)	D28 入出力 (BSC)	CS2 出力 (BSC)	TIOC3DS 入出力(MTU2S)	-
	PD29 入出力 (ポ-ト)	D29 入出力 (BSC)	CS3 出力 (BSC)	TIOC3BS 入出力(MTU2S)	-
	PD30 入出力 (ポ-ト)	D30 入出力 (BSC)	TIOC3CS 入出力 (MTU2S)	IRQOUT 出力 (INTC)	-
	PD31 入出力 (ポ-ト)	D31 入出力 ( BSC )	TIOC3AS 入出力 (MTU2S)	ADTRG 入力 ( A/D )	-

【注】 \* E10A フル機能対応 F-ZTAT 版のみ。

表 21.11 マルチプレクス一覧表 (SH7083、ポートE)

ポート	機能 1	機能 2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
E	PE0 入出力(ポ - ト)	DREQ0 入力 ( DMAC )	TIOC0A 入出力 (MTU2)	TMS 入力(H-UDI)*	-	-
	PE1 入出力(ポ - ト)	TEND0 出力(DMAC)	TIOC0B 入出力 (MTU2)	TRST 入力 (H-UDI)*	-	-
	PE2 入出力(ポ - ト)	DREQ1 入力 ( DMAC )	TIOC0C 入出力 (MTU2)	TDI 入力(H-UDI)*	-	-
	PE3 入出力(ポ - ト)	TEND1 出力(DMAC)	TIOC0D 入出力 (MTU2)	TDO 出力(H-UDI)*	-	-
	PE4 入出力(ポ - ト)	TIOC1A 入出力 (MTU2)	RXD3 入力(SCIF)	TCK 入力 (H-UDI)*	-	-
	PE6 入出力(ポ - ト)	CS7 出力(BSC)	TIOC2A 入出力 (MTU2)	SCK3 入出力 ( SCIF )	-	-
	PE7 入出力(ポ - ト)	BS 出力(BSC)	TIOC2B 入出力 (MTU2)	UBCTRG 出力 ( UBC )	RXD2 入力(SCI)	SSI 入出力(SSU)
	PE8 入出力(ポ - ト)	TIOC3A 入出力 (MTU2)	SCK2 入出力(SCI)	SSCK 入出力(SSU)	-	-
	PE10 入出力( ポ - ト )	TIOC3C 入出力 (MTU2)	TXD2 出力(SCI)	SSO 入出力(SSU)	-	-
	PE12 入出力( ポ - ト )	TIOC4A 入出力 (MTU2)	TXD3 出力(SCIF)	SCS 入出力(SSU)	-	-
	PE13 入出力( ポ - ト )	TIOC4B 入出力 (MTU2)	MRES 入力 (INTC)	ASEBRKAK 出力 (E10A)*	ASEBRK 入力 (E10A)*	-
	PE14 入出力( ポ - ト )	DACK0 出力(DMAC)	TIOC4C 入出力 (MTU2)	-	-	-
	PE15 入出力( ポ - ト )	CKE 出力(BSC)	DACK1 出力(DMAC)	TIOC4D 入出力 (MTU2)	IRQOUT 出力(INTC)	-

### 【注】 \* F-ZTAT 版のみ。

# 表 21.12 マルチプレクス一覧表 (SH7084、ポートE)

ポート	機能 1	機能 2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Е	PE0 入出力(ポ - ト)	DREQ0 入力 ( DMAC )	TIOC0A 入出力 (MTU2)	TMS 入力(H-UDI)*	-	-
	PE1 入出力(ポ - ト)	TEND0 出力(DMAC)	TIOC0B 入出力 (MTU2)	TRST 入力 (H-UDI)*	-	-
	PE2 入出力(ポ - ト)	DREQ1 入力(DMAC)	TIOC0C 入出力 (MTU2)	TDI 入力 (H-UDI)*	-	-

ポート	機能 1	機能2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
E	PE3 入出力(ポ - ト)	TEND1 出力(DMAC)	TIOCOD 入出力 (MTU2)	TDO 出力(H-UDI)*	-	-
	PE4 入出力(ポ - ト)	TIOC1A 入出力 (MTU2)	RXD3 入力 (SCIF)	TCK 入力(H-UDI)*	-	-
	PE5 入出力(ポ - ト)	CS6 出力(BSC)	TIOC1B 入出力 (MTU2)	TXD3 出力(SCIF)	ASEBRKAK 出力 (E10A)*	ASEBRK 入力 (E10A)*
	PE6 入出力(ポ - ト)	CS7 出力(BSC)	TIOC2A 入出力 (MTU2)	SCK3 入出力 ( SCIF )	-	-
	PE7 入出力(ポ - ト)	BS 出力(BSC)	TIOC2B 入出力 (MTU2)	UBCTRG 出力 ( UBC )	RXD2 入力(SCI)	SSI入出力(SSU)
	PE8 入出力(ポ - ト)	TIOC3A 入出力 (MTU2)	SCK2 入出力 ( SCI )	SSCK 入出力 ( SSU )	-	-
	PE9 入出力 ( ポ - ト )	TIOC3B 入出力 (MTU2)	SCK3 入出力 ( SCIF )	RTS3 出力(SCIF)	-	-
	PE10 入出力( ポ - ト )	TIOC3C 入出力 (MTU2)	TXD2 出力(SCI)	SSO 入出力(SSU)	-	-
	PE11 入出力( ポ - ト )	TIOC3D 入出力 (MTU2)	RXD3 入力 (SCIF)	CTS3 入力(SCIF)	-	-
	PE12 入出力( ポ - ト )	TIOC4A 入出力 (MTU2)	TXD3 出力(SCIF)	SCS 入出力(SSU)	-	-
	PE13 入出力( ポ - ト )	TIOC4B 入出力 (MTU2)	MRES 入力(INTC)	-	-	-
	PE14 入出力( ポ - ト )	AH 出力(BSC)	DACK0 出力 ( DMAC )	TIOC4C 入出力 (MTU2)	-	-
	PE15 入出力( ポ - ト )	CKE 出力 (BSC)	DACK1 出力 ( DMAC )	TIOC4D 入出力 (MTU2)	IRQOUT 出力(INTC)	-

# 【注】 \* F-ZTAT 版のみ。

# 表 21.13 マルチプレクス一覧表 (SH7085、ポートE)

ポート	機能 1	機能 2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
E	PE0 入出力 (ポ - ト)	DREQ0 入力 ( DMAC )	TIOC0A 入出力 (MTU2)	AUDCK 出力(AUD) *1	-	-
	PE1 入出力(ポ - ト)	TEND0 出力(DMAC)	TIOC0B 入出力 (MTU2)	-	-	-
	PE2 入出力(ポ - ト)	DREQ1 入力 ( DMAC )	TIOC0C 入出力 (MTU2)	-	-	-
	PE3 入出力 (ポ - ト)	TEND1 出力(DMAC)	TIOC0D 入出力 (MTU2)	AUDATA3 出力 (AUD)* <sup>1</sup>	-	-

ポート	機能 1	機能2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
E	PE4 入出力(ポ - ト)	IOIS16入力(BSC)	TIOC1A 入出力 (MTU2)	RXD3 入力(SCIF)	AUDATA2 出力 (AUD)* <sup>1</sup>	-
	PE5 入出力(ポ - ト)	CS6/CE1B 出力(BSC)	TIOC1B 入出力 (MTU2)	TXD3 出力(SCIF)	AUDATA1 出力 (AUD)* <sup>1</sup>	-
	PE6 入出力 ( ポ - ト )	CS7出力(BSC)	TIOC2A 入出力 (MTU2)	SCK3 入出力 ( SCIF )	AUDATA0 出力 (AUD)* <sup>1</sup>	-
	PE7 入出力 ( ポ - ト )	BS 出力(BSC)	TIOC2B 入出力 (MTU2)	UBCTRG 出力 ( UBC )	RXD2入力(SCI)	SSI入出力(SSU)
	PE8 入出力 (ポ - ト)	TIOC3A 入出力 (MTU2)	SCK2 入出力(SCI)	SSCK 入出力(SSU)	TMS 入力(H-UDI)* <sup>2</sup>	-
	PE9 入出力 (ポ - ト)	TIOC3B 入出力 (MTU2)	SCK3 入出力 ( SCIF )	RTS3 出力(SCIF)	TRST 入力 (H-UDI)* <sup>2</sup>	-
	PE10 入出力( ポ - ト )	TIOC3C 入出力 (MTU2)	TXD2 出力(SCI)	SSO 入出力(SSU)	TDI 入力(H-UDI)* <sup>2</sup>	-
	PE11 入出力( ポ - ト )	TIOC3D 入出力 (MTU2)	RXD3 入力(SCIF)	CTS3 入力(SCIF)	TDO 出力(H-UDI)* <sup>2</sup>	-
	PE12 入出力( ポ - ト )	TIOC4A 入出力 (MTU2)	TXD3 出力(SCIF)	SCS 入出力(SSU)	TCK 入力(H-UDI)* <sup>2</sup>	-
	PE13 入出力( ポ - ト )	TIOC4B 入出力 (MTU2)	MRES 入力 (INTC)	ASEBRKAK 出力 (E10A)* <sup>2</sup>	ASEBRK 入力 (E10A)* <sup>2</sup>	-
	PE14 入出力( ポ - ト )	WRHH/ICIOWR/AH /DQMUU 出力(BSC)	DACK0 出力(DMAC)	TIOC4C 入出力 (MTU2)	-	-
	PE15 入出力( ポ - ト )	CKE 出力 ( BSC )	DACK1 出力(DMAC)	TIOC4D 入出力 (MTU2)	IRQOUT 出力(INTC)	-

### 【注】 \*1 E10A フル機能対応 F-ZTAT 版のみ。

\*2 F-ZTAT 版のみ。

表 21.14 マルチプレクス一覧表 (SH7086、ポートE)

ポート	機能 1	機能 2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
Е	PE0 入出力 (ポ-ト)	DREQ0 入力 ( DMAC )	TIOCOA 入出力 (MTU2)	AUDCK 出力(AUD) *1	-	-
	PE1 入出力 ( ポ - ト )	TEND0 出力(DMAC)	TIOC0B 入出力 (MTU2)	-	-	-
	PE2 入出力 ( ポ - ト )	DREQ1 入力 ( DMAC )	TIOC0C 入出力 (MTU2)	-	-	-
	PE3 入出力 (ポ・ト)	TEND1 出力(DMAC)	TIOCOD 入出力 (MTU2)	AUDATA3 出力 (AUD)* <sup>1</sup>	-	-

21-11

ポート	機能 1	機能 2	機能3	機能 4	機能 5	機能 6
	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)	(関連モジュール)
E	PE4 入出力(ポ - ト)	IOIS16 入力(BSC)	TIOC1A 入出力 (MTU2)	RXD3 入力 (SCIF)	AUDATA2 出力 (AUD)* <sup>1</sup>	-
	PE5 入出力 ( ポ - ト )	CS6/CE1B 出力(BSC)	TIOC1B 入出力 (MTU2)	TXD3 出力(SCIF)	AUDATA1 出力 (AUD)* <sup>1</sup>	-
	PE6 入出力(ポ - ト)	CS7 出力(BSC)	TIOC2A 入出力 (MTU2)	SCK3 入出力 ( SCIF )	AUDATA0 出力 (AUD)* <sup>1</sup>	-
	PE7 入出力 ( ポ - ト )	BS 出力(BSC)	TIOC2B 入出力 (MTU2)	UBCTRG 出力 (UBC)	RXD2 入力(SCI)	SSI 入出力(SSU)
	PE8 入出力 ( ポ - ト )	TIOC3A 入出力 (MTU2)	SCK2 入出力(SCI)	SSCK 入出力 (SSU)	TMS 入力 ( H-UDI ) * <sup>2</sup>	-
	PE9 入出力(ポ - ト)	TIOC3B 入出力 (MTU2)	SCK3 入出力 ( SCIF )	RTS3 出力(SCIF)	TRST 入力 (H-UDI)* <sup>2</sup>	-
	PE10 入出力( ポ - ト )	TIOC3C 入出力 (MTU2)	TXD2 出力(SCI)	SSO 入出力(SSU)	TDI 入力(H-UDI)* <sup>2</sup>	-
	PE11 入出力( ポ - ト )	TIOC3D 入出力 (MTU2)	RXD3 入力(SCIF)	CTS3 入力 ( SCIF )	TDO 出力(H-UDI)* <sup>2</sup>	-
	PE12 入出力( ポ - ト )	TIOC4A 入出力 (MTU2)	TXD3 出力(SCIF)	SCS 入出力(SSU)	TCK 入力 ( H-UDI ) * <sup>2</sup>	-
	PE13 入出力( ポ - ト )	TIOC4B 入出力 (MTU2)	MRES 入力 (INTC)	ASEBRKAK 出力 (E10A)* <sup>2</sup>	ASEBRK 入力 (E10A)* <sup>2</sup>	-
	PE14 入出力( ポ - ト )	WRHH/ICIOWR/AH/ DQMUU 出力(BSC)	DACK0 出力(DMAC)	TIOC4C 入出力 (MTU2)	-	-
	PE15 入出力( ポ - ト )	CKE 出力(BSC)	DACK1 出力(DMAC)	TIOC4D 入出力 (MTU2)	IRQOUT 出力(INTC)	-
	PE16 入出力( ポ - ト )	CS8 出力(BSC)	TIOC3BS 入出力 (MTU2S)	-	-	-
	PE17 入出力( ポ - ト )	TIOC3DS 入出力 (MTU2S)	-	-	-	-
	PE18 入出力( ポ - ト )	TIOC4AS 入出力 (MTU2S)	-	-	-	-
	PE19 入出力( ポ - ト )	TIOC4BS 入出力 (MTU2S)	-	-	-	-
	PE20 入出力( ポ - ト )	TIOC4CS 入出力 (MTU2S)	-	-	-	-
	PE21 入出力( ポ - ト )	TIOC4DS 入出力 (MTU2S)	-	-	-	-

<sup>【</sup>注】 \*1 E10A フル機能対応 F-ZTAT 版のみ。

\*2 F-ZTAT 版のみ。

表 21.15 マルチプレクス一覧表 (SH7083/84/85、ポートF)

ポート	機能 1	機能 2
	(関連モジュール)	(関連モジュール)
F	PF0 入力 ( ポ - ト )	AN0 入力(A/D)
	PF1 入力 ( ポ - ト )	AN1 入力 ( A/D )
	PF2 入力 ( ポ - ト )	AN2 入力(A/D)
	PF3 入力 ( ポ - ト )	AN3 入力(A/D)
	PF4 入力 ( ポ - ト )	AN4 入力 ( A/D )
	PF5 入力 ( ポ - ト )	AN5 入力(A/D)
	PF6 入力 ( ポ - ト )	AN6 入力(A/D)
	PF7 入力 ( ポ - ト )	AN7 入力 ( A/D )

【注】 A/D 変換中は AN 入力機能が有効となります。

表 21.16 マルチプレクス一覧表 (SH7086、ポートF)

ポート	機能 1	機能 2		
	(関連モジュール)	(関連モジュール)		
F	PF0 入力 ( ポ - ト )	AN0 入力 ( A/D )		
	PF1 入力 ( ポ - ト )	AN1 入力 ( A/D )		
	PF2 入力 ( ポ - ト )	AN2 入力 ( A/D )		
	PF3 入力 ( ポ - ト )	AN3 入力 ( A/D )		
	PF4 入力 ( ポ - ト )	AN4 入力 ( A/D )		
	PF5 入力 ( ポ - ト )	AN5 入力 ( A/D )		
	PF6 入力 ( ポ - ト )	AN6 入力 ( A/D )		
	PF7 入力 ( ポ - ト )	AN7 入力 ( A/D )		
	PF8 入力 ( ポ - ト )	AN8 入力 ( A/D )		
	PF9 入力 ( ポ - ト )	AN9 入力 ( A/D )		
	PF10 入力 ( ポ - ト )	AN10 入力 ( A/D )		
	PF11 入力 ( ポ - ト )	AN11 入力 ( A/D )		
	PF12 入力(ポ - ト)	AN12 入力 ( A/D )		
	PF13 入力 ( ポ - ト )	AN13 入力 ( A/D )		
	PF14 入力 ( ポ - ト )	AN14 入力 ( A/D )		
	PF15 入力(ポ - ト)	AN15 入力 ( A/D )		

【注】 A/D 変換中は AN 入力機能が有効となります。

表 21.17 動作モード別端子機能一覧(SH7083(1))

ピン番号	端子名						
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	1 無効 ( MCU モード 1 )			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
19,32,55,	Vcc	Vcc	Vcc	Vcc			
71,94							
3,24,33,	Vss	Vss	Vss	Vss			
52,62,81,93							
20,72	VcL	VcL	VcL	VcL			
92	AVcc	AVcc	AVcc	AVcc			
88	AVss	AVss	AVss	AVss			
91	AVref	AVref	AVref	AVref			
73	PLLVss	PLLVss	PLLVss	PLLVss			
65	EXTAL	EXTAL	EXTAL	EXTAL			
63	XTAL	XTAL	XTAL	XTAL			
66	MD0	MD0	MD0	MD0			
64	MD1	MD1	MD1	MD1			
68	FWE	FWE	FWE	FWE			
75	RES	RES	RES	RES			
29	WDTOVF	WDTOVF	WDTOVF	WDTOVF			
67	NMI	NMI	NMI	NMI			
27	ASEMD0	ASEMD0	ASEMD0	ASEMD0			
40	PA3	PA3/A24/RXD1	PA3	PA3/A24/RXD1			
39	PA4	PA4/A23/TXD1	PA4	PA4/A23/TXD1			
38	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/A22/DREQ1/IRQ1/SCK1			
37	PA7	PA7/ <del>CS3</del> /TCLKB	PA7	PA7/CS3/TCLKB			
36	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/RDWR/IRQ2/TCLKC			
35	PA9	PA9/CKE/IRQ3/TCLKD	PA9	PA9/CKE/IRQ3/TCLKD			
34	CS0	PA10/CS0/POE4	CS0	PA10/CS0/POE4			
31	WRL	PA12/WRL/DQMLL/POE6	WRL	PA12/WRL/DQMLL/POE6			
30	WRH	PA13/WRH/DQMLU/POE7	WRH	PA13/WRH/DQMLU/POE7			
28	RD	PA14/RD	RD	PA14/RD			
74	CK	PA15/CK	СК	PA15/CK			
22	A16	PB0/A16/TIC5WS	A16	PB0/A16/TIC5WS			
23	A17	PB1/A17/TIC5W	A17	PB1/A17/TIC5W			
25	PB2	PB2/IRQ0/POE0	PB2	PB2/IRQ0/POE0			
70	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/RASL/IRQ2/POE2			
69	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/CASL/IRQ3/POE3			
43	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/A18/BACK/IRQ4/RXD0			

ピン番号 端子名				
	内蔵 ROM	無効(MCU モード 0)	内蔵 ROM	無効 ( MCU モード 1 )
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能
42	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/A19/BREQ/IRQ5/TXD0
41	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/A20/WAIT/IRQ6/SCK0
26	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/A21/IRQ7/ADTRG/POE8
4	A0	PC0/A0	A0	PC0/A0
5	A1	PC1/A1	A1	PC1/A1
6	A2	PC2/A2	A2	PC2/A2
7	А3	PC3/A3	A3	PC3/A3
8	A4	PC4/A4	A4	PC4/A4
9	A5	PC5/A5	A5	PC5/A5
10	A6	PC6/A6	A6	PC6/A6
11	A7	PC7/A7	A7	PC7/A7
12	A8	PC8/A8	A8	PC8/A8
13	A9	PC9/A9	A9	PC9/A9
14	A10	PC10/A10	A10	PC10/A10
15	A11	PC11/A11	A11	PC11/A11
16	A12	PC12/A12	A12	PC12/A12
17	A13	PC13/A13	A13	PC13/A13
18	A14	PC14/A14	A14	PC14/A14
21	A15	PC15/A15	A15	PC15/A15
61	D0	PD0/D0	D0	PD0/D0
60	D1	PD1/D1	D1	PD1/D1
59	D2	PD2/D2/TIC5U	D2	PD2/D2/TIC5U
58	D3	PD3/D3/TIC5V	D3	PD3/D3/TIC5V
57	D4	PD4/D4/TIC5W	D4	PD4/D4/TIC5W
56	D5	PD5/D5/TIC5US	D5	PD5/D5/TIC5US
54	D6	PD6/D6/TIC5VS	D6	PD6/D6/TIC5VS
53	D7	PD7/D7/TIC5WS	D7	PD7/D7/TIC5WS
51	PD8/(AUDATA0*²)	PD8/D8/TIOC3AS	D8/(AUDATA0*²)	PD8/D8/TIOC3AS
50	PD9/(AUDATA1*²)	PD9/D9/TIOC3BS	D9/(AUDATA1*²)	PD9/D9/TIOC3BS
49	PD10/(AUDATA2*²)	PD10/D10/TIOC3CS	D10/(AUDATA2*²)	PD10/D10/TIOC3CS
48	PD11/(AUDATA3*²)	PD11/D11/TIOC3DS	D11/(AUDATA3*²)	PD11/D11/TIOC3DS
47	PD12	PD12/D12/TIOC4AS	D12	PD12/D12/TIOC4AS
46	PD13	PD13/D13/TIOC4BS	D13	PD13/D13/TIOC4BS
45	PD14/(AUDCK*²)	PD14/D14/TIOC4CS	D14/(AUDCK*2)	PD14/D14/TIOC4CS
44	PD15/(AUDSYNC*2)	PD15/D15/TIOC4DS	D15/(AUDSYNC*2)	PD15/D15/TIOC4DS

ピン番号	端子名				
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	無効(MCU モード 1)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
76	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	
77	PE1/(TRST*1)	PE1/TEND0/TIOC0B	PE1/(TRST*1)	PE1/TEND0/TIOC0B	
78	PE2/ ( TDI* <sup>1</sup> )	PE2/DREQ1/TIOC0C	PE2/ ( TDI* <sup>1</sup> )	PE2/DREQ1/TIOC0C	
79	PE3/ ( TDO* <sup>1</sup> )	PE3/TEND1/TIOC0D	PE3/ ( TDO*1 )	PE3/TEND1/TIOC0D	
80	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	
95	PE6	PE6/CS7/TIOC2A/SCK3	PE6	PE6/CS7/TIOC2A/SCK3	
96	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	
97	PE8	PE8/TIOC3A/SCK2/SSCK	PE8	PE8/TIOC3A/SCK2/SSCK	
98	PE10	PE10/TIOC3C/TXD2/SSO	PE10	PE10/TIOC3C/TXD2/SSO	
99	PE12	PE12/TIOC4A/TXD3/SCS	PE12	PE12/TIOC4A/TXD3/SCS	
100	PE13/(ĀSĒBRKĀK /ĀSĒBRK*¹)	PE13/TIOC4B/MRES	PE13/(ASEBRKAK /ASEBRK*¹)	PE13/TIOC4B/MRES	
1	PE14	PE14/DACK0/TIOC4C	PE14	PE14/DACK0/TIOC4C	
2	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	
82	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0	
83	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1	
84	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2	
85	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3	
86	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4	
87	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5	
89	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6	
90	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7	

<sup>【</sup>注】 \*1 E10A 使用時 ( \overline{ASEMD0} = L 時 ) 、TMS、TRST、TDI、TDO、TCK、\overline{ASEBRKAK/ASEBRK} に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を使用時、AUD 機能に固定されます。

表 21.17 動作モード別端子機能一覧 (SH7083 (2))

ピン番号	端子名						
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチッ	プモード(MCU モード3)			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
19,32,55, 71,94	Vcc	Vcc	Vcc	Vcc			
3,24,33,52, 62,81,93	Vss	Vss	Vss	Vss			
20,72	VcL	VcL	VcL	VcL			
92	AVcc	AVcc	AVcc	AVcc			
88	AVss	AVss	AVss	AVss			
91	AVref	AVref	AVref	AVref			
73	PLLVss	PLLVss	PLLVss	PLLVss			
65	EXTAL	EXTAL	EXTAL	EXTAL			
63	XTAL	XTAL	XTAL	XTAL			
66	MD0	MD0	MD0	MD0			
64	MD1	MD1	MD1	MD1			
68	FWE	FWE	FWE	FWE			
75	RES	RES	RES	RES			
29	WDTOVF	WDTOVF	WDTOVF	WDTOVF			
67	NMI	NMI	NMI	NMI			
27	ASEMD0	ASEMD0	ASEMD0	ASEMD0			
40	PA3	PA3/A24/RXD1	PA3	PA3/RXD1			
39	PA4	PA4/A23/TXD1	PA4	PA4/TXD1			
38	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/DREQ1/IRQ1/SCK1			
37	PA7	PA7/CS3/TCLKB	PA7	PA7/TCLKB			
36	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/IRQ2/TCLKC			
35	PA9	PA9/CKE/IRQ3/TCLKD	PA9	PA9/IRQ3/TCLKD			
34	PA10	PA10/CS0/POE4	PA10	PA10/POE4			
31	PA12	PA12/WRL/DQMLL/POE6	PA12	PA12/POE6			
30	PA13	PA13/WRH/DQMLU/POE7	PA13	PA13/POE7			
28	PA14	PA14/RD	PA14	PA14			
74	СК	PA15/CK	PA15	PA15			
22	PB0	PB0/A16/TIC5WS	PB0	PB0/TIC5WS			
23	PB1	PB1/A17/TIC5W	PB1	PB1/TIC5W			
25	PB2	PB2/IRQ0/POE0	PB2	PB2/IRQ0/POE0			
70	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/IRQ2/POE2			
69	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/IRQ3/POE3			
43	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/IRQ4/RXD0			

ピン番号	端子名					
	内蔵 ROM	有効(MCU モード2)	シングルチッフ	シングルチップモード(MCU モード3)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能		
42	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/IRQ5/TXD0		
41	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/IRQ6/SCK0		
26	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/IRQ7/ADTRG/POE8		
4	PC0	PC0/A0	PC0	PC0		
5	PC1	PC1/A1	PC1	PC1		
6	PC2	PC2/A2	PC2	PC2		
7	PC3	PC3/A3	PC3	PC3		
8	PC4	PC4/A4	PC4	PC4		
9	PC5	PC5/A5	PC5	PC5		
10	PC6	PC6/A6	PC6	PC6		
11	PC7	PC7/A7	PC7	PC7		
12	PC8	PC8/A8	PC8	PC8		
13	PC9	PC9/A9	PC9	PC9		
14	PC10	PC10/A10	PC10	PC10		
15	PC11	PC11/A11	PC11	PC11		
16	PC12	PC12/A12	PC12	PC12		
17	PC13	PC13/A13	PC13	PC13		
18	PC14	PC14/A14	PC14	PC14		
21	PC15	PC15/A15	PC15	PC15		
61	PD0	PD0/D0	PD0	PD0		
60	PD1	PD1/D1	PD1	PD1		
59	PD2	PD2/D2/TIC5U	PD2	PD2/TIC5U		
58	PD3	PD3/D3/TIC5V	PD3	PD3/TIC5V		
57	PD4	PD4/D4/TIC5W	PD4	PD4/TIC5W		
56	PD5	PD5/D5/TIC5US	PD5	PD5/TIC5US		
54	PD6	PD6/D6/TIC5VS	PD6	PD6/TIC5VS		
53	PD7	PD7/D7/TIC5WS	PD7	PD7/TIC5WS		
51	PD8/(AUDATA0*²)	PD8/D8/TIOC3AS	PD8/(AUDATA0*²)	PD8/TIOC3AS		
50	PD9/(AUDATA1*²)	PD9/D9/TIOC3BS	PD9/(AUDATA1*²)	PD9/TIOC3BS		
49	PD10/(AUDATA2*²)	PD10/D10/TIOC3CS	PD10/(AUDATA2*²)	PD10/TIOC3CS		
48	PD11/(AUDATA3*²)	PD11/D11/TIOC3DS	PD11/(AUDATA3*²)	PD11/TIOC3DS		
47	PD12	PD12/D12/TIOC4AS	PD12	PD12/TIOC4AS		
46	PD13	PD13/D13/TIOC4BS	PD13	PD13/TIOC4BS		
45	PD14/(AUDCK*²)	PD14/D14/TIOC4CS	PD14/(AUDCK*²)	PD14/TIOC4CS		
44	PD15/(AUDSYNC*²)	PD15/D15/TIOC4DS	PD15/(AUDSYNC*²)	PD15/TIOC4DS		

ピン番号	端子名				
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチップ	プモード(MCU モード3)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
76	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	PE0/ ( TMS*1 )	PE0/DREQ0/TIOC0A	
77	PE1/(TRST*1)	PE1/TEND0/TIOC0B	PE1/(TRST*1)	PE1/TIOC0B	
78	PE2/ ( TDI* <sup>1</sup> )	PE2/DREQ1/TIOC0C	PE2/ ( TDI*1 )	PE2/DREQ1/TIOC0C	
79	PE3/ ( TDO* <sup>1</sup> )	PE3/TEND1/TIOC0D	PE3/ ( TDO*1 )	PE3/TIOC0D	
80	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	
95	PE6	PE6/CS7/TIOC2A/SCK3	PE6	PE6/TIOC2A/SCK3	
96	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2	PE7	PE7/TIOC2B/UBCTRG/RXD2	
		/SSI		/SSI	
97	PE8	PE8/TIOC3A/SCK2/SSCK	PE8	PE8/TIOC3A/SCK2/SSCK	
98	PE10	PE10/TIOC3C/TXD2/SSO	PE10	PE10/TIOC3C/TXD2/SSO	
99	PE12	PE12/TIOC4A/TXD3/SCS	PE12	PE12/TIOC4A/TXD3/SCS	
100	PE13/(ASEBRKAK	PE13/TIOC4B/MRES	PE13/(ASEBRKAK	PE13/TIOC4B/MRES	
	/ASEBRK*1)		/ASEBRK*1)		
1	PE14	PE14/DACK0/TIOC4C	PE14	PE14/TIOC4C	
2	PE15	PE15/CKE/DACK1/TIOC4D	PE15	PE15/TIOC4D/IRQOUT	
		/IRQOUT			
82	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0	
83	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1	
84	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2	
85	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3	
86	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4	
87	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5	
89	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6	
90	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7	

<sup>【</sup>注】 \*1 E10A 使用時 ( \overline{ASEMD0} = L 時 ) 、TMS、\overline{TRST}、TDI、TDO、TCK、\overline{ASEBRKAK/ASEBRK} に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を使用時、AUD 機能に固定されます。

表 21.18 動作モード別端子機能一覧(SH7084(1))

ピン番号	端子名					
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM 無効(MCU モード 1)			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能		
21,37,65, 80,103	Vcc	Vcc	Vcc	Vcc		
3,27,39,55, 61,71,90,101	Vss	Vss	Vss	Vss		
23,81,109	VcL	VcL	VcL	VcL		
100	AVcc	AVcc	AVcc	AVcc		
97	AVss	AVss	AVss	AVss		
82	PLLVss	PLLVss	PLLVss	PLLVss		
74	EXTAL	EXTAL	EXTAL	EXTAL		
72	XTAL	XTAL	XTAL	XTAL		
75	MD0	MD0	MD0	MD0		
73	MD1	MD1	MD1	MD1		
77	FWE	FWE	FWE	FWE		
84	RES	RES	RES	RES		
35	WDTOVF	WDTOVF	WDTOVF	WDTOVF		
76	NMI	NMI	NMI	NMI		
33	ASEMD0	ASEMD0	ASEMD0	ASEMD0		
51	PA0	PA0/CS4/RXD0	PA0	PA0/CS4/RXD0		
50	PA1	PA1/CS5/TXD0	PA1	PA1/CS5/TXD0		
49	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/A25/DREQ0/IRQ0/SCK0		
48	PA3	PA3/A24/RXD1	PA3	PA3/A24/RXD1		
47	PA4	PA4/A23/TXD1	PA4	PA4/A23/TXD1		
46	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/A22/DREQ1/IRQ1/SCK1		
45	PA6	PA6/CS2/TCLKA	PA6	PA6/CS2/TCLKA		
44	PA7	PA7/CS3/TCLKB	PA7	PA7/CS3/TCLKB		
43	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/RDWR/IRQ2/TCLKC		
42	PA9	PA9/CKE/IRQ3/TCLKD	PA9	PA9/CKE/IRQ3/TCLKD		
41	CS0	PA10/CS0/POE4	CS0	PA10/CS0/POE4		
40	CS1	PA11/CS1/POE5	CS1	PA11/CS1/POE5		
38	WRL	PA12/WRL/DQMLL/POE6	WRL	PA12/WRL/DQMLL/POE6		
36	WRH	PA13/WRH/DQMLU/POE7	WRH	PA13/WRH/DQMLU/POE7		
34	RD	PA14/RD	RD	PA14/RD		
83	СК	PA15/CK	СК	PA15/CK		
78	PA16	PA16/ĀH/CKE	PA16	PA16/AH/CKE		
79	PA17	PA17/WAIT	PA17	PA17/WAIT		

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM 無効(MCU モード1)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
20	A16	PB0/A16/TIC5WS	A16	PB0/A16/TIC5WS	
22	A17	PB1/A17/TIC5W	A17	PB1/A17/TIC5W	
24	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL	
25	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA	
26	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/RASL/IRQ2/POE2	
28	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/CASL/IRQ3/POE3	
29	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/A18/BACK/IRQ4/RXD0	
30	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/A19/BREQ/IRQ5/TXD0	
31	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/A20/WAIT/IRQ6/SCK0	
32	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/A21/IRQ7/ADTRG/POE8	
4	A0	PC0/A0	A0	PC0/A0	
5	A1	PC1/A1	A1	PC1/A1	
6	A2	PC2/A2	A2	PC2/A2	
7	A3	PC3/A3	A3	PC3/A3	
8	A4	PC4/A4	A4	PC4/A4	
9	A5	PC5/A5	A5	PC5/A5	
10	A6	PC6/A6	A6	PC6/A6	
11	A7	PC7/A7	A7	PC7/A7	
12	A8	PC8/A8	A8	PC8/A8	
13	A9	PC9/A9	A9	PC9/A9	
14	A10	PC10/A10	A10	PC10/A10	
15	A11	PC11/A11	A11	PC11/A11	
16	A12	PC12/A12	A12	PC12/A12	
17	A13	PC13/A13	A13	PC13/A13	
18	A14	PC14/A14	A14	PC14/A14	
19	A15	PC15/A15	A15	PC15/A15	
70	D0	PD0/D0	D0	PD0/D0	
69	D1	PD1/D1	D1	PD1/D1	
68	D2	PD2/D2/TIC5U	D2	PD2/D2/TIC5U	
67	D3	PD3/D3/TIC5V	D3	PD3/D3/TIC5V	
66	D4	PD4/D4/TIC5W	D4	PD4/D4/TIC5W	
64	D5	PD5/D5/TIC5US	D5	PD5/D5/TIC5US	
63	D6	PD6/D6/TIC5VS	D6	PD6/D6/TIC5VS	
62	D7	PD7/D7/TIC5WS	D7	PD7/D7/TIC5WS	
60	PD8/(AUDATA0*²)	PD8/D8/TIOC3AS	D8/(AUDATA0*²)	PD8/D8/TIOC3AS	
59	PD9/(AUDATA1*²)	PD9/D9/TIOC3BS	D9/(AUDATA1*²)	PD9/D9/TIOC3BS	

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM 無効(MCU モード 1)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
58	PD10/(AUDATA2*²)	PD10/D10/TIOC3CS	D10/(AUDATA2*²)	PD10/D10/TIOC3CS	
57	PD11/(AUDATA3*²)	PD11/D11/TIOC3DS	D11/(AUDATA3*²)	PD11/D11/TIOC3DS	
56	PD12	PD12/D12/TIOC4AS	D12	PD12/D12/TIOC4AS	
54	PD13	PD13/D13/TIOC4BS	D13	PD13/D13/TIOC4BS	
53	PD14/(AUDCK*²)	PD14/D14/TIOC4CS	D14/(AUDCK*2)	PD14/D14/TIOC4CS	
52	PD15/(AUDSYNC*²)	PD15/D15/TIOC4DS	D15/(AUDSYNC*²)	PD15/D15/TIOC4DS	
85	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	
86	PE1/(TRST*1)	PE1/TEND0/TIOC0B	PE1/ (TRST*1)	PE1/TEND0/TIOC0B	
87	PE2/ ( TDI*1 )	PE2/DREQ1/TIOC0C	PE2/ ( TDI*1)	PE2/DREQ1/TIOC0C	
88	PE3/ ( TDO*1)	PE3/TEND1/TIOC0D	PE3/ ( TDO*1)	PE3/TEND1/TIOC0D	
89	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	
102	PE5/ ( ASEBRKAK /ASEBRK*¹)	PE5/CS6/TIOC1B/TXD3	PE5/ (ĀSEBRKAK /ĀSEBRK*¹)	PE5/CS6/TIOC1B/TXD3	
104	PE6	PE6/CS7/TIOC2A/SCK3	PE6	PE6/CS7/TIOC2A/SCK3	
105	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	
106	PE8	PE8/TIOC3A/SCK2/SSCK	PE8	PE8/TIOC3A/SCK2/SSCK	
107	PE9	PE9/TIOC3B/SCK3/RTS3	PE9	PE9/TIOC3B/SCK3/RTS3	
108	PE10	PE10/TIOC3C/TXD2/SSO	PE10	PE10/TIOC3C/TXD2/SSO	
110	PE11	PE11/TIOC3D/RXD3/CTS3	PE11	PE11/TIOC3D/RXD3/CTS3	
111	PE12	PE12/TIOC4A/TXD3/SCS	PE12	PE12/TIOC4A/TXD3/SCS	
112	PE13	PE13/TIOC4B/MRES	PE13	PE13/TIOC4B/MRES	
1	PE14	PE14/AH/DACK0/TIOC4C	PE14	PE14/AH/DACK0/TIOC4C	
2	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	
91	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0	
92	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1	
93	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2	
94	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3	
95	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4	
96	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5	
98	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6	
99	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7	

【注】 \*1 E10A 使用時(ASEMDO = L 時)、TMS、TRST、TDI、TDO、TCK、ASEBRKAK/ASEBRK に固定されます。

\*2 E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を使用時、AUD 機能に固定されます。

表 21.18 動作モード別端子機能一覧(SH7084(2))

ピン番号	表 21.18				
	内蔵 ROM 有効(MCU モード2)		シングルチップモード(MCU モード3)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
21,37,65, 80,103	Vcc	Vcc	Vcc	Vcc	
3,27,39,55, 61,71,90,101	Vss	Vss	Vss	Vss	
23,81,109	VcL	VcL	VcL	VcL	
100	AVcc	AVcc	AVcc	AVcc	
97	AVss	AVss	AVss	AVss	
82	PLLVss	PLLVss	PLLVss	PLLVss	
74	EXTAL	EXTAL	EXTAL	EXTAL	
72	XTAL	XTAL	XTAL	XTAL	
75	MD0	MD0	MD0	MD0	
73	MD1	MD1	MD1	MD1	
77	FWE	FWE	FWE	FWE	
84	RES	RES	RES	RES	
35	WDTOVF	WDTOVF	WDTOVF	WDTOVF	
76	NMI	NMI	NMI	NMI	
33	ASEMD0	ASEMD0	ASEMD0	ASEMD0	
51	PA0	PA0/CS4/RXD0	PA0	PA0/RXD0	
50	PA1	PA1/CS5/TXD0	PA1	PA1/TXD0	
49	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/DREQ0/IRQ0/SCK0	
48	PA3	PA3/A24/RXD1	PA3	PA3/RXD1	
47	PA4	PA4/A23/TXD1	PA4	PA4/TXD1	
46	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/IRQ1/SCK1	
45	PA6	PA6/CS2/TCLKA	PA6	PA6/TCLKA	
44	PA7	PA7/CS3/TCLKB	PA7	PA7/TCLKB	
43	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/IRQ2/TCLKC	
42	PA9	PA9/CKE/IRQ3/TCLKD	PA9	PA9/IRQ3/TCLKD	
41	PA10	PA10/CS0/POE4	PA10	PA10/POE4	
40	PA11	PA11/CS1/POE5	PA11	PA11/POE5	
38	PA12	PA12/WRL/DQMLL/POE6	PA12	PA12/POE6	
36	PA13	PA13/WRH/DQMLU/POE7	PA13	PA13/POE7	
34	PA14	PA14/RD	PA14	PA14	
83	СК	PA15/CK	PA15	PA15	
78	PA16	PA16/AH/CKE	PA16	PA16	
79	PA17	PA17/WAIT	PA17	PA17	

ピン番号 - - -		У	<b>新</b> 于名	端子名				
	内蔵 ROM 有効(MCU モード2)		シングルチップモード(MCU モード3)					
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能				
20	PB0	PB0/A16/TIC5WS	PB0	PB0/TIC5WS				
22	PB1	PB1/A17/TIC5W	PB1	PB1/TIC5W				
24	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL				
25	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA				
26	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/IRQ2/POE2				
28	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/IRQ3/POE3				
29	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/IRQ4/RXD0				
30	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/IRQ5/TXD0				
31	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/IRQ6/SCK0				
32	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/IRQ7/ADTRG/POE8				
4	PC0	PC0/A0	PC0	PC0				
5	PC1	PC1/A1	PC1	PC1				
6	PC2	PC2/A2	PC2	PC2				
7	PC3	PC3/A3	PC3	PC3				
8	PC4	PC4/A4	PC4	PC4				
9	PC5	PC5/A5	PC5	PC5				
10	PC6	PC6/A6	PC6	PC6				
11	PC7	PC7/A7	PC7	PC7				
12	PC8	PC8/A8	PC8	PC8				
13	PC9	PC9/A9	PC9	PC9				
14	PC10	PC10/A10	PC10	PC10				
15	PC11	PC11/A11	PC11	PC11				
16	PC12	PC12/A12	PC12	PC12				
17	PC13	PC13/A13	PC13	PC13				
18	PC14	PC14/A14	PC14	PC14				
19	PC15	PC15/A15	PC15	PC15				
70	PD0	PD0/D0	PD0	PD0				
69	PD1	PD1/D1	PD1	PD1				
68	PD2	PD2/D2/TIC5U	PD2	PD2/TIC5U				
67	PD3	PD3/D3/TIC5V	PD3	PD3/TIC5V				
66	PD4	PD4/D4/TIC5W	PD4	PD4/TIC5W				
64	PD5	PD5/D5/TIC5US	PD5	PD5/TIC5US				
63	PD6	PD6/D6/TIC5VS	PD6	PD6/TIC5VS				
62	PD7	PD7/D7/TIC5WS	PD7	PD7/TIC5WS				
60	PD8/(AUDATA0*²)	PD8/D8/TIOC3AS	PD8/(AUDATA0*²)	PD8/TIOC3AS				

ピン番号	端子名				
	内蔵 ROM 有効(MCU モード2)		シングルチップモード(MCU モード3)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
58	PD10/(AUDATA2*²)	PD10/D10/TIOC3CS	PD10/(AUDATA2*²)	PD10/TIOC3CS	
57	PD11/(AUDATA3*²)	PD11/D11/TIOC3DS	PD11/(AUDATA3*²)	PD11/TIOC3DS	
56	PD12	PD12/D12/TIOC4AS	PD12	PD12/TIOC4AS	
54	PD13	PD13/D13/TIOC4BS	PD13	PD13/TIOC4BS	
53	PD14/(AUDCK*²)	PD14/D14/TIOC4CS	PD14/(AUDCK*²)	PD14/TIOC4CS	
52	PD15/(AUDSYNC*²)	PD15/D15/TIOC4DS	PD15/(AUDSYNC*²)	PD15/TIOC4DS	
85	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	PE0/ ( TMS*1)	PE0/DREQ0/TIOC0A	
86	PE1/(TRST*1)	PE1/TEND0/TIOC0B	PE1/ ( TRST*1)	PE1/TIOC0B	
87	PE2/ ( TDI* <sup>1</sup> )	PE2/DREQ1/TIOC0C	PE2/ ( TDI*1 )	PE2/DREQ1/TIOC0C	
88	PE3/ ( TDO*1)	PE3/TEND1/TIOC0D	PE3/ (TDO*1)	PE3/TIOC0D	
89	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	PE4/ ( TCK*1)	PE4/TIOC1A/RXD3	
102	PE5/ ( ASEBRKAK /ASEBRK*¹)	PE5/CS6/TIOC1B/TXD3	PE5/ ( ASEBRKAK /ASEBRK*¹)	PE5/TIOC1B/TXD3	
104	PE6	PE6/CS7/TIOC2A/SCK3	PE6	PE6/TIOC2A/SCK3	
105	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/TIOC2B/UBCTRG/RXD2/SSI	
106	PE8	PE8/TIOC3A/SCK2/SSCK	PE8	PE8/TIOC3A/SCK2/SSCK	
107	PE9	PE9/TIOC3B/SCK3/RTS3	PE9	PE9/TIOC3B/SCK3/RTS3	
108	PE10	PE10/TIOC3C/TXD2/SSO	PE10	PE10/TIOC3C/TXD2/SSO	
110	PE11	PE11/TIOC3D/RXD3/CTS3	PE11	PE11/TIOC3D/RXD3/CTS3	
111	PE12	PE12/TIOC4A/TXD3/SCS	PE12	PE12/TIOC4A/TXD3/SCS	
112	PE13	PE13/TIOC4B/MRES	PE13	PE13/TIOC4B/MRES	
1	PE14	PE14/AH/DACK0/TIOC4C	PE14	PE14/TIOC4C	
2	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/TIOC4D/IRQOUT	
91	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0	
92	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1	
93	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2	
94	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3	
95	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4	
96	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5	
98	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6	
99	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7	

<sup>【</sup>注】 \*1 E10A 使用時(ASEMD0 = L 時)、TMS、TRST、TDI、TDO、TCK、ASEBRKAK/ASEBRK に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を使用時、AUD 機能に固定されます。

表 21.19 動作モード別端子機能一覧 (SH7085 (1))

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM	// 無効(MCU モード1)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
12,26,40,63, 77,85,104, 112,135	Vcc	Vcc	Vcc	Vcc	
6,14,28,35, 55,71,79,87, 93,117,129	Vss	Vss	Vss	Vss	
61,105,141	VcL	VcL	VcL	VcL	
128	AVcc	AVcc	AVcc	AVcc	
124	AVss	AVss	AVss	AVss	
127	AVref	AVref	AVref	AVref	
106	PLLVss	PLLVss	PLLVss	PLLVss	
96	EXTAL	EXTAL	EXTAL	EXTAL	
94	XTAL	XTAL	XTAL	XTAL	
97	MD0	MD0	MD0	MD0	
95	MD1	MD1	MD1	MD1	
99	FWE	FWE	FWE	FWE	
108	RES	RES	RES	RES	
44	WDTOVF	WDTOVF	WDTOVF	WDTOVF	
98	NMI	NMI	NMI	NMI	
42	ASEMD0	ASEMD0	ASEMD0	ASEMD0	
130	PA0	PA0/CS4/RXD0	PA0	PA0/CS4/RXD0	
131	PA1	PA1/CS5/CE1A/TXD0	PA1	PA1/CS5/CE1A/TXD0	
132	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/A25/DREQ0/IRQ0/SCK0	
133	PA3	PA3/A24/RXD1	PA3	PA3/A24/RXD1	
134	PA4	PA4/A23/TXD1	PA4	PA4/A23/TXD1	
136	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/A22/DREQ1/IRQ1/SCK1	
54	PA6	PA6/CS2/TCLKA	PA6	PA6/CS2/TCLKA	
53	PA7	PA7/CS3/TCLKB	PA7	PA7/CS3/TCLKB	
52	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/RDWR/IRQ2/TCLKC	
51	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	
50	CS0	PA10/CS0/POE4	CS0	PA10/CS0/POE4	
49	CS1	PA11/CS1/POE5	CS1	PA11/CS1/POE5	
48	WRL	PA12/WRL/DQMLL/POE6	WRL	PA12/WRL/DQMLL/POE6	
47	WRH	PA13/WRH/WE/DQMLU/POE7	WRH	PA13/WRH/WE/DQMLU/POE7	
43	RD	PA14/RD	RD	PA14/RD	

ピン番号	端子名					
	内蔵 ROM	無効(MCU モード 0)	内蔵 ROM	無効 ( MCU モード 1 )		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能		
107	CK	PA15/CK	СК	PA15/CK		
100	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2		
101	PA17	PA17/WAIT/DACK2	PA17	PA17/WAIT/DACK2		
33	PA18	PA18/BREQ/TEND0	PA18	PA18/BREQ/TEND0		
30	PA19	PA19/BACK/TEND1	PA19	PA19/BACK/TEND1		
29	PA20	PA20/CS4/RASU	PA20	PA20/CS4/RASU		
4	PA21	PA21/CS5/CE1A/CASU/TIC5U	PA21	PA21/CS5/CE1A/CASU/TIC5U		
3	PA22	PA22/WRHL/ICIORD/DQMUL/TIC5V	WRHL	PA22/WRHL/ICIORD/DQMUL/TIC5V		
1	PA23	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W	WRHH	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W		
102	PA24	PA24/CE2A/DREQ3	PA24	PA24/CE2A/DREQ3		
103	PA25	PA25/CE2B/DACK3/POE8	PA25	PA25/CE2B/DACK3/POE8		
25	A16	PB0/A16/TIC5WS	A16	PB0/A16/TIC5WS		
27	A17	PB1/A17/TIC5W	A17	PB1/A17/TIC5W		
31	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL		
32	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA		
34	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/RASL/IRQ2/POE2		
36	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/CASL/IRQ3/POE3		
37	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/A18/BACK/IRQ4/RXD0		
38	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/A19/BREQ/IRQ5/TXD0		
39	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/A20/WAIT/IRQ6/SCK0		
41	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/A21/IRQ7/ADTRG/POE8		
7	A0	PC0/A0	A0	PC0/A0		
8	A1	PC1/A1	A1	PC1/A1		
9	A2	PC2/A2	A2	PC2/A2		
10	А3	PC3/A3	АЗ	PC3/A3		
11	A4	PC4/A4	A4	PC4/A4		
13	A5	PC5/A5	A5	PC5/A5		
15	A6	PC6/A6	A6	PC6/A6		
16	A7	PC7/A7	A7	PC7/A7		
17	A8	PC8/A8	A8	PC8/A8		
18	A9	PC9/A9	A9	PC9/A9		
19	A10	PC10/A10	A10	PC10/A10		
20	A11	PC11/A11	A11	PC11/A11		
21	A12	PC12/A12	A12	PC12/A12		

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM 無効(MCU モード 1)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
22	A13	PC13/A13	A13	PC13/A13	
23	A14	PC14/A14	A14	PC14/A14	
24	A15	PC15/A15	A15	PC15/A15	
92	D0	PD0/D0	D0	PD0/D0	
91	D1	PD1/D1	D1	PD1/D1	
90	D2	PD2/D2/TIC5U	D2	PD2/D2/TIC5U	
89	D3	PD3/D3/TIC5V	D3	PD3/D3/TIC5V	
88	D4	PD4/D4/TIC5W	D4	PD4/D4/TIC5W	
86	D5	PD5/D5/TIC5US	D5	PD5/D5/TIC5US	
84	D6	PD6/D6/TIC5VS	D6	PD6/D6/TIC5VS	
83	D7	PD7/D7/TIC5WS	D7	PD7/D7/TIC5WS	
82	D8	PD8/D8/TIOC3AS	D8	PD8/D8/TIOC3AS	
81	D9	PD9/D9/TIOC3BS	D9	PD9/D9/TIOC3BS	
80	D10	PD10/D10/TIOC3CS	D10	PD10/D10/TIOC3CS	
78	D11	PD11/D11/TIOC3DS	D11	PD11/D11/TIOC3DS	
76	D12	PD12/D12/TIOC4AS	D12	PD12/D12/TIOC4AS	
75	D13	PD13/D13/TIOC4BS	D13	PD13/D13/TIOC4BS	
74	D14	PD14/D14/TIOC4CS	D14	PD14/D14/TIOC4CS	
73	D15	PD15/D15/TIOC4DS	D15	PD15/D15/TIOC4DS	
72	PD16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	D16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	
70	PD17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	D17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	
69	PD18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	D18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	
68	PD19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	D19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	
67	PD20	PD20/D20/IRQ4/TIC5WS	D20	PD20/D20/IRQ4/TIC5WS	
66	PD21	PD21/D21/IRQ5/TIC5VS	D21	PD21/D21/IRQ5/TIC5VS	
65	PD22/(AUDCK* <sup>2</sup> )	PD22/D22/IRQ6/TIC5US	D22/(AUDCK*2)	PD22/D22/IRQ6/TIC5US	
64	PD23/(AUDSYNC*²)	PD23/D23/IRQ7	D23/(AUDSYNC*²)	PD23/D23/IRQ7	
62	PD24	PD24/D24/DREQ0/TIOC4DS	D24	PD24/D24/DREQ0/TIOC4DS	
60	PD25	PD25/D25/DREQ1/TIOC4CS	D25	PD25/D25/DREQ1/TIOC4CS	
59	PD26	PD26/D26/DACK0/TIOC4BS	D26	PD26/D26/DACK0/TIOC4BS	
58	PD27	PD27/D27/DACK1/TIOC4AS	D27	PD27/D27/DACK1/TIOC4AS	
57	PD28	PD28/D28/ <del>CS2</del> /TIOC3DS	D28	PD28/D28/ <del>CS2</del> /TIOC3DS	
56	PD29	PD29/D29/ <del>CS3</del> /TIOC3BS	D29	PD29/D29/CS3/TIOC3BS	
46	PD30	PD30/D30/TIOC3CS/IRQOUT	D30	PD30/D30/TIOC3CS/IRQOUT	
45	PD31	PD31/D31/TIOC3AS/ADTRG	D31	PD31/D31/TIOC3AS/ADTRG	

ピン番号		端子名				
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	無効(MCU モード 1)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能		
109	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A		
110	PE1	PE1/TEND0/TIOC0B	PE1	PE1/TEND0/TIOC0B		
111	PE2	PE2/DREQ1/TIOC0C	PE2	PE2/DREQ1/TIOC0C		
113	PE3/(AUDATA3*²)	PE3/TEND1/TIOC0D	PE3/(AUDATA3*²)	PE3/TEND1/TIOC0D		
114	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3		
115	PE5/(AUDATA1*²)	PE5/CS6/CE1B/TIOC1B/TXD3	PE5/(AUDATA1*²)	PE5/CS6/CE1B/TIOC1B/TXD3		
116	PE6/(AUDATA0*²)	PE6/CS7/TIOC2A/SCK3	PE6/(AUDATA0*²)	PE6/CS7/TIOC2A/SCK3		
137	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI		
138	PE8/ ( TMS*1)	PE8/TIOC3A/SCK2/SSCK	PE8/ ( TMS* <sup>1</sup> )	PE8/TIOC3A/SCK2/SSCK		
139	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3		
140	PE10/ ( TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	PE10/ ( TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO		
142	PE11/ ( TDO* <sup>1</sup> )	PE11/TIOC3D/RXD3/CTS3	PE11/ ( TDO* <sup>1</sup> )	PE11/TIOC3D/RXD3/CTS3		
143	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS		
144	PE13/ ( ASEBRKAK /ASEBRK*1)	PE13/TIOC4B/MRES	PE13/ ( ASEBRKAK /ASEBRK* <sup>1</sup> )	PE13/TIOC4B/MRES		
2	PE14	PE14/WRHH/ICIOWR/AH/DQMUU /DACK0/TIOC4C	PE14	PE14/WRHH/ICIOWR/AH/DQMUU /DACK0/TIOC4C		
5	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT		
118	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0		
119	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1		
120	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2		
121	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3		
122	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4		
123	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5		
125	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6		
126	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7		

<sup>【</sup>注】 \*1 E10A 使用時(ĀSEMDO = L 時)、TMS、TRST、TDI、TDO、TCK、ĀSEBRKĀK/ĀSEBRK に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を本端子にて使用時、AUD 機能に固定されます。

表 21.19 動作モード別端子機能一覧(SH7085(2))

ピン番号	端子名				
	内蔵 ROM 有効(MCU モード2)		シングルチップ	プモード(MCUモード3)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
12,26,40,63,	Vcc	Vcc	Vcc	Vcc	
77,85,104, 112,135					
6,14,28,35,	Vss	Vss	Vss	Vss	
55,71,79,87,					
93,117,129	VcL	VcL	VcL	VcL	
61,105,141					
128	AVcc	AVcc	AVcc	AVcc	
124	AVss	AVss	AVss	AVss	
127	AVref	AVref	AVref	AVref	
106	PLLVss	PLLVss	PLLVss	PLLVss	
96	EXTAL	EXTAL	EXTAL	EXTAL	
94	XTAL	XTAL	XTAL	XTAL	
97	MD0	MD0	MD0	MD0	
95	MD1	MD1	MD1	MD1	
99	FWE	FWE	FWE	FWE	
108	RES	RES	RES	RES	
44	WDTOVF	WDTOVF	WDTOVF	WDTOVF	
98	NMI	NMI	NMI	NMI	
42	ASEMD0	ASEMD0	ASEMD0	ASEMD0	
130	PA0	PA0/CS4/RXD0	PA0	PA0/RXD0	
131	PA1	PA1/CS5/CE1A/TXD0	PA1	PA1/TXD0	
132	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/DREQ0/IRQ0/SCK0	
133	PA3	PA3/A24/RXD1	PA3	PA3/RXD1	
134	PA4	PA4/A23/TXD1	PA4	PA4/TXD1	
136	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/DREQ1/IRQ1/SCK1	
54	PA6	PA6/CS2/TCLKA	PA6	PA6/TCLKA	
53	PA7	PA7/CS3/TCLKB	PA7	PA7/TCLKB	
52	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/IRQ2/TCLKC	
51	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	PA9	PA9/IRQ3/TCLKD	
50	PA10	PA10/CS0/POE4	PA10	PA10/POE4	
49	PA11	PA11/CS1/POE5	PA11	PA11/POE5	
48	PA12	PA12/WRL/DQMLL/POE6	PA12	PA12/POE6	
47	PA13	PA13/WRH/WE/DQMLU/POE7	PA13	PA13/POE7	
43	PA14	PA14/RD	PA14	PA14	

ピン番号	端子名					
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチップ	プモード(MCU モード3)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能		
107	CK	PA15/CK	PA15	PA15		
100	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2	PA16/(AUDSYNC*²)	PA16/DREQ2		
101	PA17	PA17/WAIT/DACK2	PA17	PA17		
33	PA18	PA18/BREQ/TEND0	PA18	PA18		
30	PA19	PA19/BACK/TEND1	PA19	PA19		
29	PA20	PA20/CS4/RASU	PA20	PA20		
4	PA21	PA21/CS5/CE1A/CASU/TIC5U	PA21	PA21/TIC5U		
3	PA22	PA22/WRHL/ICIORD/DQMUL/TIC5V	PA22	PA22/TIC5V		
1	PA23	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W	PA23	PA23/TIC5W		
102	PA24	PA24/CE2A/DREQ3	PA24	PA24/DREQ3		
103	PA25	PA25/CE2B/DACK3/POE8	PA25	PA25/POE8		
25	PB0	PB0/A16/TIC5WS	PB0	PB0/TIC5WS		
27	PB1	PB1/A17/TIC5W	PB1	PB1/TIC5W		
31	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL		
32	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA		
34	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/IRQ2/POE2		
36	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/IRQ3/POE3		
37	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/IRQ4/RXD0		
38	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/IRQ5/TXD0		
39	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/IRQ6/SCK0		
41	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/IRQ7/ADTRG/POE8		
7	PC0	PC0/A0	PC0	PC0		
8	PC1	PC1/A1	PC1	PC1		
9	PC2	PC2/A2	PC2	PC2		
10	PC3	PC3/A3	PC3	PC3		
11	PC4	PC4/A4	PC4	PC4		
13	PC5	PC5/A5	PC5	PC5		
15	PC6	PC6/A6	PC6	PC6		
16	PC7	PC7/A7	PC7	PC7		
17	PC8	PC8/A8	PC8	PC8		
18	PC9	PC9/A9	PC9	PC9		
19	PC10	PC10/A10	PC10	PC10		
20	PC11	PC11/A11	PC11	PC11		
21	PC12	PC12/A12	PC12	PC12		

ピン番号	端子名				
	内蔵 ROM 有効(MCU モード2)		シングルチップモード(MCU モード3)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
22	PC13	PC13/A13	PC13	PC13	
23	PC14	PC14/A14	PC14	PC14	
24	PC15	PC15/A15	PC15	PC15	
92	PD0	PD0/D0	PD0	PD0	
91	PD1	PD1/D1	PD1	PD1	
90	PD2	PD2/D2/TIC5U	PD2	PD2/TIC5U	
89	PD3	PD3/D3/TIC5V	PD3	PD3/TIC5V	
88	PD4	PD4/D4/TIC5W	PD4	PD4/TIC5W	
86	PD5	PD5/D5/TIC5US	PD5	PD5/TIC5US	
84	PD6	PD6/D6/TIC5VS	PD6	PD6/TIC5VS	
83	PD7	PD7/D7/TIC5WS	PD7	PD7/TIC5WS	
82	PD8	PD8/D8/TIOC3AS	PD8	PD8/TIOC3AS	
81	PD9	PD9/D9/TIOC3BS	PD9	PD9/TIOC3BS	
80	PD10	PD10/D10/TIOC3CS	PD10	PD10/TIOC3CS	
78	PD11	PD11/D11/TIOC3DS	PD11	PD11/TIOC3DS	
76	PD12	PD12/D12/TIOC4AS	PD12	PD12/TIOC4AS	
75	PD13	PD13/D13/TIOC4BS	PD13	PD13/TIOC4BS	
74	PD14	PD14/D14/TIOC4CS	PD14	PD14/TIOC4CS	
73	PD15	PD15/D15/TIOC4DS	PD15	PD15/TIOC4DS	
72	PD16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	PD16/(AUDATA0*²)	PD16/IRQ0/POE4	
70	PD17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	PD17/(AUDATA1*²)	PD17/IRQ1/POE5	
69	PD18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	PD18/(AUDATA2*²)	PD18/IRQ2/POE6	
68	PD19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	PD19/(AUDATA3*²)	PD19/IRQ3/POE7	
67	PD20	PD20/D20/IRQ4/TIC5WS	PD20	PD20/IRQ4/TIC5WS	
66	PD21	PD21/D21/IRQ5/TIC5VS	PD21	PD21/IRQ5/TIC5VS	
65	PD22/(AUDCK* <sup>2</sup> )	PD22/D22/IRQ6/TIC5US	PD22/(AUDCK*2)	PD22/IRQ6/TIC5US	
64	PD23/(AUDSYNC*²)	PD23/D23/IRQ7	PD23/(AUDSYNC*²)	PD23/IRQ7	
62	PD24	PD24/D24/DREQ0/TIOC4DS	PD24	PD24/DREQ0/TIOC4DS	
60	PD25	PD25/D25/DREQ1/TIOC4CS	PD25	PD25/DREQ1/TIOC4CS	
59	PD26	PD26/D26/DACK0/TIOC4BS	PD26	PD26/TIOC4BS	
58	PD27	PD27/D27/DACK1/TIOC4AS	PD27	PD27/TIOC4AS	
57	PD28	PD28/D28/CS2/TIOC3DS	PD28	PD28/TIOC3DS	
56	PD29	PD29/D29/CS3/TIOC3BS	PD29	PD29/TIOC3BS	
46	PD30	PD30/D30/TIOC3CS/IRQOUT	PD30	PD30/TIOC3CS/IRQOUT	
45	PD31	PD31/D31/TIOC3AS/ADTRG	PD31	PD31/TIOC3AS/ADTRG	

ピン番号	端子名				
	内蔵 ROM	有効(MCU モード2)	シングルチップモード ( MCU モード 3 )		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
109	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	
110	PE1	PE1/TEND0/TIOC0B	PE1	PE1/TIOC0B	
111	PE2	PE2/DREQ1/TIOC0C	PE2	PE2/DREQ1/TIOC0C	
113	PE3/(AUDATA3*²)	PE3/TEND1/TIOC0D	PE3/(AUDATA3*²)	PE3/TIOC0D	
114	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3	PE4/(AUDATA2*²)	PE4/TIOC1A/RXD3	
115	PE5/(AUDATA1*²)	PE5/CS6/CE1B/TIOC1B/TXD3	PE5/(AUDATA1*²)	PE5/TIOC1B/TXD3	
116	PE6/(AUDATA0* <sup>2</sup> )	PE6/CS7/TIOC2A/SCK3	PE6/(AUDATA0*²)	PE6/TIOC2A/SCK3	
137	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/TIOC2B/UBCTRG/RXD2/SSI	
138	PE8/ ( TMS*1 )	PE8/TIOC3A/SCK2/SSCK	PE8 ( TMS*1 )	PE8/TIOC3A/SCK2/SSCK	
139	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3	
140	PE10/ ( TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	PE10/ ( TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	
142	PE11/ ( TDO* <sup>1</sup> )	PE11/TIOC3D/RXD3/CTS3	PE11/ (TDO*1)	PE11/TIOC3D/RXD3/CTS3	
143	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS	
144	PE13/ ( ASEBRKAK/ ASEBRK* <sup>1</sup> )	PE13/TIOC4B/MRES	PE13/ ( ASEBRKAK/ ASEBRK* <sup>1</sup> )	PE13/TIOC4B/MRES	
2	PE14	PE14/WRHH/ICIOWR/AH/DQMUU/ DACK0/TIOC4C	PE14	PE14/TIOC4C	
5	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/TIOC4D/IRQOUT	
118	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0	
119	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1	
120	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2	
121	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3	
122	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4	
123	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5	
125	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6	
126	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7	

<sup>【</sup>注】 \*1 E10A 使用時(ASEMDO = L 時)、TMS、TRST、TDI、TDO、TCK、ASEBRKAK/ASEBRK に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を本端子にて使用時、AUD 機能に固定されます。

表 21.20 動作モード別端子機能一覧(SH7086(1))

ピン番号	端子名				
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	1 無効 ( MCU モード 1 )	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
11,21,35,48, 66,74,94,	Vcc	Vcc	Vcc	Vcc	
102,109,128, 136,168					
8,23,44,57, 64,86,96, 104,117, 141,163	Vss	Vss	Vss	Vss	
37,71, 129,173	VcL	VcL	VcL	VcL	
151,162	AVcc	AVcc	AVcc	AVcc	
142,156	AVss	AVss	AVss	AVss	
161	AVref	AVref	AVref	AVref	
130	PLLVss	PLLVss	PLLVss	PLLVss	
120	EXTAL	EXTAL	EXTAL	EXTAL	
118	XTAL	XTAL	XTAL	XTAL	
121	MD0	MD0	MD0	MD0	
119	MD1	MD1	MD1	MD1	
123	FWE	FWE	FWE	FWE	
132	RES	RES	RES	RES	
53	WDTOVF	WDTOVF	WDTOVF	WDTOVF	
122	NMI	NMI	NMI	NMI	
51	ASEMD0	ASEMD0	ASEMD0	ASEMD0	
164	PA0	PA0/ <del>CS4</del> /RXD0	PA0	PA0/CS4/RXD0	
165	PA1	PA1/CS5/CE1A/TXD0	PA1	PA1/CS5/CE1A/TXD0	
166	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/A25/DREQ0/IRQ0/SCK0	
167	PA3	PA3/A24/RXD1	PA3	PA3/A24/RXD1	
169	PA4	PA4/A23/TXD1	PA4	PA4/A23/TXD1	
170	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/A22/DREQ1/IRQ1/SCK1	
80	PA6	PA6/CS2/TCLKA	PA6	PA6/CS2/TCLKA	
79	PA7	PA7/CS3/TCLKB	PA7	PA7/CS3/TCLKB	
78	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/RDWR/IRQ2/TCLKC	
77	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	
76	<del>CS0</del>	PA10/CS0/POE4	<del>CS0</del>	PA10/CS0/POE4	
75	CS1	PA11/CS1/POE5	CS1	PA11/CS1/POE5	
73	WRL	PA12/WRL/DQMLL/POE6	WRL	PA12/WRL/DQMLL/POE6	

ピン番号	端子名				
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	無効 ( MCU モード 1 )	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
72	WRH	PA13/WRH/DQMLU/WE/POE7	WRH	PA13/WRH/DQMLU/WE/POE7	
52	RD	PA14/RD	RD	PA14/RD	
131	СК	PA15/CK	СК	PA15/CK	
124	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2	
125	PA17	PA17/WAIT/DACK2	PA17	PA17/WAIT/DACK2	
42	PA18	PA18/BREQ/TEND0	PA18	PA18/BREQ/TEND0	
39	PA19	PA19/BACK/TEND1	PA19	PA19/BACK/TEND1	
38	PA20	PA20/CS4/RASU	PA20	PA20/CS4/RASU	
6	PA21	PA21/CS5/CE1A/CASU/TIC5U	PA21	PA21/CS5/CE1A/CASU/TIC5U	
5	PA22	PA22/WRHL/ICIORD/DQMUL/TIC5V	WRHL	PA22/WRHL/ICIORD/DQMUL/TIC5V	
3	PA23	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W	WRHH	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W	
126	PA24	PA24/CE2A/DREQ3	PA24	PA24/CE2A/DREQ3	
127	PA25	PA25/CE2B/DACK3/POE8	PA25	PA25/CE2B/DACK3/POE8	
63	PA26	PA26/A26/IRQ0	PA26	PA26/A26/IRQ0	
65	PA27	PA27/A27/IRQ1	PA27	PA27/A27/IRQ1	
67	PA28	PA28/A28/IRQ2	PA28	PA28/A28/IRQ2	
68	PA29	PA29/A29/IRQ3	PA29	PA29/A29/IRQ3	
34	A16	PB0/A16/TIC5WS	A16	PB0/A16/TIC5WS	
36	A17	PB1/A17/TIC5W	A17	PB1/A17/TIC5W	
40	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL	
41	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA	
43	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/RASL/IRQ2/POE2	
45	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/CASL/IRQ3/POE3	
46	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/A18/BACK/IRQ4/RXD0	
47	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/A19/BREQ/IRQ5/TXD0	
49	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/A20/WAIT/IRQ6/SCK0	
50	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/A21/IRQ7/ADTRG/POE8	
16	A0	PC0/A0	A0	PC0/A0	
17	A1	PC1/A1	A1	PC1/A1	
18	A2	PC2/A2	A2	PC2/A2	
19	А3	PC3/A3	A3	PC3/A3	
20	A4	PC4/A4	A4	PC4/A4	
22	A5	PC5/A5	A5	PC5/A5	
24	A6	PC6/A6	A6	PC6/A6	

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM	内蔵 ROM 無効(MCU モード1)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
25	A7	PC7/A7	A7	PC7/A7	
26	A8	PC8/A8	A8	PC8/A8	
27	A9	PC9/A9	A9	PC9/A9	
28	A10	PC10/A10	A10	PC10/A10	
29	A11	PC11/A11	A11	PC11/A11	
30	A12	PC12/A12	A12	PC12/A12	
31	A13	PC13/A13	A13	PC13/A13	
32	A14	PC14/A14	A14	PC14/A14	
33	A15	PC15/A15	A15	PC15/A15	
54	A18	PC18/A18	A18	PC18/A18	
55	A19	PC19/A19	A19	PC19/A19	
56	A20	PC20/A20	A20	PC20/A20	
58	A21	PC21/A21	A21	PC21/A21	
59	A22	PC22/A22	A22	PC22/A22	
60	A23	PC23/A23	A23	PC23/A23	
61	A24	PC24/A24	A24	PC24/A24	
62	A25	PC25/A25	A25	PC25/A25	
116	D0	PD0/D0	DO	PD0/D0	
115	D1	PD1/D1	D1	PD1/D1	
114	D2	PD2/D2/TIC5U	D2	PD2/D2/TIC5U	
113	D3	PD3/D3/TIC5V	D3	PD3/D3/TIC5V	
112	D4	PD4/D4/TIC5W	D4	PD4/D4/TIC5W	
111	D5	PD5/D5/TIC5US	D5	PD5/D5/TIC5US	
110	D6	PD6/D6/TIC5VS	D6	PD6/D6/TIC5VS	
108	D7	PD7/D7/TIC5WS	D7	PD7/D7/TIC5WS	
107	D8	PD8/D8/TIOC3AS	D8	PD8/D8/TIOC3AS	
106	D9	PD9/D9/TIOC3BS	D9	PD9/D9/TIOC3BS	
105	D10	PD10/D10/TIOC3CS	D10	PD10/D10/TIOC3CS	
103	D11	PD11/D11/TIOC3DS	D11	PD11/D11/TIOC3DS	
101	D12	PD12/D12/TIOC4AS	D12	PD12/D12/TIOC4AS	
100	D13	PD13/D13/TIOC4BS	D13	PD13/D13/TIOC4BS	
99	D14	PD14/D14/TIOC4CS	D14	PD14/D14/TIOC4CS	
98	D15	PD15/D15/TIOC4DS	D15	PD15/D15/TIOC4DS	
97	PD16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	PD16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	
95	PD17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	PD17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	
93	PD18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	PD18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	

ピン番号	端子名				
	内蔵 ROM 無効(MCU モード 0)		内蔵 ROM 無効(MCU モード1)		
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
92	PD19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	D19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	
91	PD20	PD20/D20/IRQ4/TIC5WS	D20	PD20/D20/IRQ4/TIC5WS	
90	PD21	PD21/D21/IRQ5/TIC5VS	D21	PD21/D21/IRQ5/TIC5VS	
89	PD22/(AUDCK* <sup>2</sup> )	PD22/D22/IRQ6/TIC5US	D22/(AUDCK*2)	PD22/D22/IRQ6/TIC5US	
88	PD23/(AUDSYNC*²)	PD23/D23/IRQ7	D23/(AUDSYNC*²)	PD23/D23/IRQ7	
87	PD24	PD24/D24/DREQ0/TIOC4DS	D24	PD24/D24/DREQ0/TIOC4DS	
85	PD25	PD25/D25/DREQ1/TIOC4CS	D25	PD25/D25/DREQ1/TIOC4CS	
84	PD26	PD26/D26/DACK0/TIOC4BS	D26	PD26/D26/DACK0/TIOC4BS	
83	PD27	PD27/D27/DACK1/TIOC4AS	D27	PD27/D27/DACK1/TIOC4AS	
82	PD28	PD28/D28/CS2/TIOC3DS	D28	PD28/D28/CS2/TIOC3DS	
81	PD29	PD29/D29/CS3/TIOC3BS	D29	PD29/D29/CS3/TIOC3BS	
70	PD30	PD30/D30/TIOC3CS/IRQOUT	D30	PD30/D30/TIOC3CS/IRQOUT	
69	PD31	PD31/D31/TIOC3AS/ADTRG	D31	PD31/D31/TIOC3AS/ADTRG	
133	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	
134	PE1	PE1/TEND0/TIOC0B	PE1	PE1/TEND0/TIOC0B	
135	PE2	PE2/DREQ1/TIOC0C	PE2	PE2/DREQ1/TIOC0C	
137	PE3/(AUDATA3*²)	PE3/TEND1/TIOC0D	PE3/(AUDATA3*²)	PE3/TEND1/TIOC0D	
138	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3	
139	PE5/(AUDATA1*²)	PE5/CS6/CE1B/TIOC1B/TXD3	PE5/(AUDATA1*²)	PE5/CS6/CE1B/TIOC1B/TXD3	
140	PE6/(AUDATA0*²)	PE6/CS7/TIOC2A/SCK3	PE6/(AUDATA0*²)	PE6/CS7/TIOC2A/SCK3	
171	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	
172	PE8/ ( TMS* <sup>1</sup> )	PE8/TIOC3A/SCK2/SSCK	PE8 ( TMS* <sup>1</sup> )	PE8/TIOC3A/SCK2/SSCK	
174	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3	PE9/ ( TRST*1 )	PE9/TIOC3B/SCK3/RTS3	
175	PE10/ (TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	PE10/ (TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	
176	PE11/ (TDO* <sup>1</sup> )	PE11/TIOC3D/RXD3/CTS3	PE11/ (TDO*1)	PE11/TIOC3D/RXD3/CTS3	
1	PE12/ ( TCK*1 )	PE12/TIOC4A/TXD3/SCS	PE12/ ( TCK* <sup>1</sup> )	PE12/TIOC4A/TXD3/SCS	
2	PE13/ ( ASEBRKAK	PE13/TIOC4B/MRES	PE13/ ( ASEBRKAK	PE13/TIOC4B/MRES	
	/ASEBRK*1)		/ASEBRK*1)		
4	PE14	PE14/WRHH/ICIOWR/AH/DQMUU /DACK0/TIOC4C	PE14	PE14/WRHH/ICIOWR/AH/DQMUU /DACK0/TIOC4C	
7	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	
9	PE16	PE16/CS8/TIOC3BS	PE16	PE16/CS8/TIOC3BS	

ピン番号		端	子名				
	内蔵 ROM	無効 ( MCU モード 0 )	内蔵 ROM	無効(MCU モード1)			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
10	PE17	PE17/TIOC3DS	PE17	PE17/TIOC3DS			
12	PE18	PE18/TIOC4AS	PE18	PE18/TIOC4AS			
13	PE19	PE19/TIOC4BS	PE19	PE19/TIOC4BS			
14	PE20	PE20/TIOC4CS	PE20	PE20/TIOC4CS			
15	PE21	PE21/TIOC4DS	PE21	PE21/TIOC4DS			
143	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0			
144	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1			
147	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2			
148	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3			
152	PF4/AN4	PF4/AN4	PF4/AN4 PF4/AN4				
153	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5			
157	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6			
158	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7			
145	PF8/AN8	PF8/AN8	PF8/AN8	PF8/AN8			
146	PF9/AN9	PF9/AN9	PF9/AN9	PF9/AN9			
149	PF10/AN10	PF10/AN10	PF10/AN10	PF10/AN10			
150	PF11/AN11	PF11/AN11	PF11/AN11	PF11/AN11			
154	PF12/AN12	PF12/AN12	PF12/AN12	PF12/AN12			
155	PF13/AN13	PF13/AN13	PF13/AN13 PF13/AN13				
159	PF14/AN14	PF14/AN14	PF14/AN14 PF14/AN14				
160	PF15/AN15	PF15/AN15	PF15/AN15	PF15/AN15			

【注】 \*1 E10A 使用時(ASEMDO = L 時)、TMS、TRST、TDI、TDO、TCK、ASEBRKAK/ASEBRK に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を本端子にて使用時、AUD 機能に固定されます。

表 21.20 動作モード別端子機能一覧(SH7086(2))

ピン番号		端		
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチッ	プモード(MCU モード3)
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能
11,21,35,48, 66,74,94,	Vcc	Vcc	Vcc	Vcc
102,109,128, 136,168				
8,23,44,57,	Vss	Vss	Vss	Vss
64,86,96, 104,117,				
141,163 37,71, 129,173	VcL	VcL	VcL	VcL
151,162	AVcc	AVcc	AVcc	AVcc
142,156	AVss	AVss	AVss	AVss
161	AVref	AVref	AVref	AVref
130	PLLVss	PLLVss	PLLVss	PLLVss
120	EXTAL	EXTAL	EXTAL	EXTAL
118	XTAL	XTAL	XTAL	XTAL
121	MD0	MD0	MD0	MD0
119	MD1	1 MD1	MD1	MD1
123	FWE	FWE	FWE	FWE
132	RES	RES	RES	RES
53	WDTOVF	WDTOVF	WDTOVF	WDTOVF
122	NMI	NMI	NMI	NMI
51	ASEMD0	ASEMD0	ASEMD0	ASEMD0
164	PA0	PA0/CS4/RXD0	PA0	PA0/RXD0
165	PA1	PA1/CS5/CE1A/TXD0	PA1	PA1/TXD0
166	PA2	PA2/A25/DREQ0/IRQ0/SCK0	PA2	PA2/DREQ0/IRQ0/SCK0
167	PA3	PA3/A24/RXD1	PA3	PA3/RXD1
169	PA4	PA4/A23/TXD1	PA4	PA4/TXD1
170	PA5	PA5/A22/DREQ1/IRQ1/SCK1	PA5	PA5/DREQ1/IRQ1/SCK1
80	PA6	PA6/CS2/TCLKA	PA6	PA6/TCLKA
79	PA7	PA7/CS3/TCLKB	PA7	PA7/TCLKB
78	PA8	PA8/RDWR/IRQ2/TCLKC	PA8	PA8/IRQ2/TCLKC
77	PA9	PA9/FRAME/CKE/IRQ3/TCLKD	PA9	PA9/IRQ3/TCLKD
76	PA10	PA10/CS0/POE4	PA10	PA10/POE4
75	PA11	PA11/CS1/POE5	PA11	PA11/POE5
73	PA12	PA12/WRL/DQMLL/POE6	PA12	PA12/POE6

ピン番号		端			
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチップ	プモード(MCU モード3)	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能	
72	PA13	PA13/WRH/DQMLU/WE/POE7	PA13	PA13/ <del>POE7</del>	
52	PA14	PA14/RD	PA14	PA14	
131	СК	PA15/CK	PA15	PA15	
124	PA16/(AUDSYNC*²)	PA16/WRHH/ICIOWR/AH/DQMUU /CKE/DREQ2	PA16/(AUDSYNC*²)	PA16/DREQ2	
125	PA17	PA17/WAIT/DACK2	PA17	PA17	
42	PA18	PA18/BREQ/TEND0	PA18	PA18	
39	PA19	PA19/BACK/TEND1	PA19	PA19	
38	PA20	PA20/CS4/RASU	PA20	PA20	
6	PA21	PA21/CS5/CE1A/CASU/TIC5U	PA21	PA21/TIC5U	
5	PA22	PA22/WRHL/ICIORD/DQMUL/TIC5V	PA22	PA22/TIC5V	
3	PA23	PA23/WRHH/ICIOWR/AH/DQMUU /TIC5W	PA23	PA23/TIC5W	
126	PA24	PA24/CE2A/DREQ3	PA24	PA24/DREQ3	
127	PA25	PA25/CE2B/DACK3/POE8	PA25	PA25/POE8	
63	PA26	PA26/A26/IRQ0	PA26	PA26/IRQ0	
65	PA27	PA27/A27/IRQ1	PA27	PA27/IRQ1	
67	PA28	PA28/A28/IRQ2	PA28	PA28/IRQ2	
68	PA29	PA29/A29/IRQ3	PA29	PA29/IRQ3	
34	PB0	PB0/A16/TIC5WS	PB0	PB0/TIC5WS	
36	PB1	PB1/A17/TIC5W	PB1	PB1/TIC5W	
40	PB2	PB2/IRQ0/POE0/SCL	PB2	PB2/IRQ0/POE0/SCL	
41	PB3	PB3/IRQ1/POE1/SDA	PB3	PB3/IRQ1/POE1/SDA	
43	PB4	PB4/RASL/IRQ2/POE2	PB4	PB4/IRQ2/ <del>POE</del> 2	
45	PB5	PB5/CASL/IRQ3/POE3	PB5	PB5/IRQ3/ <del>POE</del> 3	
46	PB6	PB6/A18/BACK/IRQ4/RXD0	PB6	PB6/IRQ4/RXD0	
47	PB7	PB7/A19/BREQ/IRQ5/TXD0	PB7	PB7/IRQ5/TXD0	
49	PB8	PB8/A20/WAIT/IRQ6/SCK0	PB8	PB8/IRQ6/SCK0	
50	PB9	PB9/A21/IRQ7/ADTRG/POE8	PB9	PB9/IRQ7/ADTRG/POE8	
16	PC0	PC0/A0	PC0	PC0	
17	PC1	PC1/A1	PC1	PC1	
18	PC2	PC2/A2	PC2	PC2	
19	PC3	PC3/A3	PC3	PC3	
20	PC4	PC4/A4	PC4 PC4		
22	PC5	PC5/A5	PC5	PC5	
24	PC6	PC6/A6	PC6	PC6	

ピン番号		j	端子名				
	内蔵 ROM 7	有効(MCU モード2)	シングルチップ	プモード ( MCU モード 3 )			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
25	PC7	PC7/A7	PC7	PC7			
26	PC8	PC8/A8	PC8	PC8			
27	PC9	PC9/A9	PC9	PC9			
28	PC10	PC10/A10	PC10	PC10			
29	PC11	PC11/A11	PC11	PC11			
30	PC12	PC12/A12	PC12	PC12			
31	PC13	PC13/A13	PC13	PC13			
32	PC14	PC14/A14	PC14	PC14			
33	PC15	PC15/A15	PC15	PC15			
54	PC18	PC18/A18	PC18	PC18			
55	PC19	PC19/A19	PC19	PC19			
56	PC20	PC20/A20	PC20	PC20			
58	PC21	PC21/A21	PC21	PC21			
59	PC22	PC22/A22	PC22	PC22			
60	PC23	PC23/A23	PC23	PC23			
61	PC24	PC24/A24	PC24	PC24			
62	PC25	PC25/A25	PC25	PC25			
116	PD0	PD0/D0	PD0	PD0			
115	PD1	PD1/D1	PD1	PD1			
114	PD2	PD2/D2/TIC5U	PD2	PD2/TIC5U			
113	PD3	PD3/D3/TIC5V	PD3	PD3/TIC5V			
112	PD4	PD4/D4/TIC5W	PD4	PD4/TIC5W			
111	PD5	PD5/D5/TIC5US	PD5	PD5/TIC5US			
110	PD6	PD6/D6/TIC5VS	PD6	PD6/TIC5VS			
108	PD7	PD7/D7/TIC5WS	PD7	PD7/TIC5WS			
107	PD8	PD8/D8/TIOC3AS	PD8	PD8/TIOC3AS			
106	PD9	PD9/D9/TIOC3BS	PD9	PD9/TIOC3BS			
105	PD10	PD10/D10/TIOC3CS	PD10	PD10/TIOC3CS			
103	PD11	PD11/D11/TIOC3DS	PD11	PD11/TIOC3DS			
101	PD12	PD12/D12/TIOC4AS	PD12	PD12/TIOC4AS			
100	PD13	PD13/D13/TIOC4BS	PD13	PD13/TIOC4BS			
99	PD14	PD14/D14/TIOC4CS	PD14	PD14/TIOC4CS			
98	PD15	PD15/D15/TIOC4DS	PD15	PD15/TIOC4DS			
97	PD16/(AUDATA0*²)	PD16/D16/IRQ0/POE4	PD16/(AUDATA0*²)	PD16/IRQ0/POE4			
95	PD17/(AUDATA1*²)	PD17/D17/IRQ1/POE5	PD17/(AUDATA1*²) PD17/IRQ1/POE				
93	PD18/(AUDATA2*²)	PD18/D18/IRQ2/POE6	PD18/(AUDATA2*²)	PD18/IRQ2/POE6			

ピン番号		端	子名				
ı	内蔵 ROM	有効 ( MCU モード 2 )	シングルチップ	プモード(MCU モード3)			
ĺ	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
92	PD19/(AUDATA3*²)	PD19/D19/IRQ3/POE7	PD19/(AUDATA3*²)	PD19/IRQ3/POE7			
91	PD20	PD20/D20/IRQ4/TIC5WS	PD20	PD20/IRQ4/TIC5WS			
90	PD21	PD21/D21/IRQ5/TIC5VS	PD21	PD21/IRQ5/TIC5VS			
89	PD22/(AUDCK*2)	PD22/D22/IRQ6/TIC5US	PD22/(AUDCK*2)	PD22/IRQ6/TIC5US			
88	PD23/(AUDSYNC*²)	PD23/D23/IRQ7	PD23/(AUDSYNC*2)	PD23/IRQ7			
87	PD24	PD24/D24/DREQ0/TIOC4DS	PD24	PD24/DREQ0/TIOC4DS			
85	PD25	PD25/D25/DREQ1/TIOC4CS	PD25	PD25/DREQ1/TIOC4CS			
84	PD26	PD26/D26/DACK0/TIOC4BS	PD26	PD26/TIOC4BS			
83	PD27	PD27/D27/DACK1/TIOC4AS	PD27	PD27/TIOC4AS			
82	PD28	PD28/D28/CS2/TIOC3DS	PD28	PD28/TIOC3DS			
81	PD29	PD29/D29/CS3/TIOC3BS	PD29	PD29/TIOC3BS			
70	PD30	PD30/D30/TIOC3CS/IRQOUT	PD30	PD30/TIOC3CS/IRQOUT			
69	PD31	PD31/D31/TIOC3AS/ADTRG	PD31	PD31/TIOC3AS/ADTRG			
133	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A	PE0/(AUDCK*2)	PE0/DREQ0/TIOC0A			
134	PE1	PE1/TEND0/TIOC0B	PE1	PE1/TIOC0B			
135	PE2	PE2/DREQ1/TIOC0C	PE2	PE2/DREQ1/TIOC0C			
137	PE3/(AUDATA3*2)	PE3/TEND1/TIOC0D	PE3/(AUDATA3*²)	PE3/TIOC0D			
138	PE4/(AUDATA2*²)	PE4/IOIS16/TIOC1A/RXD3	PE4/(AUDATA2*²)	PE4/TIOC1A/RXD3			
139	PE5/(AUDATA1*2)	PE5/CS6/CE1B/TIOC1B/TXD3	PE5/(AUDATA1*²)	PE5/TIOC1B/TXD3			
140	PE6/(AUDATA0*2)	PE6/CS7/TIOC2A/SCK3	PE6/(AUDATA0*²)	PE6/TIOC2A/SCK3			
171	PE7	PE7/BS/TIOC2B/UBCTRG/RXD2 /SSI	PE7	PE7/TIOC2B/ <del>UBCTRG</del> /RXD2/SSI			
172	PE8/ ( TMS* <sup>1</sup> )	PE8/TIOC3A/SCK2/SSCK	PE8 (TMS*1)	PE8/TIOC3A/SCK2/SSCK			
174	PE9/ (TRST*1)	PE9/TIOC3B/SCK3/RTS3	PE9/ ( TRST*1)	PE9/TIOC3B/SCK3/RTS3			
175	PE10/ ( TDI* <sup>1</sup> )	PE10/TIOC3C/TXD2/SSO	PE10/ ( TDI*1 )	PE10/TIOC3C/TXD2/SSO			
176	PE11/ (TDO*1)	PE11/TIOC3D/RXD3/CTS3	PE11/ (TDO* <sup>1</sup> )	PE11/TIOC3D/RXD3/CTS3			
1	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS	PE12/ ( TCK*1)	PE12/TIOC4A/TXD3/SCS			
2	PE13/ ( ASEBRKAK /ASEBRK*1)	PE13/TIOC4B/MRES	PE13/ ( ASEBRKAK /ASEBRK*1)	PE13/TIOC4B/MRES			
4	PE14	PE14/WRHH/ICIOWR/AH/DQMUU /DACK0/TIOC4C	PE14	PE14/TIOC4C			
7	PE15	PE15/CKE/DACK1/TIOC4D /IRQOUT	PE15	PE15/TIOC4D/IRQOUT			
	1		PE16				

ピン番号		端	· 子名				
	内蔵 ROM	有効 ( MCU モード 2 )	シングルチップ	プモード(MCU モード3)			
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能			
10	PE17	PE17/TIOC3DS	PE17	PE17/TIOC3DS			
12	PE18	PE18/TIOC4AS	PE18	PE18/TIOC4AS			
13	PE19	PE19/TIOC4BS	PE19	PE19/TIOC4BS			
14	PE20	PE20/TIOC4CS	PE20	PE20/TIOC4CS			
15	PE21	PE21/TIOC4DS	PE21	PE21/TIOC4DS			
143	PF0/AN0	PF0/AN0	PF0/AN0	PF0/AN0			
144	PF1/AN1	PF1/AN1	PF1/AN1	PF1/AN1			
147	PF2/AN2	PF2/AN2	PF2/AN2	PF2/AN2			
148	PF3/AN3	PF3/AN3	PF3/AN3	PF3/AN3			
152	PF4/AN4	PF4/AN4	PF4/AN4	PF4/AN4			
153	PF5/AN5	PF5/AN5	PF5/AN5	PF5/AN5			
157	PF6/AN6	PF6/AN6	PF6/AN6	PF6/AN6			
158	PF7/AN7	PF7/AN7	PF7/AN7	PF7/AN7			
145	PF8/AN8	PF8/AN8	PF8/AN8	PF8/AN8			
146	PF9/AN9	PF9/AN9	PF9/AN9	PF9/AN9			
149	PF10/AN10	PF10/AN10	PF10/AN10	PF10/AN10			
150	PF11/AN11	PF11/AN11	PF11/AN11	PF11/AN11			
154	PF12/AN12	PF12/AN12	PF12/AN12	PF12/AN12			
155	PF13/AN13	PF13/AN13	PF13/AN13	PF13/AN13			
159	PF14/AN14	PF14/AN14	PF14/AN14 PF14/AN14				
160	PF15/AN15	PF15/AN15	PF15/AN15	PF15/AN15			

<sup>【</sup>注】 \*1 E10A 使用時(ASEMDO = L 時)、TMS、TRST、TDI、TDO、TCK、ASEBRKAK/ASEBRK に固定されます。

<sup>\*2</sup> E10A フル機能対応 F-ZTAT 版のみ。E10A の AUD 機能を本端子にて使用時、AUD 機能に固定されます。

# 21.1 レジスタの説明

PFC には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第27章 レジスター覧」を参照してください。

表 21.21 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポート A・IO レジスタ H	PAIORH	R/W	H'0000	H'FFFFD104	8、16、32
ポート A・IO レジスタ L	PAIORL	R/W	H'0000	H'FFFFD106	8、16
ポート A コントロールレジスタ H4	PACRH4	R/W	H'0000	H'FFFFD108	8、16、32
ポート A コントロールレジスタ H3	PACRH3	R/W	H'0000	H'FFFFD10A	8、16
ポート A コントロールレジスタ H2	PACRH2	R/W	H'0000*	H'FFFFD10C	8、16、32
ポート A コントロールレジスタ H1	PACRH1	R/W	H'0000	H'FFFFD10E	8、16
ポート A コントロールレジスタ L4	PACRL4	R/W	H'0000*	H'FFFFD110	8、16、32
ポート A コントロールレジスタ L3	PACRL3	R/W	H'0000*	H'FFFFD112	8、16
ポート A コントロールレジスタ L2	PACRL2	R/W	H'0000	H'FFFFD114	8、16、32
ポート A コントロールレジスタ L1	PACRL1	R/W	H'0000	H'FFFFD116	8、16
ポート B・IO レジスタ L	PBIORL	R/W	H'0000	H'FFFFD186	8、16
ポートBコントロールレジスタ L3	PBCRL3	R/W	H'0000	H'FFFFD192	8、16
ポート B コントロールレジスタ L2	PBCRL2	R/W	H'0000	H'FFFFD194	8、16、32
ポート B コントロールレジスタ L1	PBCRL1	R/W	H'0000*	H'FFFFD196	8、16
ポート C・IO レジスタ H	PCIORH	R/W	H'0000	H'FFFFD204	8、16、32
ポート C・IO レジスタ L	PCIORL	R/W	H'0000	H'FFFFD206	8、16
ポート C コントロールレジスタ H3	PCCRH3	R/W	H'0000*	H'FFFFD20A	8、16
ポート C コントロールレジスタ H2	PCCRH2	R/W	H'0000*	H'FFFFD20C	8、16、32
ポート C コントロールレジスタ H1	PCCRH1	R/W	H'0000*	H'FFFFD20E	8、16
ポート C コントロールレジスタ L4	PCCRL4	R/W	H'0000*	H'FFFFD210	8、16、32
ポート C コントロールレジスタ L3	PCCRL3	R/W	H'0000*	H'FFFFD212	8、16
ポート C コントロールレジスタ L2	PCCRL2	R/W	H'0000*	H'FFFFD214	8、16、32
ポート C コントロールレジスタ L1	PCCRL1	R/W	H'0000*	H'FFFFD216	8、16
ポート D・IO レジスタ H	PDIORH	R/W	H'0000	H'FFFFD284	8、16、32
ポート D・IO レジスタ L	PDIORL	R/W	H'0000	H'FFFFD286	8、16
ポート D コントロールレジスタ H4	PDCRH4	R/W	H'0000*	H'FFFFD288	8、16、32
ポート D コントロールレジスタ H3	PDCRH3	R/W	H'0000*	H'FFFFD28A	8、16
ポート D コントロールレジスタ H2	PDCRH2	R/W	H'0000*	H'FFFFD28C	8、16、32
ポート D コントロールレジスタ H1	PDCRH1	R/W	H'0000*	H'FFFFD28E	8、16
ポート D コントロールレジスタ L4	PDCRL4	R/W	H'0000*	H'FFFFD290	8、16、32
ポート D コントロールレジスタ L3	PDCRL3	R/W	H'0000*	H'FFFFD292	8、16

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポートDコントロールレジスタL2	PDCRL2	R/W	H'0000*	H'FFFFD294	8、16、32
ポートDコントロールレジスタ L1	PDCRL1	R/W	H'0000*	H'FFFFD296	8、16
ポートE・IO レジスタH	PEIORH	R/W	H'0000	H'FFFFD304	8、16、32
ポートE・IO レジスタL	PEIORL	R/W	H'0000	H'FFFFD306	8、16
ポートEコントロールレジスタ H2	PECRH2	R/W	H'0000	H'FFFFD30C	8、16、32
ポートEコントロールレジスタ H1	PECRH1	R/W	H'0000	H'FFFFD30E	8、16
ポートEコントロールレジスタ L4	PECRL4	R/W	H'0000	H'FFFFD310	8、16、32
ポートEコントロールレジスタ L3	PECRL3	R/W	H'0000	H'FFFFD312	8、16
ポートEコントロールレジスタ L2	PECRL2	R/W	H'0000	H'FFFFD314	8、16、32
ポートEコントロールレジスタ L1	PECRL1	R/W	H'0000	H'FFFFD316	8、16
大電流ポートコントロールレジスタ	HCPCR	R/W	H'000F	H'FFFFD320	8、16、32
IRQOUT 機能コントロールレジスタ	IFCR	R/W	H'0000	H'FFFFD322	8、16

【注】 \* 動作モードの設定により、製品によってレジスタの初期値は異なります。詳細については、本章中の各レジスタの 説明を参照してください。

# 21.1.1 ポート A・IO レジスタ L、H (PAIORL、PAIORH)

PAIORL、PAIORH は、それぞれ読み出し/書き込み可能な 16 ビットのレジスタで、ポート A にある端子の入出力方向を選びます。PA29IOR ~ PA0IOR ビットが、それぞれ、PA29 ~ PA0 端子(端子名からポート以外のマルチプレクス端子名を省略)に対応しています。PAIORL はポート A の端子機能が汎用入出力(PA15 ~ PA0)の場合に有効でそれ以外の場合は無効です。PAIORH はポート A の端子機能が汎用入出力(PA29 ~ PA16)の場合に有効でそれ以外の場合は無効です。

PAIORL および PAIORH のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。ただし、SH7083 では PAIORH のビット 13~0、PAIORL のビット 11、ビット 6、ビット 2~0 は無効となります。 SH7084 では PAIORH のビット 13~2 は無効となります。 SH7085 では PAIORH のビット 13~10 は無効となります。 PAIORH のビット 15、14 はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 PAIORL、PAIORL の初期値はともに H'0000 です。

# (1) ポートA・IO レジスタH (PAIORH)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PA29 IOR	PA28 IOR	PA27 IOR	PA26 IOR	PA25 IOR	PA24 IOR	PA23 IOR	PA22 IOR	PA21 IOR	PA20 IOR	PA19 IOR	PA18 IOR	PA17 IOR	PA16 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W													

#### (2) ポートA・IO レジスタL(PAIORL)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PA15 IOR	PA14 IOR	PA13 IOR	PA12 IOR	PA11 IOR	PA10 IOR	PA9 IOR	PA8 IOR	PA7 IOR	PA6 IOR	PA5 IOR	PA4 IOR	PA3 IOR	PA2 IOR	PA1 IOR	PA0 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

# 21.1.2 ポートAコントロールレジスタL1~L4、H1~H4(PACRL1~PACRL4、PACRH1~PACRH4)

PACRL1~PACRL4、PACRH1~PACRH4 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート A にあるマルチプレクス端子の機能を選びます。

#### (1) SH7083 の場合

• ポートAコントロールレジスタH4~H1(PACRH4~PACRH1)

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

• ポートAコントロールレジスタL4(PACRL4)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PA15 MD2	PA15 MD1	PA15 MD0	-	PA14 MD2	PA14 MD1	PA14 MD0	-	PA13 MD2	PA13 MD1	PA13 MD0	-	PA12 MD2	PA12 MD1	PA12 MD0
初期値:	0	0	0	0*1	0	0	0	0*2	0	0	0	0*2	0	0	0	0*2
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\*1 内蔵ROM有効/無効外部拡張モード時、初期値は1になります。 \*2 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA15MD2	0	R/W	PA15 モードビット
13	PA15MD1	0	R/W	PA15/CK 端子の機能を選びます。
12	PA15MD0	0*1	R/W	000:PA15 入出力(ポ-ト)
				001:CK 出力(CPG)*³
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA14MD2	0	R/W	PA14 モードビット
9	PA14MD1	0	R/W	PA14/RD 端子の機能を選びます。
8	PA14MD0	0*2	R/W	000:PA14 入出力(ポ-ト)
				001:RD 出力(BSC)*³
				上記以外:設定禁止

ビット	ビット名	初期値	R/W	説 明
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA13MD2	0	R/W	PA13 モードビット
5	PA13MD1	0	R/W	PA13/WRH/DQMLU/POE7 端子の機能を選びます。
4	PA13MD0	0*2	R/W	000 : PA13 入出力 ( ポ - ト )
				001:WRH/DQMLU 出力(BSC)*³
				011: <del>POE7</del> 入力(POE)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA12MD2	0	R/W	PA12 モードビット
1	PA12MD1	0	R/W	PA12/WRL/DQMLL/POE6 端子の機能を選びます。
0	PA12MD0	0*2	R/W	000:PA12 入出力(ポ-ト)
				001:WRL/DQMLL 出力(BSC)*³
				011:POE6 入力(POE)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 有効 / 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL3(PACRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	PA10 MD2	PA10 MD1	PA10 MD0	-	PA9 MD2	PA9 MD1	PA9 MD0	-	PA8 MD2	PA8 MD1	PA8 MD0
初期値:	0	0	0	0	0	0	0	0*	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA10MD2	0	R/W	PA10 モードビット
9	PA10MD1	0	R/W	PA10/CS0/POE4 端子の機能を選びます。
8	PA10MD0	0*1	R/W	000 : PA10 入出力(ポ-ト)
				001: <del>CS0</del> 出力(BSC)* <sup>2</sup>
				011:POE4 入力 ( POE )
				上記以外:設定禁止
7	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PA9MD2	0	R/W	PA9 モードビット
5	PA9MD1	0	R/W	PA9/CKE/IRQ3/TCLKD 端子の機能を選びます。
4	PA9MD0	0	R/W	000 : PA9 入出力(ポ-ト)
				001:TCLKD 入力(MTU2)
				010:IRQ3 入力(INTC)
				101:CKE 出力(BSC)* <sup>2</sup>
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA8MD2	0	R/W	PA8 モードビット
1	PA8MD1	0	R/W	PA8/RDWR/IRQ2/TCLKC 端子の機能を選びます。
0	PA8MD0	0	R/W	000:PA8 入出力(ポ-ト)
				001:TCLKC 入力(MTU2)
				010:IRQ2 入力(INTC)
				101:RDWR 出力(BSC)* <sup>2</sup>
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL2(PACRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA7 MD2	PA7 MD1	PA7 MD0	-	-	-	-	-	PA5 MD2	PA5 MD1	PA5 MD0	-	PA4 MD2	PA4 MD1	PA4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA7MD2	0	R/W	PA7 モードビット
13	PA7MD1	0	R/W	PA7/ <del>CS3</del> /TCLKB 端子の機能を選びます。
12	PA7MD0	0	R/W	000 : PA7 入出力(ポ-ト)
				001:TCLKB 入力(MTU2)
				010: <del>CS3</del> 出力(BSC)*
				上記以外:設定禁止
11~7	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PA5MD2	0	R/W	PA5 モードビット
5	PA5MD1	0	R/W	PA5/A22/DREQ1/IRQ1/SCK1 端子の機能を選びます。
4	PA5MD0	0	R/W	000 : PA5 入出力(ポ-ト)
				001:SCK1 入出力(SCI)
				010 : DREQ1 入力(DMAC)
				011:IRQ1 入力(INTC)
				101:A22 出力(BSC)*
				上記以外:設定禁止
3		0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA4MD2	0	R/W	PA4 モードビット
1	PA4MD1	0	R/W	PA4/A23/TXD1 端子の機能を選びます。
0	PA4MD0	0	R/W	000 : PA4 入出力 ( ポ - ト )
				001:TXD1 出力(SCI)
				101:A23 出力(BSC)*
				上記以外:設定禁止

• ポートAコントロールレジスタL1 ( PACRL1 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA3 MD2	PA3 MD1	PA3 MD0	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA3MD2	0	R/W	PA3 モードビット
13	PA3MD1	0	R/W	PA3/A24/RXD1 端子の機能を選びます。
12	PA3MD0	0	R/W	000:PA3 入出力(ポ-ト)
				001:RXD1 出力(SCI)
				101:A24 出力(BSC)*
				上記以外:設定禁止
11 ~ 0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

#### (2) SH7084 の場合

• ポートAコントロールレジスタH4~H2(PACRH4~PACRH2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

• ポートAコントロールレジスタH1 (PACRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PA17 MD1	PA17 MD0	-	PA16 MD2	PA16 MD1	PA16 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA17MD1	0	R/W	PA17 モードビット
4	PA17MD0	0	R/W	PA17/WAIT 端子の機能を選びます。
				00:PA17 入出力(ポ-ト)
				01:WAIT 入力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA16MD2	0	R/W	PA16 モードビット
1	PA16MD1	0	R/W	PA16/AH/CKE 端子の機能を選びます。
0	PA16MD0	0	R/W	000 : PA16 入出力(ポ-ト)
				001: <del>AH</del> 出力(BSC)*
				101:CKE 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートAコントロールレジスタL4(PACRL4)

ビット: 15 14 13 12 10 PA13 MD2 PA12 MD0 PA15 MD2 PA15 MD1 PA15 MD0 PA14 MD2 PA14 MD1 PA14 MD0 PA13 MD1 PA13 MD0 PA12 MD2 初期値: 0 0 0 0 0 0 0\*2 0 0 0 0 0\*2 R/W: R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザープビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA15MD2	0	R/W	PA15 モードビット
13	PA15MD1	0	R/W	PA15/CK 端子の機能を選びます。
12	PA15MD0	0*1	R/W	000 : PA15 入出力(ポ-ト)
				001:CK 出力(CPG)*³
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA14MD2	0	R/W	PA14 モードビット
9	PA14MD1	0	R/W	PA14/RD 端子の機能を選びます。
8	PA14MD0	0*2	R/W	000:PA14 入出力(ポ-ト)
				001:RD 出力(BSC)*³
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA13MD2	0	R/W	PA13 モードビット
5	PA13MD1	0	R/W	PA13/WRH/DQMLU/POE7 端子の機能を選びます。
4	PA13MD0	0*2	R/W	000:PA13 入出力(ポ-ト)
				001:WRH/DQMLU 出力(BSC)*³
				011: POE7 入力 ( POE )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA12MD2	0	R/W	PA12 モードビット
1	PA12MD1	0	R/W	PA12/WRL/DQMLL/POE6 端子の機能を選びます。
0	PA12MD0	0*2	R/W	000:PA12 入出力(ポ-ト)
				001:WRL/DQMLL 出力(BSC)* <sup>3</sup>
				011: POE6 入力 ( POE )
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 有効 / 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
    - 3 内蔵 ROM 有効/無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートAコントロールレジスタL3(PACRL3)

ビット: 15 14 12 13 PA10 MD2 PA10 MD1 PA10 MD0 PA9 MD2 PA9 MD0 PA8 MD2 PA8 MD1 PA8 MD0 PA11 MD1 PA11 MD0 PA9 MD1 初期値: 0 0 0 0\* 0 0 0\* 0 0 0 0 0 0 R/W: R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA11MD2	0	R/W	PA11 モードビット
13	PA11MD1	0	R/W	PA11/CS1/POE5 端子の機能を選びます。
12	PA11MD0	0*1	R/W	000 : PA11 入出力(ポ-ト)
				001: <del>CS1</del> 出力(BSC)* <sup>3</sup>
				011: <del>POE5</del> 入力(POE)* <sup>2</sup>
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA10MD2	0	R/W	PA10 モードビット
9	PA10MD1	0	R/W	PA10/CS0/POE4 端子の機能を選びます。
8	PA10MD0	0*1	R/W	000 : PA10 入出力(ポ-ト)
				001: <del>CS0</del> 出力(BSC)*³
				011: <del>POE4</del> 入力(POE)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA9MD2	0	R/W	PA9 モードビット
5	PA9MD1	0	R/W	PA9/CKE/IRQ3/TCLKD 端子の機能を選びます。
4	PA9MD0	0	R/W	000:PA9 入出力(ポ-ト)
				001:TCLKD 入力(MTU2)
				010:IRQ3 入力(INTC)
				101:CKE 出力(BSC)*³
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PA8MD2	0	R/W	PA8 モードビット
1	PA8MD1	0	R/W	PA8/RDWR/IRQ2/TCLKC 端子の機能を選びます。
0	PA8MD0	0	R/W	000:PA8 入出力(ポ-ト)
				001:TCLKC 入力(MTU2)
				010:IRQ2 入力(INTC)
				101:RDWR 出力(BSC)*³
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 POE5 入力に設定した場合、以降の設定変更は不可となります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL2(PACRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA7 MD2	PA7 MD1	PA7 MD0	-	PA6 MD2	PA6 MD1	PA6 MD0	-	PA5 MD2	PA5 MD1	PA5 MD0	-	PA4 MD2	PA4 MD1	PA4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA7MD2	0	R/W	PA7 モードビット
13	PA7MD1	0	R/W	PA7/ <del>CS3</del> /TCLKB 端子の機能を選びます。
12	PA7MD0	0	R/W	000 : PA7 入出力 ( ポ - ト )
				001:TCLKB 入力(MTU2)
				010: <del>CS3</del> 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA6MD2	0	R/W	PA6 モードビット
9	PA6MD1	0	R/W	PA6/ <del>CS2</del> /TCLKA 端子の機能を選びます。
8	PA6MD0	0	R/W	000 : PA6 入出力(ポ-ト)
				001:TCLKA 入力(MTU2)
				010: <del>CS2</del>
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PA5MD2	0	R/W	PA5 モードビット
5	PA5MD1	0	R/W	PA5/A22/DREQ1/IRQ1/SCK1 端子の機能を選びます。
4	PA5MD0	0	R/W	000 : PA5 入出力(ポ-ト)
				001:SCK1 入出力(SCI)
				010 : DREQ1 入力(DMAC)
				011:IRQ1 入力(INTC)
				101:A22 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA4MD2	0	R/W	PA4 モードビット
1	PA4MD1	0	R/W	PA4/A23/TXD1 端子の機能を選びます。
0	PA4MD0	0	R/W	000 : PA4 入出力 ( ポ - ト )
				001:TXD1 出力(SCI)
				101:A23 出力(BSC)*
				上記以外:設定禁止

• ポートAコントロールレジスタL1 (PACRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PA3 MD2	PA3 MD1	PA3 MD0	-	PA2 MD2	PA2 MD1	PA2 MD0	-	PA1 MD2	PA1 MD1	PA1 MD0	-	PA0 MD2	PA0 MD1	PA0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA3MD2	0	R/W	PA3 モードビット
13	PA3MD1	0	R/W	PA3/A24/RXD1 端子の機能を選びます。
12	PA3MD0	0	R/W	000:PA3 入出力(ポ - ト)
				001:RXD1 入力(SCI)
				101:A24 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
10	PA2MD2	0	R/W	PA2 モードビット
9	PA2MD1	0	R/W	PA2/A25/DREQ0/IRQ0/SCK0 端子の機能を選びます。
8	PA2MD0	0	R/W	000:PA2 入出力(ポ-ト)
				001:SCK0 入出力(SCI)
				010:DREQ0 入力(DMAC)
				011:IRQ0 入力(INTC)
				101:A25 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA1MD2	0	R/W	PA1 モードビット
5	PA1MD1	0	R/W	PA1/ <del>CS5</del> /TXD0 端子の機能を選びます。
4	PA1MD0	0	R/W	000 : PA1 入出力 ( ポ - ト )
				001:TXD0 出力(SCI)
				101: <del>CS5</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA0MD2	0	R/W	PAO モードビット
1	PA0MD1	0	R/W	PA0/ <del>CS4</del> /RXD0 端子の機能を選びます。
0	PA0MD0	0	R/W	000:PA0 入出力(ポ - ト)
				001:RXD0 入力(SCI)
				101: <del>CS4</del> 出力(BSC)*
				上記以外:設定禁止

# (3) SH7085 の場合

• ポートAコントロールレジスタH4(PACRH4)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • ポートAコントロールレジスタH3 (PACRH3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PA25 MD1	PA25 MD0	-	-	PA24 MD1	PA24 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15~6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA25MD1	0	R/W	PA25 モードビット
4	PA25MD0	0	R/W	PA25/CE2B/DACK3/POE8 端子の機能を選びます。
				00 : PA25 入出力(ポ-ト)
				01: <del>CE2B</del> 出力(BSC)*
				10 : DACK3 出力(DMAC)*
				11: POE8 入力 ( POE )
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA24MD1	0	R/W	PA24 モードビット
0	PA24MD0	0	R/W	PA24/CE2A/DREQ3 端子の機能を選びます。
				00 : PA24 入出力 ( ポ - ト )
				01: <del>CE2A</del> 出力(BSC)*
				10:DREQ3入力(DMAC)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートAコントロールレジスタH2 ( PACRH2 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PA23 MD1	PA23 MD0	-	-	PA22 MD1	PA22 MD0	-	-	PA21 MD1	PA21 MD0	-	-	PA20 MD1	PA20 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

#### 【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
13	PA23MD1	0	R/W	PA23 モードビット
12	PA23MD0	0*1	R/W	PA23/WRHH/ICIOWR/AH/DQMUU/TIC5W 端子の機能を選びます。
				00 : PA23 入出力(ポ-ト)
				01:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*²
				11:TIC5W 入力(MTU2)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA22MD1	0	R/W	PA22 モードビット
8	PA22MD0	0*1	R/W	PA22/WRHL/ICIORD/DQMUL/TIC5V 端子の機能を選びます。
				00:PA22 入出力(ポ-ト)
				01:WRHL/ICIORD/DQMUL 出力(BSC)*²
				11:TIC5V 入力(MTU2)
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA21MD1	0	R/W	PA21 モードビット
4	PA21MD0	0	R/W	PA21/CS5/CE1A/CASU/TIC5U 端子の機能を選びます。
				00 : PA21 入出力(ポ-卜)
				01: <del>CS5/CE1A</del> 出力(BSC)* <sup>2</sup>
				10 : <del>CASU</del> 出力 ( BSC ) *²
				11:TIC5U 入力(MTU2)
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA20MD1	0	R/W	PA20 モードビット
0	PA20MD0	0	R/W	PA20/ <del>CS4/RASU</del> 端子の機能を選びます。
				00 : PA20 入出力 ( ポ - ト )
				01: <del>CS4</del> 出力(BSC)* <sup>2</sup>
				10 : RASU 出力(BSC)* <sup>2</sup>
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートAコントロールレジスタH1 (PACRH1)

ビット: 15 12 14 13 PA19 MD1 PA19 MD0 PA18 MD1 PA18 MD0 PA17 MD1 PA16 MD2 PA16 MD0 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R R/W R/W R R R/W R/W R R R/W R/W R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA19MD1	0	R/W	PA19 モードビット
12	PA19MD0	0	R/W	PA19/BACK/TEND1 端子の機能を選びます。
				00 : PA19 入出力(ポ-ト)
				01: <del>BACK</del> 出力(BSC)*
				10:TEND1 出力(DMAC)*
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA18MD1	0	R/W	PA18 モードビット
8	PA18MD0	0	R/W	PA18/BREQ/TEND0 端子の機能を選びます。
				00 : PA18 入出力(ポ - ト)
				01: BREQ 入力 (BSC) *
				10:TEND0 出力(DMAC)*
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA17MD1	0	R/W	PA17 モードビット
4	PA17MD0	0	R/W	PA17/WAIT/DACK2 端子の機能を選びます。
				00 : PA17 入出力 ( ポ - ト )
				01:WAIT 入力(BSC)*
				10 : DACK2 出力(DMAC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PA16MD2	0	R/W	PA16 モードビット
1	PA16MD1	0	R/W	PA16/WRHH/ICIOWR/AH/DQMUU/CKE/DREQ2/AUDSYNC 端子の機能を
0	PA16MD0	0	R/W	選びます。E10A の AUD 機能を本端子にて使用時は、AUDSYNC 出力に固
				定されます。
				000 : PA16 入出力(ポ-ト)
				001:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*
				010:DREQ2 入力(DMAC)
				101:CKE 出力(BSC)*
				上記以外:設定禁止

• ポートAコントロールレジスタL4(PACRL4)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PA15 MD2	PA15 MD1	PA15 MD0	-	PA14 MD2	PA14 MD1	PA14 MD0	-	PA13 MD2	PA13 MD1	PA13 MD0	-	PA12 MD2	PA12 MD1	PA12 MD0
初期値:	0	0	0	0*1	0	0	0	0*2	0	0	0	0*2	0	0	0	0*2
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\*1 内蔵ROM有効/無効外部拡張モード時、初期値は1になります。 \*2 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA15MD2	0	R/W	PA15 モードビット
13	PA15MD1	0	R/W	PA15/CK 端子の機能を選びます。
12	PA15MD0	0*1	R/W	000 : PA15 入出力(ポ-ト)
				001:CK 出力(CPG)*³
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA14MD2	0	R/W	PA14 モードビット
9	PA14MD1	0	R/W	PA14/RD 端子の機能を選びます。
8	PA14MD0	0*2	R/W	000:PA14 入出力(ポ-ト)
				001:RD 出力(BSC)*³
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PA13MD2	0	R/W	PA13 モードビット
5	PA13MD1	0	R/W	PA13/WRH/WE/DQMLU/POE7 端子の機能を選びます。
4	PA13MD0	0*2	R/W	000 : PA13 入出力 ( ポ - ト )
				001:WRH/WE/DQMLU 出力(BSC)*³
				011 : POE7 入力 ( POE )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA12MD2	0	R/W	PA12 モードビット
1	PA12MD1	0	R/W	PA12/WRL/DQMLL/POE6 端子の機能を選びます。
0	PA12MD0	0*2	R/W	000 : PA12 入出力(ポ-ト)
				001:WRL/DQMLL 出力(BSC)*³
				011 : POE6 入力(POE)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 有効 / 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL3(PACRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PA11 MD2	PA11 MD1	PA11 MD0	-	PA10 MD2	PA10 MD1	PA10 MD0	-	PA9 MD2	PA9 MD1	PA9 MD0	-	PA8 MD2	PA8 MD1	PA8 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0	0	0	0	0

#### 【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期值	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA11MD2	0	R/W	PA11 モードビット
13	PA11MD1	0	R/W	PA11/CS1/POE5 端子の機能を選びます。
12	PA11MD0	0*1	R/W	000 : PA11 入出力(ポ-ト)
				001: <del>CS1</del> 出力(BSC)*³
				011:POE5 入力(POE)* <sup>2</sup>
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PA10MD2	0	R/W	PA10 モードビット
9	PA10MD1	0	R/W	PA10/CS0/POE4 端子の機能を選びます。
8	PA10MD0	0*1	R/W	000 : PA10 入出力(ポ-ト)
				001: <del>CS0</del> 出力(BSC)*³
				011 : POE4 入力 ( POE )
				上記以外:設定禁止
7	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA9MD2	0	R/W	PA9 モードビット
5	PA9MD1	0	R/W	PA9/FRAME/CKE/IRQ3/TCLKD 端子の機能を選びます。
4	PA9MD0	0	R/W	000 : PA9 入出力(ポ-ト)
				001:TCLKD 入力(MTU2)
				010: IRQ3 入力 ( INTC )
				011: <del>FRAME</del> 出力(BSC)*³
				101:CKE 出力(BSC)*³
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA8MD2	0	R/W	PA8 モードビット
1	PA8MD1	0	R/W	PA8/RDWR/IRQ2/TCLKC 端子の機能を選びます。
0	PA8MD0	0	R/W	000:PA8 入出力(ポ-ト)
				001:TCLKC 入力(MTU2)
				010:IRQ2 入力(INTC)
				101:RDWR 出力(BSC)*³
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 POE5 入力に設定した場合、以降の設定変更は不可となります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL2(PACRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA7 MD2	PA7 MD1	PA7 MD0	-	PA6 MD2	PA6 MD1	PA6 MD0	-	PA5 MD2	PA5 MD1	PA5 MD0	-	PA4 MD2	PA4 MD1	PA4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
14	PA7MD2	0	R/W	PA7 モードビット
13	PA7MD1	0	R/W	PA7/ <del>CS3</del> /TCLKB 端子の機能を選びます。
12	PA7MD0	0	R/W	000 : PA7 入出力(ポ-ト)
				001:TCLKB 入力(MTU2)
				010: <del>CS3</del> 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA6MD2	0	R/W	PA6 モードビット
9	PA6MD1	0	R/W	PA6/CS2/TCLKA1 端子の機能を選びます。
8	PA6MD0	0	R/W	000 : PA6 入出力(ポ-ト)
				001:TCLKA 入力(MTU2)
				010 : <del>CS2</del> 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA5MD2	0	R/W	PA5 モードビット
5	PA5MD1	0	R/W	PA5/A22/DREQ1/IRQ1/SCK1 端子の機能を選びます。
4	PA5MD0	0	R/W	000 : PA5 入出力(ポ-ト)
				001:SCK1 入出力(SCI)
				010 : DREQ1 入力(DMAC)
				011:IRQ1 入力(INTC)
				101:A22 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA4MD2	0	R/W	PA4 モードビット
1	PA4MD1	0	R/W	PA4/A23/TXD1 端子の機能を選びます。
0	PA4MD0	0	R/W	000:PA4 入出力(ポ-ト)
				001:TXD1 出力(SCI)
				101:A23 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートAコントロールレジスタL1(PACRL1)

ビット: 15 13 12 14 10 PA3 MD2 PA3 MD1 PA3 MD0 PA2 MD2 PA2 MD1 PA2 MD0 PA1 MD1 PA0 MD2 PA0 MD0 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA3MD2	0	R/W	PA3 モードビット
13	PA3MD1	0	R/W	PA3/A24/RXD1 端子の機能を選びます。
12	PA3MD0	0	R/W	000:PA3 入出力(ポ-ト)
				001:RXD1 入力(SCI)
				101:A24 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA2MD2	0	R/W	PA2 モードビット
9	PA2MD1	0	R/W	PA2/A25/DREQ0/IRQ0/SCK0 端子の機能を選びます。
8	PA2MD0	0	R/W	000:PA2 入出力(ポ-ト)
				001:SCK0 入出力(SCI)
				010:DREQ0 入力(DMAC)
				011:IRQ0入力(INTC)
				101:A25 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA1MD2	0	R/W	PA1 モードビット
5	PA1MD1	0	R/W	PA1/CS5/CE1A/TXD0 端子の機能を選びます。
4	PA1MD0	0	R/W	000:PA1 入出力(ポ - ト)
				001:TXD0 出力(SCI)
				101: <del>CS5/CE1A</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PA0MD2	0	R/W	PAO モードビット
1	PA0MD1	0	R/W	PA0/CS4/RXD0 端子の機能を選びます。
0	PA0MD0	0	R/W	000 : PA0 入出力(ポ-ト)
				001:RXD0 入力(SCI)
				101: <del>CS4</del> 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## (4) SH7086 の場合

• ポートAコントロールレジスタH4 ( PACRH4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PA29 MD1	PA29 MD0	-	-	PA28 MD1	PA28 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15~6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA29MD1	0	R/W	PA29 モードビット
4	PA29MD0	0	R/W	PA29/A29/IRQ3 端子の機能を選びます。
				00:PA29 入出力(ポ-ト)
				01:A29 出力(BSC)*
				11:IRQ3 入力(INTC)
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA28MD1	0	R/W	PA28 モードビット
0	PA28MD0	0	R/W	PA28/A28/IRQ2 端子の機能を選びます。
				00:PA28 入出力(ポ-ト)
				01:A28 出力(BSC)*
				11:IRQ2 入力(INTC)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートAコントロールレジスタH3 (PACRH3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PA27 MD1	PA27 MD0	-	-	PA26 MD1	PA26 MD0	-	-	PA25 MD1	PA25 MD0	-	-	PA24 MD1	PA24 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA27MD1	0	R/W	PA27 モードビット
12	PA27MD0	0	R/W	PA27/A27/IRQ1 端子の機能を選びます。
				00:PA27 入出力(ポ-ト)
				01:A27 出力(BSC)*
				11:IRQ1 入力 (INTC)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA26MD1	0	R/W	PA26 モードビット
8	PA26MD0	0	R/W	PA26/A26/IRQ0 端子の機能を選びます。
				00:PA26 入出力(ポ-ト)
				01:A26 出力(BSC)*
				11:IRQ0 入力 (INTC)
				上記以外:設定禁止
7、6	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA25MD1	0	R/W	PA25 モードビット
4	PA25MD0	0	R/W	PA25/CE2B/DACK3/POE8 端子の機能を選びます。
				00 : PA25 入出力 ( ポ - ト )
				01: <del>CE2B</del> 出力 ( BSC ) *
				10:DACK3 出力(DMAC)*
				11: POE8 入力 ( POE )
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA24MD1	0	R/W	PA24 モードビット
0	PA24MD0	0	R/W	PA24/CE2A/DREQ3 端子の機能を選びます。
				00 : PA24 入出力(ポ-ト)
				01:CE2A 出力(BSC)*
				10: DREQ3 入力 ( DMAC )
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートAコントロールレジスタH2(PACRH2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PA23 MD1	PA23 MD0	-	-	PA22 MD1	PA22 MD0	-	-	PA21 MD1	PA21 MD0	-	-	PA20 MD1	PA20 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA23MD1	0	R/W	PA23 モードビット
12	PA23MD0	0*1	R/W	PA23/WRHH/ICIOWR/AH/DQMUU/TIC5W 端子の機能を選びます。
				00:PA23 入出力(ポ-ト)
				01:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*²
				11:TIC5W 入力 (MTU2)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA22MD1	0	R/W	PA22 モードビット
8	PA22MD0	0*1	R/W	PA22/WRHL/ICIORD/DQMUL/TIC5V 端子の機能を選びます。
				00 : PA22 入出力 ( ポ - ト )
				01:WRHL/ICIORD/DQMUL 出力(BSC)* <sup>2</sup>
				11:TIC5V 入力 (MTU2)
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA21MD1	0	R/W	PA21 モードビット
4	PA21MD0	0	R/W	PA21/CS5/CE1A/CASU/TIC5U 端子の機能を選びます。
				00 : PA21 入出力(ポ-ト)
				01: <del>CS5/CE1A</del> 出力(BSC)* <sup>2</sup>
				10 : CASU 出力(BSC)* <sup>2</sup>
				11:TIC5U 入力 (MTU2)
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1	PA20MD1	0	R/W	PA20 モードビット
0	PA20MD0	0	R/W	PA20/CS4/RASU 端子の機能を選びます。
				00 : PA20 入出力(ポ-ト)
				01: <del>CS4</del> 出力(BSC)* <sup>2</sup>
				10 : RASU 出力(BSC)*²
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタH1 (PACRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PA19 MD1	PA19 MD0	-	-	PA18 MD1	PA18 MD0	-	-	PA17 MD1	PA17 MD0	-	PA16 MD2	PA16 MD1	PA16 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA19MD1	0	R/W	PA19 モードビット
12	PA19MD0	0	R/W	PA19/BACK/TEND1 端子の機能を選びます。
				00 : PA19 入出力(ポ-ト)
				01: <del>BACK</del> 出力 ( BSC ) *
				10 : TEND1 出力(DMAC)*
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA18MD1	0	R/W	PA18 モードビット
8	PA18MD0	0	R/W	PA18/BREQ/TEND0 端子の機能を選びます。
				00 : PA18 入出力(ポ-ト)
				01: BREQ 入力 (BSC)*
				10:TEND0 出力(DMAC)*
				上記以外:設定禁止
7、6	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期值	R/W	説 明
5	PA17MD1	0	R/W	PA17 モードビット
4	PA17MD0	0	R/W	PA17/WAIT/DACK2 端子の機能を選びます。
				00 : PA17 入出力(ポ-ト)
				01:WAIT 入力(BSC)*
				10:DACK2 出力(DMAC)*
				上記以外:設定禁止
3	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA16MD2	0	R/W	PA16 モードビット
1	PA16MD1	0	R/W	PA16/WRHH/ICIOWR/AH/DQMUU/CKE/DREQ2/AUDSYNC 端子の機能を選
0	PA16MD0	0	R/W	びます。E10A の AUD 機能を本端子にて使用時は、AUDSYNC 出力に固定さ
				れます。
				000 : PA16 入出力(ポ・ト)
				001:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*
				010 : DREQ2 入力 ( DMAC )
				101:CKE 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートAコントロールレジスタL4 ( PACRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA15 MD2	PA15 MD1	PA15 MD0	-	PA14 MD2	PA14 MD1	PA14 MD0	-	PA13 MD2	PA13 MD1	PA13 MD0	-	PA12 MD2	PA12 MD1	PA12 MD0
初期値:	0	0	0	0*1	0	0	0	0*2	0	0	0	0*2	0	0	0	0*2
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\*1 内蔵ROM有効/無効外部拡張モード時、初期値は1になります。 \*2 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA15MD2	0	R/W	PA15 モードビット
13	PA15MD1	0	R/W	PA15/CK 端子の機能を選びます。
12	PA15MD0	0*1	R/W	000:PA15 入出力(ポ-ト)
				001:CK 出力(CPG)*³
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PA14MD2	0	R/W	PA14 モードビット
9	PA14MD1	0	R/W	PA14/RD 端子の機能を選びます。
8	PA14MD0	0*2	R/W	000 : PA14 入出力(ポ-ト)
				001:RD 出力(BSC)*³
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA13MD2	0	R/W	PA13 モードビット
5	PA13MD1	0	R/W	PA13/WRH/DQMLU/WE/POE7 端子の機能を選びます。
4	PA13MD0	0*2	R/W	000 : PA13 入出力 ( ポ - ト )
				001:WRH/DQMLU/WE 出力(BSC)*³
				011: POE7 入力 ( POE )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA12MD2	0	R/W	PA12 モードビット
1	PA12MD1	0	R/W	PA12/WRL/DQMLL/POE6 端子の機能を選びます。
0	PA12MD0	0*2	R/W	000 : PA12 入出力 ( ポ - ト )
				001:WRL/DQMLL 出力(BSC)*³
				011:POE6 入力 ( POE )
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 有効 / 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 無効外部拡張モード時、初期値は1になります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートAコントロールレジスタL3(PACRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PA11 MD2	PA11 MD1	PA11 MD0	-	PA10 MD2	PA10 MD1	PA10 MD0	-	PA9 MD2	PA9 MD1	PA9 MD0	-	PA8 MD2	PA8 MD1	PA8 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
14	PA11MD2	0	R/W	PA11 モードビット
13	PA11MD1	0	R/W	PA11/CS1/POE5 端子の機能を選びます。
12	PA11MD0	0*1	R/W	000 : PA11 入出力(ポ - ト)
				001: <del>CS1</del> 出力(BSC)*³
				011 : POE5 入力 ( POE ) *²
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA10MD2	0	R/W	PA10 モードビット
9	PA10MD1	0	R/W	PA10/CS0/POE4 端子の機能を選びます。
8	PA10MD0	0*1	R/W	000 : PA10 入出力 ( ポ - ト )
				001: <del>CS0</del> 出力(BSC)*³
				011 : POE4 入力 ( POE )
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA9MD2	0	R/W	PA9 モードビット
5	PA9MD1	0	R/W	PA9/FRAME/CKE/IRQ3/TCLKD 端子の機能を選びます。
4	PA9MD0	0	R/W	000 : PA9 入出力(ポ-ト)
				001:TCLKD 入力(MTU2)
				010: IRQ3 入力 ( INTC )
				011: <del>FRAME</del> 出力(BSC)*³
				101:CKE 出力(BSC)* <sup>3</sup>
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA8MD2	0	R/W	PA8 モードビット
1	PA8MD1	0	R/W	PA8/RDWR/IRQ2/TCLKC 端子の機能を選びます。
0	PA8MD0	0	R/W	000:PA8 入出力(ポ - ト)
				001:TCLKC 入力(MTU2)
				010:IRQ2 入力(INTC)
				101:RDWR 出力(BSC)*³
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 POE5 入力に設定した場合、以降の設定変更は不可となります。
  - \*3 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートAコントロールレジスタL2(PACRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA7 MD2	PA7 MD1	PA7 MD0	-	PA6 MD2	PA6 MD1	PA6 MD0	-	PA5 MD2	PA5 MD1	PA5 MD0	-	PA4 MD2	PA4 MD1	PA4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA7MD2	0	R/W	PA7 モードビット
13	PA7MD1	0	R/W	PA7/ <del>CS3</del> /TCLKB 端子の機能を選びます。
12	PA7MD0	0	R/W	000:PA7 入出力(ポ-ト)
				001:TCLKB入力(MTU2)
				010: <del>CS3</del> 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA6MD2	0	R/W	PA6 モードビット
9	PA6MD1	0	R/W	PA6/CS2/TCLKA 端子の機能を選びます。
8	PA6MD0	0	R/W	000:PA6 入出力(ポ-ト)
				001:TCLKA 入力(MTU2)
				010: <del>CS2</del> 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PA5MD2	0	R/W	PA5 モードビット
5	PA5MD1	0	R/W	PA5/A22/DREQ1/IRQ1/SCK1 端子の機能を選びます。
4	PA5MD0	0	R/W	000 : PA5 入出力(ポ-ト)
				001:SCK1 入出力(SCI)
				010:DREQ1 入力(DMAC)
				011:IRQ1 入力(INTC)
				101:A22 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PA4MD2	0	R/W	PA4 モードビット
1	PA4MD1	0	R/W	PA4/A23/TXD1 端子の機能を選びます。
0	PA4MD0	0	R/W	000 : PA4 入出力(ポ-ト)
				001:TXD1 出力(SCI)
				101:A23 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートAコントロールレジスタL1(PACRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PA3 MD2	PA3 MD1	PA3 MD0	-	PA2 MD2	PA2 MD1	PA2 MD0	-	PA1 MD2	PA1 MD1	PA1 MD0	-	PA0 MD2	PA0 MD1	PA0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PA3MD2	0	R/W	PA3 モードビット
13	PA3MD1	0	R/W	PA3/A24/RXD1 端子の機能を選びます。
12	PA3MD0	0	R/W	000 : PA3 入出力 ( ポ - ト )
				001:RXD1 入力(SCI)
				101:A24 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA2MD2	0	R/W	PA2 モードビット
9	PA2MD1	0	R/W	PA2/A25/DREQ0/IRQ0/SCK0 端子の機能を選びます。
8	PA2MD0	0	R/W	000 : PA2 入出力 ( ポ - ト )
				001:SCK0 入出力(SCI)
				010:DREQ0 入力(DMAC)
				011:IRQ0 入力(INTC)
				101:A25 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PA1MD2	0	R/W	PA1 モードビット
5	PA1MD1	0	R/W	PA1/CS5/CE1A/TXD0 端子の機能を選びます。
4	PA1MD0	0	R/W	000 : PA1 入出力(ポ-ト)
				001:TXD0 出力(SCI)
				101: <del>CS5/CE1A</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PA0MD2	0	R/W	PAO モードビット
1	PA0MD1	0	R/W	PA0/ <del>CS4</del> /RXD0 端子の機能を選びます。
0	PA0MD0	0	R/W	000:PA0 入出力(ポ-ト)
				001:RXD0 入力(SCI)
				101: <del>CS4</del> 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## 21.1.3 ポート B・IO レジスタ L (PBIORL)


PBIORL は、読み出し/書き込み可能な 16 ビットのレジスタで、ポート B にある端子の入出力方向を選びます。 PB9IOR ~ PB0IOR ビットは、それぞれ PB9 端子 ~ PB0 端子 (端子名からポート以外のマルチプレクス端子名を省略)に対応しています。PBIORL はポート B の端子機能が汎用入出力 (PB9~PB0) の場合に有効で、それ以外の場合は無効です。

PBIORL のビットを1にすると、対応する端子は出力になり、0にすると入力になります。

ただし、SH7083 では PBIORL のビット 3 は無効となります。

PBIORL のビット  $15 \sim 10$  はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 としてください。

PBIORL の初期値は H'0000 です。



## 21.1.4 ポートBコントロールレジスタL1~L3(PBCRL1~PBCRL3)

PBCRL1 ~ PBCRL3 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート B にあるマルチプレクス端子の機能を選びます。

#### (1) SH7083 の場合

• ポートBコントロールレジスタL3 (PBCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	PB9 MD2	PB9 MD1	PB9 MD0	-	PB8 MD2	PB8 MD1	PB8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~7	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PB9MD2	0	R/W	PB9 モードビット
5	PB9MD1	0	R/W	PB9/A21/IRQ7/ADTRG/POE8 端子の機能を選びます。
4	PB9MD0	0	R/W	000:PB9 入出力(ポ-ト)
				001:IRQ7 入力(INTC)
				010:A21 出力(BSC)*
				011:ADTRG 入力(A/D)
				110: POE8 入力 ( POE )
				上記以外:設定禁止

ビット	ビット名	初期値	R/W	説 明
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB8MD2	0	R/W	PB8 モードビット
1	PB8MD1	0	R/W	PB8/A20/WAIT/IRQ6/SCK0 端子の機能を選びます。
0	PB8MD0	0	R/W	000:PB8 入出力(ポ-ト)
				001:IRQ6 入力(INTC)
				010:A20 出力(BSC)*
				011:WAIT 入力(BSC)*
				100:SCK0 入出力(SCI)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートBコントロールレジスタL2(PBCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PB7 MD2	PB7 MD1	PB7 MD0	-	PB6 MD2	PB6 MD1	PB6 MD0	1	PB5 MD2	PB5 MD1	PB5 MD0	-	PB4 MD2	PB4 MD1	PB4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PB7MD2	0	R/W	PB7 モードビット
13	PB7MD1	0	R/W	PB7/A19/BREQ/IRQ5/TXD0 端子の機能を選びます。
12	PB7MD0	0	R/W	000 : PB7 入出力 ( ポ - ト )
				001:IRQ5 入力(INTC)
				010:A19 出力(BSC)* <sup>1</sup>
				011: <del>BREQ</del> 入力(BSC)* <sup>1</sup>
				100: TXD0 出力 ( SCI )
				上記以外:設定禁止
11	•	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PB6MD2	0	R/W	PB6 モードビット
9	PB6MD1	0	R/W	PB6/A18/BACK/IRQ4/RXD0 端子の機能を選びます。
8	PB6MD0	0	R/W	000 : PB6 入出力 ( ポ - ト )
				001:IRQ4 入力(INTC)
				010:A18 出力(BSC)* <sup>1</sup>
				011:BACK 出力(BSC)*¹
				100:RXD0 入力 (SCI)
				上記以外:設定禁止

ビット	ビット名	初期値	R/W	説 明
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PB5MD2	0	R/W	PB5 モードビット
5	PB5MD1	0	R/W	PB5/CASL/IRQ3/POE3 端子の機能を選びます。
4	PB5MD0	0	R/W	000 : PB5 入出力(ポ-ト)
				001:IRQ3 入力(INTC)
				010 : POE3 入力 ( POE ) *²
				100 : <del>CASL</del> 出力 ( BSC ) * <sup>1</sup>
				上記以外:設定禁止
3	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB4MD2	0	R/W	PB4 モードビット
1	PB4MD1	0	R/W	PB4/RASL/IRQ2/POE2 端子の機能を選びます。
0	PB4MD0	0	R/W	000 : PB4 入出力(ポ・ト)
				001:IRQ2入力(INTC)
				010: POE2 入力 ( POE )
				100: <del>RASL</del> 出力(BSC)* <sup>1</sup>
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - \*2 POE3 入力に設定した場合、以降の設定変更は不可となります。
  - ポートBコントロールレジスタL1 (PBCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	PB2 MD2	PB2 MD1	PB2 MD0	1	PB1 MD2	PB1 MD1	PB1 MD0	-	PB0 MD2	PB0 MD1	PB0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0*	0	0	0	0*
R/W:	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PB2MD2	0	R/W	PB2 モードビット
9	PB2MD1	0	R/W	PB2/IRQ0/POE0 端子の機能を選びます。
8	PB2MD0	0	R/W	000:PB2 入出力(ポ - ト)
				001:IRQ0 入力(INTC)
				010: POE0 入力 ( POE )
				上記以外:設定禁止
7	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PB1MD2	0	R/W	PB1 モードビット
5	PB1MD1	0	R/W	PB1/A17/TIC5W 端子の機能を選びます。
4	PB1MD0	0*1	R/W	000 : PB1 入出力(ポ-ト)
				001:A17 出力(BSC)* <sup>2</sup>
				011:TIC5W 入力(MTU2)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB0MD2	0	R/W	PB0 モードビット
1	PB0MD1	0	R/W	PB0/A16/TIC5WS 端子の機能を選びます。
0	PB0MD0	0*1	R/W	000 : PB0 入出力(ポ-ト)
				001:A16 出力(BSC)* <sup>2</sup>
				011:TIC5WS 入力(MTU2S)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

#### (2) SH7084/85/86 の場合

• ポートBコントロールレジスタL3(PBCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	PB9 MD2	PB9 MD1	PB9 MD0	-	PB8 MD2	PB8 MD1	PB8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~7	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PB9MD2	0	R/W	PB9 モードビット
5	PB9MD1	0	R/W	PB9/A21/IRQ7/ADTRG/POE8 端子の機能を選びます。
4	PB9MD0	0	R/W	000:PB9 入出力(ポ-ト)
				001:IRQ7 入力(INTC)
				010:A21 出力(BSC)*
				011: <del>ADTRG</del> 入力(A/D)
				110: POE8 入力 ( POE )
				上記以外:設定禁止
3	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PB8MD2	0	R/W	PB8 モードビット
1	PB8MD1	0	R/W	PB8/A20/WAIT/IRQ6/SCK0 端子の機能を選びます。
0	PB8MD0	0	R/W	000:PB8 入出力(ポ-ト)
				001:IRQ6 入力(INTC)
				010:A20 出力(BSC)*
				011:WAIT 入力(BSC)*
				100:SCK0 入出力(SCI)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートBコントロールレジスタL2(PBCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PB7 MD2	PB7 MD1	PB7 MD0	-	PB6 MD2	PB6 MD1	PB6 MD0	1	PB5 MD2	PB5 MD1	PB5 MD0	-	PB4 MD2	PB4 MD1	PB4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PB7MD2	0	R/W	PB7 モードビット
13	PB7MD1	0	R/W	PB7/A19/BREQ/IRQ5/TXD0 端子の機能を選びます。
12	PB7MD0	0	R/W	000 : PB7 入出力 ( ポ - ト )
				001:IRQ5 入力(INTC)
				010:A19 出力(BSC)* <sup>2</sup>
				011:BREQ 入力(BSC)* <sup>2</sup>
				100:TXD0 出力 ( SCI )
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PB6MD2	0	R/W	PB6 モードビット
9	PB6MD1	0	R/W	PB6/A18/BACK/IRQ4/RXD0 端子の機能を選びます。
8	PB6MD0	0	R/W	000 : PB6 入出力 ( ポ - ト )
				001:IRQ4 入力(INTC)
				010:A18 出力(BSC)* <sup>2</sup>
				011:BACK 出力(BSC)*²
				100:RXD0 入力(SCI)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PB5MD2	0	R/W	PB5 モードビット
5	PB5MD1	0	R/W	PB5/CASL/IRQ3/POE3 端子の機能を選びます。
4	PB5MD0	0	R/W	000 : PB5 入出力(ポ・ト)
				001:IRQ3入力(INTC)
				010 : POE3 入力 ( POE ) *'
				100: <del>CASL</del> 出力(BSC)* <sup>2</sup>
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB4MD2	0	R/W	PB4 モードビット
1	PB4MD1	0	R/W	PB4/RASL/IRQ2/POE2 端子の機能を選びます。
0	PB4MD0	0	R/W	000 : PB4 入出力(ポ-ト)
				001:IRQ2 入力(INTC)
				010: POE2 入力 ( POE )
				100 : RASL 出力(BSC)* <sup>2</sup>
				上記以外:設定禁止

- 【注】 \*1 POE3 入力に設定した場合、以降の設定変更は不可となります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
- ポートBコントロールレジスタL1 (PBCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PB3 MD2	PB3 MD1	PB3 MD0	-	PB2 MD2	PB2 MD1	PB2 MD0	-	PB1 MD2	PB1 MD1	PB1 MD0	-	PB0 MD2	PB0 MD1	PB0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0*	0	0	0	0*
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PB3MD2	0	R/W	PB3 モードビット
13	PB3MD1	0	R/W	PB3/IRQ1/POE1/SDA 端子の機能を選びます。
12	PB3MD0	0	R/W	000 : PB3 入出力 ( ポ - ト )
				001:IRQ1 入力(INTC)
				010 : POE1 入力 ( POE )
				100 : SDA 入出力(IIC2)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PB2MD2	0	R/W	PB2 モードビット
9	PB2MD1	0	R/W	PB2/IRQ0/POE0/SCL 端子の機能を選びます。
8	PB2MD0	0	R/W	000:PB2 入出力(ポ-ト)
				001:IRQ0 入力(INTC)
				010 : POE0 入力 ( POE )
				100:SCL 入出力(IIC2)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PB1MD2	0	R/W	PB1 モードビット
5	PB1MD1	0	R/W	PB1/A17/TIC5W 端子の機能を選びます。
4	PB1MD0	0*1	R/W	000 : PB1 入出力 ( ポ - ト )
				001:A17 出力(BSC)* <sup>2</sup>
				011:TIC5W 入力(MTU2)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB0MD2	0	R/W	PB0 モードビット
1	PB0MD1	0	R/W	PB0/A16/TIC5WS 端子の機能を選びます。
0	PB0MD0	0*1	R/W	000:PB0 入出力(ポ - ト)
				001:A16 出力(BSC)* <sup>2</sup>
				011:TIC5WS 入力(MTU2S)
				上記以外:設定禁止

\*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## 21.1.5 ポート C・IO レジスタ L、H ( PCIORL、PCIORH )

PCIORL、PCIORH は、それぞれ読み出し/書き込み可能な 16 ビットのレジスタで、ポート C にある端子の入出力方向を選びます。PC25IOR ~ PC18IOR、PC15IOR ~ PC0IOR ビットが、それぞれ、PC25 ~ PC18、PC15 ~ PC0端子(端子名からポート以外のマルチプレクス端子名を省略)に対応しています。PCIORL はポート C の端子機能が汎用入出力(PC15 ~ PC0)の場合に有効でそれ以外の場合は無効です。PCIORH はポート C の端子機能が汎用入出力(PC25 ~ PC18)の場合に有効でそれ以外の場合は無効です。

PCIORL および PCIORH のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。 ただし、SH7083/84/85 では PCIORH のビット  $9 \sim 2$  は無効となります。

PCIORH のビット  $15 \sim 10$ 、1、0 はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

PCIORL、PCIORH の初期値はともに H'0000 です。

#### (1) ポート C・IO レジスタ H ( PCIORH )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PC25 IOR	PC24 IOR	PC23 IOR	PC22 IOR	PC21 IOR	PC20 IOR	PC19 IOR	PC18 IOR	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W	R	R							

#### (2) ポート C・IO レジスタ L (PCIORL)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PC15 IOR	PC14 IOR	PC13 IOR	PC12 IOR	PC11 IOR	PC10 IOR	PC9 IOR	PC8 IOR	PC7 IOR	PC6 IOR	PC5 IOR	PC4 IOR	PC3 IOR	PC2 IOR	PC1 IOR	PC0 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

# 21.1.6 ポート C コントロールレジスタ L1 ~ L4、H1 ~ H3 ( PCCRL1 ~ PCCRL4、PCCRH1 ~ PCCRH3 )

PCCRL1~PCCRL4、PCCRH1~PCCRH3 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート C にあるマルチプレクス端子の機能を選びます。

#### (1) SH7083/84/85 の場合

• ポートCコントロールレジスタH3~H1(PCCRH3~PCCRH1)

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0			0	0		0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

• ポートCコントロールレジスタL4 ( PCCRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	PC15 MD0	-	-	-	PC14 MD0	-	-	-	PC13 MD0	-	-	-	PC12 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC15MD0	0*	R/W	PC15 モードビット
				PC15/A15 端子の機能を選びます。
				0:PC15 入出力(ポ - ト)
				1:A15 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC14MD0	0*	R/W	PC14 モードビット
				PC14/A14 端子の機能を選びます。
				0:PC14 入出力(ポ - ト)
				1:A14 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
4	PC13MD0	0*1	R/W	PC13 モードビット
				PC13/A13 端子の機能を選びます。
				0:PC13 入出力(ポ - ト)
				1:A13 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC12MD0	0*1	R/W	PC12 モードビット
				PC12/A12 端子の機能を選びます。
				0:PC12 入出力(ポ - ト)
				1:A12 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートCコントロールレジスタL3(PCCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC11 MD0	-	-	-	PC10 MD0	-	-	-	PC9 MD0	-	-	-	PC8 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC11MD0	0*1	R/W	PC11 モードビット
				PC11/A11 端子の機能を選びます。
				0 : PC11 入出力 ( ポ - ト )
				1:A11 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC10MD0	0*1	R/W	PC10 モードビット
				PC10/A10 端子の機能を選びます。
				0:PC10 入出力(ポ - ト)
				1:A10 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC9MD0	0*1	R/W	PC9 モードビット
				PC9/A9 端子の機能を選びます。
				0:PC9 入出力(ポ・ト)
				1:A9 出力(BSC)* <sup>2</sup>

ビット	ビット名	初期値	R/W	説 明
3~1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC8MD0	0*1	R/W	PC8 モードビット
				PC8/A8 端子の機能を選びます。
				0:PC8 入出力(ポ - ト)
				1:A8 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
- ポートCコントロールレジスタL2(PCCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC7 MD0	-	-	-	PC6 MD0	-	-	-	PC5 MD0	-	-	-	PC4 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC7MD0	0*1	R/W	PC7 モードビット
				PC7/A7 端子の機能を選びます。
				0:PC7 入出力(ポ-ト)
				1:A7 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC6MD0	0*1	R/W	PC6 モードビット
				PC6/A6 端子の機能を選びます。
				0:PC6 入出力(ポ・ト)
				1:A6 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC5MD0	0*1	R/W	PC5 モードビット
				PC5/A5 端子の機能を選びます。
				0:PC5 入出力(ポ-ト)
				1:A5 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
0	PC4MD0	0*1	R/W	PC4 モードビット
				PC4/A4 端子の機能を選びます。
				0:PC4 入出力(ポ-ト)
				1:A4 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートCコントロールレジスタL1(PCCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC3 MD0	-	-	-	PC2 MD0	-	-	-	PC1 MD0	-	-	-	PC0 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC3MD0	0*1	R/W	PC3 モードビット
				PC3/A3 端子の機能を選びます。
				0:PC3 入出力(ポ・ト)
				1:A3 出力(BSC)* <sup>2</sup>
11~9	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC2MD0	0*1	R/W	PC2 モードビット
				PC2/A2 端子の機能を選びます。
				0:PC2 入出力(ポ - ト)
				1:A2 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC1MD0	0*1	R/W	PC1 モードビット
				PC1/A1 端子の機能を選びます。
				0 : PC1 入出力 ( ポ - ト )
				1:A1 出力(BSC)* <sup>2</sup>
3~1	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
0	PC0MD0	0*1	R/W	PC0 モードビット
				PC0/A0 端子の機能を選びます。
				0:PC0 入出力(ポ-ト)
				1:A0 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## (2) SH7086 の場合

• ポートCコントロールレジスタH3 (PCCRH3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	-	-	-	-	-	PC25 MD0	-	-	-	PC24 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R	R	R	R	R	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC25MD0	0*1	R/W	PC25 モードビット
				PC25/A25 端子の機能を選びます。
				0:PC25 入出力(ポ - ト)
				1:A25 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC24MD0	0*1	R/W	PC4 モードビット
				PC24/A24 端子の機能を選びます。
				0:PC24 入出力(ポ-ト)
				1:A24 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートCコントロールレジスタH2 ( PCCRH2 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC23 MD0	-	-	-	PC22 MD0	-	-	-	PC21 MD0	-	-	-	PC20 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC23MD0	0*1	R/W	PC23 モードビット
				PC23/A23 端子の機能を選びます。
				0:PC23 入出力(ポ - ト)
				1:A23 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC22MD0	0*1	R/W	PC22 モードビット
				PC22/A22 端子の機能を選びます。
				0:PC22 入出力(ポ - ト)
				1:A22 出力(BSC)* <sup>2</sup>
7~5	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC21MD0	0*1	R/W	PC21 モードビット
				PC21/A21 端子の機能を選びます。
				0 : PC21 入出力 ( ポ - ト )
				1:A21 出力(BSC)* <sup>2</sup>
3~1	=	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC20MD	0*1	R/W	PC20 モードビット
				PC20/A20 端子の機能を選びます。
				0:PC20 入出力(ポ-ト)
				1:A20 出力(BSC)* <sup>2</sup>

<sup>【</sup>注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。

<sup>\*2</sup> 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートCコントロールレジスタH1 ( PCCRH1 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC19 MD0	-	-	-	PC18 MD0	-	-	-	-	-	-	-	-
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0	0	0	0	0
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC19MD0	0*1	R/W	PC19 モードビット
				PC19/A19 端子の機能を選びます。
				0:PC19 入出力(ポ - ト)
				1:A19 出力(BSC)* <sup>2</sup>
11~9	•	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC18MD0	0*1	R/W	PC18 モードビット
				PC18/A18 端子の機能を選びます。
				0:PC18 入出力(ポ - ト)
				1:A18 出力(BSC)* <sup>2</sup>
7~0	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

<sup>【</sup>注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。

<sup>\*2</sup> 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートCコントロールレジスタL4 ( PCCRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	PC15 MD0	-	-	-	PC14 MD0	-	-	-	PC13 MD0	-	-	-	PC12 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC15MD0	0*1	R/W	PC15 モードビット
				PC15/A15 端子の機能を選びます。
				0:PC15 入出力(ポ - ト)
				1:A15 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC14MD0	0*1	R/W	PC14 モードビット
				PC14/A14 端子の機能を選びます。
				0:PC14 入出力(ポ - ト)
				1:A14 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC13MD0	0*1	R/W	PC13 モードビット
				PC13/A13 端子の機能を選びます。
				0:PC13 入出力(ポ - ト)
				1:A13 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC12MD0	0*1	R/W	PC12 モードビット
				PC12/A12 端子の機能を選びます。
				0 : PC12 入出力(ポ-ト)
				1:A12 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートCコントロールレジスタL3(PCCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	PC11 MD0	-	-	-	PC10 MD0	-	-	-	PC9 MD0	-	-	-	PC8 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC11MD0	0*1	R/W	PC11 モードビット
				PC11/A11 端子の機能を選びます。
				0 : PC11 入出力 ( ポ - ト )
				1:A11 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC10MD0	0*1	R/W	PC10 モードビット
				PC10/A10 端子の機能を選びます。
				0:PC10 入出力(ポ - ト)
				1:A10 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC9MD0	0*1	R/W	PC9 モードビット
				PC9/A9 端子の機能を選びます。
				0:PC9 入出力(ポ-ト)
				1:A9 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC8MD0	0*1	R/W	PC8 モードビット
				PC8/A8 端子の機能を選びます。
				0:PC8 入出力(ポ-ト)
				1:A8 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

## • ポートCコントロールレジスタL2(PCCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC7 MD0	-	-	-	PC6 MD0	-	-	-	PC5 MD0	-	-	-	PC4 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC7MD0	0*1	R/W	PC7 モードビット
				PC7/A7 端子の機能を選びます。
				0:PC7 入出力(ポ - ト)
				1:A7 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC6MD0	0*1	R/W	PC6 モードビット
				PC6/A6 端子の機能を選びます。
				0:PC6 入出力(ポ-ト)
				1:A6 出力(BSC)* <sup>2</sup>
7~5	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC5MD0	0*1	R/W	PC5 モードビット
				PC5/A5 端子の機能を選びます。
				0:PC5 入出力(ポ-ト)
				1:A5 出力(BSC)* <sup>2</sup>
3~1	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC4MD0	0*1	R/W	PC4 モードビット
				PC4/A4 端子の機能を選びます。
				0 : PC4 入出力(ポ-ト)
				1:A4 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートCコントロールレジスタL1(PCCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	PC3 MD0	-	-	-	PC2 MD0	-	-	-	PC1 MD0	-	-	-	PC0 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W	R	R	R	R/W

ビット	ビット名	初期値	R/W	説明
15 ~ 13	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
12	PC3MD0	0*1	R/W	PC3 モードビット
				PC3/A3 端子の機能を選びます。
				0:PC3 入出力(ポ・ト)
				1:A3 出力(BSC)* <sup>2</sup>
11~9	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PC2MD0	0*1	R/W	PC2 モードビット
				PC2/A2 端子の機能を選びます。
				0:PC2 入出力(ポ-ト)
				1:A2 出力(BSC)* <sup>2</sup>
7~5	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PC1MD0	0*1	R/W	PC1 モードビット
				PC1/A1 端子の機能を選びます。
				0:PC1 入出力(ポ-ト)
				1:A1 出力(BSC)* <sup>2</sup>
3~1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PC0MD0	0*1	R/W	PC0 モードビット
				PC0/A0 端子の機能を選びます。
				0:PC0 入出力(ポ-ト)
				1:A0 出力(BSC)* <sup>2</sup>

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

#### 21.1.7 ポート D・IO レジスタ L、H (PDIORL、PDIORH)

PDIORL、PDIORH は、それぞれ読み出し/書き込み可能な 16 ビットのレジスタで、ポート D にある端子の入出力方向を選びます。PD31IOR~PD0IOR ビットが、それぞれ PD31~PD0 端子(端子名からポート以外のマルチプレクス端子名を省略)に対応しています。PDIORL は、ポート D の端子機能が汎用入出力(PD15~PD0)および MTU2S の TIOC 入出力の場合に有効でそれ以外の場合は無効です。PDIORH はポート D の端子機能が汎用入出力(PD31~PD16)および MTU2S の TIOC 入出力の場合に有効でそれ以外の場合は無効です。

PDIORL および PDIORH のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。 ただし、SH7083/84 では PDIORH は無効となります。

PDIORL、PDIORH の初期値はともに H'0000 です。

#### (1) ポート D・IO レジスタ H ( PDIORH )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD31 IOR	PD30 IOR	PD29 IOR	PD28 IOR	PD27 IOR	PD26 IOR	PD25 IOR	PD24 IOR	PD23 IOR	PD22 IOR	PD21 IOR	PD20 IOR	PD19 IOR	PD18 IOR	PD17 IOR	PD16 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

#### (2) ポート D・IO レジスタ L (PDIORL)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD15 IOR	PD14 IOR	PD13 IOR	PD12 IOR	PD11 IOR	PD10 IOR	PD9 IOR	PD8 IOR	PD7 IOR	PD6 IOR	PD5 IOR	PD4 IOR	PD3 IOR	PD2 IOR	PD1 IOR	PD0 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

# 21.1.8 ポート D コントロールレジスタ L1 ~ L4、H1 ~ H4(PDCRL1 ~ PDCRL4、PDCRH1 ~ PDCRH4)

PDCRL1~PDCRL4、PDCRH1~PDCRH4 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート D にあるマルチプレクス端子の機能を選びます。

#### (1) SH7083/84 の場合

• ポートDコントロールレジスタH4~H1(PDCRH4~PDCRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

## • ポートDコントロールレジスタL4(PDCRL4)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD15 MD1	PD15 MD0	-	-	PD14 MD1	PD14 MD0	-	-	PD13 MD1	PD13 MD0	-	-	PD12 MD1	PD12 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15、14	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD15MD1	0	R/W	PD15 モードビット
12	PD15MD0	0*1	R/W	PD15/D15/TIOC4DS/AUDSYNC 端子の機能を選びます。 E10A の AUD 機能
				を使用時は、AUDSYNC 出力に固定されます。
				00 : PD15 入出力 ( ポ - ト )
				01:D15 入出力(BSC)* <sup>2</sup>
				11:TIOC4DS 入出力(MTU2S)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PD14MD1	0	R/W	PD14 モードビット
8	PD14MD0	0*1	R/W	PD14/D14/TIOC4CS/AUDCK 端子の機能を選びます。E10A の AUD 機能を
				使用時は、AUDCK 出力に固定されます。
				00 : PD14 入出力 ( ポ - ト )
				01:D14 入出力(BSC)* <sup>2</sup>
				11:TIOC4CS 入出力(MTU2S)
				上記以外:設定禁止
7、6	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PD13MD1	0	R/W	PD13 モードビット
4	PD13MD0	0*1	R/W	PD13/D13/TIOC4BS 端子の機能を選びます。
				00 : PD13 入出力 ( ポ - ト )
				01:D13 入出力(BSC)* <sup>2</sup>
				11:TIOC4BS 入出力(MTU2S)
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
1	PD12MD1	0	R/W	PD12 モードビット
0	PD12MD0	0*1	R/W	PD12/D12/TIOC4AS 端子の機能を選びます。
				00 : PD12 入出力 ( ポ - ト )
				01:D12 入出力(BSC)* <sup>2</sup>
				11:TIOC4AS 入出力(MTU2S)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効 16 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタL3(PDCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD11 MD1	PD11 MD0	-	PD10 MD2	PD10 MD1	PD10 MD0	-	PD9 MD2	PD9 MD1	PD9 MD0	-	PD8 MD2	PD8 MD1	PD8 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効16ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD11MD1	0	R/W	PD11 モードビット
12	PD11MD0	0*1	R/W	PD11/D11/TIOC3DS/AUDATA3 端子の機能を選びます。 E10A の AUD 機能を使用時は、AUDATA3 出力に固定されます。
				00: PD11 入出力(ポ-ト)
				01:D11 入出力(BSC)* <sup>2</sup>
				11:TIOC3DS 入出力(MTU2S)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PD10MD2	0	R/W	PD10 モードビット
9	PD10MD1	0	R/W	PD10/D10/TIOC3CS/AUDATA2 端子の機能を選びます。 E10A の AUD 機能
8	PD10MD0	0*1	R/W	を使用時は、AUDATA2 出力に固定されます。
				000 : PD10 入出力 ( ポ - ト )
				001:D10 入出力(BSC)* <sup>2</sup>
				011:TIOC3CS 入出力(MTU2S)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PD9MD2	0	R/W	PD9 モードビット
5	PD9MD1	0	R/W	PD9/D9/TIOC3BS/AUDATA1 端子の機能を選びます。E10A の AUD 機能を使
4	PD9MD0	0*1	R/W	用時は、AUDATA1 出力に固定されます。
				000 : PD9 入出力 ( ポ - ト )
				001:D9 入出力(BSC)* <sup>2</sup>
				011:TIOC3BS 入出力(MTU2S)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD8MD2	0	R/W	PD8 モードビット
1	PD8MD1	0	R/W	PD8/D8/TIOC3AS/AUDATA0 端子の機能を選びます。E10A の AUD 機能を使
0	PD8MD0	0*1	R/W	用時は、AUDATA0 出力に固定されます。
				000 : PD8 入出力(ポ・ト)
				001:D8 入出力(BSC)* <sup>2</sup>
				011:TIOC3AS 入出力(MTU2S)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効 16 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
- ポートDコントロールレジスタL2(PDCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PD7 MD2	PD7 MD1	PD7 MD0	-	PD6 MD2	PD6 MD1	PD6 MD0	-	PD5 MD2	PD5 MD1	PD5 MD0	-	PD4 MD2	PD4 MD1	PD4 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PD7MD2	0	R/W	PD7 モードビット
13	PD7MD1	0	R/W	PD7/D7/TIC5WS 端子の機能を選びます。
12	PD7MD0	0*1	R/W	000 : PD7 入出力(ポ・ト)
				001:D7 入出力(BSC)* <sup>2</sup>
				010:TIC5WS 入力(MTU2S)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PD6MD2	0	R/W	PD6 モードビット
9	PD6MD1	0	R/W	PD6/D6/TIC5VS 端子の機能を選びます。
8	PD6MD0	0*1	R/W	000:PD6入出力(ポ-ト)
				001:D6 入出力(BSC)* <sup>2</sup>
				010:TIC5VS 入力(MTU2S)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD5MD2	0	R/W	PD5 モードビット
5	PD5MD1	0	R/W	PD5/D5/TIC5US 端子の機能を選びます。
4	PD5MD0	0*1	R/W	000 : PD5 入出力(ポ・ト)
				001:D5 入出力(BSC)* <sup>2</sup>
				010: TIC5US 入力 ( MTU2S )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD4MD2	0	R/W	PD4 モードビット
1	PD4MD1	0	R/W	PD4/D4/TIC5W 端子の機能を選びます。
0	PD4MD0	0*1	R/W	000 : PD4 入出力(ポ-ト)
				001:D4 入出力(BSC)* <sup>2</sup>
				010:TIC5W 入力(MTU2)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタL1(PDCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PD3 MD2	PD3 MD1	PD3 MD0	-	PD2 MD2	PD2 MD1	PD2 MD0	-	PD1 MD2	PD1 MD1	PD1 MD0	-	PD0 MD2	PD0 MD1	PD0 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
14	PD3MD2	0	R/W	PD3 モードビット
13	PD3MD1	0	R/W	PD3/D3/TIC5V 端子の機能を選びます。
12	PD3MD0	0*1	R/W	000 : PD3 入出力 ( ポ - ト )
				001:D3 入出力(BSC)* <sup>2</sup>
				010: TIC5V 入力(MTU2)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PD2MD2	0	R/W	PD2 モードビット
9	PD2MD1	0	R/W	PD2/D2/TIC5U 端子の機能を選びます。
8	PD2MD0	0*1	R/W	000 : PD2 入出力 ( ポ - ト )
				001:D2 入出力(BSC)* <sup>2</sup>
				010:TIC5U 入力(MTU2)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD1MD2	0	R/W	PD1 モードビット
5	PD1MD1	0	R/W	PD1/D1 端子の機能を選びます。
4	PD1MD0	0*1	R/W	000 : PD1 入出力 ( ポ - ト )
				001:D1 入出力(BSC)* <sup>2</sup>
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD0MD2	0	R/W	PDO モードビット
1	PD0MD1	0	R/W	PD0/D0 端子の機能を選びます。
0	PD0MD0	0*1	R/W	000: PD0 入出力(ポ・ト)
				001:D0 入出力(BSC)* <sup>2</sup>
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# (2) SH7085/86 の場合

• ポートDコントロールレジスタH4 ( PDCRH4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PD31 MD1	PD31 MD0	-	-	PD30 MD1	PD30 MD0	-	-	PD29 MD1	PD29 MD0	-	-	PD28 MD1	PD28 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD31MD1	0	R/W	PD31 モードビット
12	PD31MD0	0*1	R/W	PD31/D31/TIOC3AS/ADTRG 端子の機能を選びます。
				00 : PD31 入出力 ( ポ - ト )
				01:D31 入出力(BSC)* <sup>2</sup>
				10 : ADTRG 入力 ( A/D )
				11:TIOC3AS 入出力(MTU2S)
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PD30MD1	0	R/W	PD30 モードビット
8	PD30MD0	0*1	R/W	PD30/D30/TIOC3CS/ĪRQOUT 端子の機能を選びます。
				00:PD30入出力(ポ・ト)
				01:D30 入出力(BSC)* <sup>2</sup>
				10: IRQOUT 出力(INTC)
				11:TIOC3CS 入出力(MTU2S)
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PD29MD1	0	R/W	PD29 モードビット
4	PD29MD0	0*1	R/W	PD29/D29/CS3/TIOC3BS 端子の機能を選びます。
				00 : PD29 入出力 ( ポ - ト )
				01:D29 入出力(BSC)* <sup>2</sup>
				10 : CS3 出力(BSC)* <sup>2</sup>
				11:TIOC3BS 入出力(MTU2S)
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1	PD28MD1	0	R/W	PD28 モードビット
0	PD28MD0	0*1	R/W	PD28/D28/CS2/TIOC3DS 端子の機能を選びます。
				00 : PD28 入出力(ポ・ト)
				01:D28 入出力(BSC)* <sup>2</sup>
				10: <del>CS2</del> 出力(BSC)* <sup>2</sup>
				11:TIOC3DS 入出力(MTU2S)

- 【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタH3 ( PDCRH3 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD27 MD1	PD27 MD0	-	-	PD26 MD1	PD26 MD0	-	-	PD25 MD1	PD25 MD0	-	-	PD24 MD1	PD24 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD27MD1	0	R/W	PD27 モードビット
12	PD27MD0	0*1	R/W	PD27/D27/DACK1/TIOC4AS 端子の機能を選びます。
				00:PD27 入出力 ( ポ - ト )
				01:D27入出力(BSC)* <sup>2</sup>
				10:DACK1 出力(DMAC)* <sup>2</sup>
				11:TIOC4AS 入出力(MTU2S)
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PD26MD1	0	R/W	PD26 モードビット
8	PD26MD0	0*1	R/W	PD26/D26/DACK0/TIOC4BS 端子の機能を選びます。
				00:PD26 入出力(ポ・ト)
				01:D26入出力(BSC)* <sup>2</sup>
				10:DACK0 出力(DMAC)* <sup>2</sup>
				11:TIOC4BS 入出力(MTU2S)
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
5	PD25MD1	0	R/W	PD25 モードビット
4	PD25MD0	0*1	R/W	PD25/D25/DREQ1/TIOC4CS 端子の機能を選びます。
				00 : PD25 入出力(ポ・ト)
				01:D25 入出力(BSC)* <sup>2</sup>
				10:DREQ1 入力(DMAC)
				11:TIOC4CS 入出力(MTU2S)
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PD24MD1	0	R/W	PD24 モードビット
0	PD24MD0	0*1	R/W	PD24/D24/DREQ0/TIOC4DS 端子の機能を選びます。
				00 : PD24 入出力(ポ・ト)
				01:D24 入出力(BSC)* <sup>2</sup>
				10:DREQ0 入力(DMAC)
				11:TIOC4DS 入出力(MTU2S)

- 【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタH2(PDCRH2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD23 MD1	PD23 MD0	-	PD22 MD2	PD22 MD1	PD22 MD0	-	PD21 MD2	PD21 MD1	PD21 MD0	-	PD20 MD2	PD20 MD1	PD20 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD23MD1	0	R/W	PD23 モードビット
12	PD23MD0	0*1	R/W	PD23/D23/IRQ7/AUDSYNC 端子の機能を選びます。E10A の AUD 機能を使
				用時は、AUDSYNC 出力に固定されます。
				00 : PD23 入出力 ( ポ - ト )
				01:D23 入出力(BSC)* <sup>2</sup>
				10 : IRQ7 入力 ( INTC )
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
10	PD22MD2	0	R/W	PD22 モードビット
9	PD22MD1	0	R/W	PD22/D22/IRQ6/TIC5US/AUDCK 端子の機能を選びます。 E10A の AUD 機能
8	PD22MD0	0*1	R/W	を使用時は、AUDCK 出力に固定されます。
				000 : PD22 入出力 ( ポ - ト )
				001:D22 入出力(BSC)* <sup>2</sup>
				010: IRQ6 入力 (INTC)
				100: TIC5US 入力 ( MTU2S )
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD21MD2	0	R/W	PD21 モードビット
5	PD21MD1	0	R/W	PD21/D21/IRQ5/TIC5VS 端子の機能を選びます。
4	PD21MD0	0*1	R/W	000 : PD21 入出力(ポ-ト)
				001:D21 入出力(BSC)* <sup>2</sup>
				010: IRQ5 入力 (INTC)
				100: TIC5VS 入力 ( MTU2S )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD20MD2	0	R/W	PD20 モードビット
1	PD20MD1	0	R/W	PD20/D20/IRQ4/TIC5WS 端子の機能を選びます。
0	PD20MD0	0*1	R/W	000: PD20 入出力(ポ・ト)
				001:D20 入出力(BSC)* <sup>2</sup>
				010:IRQ4 入力(INTC)
				100:TIC5WS 入力(MTU2S)
				上記以外:設定禁止

【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。

\*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートDコントロールレジスタH1 (PDCRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
[	-	PD19 MD2	PD19 MD1	PD19 MD0	-	PD18 MD2	PD18 MD1	PD18 MD0	-	PD17 MD2	PD17 MD1	PD17 MD0	-	PD16 MD2	PD16 MD1	PD16 MD0	
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*	
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	

【注】\* 内蔵ROM無効32ビット外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PD19MD2	0	R/W	PD19 モードビット
13	PD19MD1	0	R/W	PD19/D19/IRQ3/POE7/AUDATA3 端子の機能を選びます。E10A の AUD 機
12	PD19MD0	0*1	R/W	能を使用時は、AUDATA3 出力に固定されます。
				000 : PD19 入出力 ( ポ - ト )
				001:D19 入出力(BSC)* <sup>2</sup>
				010: IRQ3 入力 ( INTC )
				100 : POE7 入力 ( POE )
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PD18MD2	0	R/W	PD18 モードビット
9	PD18MD1	0	R/W	PD18/D18/IRQ2/POE6/AUDATA2 端子の機能を選びます。E10A の AUD 機
8	PD18MD0	0*1	R/W	能を使用時は、AUDATA2 出力に固定されます。
				000 : PD18 入出力(ポ・ト)
				001:D18 入出力(BSC)* <sup>2</sup>
				010: IRQ2 入力 ( INTC )
				100: POE6 入力 ( POE )
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD17MD2	0	R/W	PD17 モードビット
5	PD17MD1	0	R/W	PD17/D17/IRQ1/POE5/AUDATA1 端子の機能を選びます。E10A の AUD 機
4	PD17MD0	0*1	R/W	能を使用時は、AUDATA1 出力に固定されます。
				000 : PD17 入出力 ( ポ - ト )
				001:D17 入出力(BSC)* <sup>2</sup>
				010:IRQ1 入力 (INTC)
				100: POE5 入力 ( POE )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PD16MD2	0	R/W	PD16 モードビット
1	PD16MD1	0	R/W	PD16/D16/IRQ0/POE4/AUDATA0 端子の機能を選びます。E10A の AUD 機
0	PD16MD0	0*1	R/W	能を使用時は、AUDATAO 出力に固定されます。
				000:PD16 入出力(ポ-ト)
				001:D16 入出力(BSC)* <sup>2</sup>
				010:IRQ0 入力(INTC)
				100 : POE4 入力 ( POE )
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効 32 ビット外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタL4 ( PDCRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD15 MD1	PD15 MD0	-	-	PD14 MD1	PD14 MD0	-	-	PD13 MD1	PD13 MD0	-	-	PD12 MD1	PD12 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD15MD1	0	R/W	PD15 モードビット
12	PD15MD0	0*1	R/W	PD15/D15/TIOC4DS 端子の機能を選びます。
				00 : PD15 入出力(ポ・ト)
				01:D15 入出力(BSC)* <sup>2</sup>
				11:TIOC4DS 入出力(MTU2S)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PD14MD1	0	R/W	PD14 モードビット
8	PD14MD0	0*1	R/W	PD14/D14/TIOC4CS 端子の機能を選びます。
				00 : PD14 入出力(ポ-ト)
				01:D14 入出力(BSC)* <sup>2</sup>
				11:TIOC4CS 入出力(MTU2S)
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
5	PD13MD1	0	R/W	PD13 モードビット
4	PD13MD0	0*1	R/W	PD13/D13/TIOC4BS 端子の機能を選びます。
				00 : PD13 入出力 ( ポ - ト )
				01:D13 入出力(BSC)* <sup>2</sup>
				11:TIOC4BS 入出力(MTU2S)
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PD12MD1	0	R/W	PD12 モードビット
0	PD12MD0	0*1	R/W	PD12/D12/TIOC4AS 端子の機能を選びます。
				00 : PD12 入出力(ポ・ト)
				01:D12 入出力(BSC)* <sup>2</sup>
				11:TIOC4AS 入出力(MTU2S)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタL3(PDCRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	PD11 MD1	PD11 MD0	-	PD10 MD2	PD10 MD1	PD10 MD0	-	PD9 MD2	PD9 MD1	PD9 MD0	1	PD8 MD2	PD8 MD1	PD8 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PD11MD1	0	R/W	PD11 モードビット
12	PD11MD0	0*1	R/W	PD11/D11/TIOC3DS 端子の機能を選びます。
				00 : PD11 入出力 ( ポ - ト )
				01:D11 入出力(BSC)* <sup>2</sup>
				11:TIOC3DS 入出力(MTU2S)
				上記以外:設定禁止
11	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PD10MD2	0	R/W	PD10 モードビット
9	PD10MD1	0	R/W	PD10/D10/TIOC3CS 端子の機能を選びます。
8	PD10MD0	0*1	R/W	000:PD10 入出力(ポ-ト)
				001:D10 入出力(BSC)* <sup>2</sup>
				011:TIOC3CS 入出力(MTU2S)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD9MD2	0	R/W	PD9 モードビット
5	PD9MD1	0	R/W	PD9/D9/TIOC3BS 端子の機能を選びます。
4	PD9MD0	0*1	R/W	000 : PD9 入出力(ポ・ト)
				001:D9 入出力(BSC)* <sup>2</sup>
				011:TIOC3BS 入出力(MTU2S)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD8MD2	0	R/W	PD8 モードビット
1	PD8MD1	0	R/W	PD8/D8/TIOC3AS 端子の機能を選びます。
0	PD8MD0	0*1	R/W	000:PD8 入出力(ポ - ト)
				001:D8 入出力(BSC)* <sup>2</sup>
				011:TIOC3AS 入出力(MTU2S)
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。
  - ポートDコントロールレジスタL2(PDCRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PD7 MD2	PD7 MD1	PD7 MD0	-	PD6 MD2	PD6 MD1	PD6 MD0	-	PD5 MD2	PD5 MD1	PD5 MD0	-	PD4 MD2	PD4 MD1	PD4 MD0
初期値:	0	0	0	0*	0	0	0	0*	0	0	0	0*	0	0	0	0*
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

【注】\* 内蔵ROM無効外部拡張モード時、初期値は1になります。

ビット	ビット名	初期値	R/W	説 明
15	=	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
14	PD7MD2	0	R/W	PD7 モードビット
13	PD7MD1	0	R/W	PD7/D7/TIC5WS 端子の機能を選びます。
12	PD7MD0	0*1	R/W	000 : PD7 入出力(ポ・ト)
				001:D7 入出力(BSC)* <sup>2</sup>
				010:TIC5WS 入力(MTU2S)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PD6MD2	0	R/W	PD6 モードビット
9	PD6MD1	0	R/W	PD6/D6/TIC5VS 端子の機能を選びます。
8	PD6MD0	0*1	R/W	000 : PD6 入出力(ポ・ト)
				001:D6 入出力(BSC)* <sup>2</sup>
				010:TIC5VS 入力(MTU2S)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD5MD2	0	R/W	PD5 モードビット
5	PD5MD1	0	R/W	PD5/D5/TIC5US 端子の機能を選びます。
4	PD5MD0	0*1	R/W	000 : PD5 入出力(ポ・ト)
				001:D5 入出力(BSC)* <sup>2</sup>
				010: TIC5US 入力(MTU2S)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD4MD2	0	R/W	PD4 モードビット
1	PD4MD1	0	R/W	PD4/D4/TIC5W 端子の機能を選びます。
0	PD4MD0	0*1	R/W	000:PD4 入出力(ポ - ト)
				001:D4 入出力(BSC)* <sup>2</sup>
				010:TIC5W 入力(MTU2)
				上記以外:設定禁止

【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。

\*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートDコントロールレジスタL1(PDCRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PD3 MD2	PD3 MD1	PD3 MD0	-	PD2 MD2	PD2 MD1	PD2 MD0	-	PD1 MD2	PD1 MD1	PD1 MD0	-	PD0 MD2	PD0 MD1	PD0 MD0
初期値:	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1	0	0	0	0*1
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PD3MD2	0	R/W	PD3 モードビット
13	PD3MD1	0	R/W	PD3/D3/TIC5V 端子の機能を選びます。
12	PD3MD0	0*1	R/W	000:PD3 入出力(ポ・ト)
				001:D3 入出力(BSC)* <sup>2</sup>
				010: TIC5V 入力(MTU2)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PD2MD2	0	R/W	PD2 モードビット
9	PD2MD1	0	R/W	PD2/D2/TIC5U 端子の機能を選びます。
8	PD2MD0	0*1	R/W	000 : PD2 入出力(ポ・ト)
				001:D2 入出力(BSC)* <sup>2</sup>
				010:TIC5U 入力(MTU2)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PD1MD2	0	R/W	PD1 モードビット
5	PD1MD1	0	R/W	PD1/D1 端子の機能を選びます。
4	PD1MD0	0*1	R/W	000 : PD1 入出力 ( ポ - ト )
				001:D1 入出力(BSC)* <sup>2</sup>
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PD0MD2	0	R/W	PDO モードビット
1	PD0MD1	0	R/W	PD0/D0 端子の機能を選びます。
0	PD0MD0	0*1	R/W	000:PD0 入出力(ポ - ト)
				001:D0 入出力(BSC)* <sup>2</sup>
				上記以外:設定禁止

- 【注】 \*1 内蔵 ROM 無効外部拡張モード時、初期値は 1 になります。
  - \*2 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# 21.1.9 ポート E・IO レジスタ L、H (PEIORL、PEIORH)

PEIORL、PEIORH は、それぞれ読み出し / 書き込み可能な 16 ビットのレジスタで、ポート E にある端子の入出力方向を選びます。PE21IOR ~ PE0IOR ビットが、それぞれ、PE21 端子 ~ PE0 端子(端子名からポート以外のマルチプレクス端子名を省略)に対応しています。PEIORL はポート E の端子機能が汎用入出力(PE15 ~ PE0) および MTU2 の TIOC 入出力の場合に有効でそれ以外の場合は無効です。PEIORH はポート E の端子機能が汎用入出力(PE21 ~ PE16) および MTU2S の TIOC 入出力の場合に有効でそれ以外の場合は無効です。

PEIORL および PEIORH のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。

ただし、SH7083 では PEIORH および PEIORL のビット 11、ビット 9、ビット 5 は無効となります。 SH7084/85 では PEIORH は無効となります。

PEIORH のビット  $15 \sim 6$  はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

PEIORL、PEIORH の初期値はともに H'0000 です。

#### (1) ポートE・IO レジスタH (PEIORH)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PE21 IOR	PE20 IOR	PE19 IOR	PE18 IOR	PE17 IOR	PE16 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W

#### (2) ポートE・IO レジスタL(PEIORL)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PE15 IOR	PE14 IOR	PE13 IOR	PE12 IOR	PE11 IOR	PE10 IOR	PE9 IOR	PE8 IOR	PE7 IOR	PE6 IOR	PE5 IOR	PE4 IOR	PE3 IOR	PE2 IOR	PE1 IOR	PE0 IOR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W·	$D \wedge M$	$D\Lambda M$	DAM	D/M	D/M	D/M	D/M	D/M	D/M	D/M	D/M	$D\Lambda M$				

# 21.1.10 ポートE コントロールレジスタ L1 ~ L4、H1、H2( PECRL1 ~ PECRL4、 PECRH1、 PECRH2 )

PECRL1~PECRL4、PECRH1、PECRH2 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート E にあるマルチプレクス端子の機能を選びます。

#### (1) SH7083 の場合

• ポートEコントロールレジスタH2、H1 (PECRH2、PECRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	

ビット	ビット名	初期值	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

• ポートEコントロールレジスタL4 ( PECRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE15 MD2	PE15 MD1	PE15 MD0	-	PE14 MD2	PE14 MD1	PE14 MD0	-	-	PE13 MD1	PE13 MD0	-	PE12 MD2	PE12 MD1	PE12 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE15MD2	0	R/W	PE15 モードビット
13	PE15MD1	0	R/W	PE15/CKE/DACK1/TIOC4D/IRQOUT 端子の機能を選びます。
12	PE15MD0	0	R/W	000 : PE15 入出力(ポ-ト)
				001:TIOC4D 入出力(MTU2)
				010:DACK1 出力(DMAC)*
				011:IRQOUT 出力(INTC)
				101:CKE 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
10	PE14MD2	0	R/W	PE14 モードビット
9	PE14MD1	0	R/W	PE14/DACK0/TIOC4C 端子の機能を選びます。
8	PE14MD0	0	R/W	000:PE14 入出力(ポ-ト)
				001:TIOC4C 入出力(MTU2)
				010:DACK0 出力(DMAC)*
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE13MD1	0	R/W	PE13 モードビット
4	PE13MD0	0	R/W	PE13/TIOC4B/MRES/ASEBRKAK/ASEBRK 端子の機能を選びます。E10A 使
				用時(ASEMDO = L 時)は ASEBRKAK 出力/ASEBRK 入力に固定されます。
				00 : PE13 入出力(ポ-ト)
				01:TIOC4B 入出力(MTU2)
				10: MRES 入力 (INTC)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE12MD2	0	R/W	PE12 モードビット
1	PE12MD1	0	R/W	PE12/TIOC4A/TXD3/ <del>SCS</del> 端子の機能を選びます。
0	PE12MD0	0	R/W	000:PE12 入出力(ポ-ト)
				001:TIOC4A 入出力(MTU2)
				011:TXD3 出力(SCIF)
				101: <del>SCS</del> 入出力(SSU)
				上記以外:設定禁止

• ポートEコントロールレジスタL3 ( PECRL3 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	PE10 MD2	PE10 MD1	PE10 MD0	-	-	-	-	-	PE8 MD2	PE8 MD1	PE8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R/W	R/W	R/W	R	R	R	R	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 11	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PE10MD2	0	R/W	PE10 モードビット
9	PE10MD1	0	R/W	PE10/TIOC3C/TXD2/SSO 端子の機能を選びます。
8	PE10MD0	0	R/W	000 : PE10 入出力(ポ-ト)
				001:TIOC3C 入出力(MTU2)
				010: TXD2 出力 ( SCI )
				101:SSO 入出力(SSU)
				上記以外:設定禁止
7~3	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE8MD2	0	R/W	PE8 モードビット
1	PE8MD1	0	R/W	PE8/TIOC3A/SCK2/SSCK 端子の機能を選びます。
0	PE8MD0	0	R/W	000 : PE8 入出力(ポ-ト)
				001:TIOC3A 入出力(MTU2)
				010:SCK2 入出力(SCI)
				101:SSCK 入出力(SSU)
				上記以外:設定禁止

# • ポートEコントロールレジスタL2(PECRL2)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE7 MD2	PE7 MD1	PE7 MD0	-	PE6 MD2	PE6 MD1	PE6 MD0	-	-	-	-	-	PE4 MD2	PE4 MD1	PE4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R	R	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE7MD2	0	R/W	PE7 モードビット
13	PE7MD1	0	R/W	PE7/BS/TIOC2B/UBCTRG/RXD2/SSI 端子の機能を選びます。
12	PE7MD0	0	R/W	000 : PE7 入出力(ポ・ト)
				001:TIOC2B 入出力(MTU2)
				010:RXD2入力(SCI)
				011: <del>BS</del> 出力(BSC)*
				101:SSI 入出力(SSU)
				111:UBCTRG 出力(UBC)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PE6MD2	0	R/W	PE6 モードビット
9	PE6MD1	0	R/W	PE6/CS7/TIOC2A/SCK3 端子の機能を選びます。
8	PE6MD0	0	R/W	000:PE6 入出力(ポ-ト)
				001:TIOC2A 入出力(MTU2)
				010:SCK3 入出力(SCIF)
				101: <del>CS7</del> 出力(BSC)*
				上記以外:設定禁止
7~3	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE4MD2	0	R/W	PE4 モードビット
1	PE4MD1	0	R/W	PE4/TIOC1A/RXD3/TCK 端子の機能を選びます。E10A 使用時(ASEMD0 =
0	PE4MD0	0	R/W	L時)はTCK入力に固定されます。
				000:PE4 入出力(ポ-ト)
				001:TIOC1A 入出力(MTU2)
				010:RXD3 入力 (SCIF)
				上記以外:設定禁止

• ポートEコントロールレジスタL1 (PECRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE3 MD2	PE3 MD1	PE3 MD0	-	PE2 MD2	PE2 MD1	PE2 MD0	-	PE1 MD2	PE1 MD1	PE1 MD0	-	-	PE0 MD1	PE0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE3MD2	0	R/W	PE3 モードビット
13	PE3MD1	0	R/W	PE3/TEND1/TIOC0D/TDO 端子の機能を選びます。E10A 使用時(ASEMDO
12	PE3MD0	0	R/W	=L時)はTDO出力に固定されます。
				000 : PE3 入出力 ( ポ - ト )
				001:TIOC0D 入出力(MTU2)
				010 : TEND1 出力(DMAC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PE2MD2	0	R/W	PE2 モードビット
9	PE2MD1	0	R/W	PE2/DREQ1/TIOC0C/TDI 端子の機能を選びます。E10A 使用時(ASEMDO
8	PE2MD0	0	R/W	= L 時)は TDI 入力に固定されます。
				000 : PE2 入出力 ( ポ - ト )
				001:TIOC0C 入出力(MTU2)
				010 : DREQ1 入力 ( DMAC )
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE1MD2	0	R/W	PE1 モードビット
5	PE1MD1	0	R/W	PE1/TEND0/TIOC0B/TRST 端子の機能を選びます。E10A 使用時 ( ASEMD0
4	PE1MD0	0	R/W	=L時)はTRST入力に固定されます。
				000 : PE1 入出力 ( ポ - ト )
				001:TIOC0B 入出力(MTU2)
				010:TEND0 出力(DMAC)*
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PE0MD1	0	R/W	PEO モードビット
0	PE0MD0	0	R/W	PE0/DREQ0/TIOC0A/TMS 端子の機能を選びます。E10A 使用時(ASEMDO
				= L 時)は TMS 入力に固定されます。
				00 : PE0 入出力 ( ポ - ト )
				01:TIOC0A 入出力(MTU2)
				10:DREQ0 入力(DMAC)
				上記以外:設定禁止

# (2) SH7084 の場合

• ポートEコントロールレジスタH2、H1 (PECRH2、PECRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	=	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • ポートEコントロールレジスタL4 ( PECRL4 )

ビット: 15 12 14 13 10 PE15 MD2 PE15 MD1 PE15 MD0 PE14 MD2 PE14 MD1 PE14 MD0 PE13 MD1 PE13 MD0 PE12 MD2 PE12 MD0 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R/W R/W R/W R R/W R/W R/W R R R/W R/W R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE15MD2	0	R/W	PE15 モードビット
13	PE15MD1	0	R/W	PE15/CKE/DACK1/TIOC4D/IRQOUT 端子の機能を選びます。
12	PE15MD0	0	R/W	000 : PE15 入出力(ポ-ト)
				001:TIOC4D 入出力(MTU2)
				010 : DACK1 出力(DMAC)*
				011:IRQOUT 出力(INTC)
				101:CKE 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE14MD2	0	R/W	PE14 モードビット
9	PE14MD1	0	R/W	PE14/ĀH/DACK0/TIOC4C 端子の機能を選びます。
8	PE14MD0	0	R/W	000:PE14 入出力(ポ-ト)
				001:TIOC4C 入出力(MTU2)
				010:DACK0 出力(DMAC)*
				101: <del>AH</del> 出力(BSC)*
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE13MD1	0	R/W	PE13 モードビット
4	PE13MD0	0	R/W	PE13/TIOC4B/MRES 端子の機能を選びます。
				00 : PE13 入出力(ポ-ト)
				01:TIOC4B 入出力(MTU2)
				10: MRES 入力 (INTC)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
2	PE12MD2	0	R/W	PE12 モードビット
1	PE12MD1	0	R/W	PE12/TIOC4A/TXD3/ <del>SCS</del> 端子の機能を選びます。
0	PE12MD0	0	R/W	000:PE12 入出力(ポ-ト)
				001:TIOC4A 入出力(MTU2)
				011:TXD3 出力(SCIF)
				101: <del>SCS</del> 入出力(SSU)
				上記以外:設定禁止

• ポートEコントロールレジスタL3 ( PECRL3 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE11 MD2	PE11 MD1	PE11 MD0	-	PE10 MD2	PE10 MD1	PE10 MD0	-	PE9 MD2	PE9 MD1	PE9 MD0	-	PE8 MD2	PE8 MD1	PE8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE11MD2	0	R/W	PE11 モードビット
13	PE11MD1	0	R/W	PE11/TIOC3D/RXD3/CTS3 端子の機能を選びます。
12	PE11MD0	0	R/W	000 : PE11 入出力(ポ-ト)
				001:TIOC3D 入出力(MTU2)
				011:RXD3 入力(SCIF)
				100 : CTS3 入力 ( SCIF )
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE10MD2	0	R/W	PE10 モードビット
9	PE10MD1	0	R/W	PE10/TIOC3C/TXD2/SSO 端子の機能を選びます。
8	PE10MD0	0	R/W	000 : PE10 入出力(ポ-ト)
				001:TIOC3C 入出力(MTU2)
				010:TXD2出力(SCI)
				101:SSO 入出力(SSU)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PE9MD2	0	R/W	PE9 モードビット
5	PE9MD1	0	R/W	PE9/TIOC3B/SCK3/RTS3 端子の機能を選びます。
4	PE9MD0	0	R/W	000 : PE9 入出力(ポ・ト)
				001:TIOC3B 入出力(MTU2)
				011:SCK3 入出力(SCIF)
				100: RTS3 出力 ( SCIF )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE8MD2	0	R/W	PE8 モードビット
1	PE8MD1	0	R/W	PE8/TIOC3A/SCK2/SSCK 端子の機能を選びます。
0	PE8MD0	0	R/W	000 : PE8 入出力(ポ-ト)
				001:TIOC3A 入出力(MTU2)
				010:SCK2 入出力(SCI)
				101:SSCK 入出力(SSU)
				上記以外:設定禁止

# • ポートEコントロールレジスタL2 ( PECRL2 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE7 MD2	PE7 MD1	PE7 MD0	-	PE6 MD2	PE6 MD1	PE6 MD0	-	PE5 MD2	PE5 MD1	PE5 MD0	-	PE4 MD2	PE4 MD1	PE4 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE7MD2	0	R/W	PE7 モードビット
13	PE7MD1	0	R/W	PE7/BS/TIOC2B/UBCTRG/RXD2/SSI 端子の機能を選びます。
12	PE7MD0	0	R/W	000 : PE7 入出力 ( ポ - ト )
				001:TIOC2B 入出力(MTU2)
				010:RXD2入力(SCI)
				011: <del>BS</del> 出力(BSC)*
				101:SSI 入出力(SSU)
				111: <del>UBCTRG</del> 出力(UBC)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PE6MD2	0	R/W	PE6 モードビット
9	PE6MD1	0	R/W	PE6/CS7/TIOC2A/SCK3 端子の機能を選びます。
8	PE6MD0	0	R/W	000:PE6 入出力(ポ-ト)
				001:TIOC2A 入出力(MTU2)
				010:SCK3 入出力(SCIF)
				101: <del>CS7</del> 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE5MD2	0	R/W	PE5 モードビット
5	PE5MD1	0	R/W	PE5/CS6/TIOC1B/TXD3/ASEBRKAK/ASEBRK 端子の機能を選びます。E10A
4	PE5MD0	0	R/W	使用時( ASEMD0 = L 時 )は ASEBRKAK 出力/ASEBRK 入力に固定されます。
				000 : PE5 入出力(ポ-ト)
				001:TIOC1B 入出力(MTU2)
				010:TXD3 出力(SCIF)
				101: <del>CS6</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE4MD2	0	R/W	PE4 モードビット
1	PE4MD1	0	R/W	PE4/TIOC1A/RXD3/TCK 端子の機能を選びます。E10A 使用時(ASEMD0 =
0	PE4MD0	0	R/W	L時)はTCK入力に固定されます。
				000 : PE4 入出力(ポ - ト )
				001:TIOC1A 入出力(MTU2)
				010:RXD3 入力 (SCIF)
				上記以外:設定禁止

• ポートEコントロールレジスタL1 (PECRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE3 MD2	PE3 MD1	PE3 MD0	-	PE2 MD2	PE2 MD1	PE2 MD0	-	PE1 MD2	PE1 MD1	PE1 MD0	-	-	PE0 MD1	PE0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期值	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
14	PE3MD2	0	R/W	PE3 モードビット
13	PE3MD1	0	R/W	PE3/TEND1/TIOC0D/TDO 端子の機能を選びます。E10A 使用時(ASEMDO
12	PE3MD0	0	R/W	= L 時)は TDO 出力に固定されます。
				000 : PE3 入出力 ( ポ - ト )
				001:TIOC0D 入出力(MTU2)
				010:TEND1 出力(DMAC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE2MD2	0	R/W	PE2 モードビット
9	PE2MD1	0	R/W	PE2/DREQ1/TIOC0C/TDI 端子の機能を選びます。E10A 使用時(ASEMDO
8	PE2MD0	0	R/W	= L 時)は TDI 入力に固定されます。
				000 : PE2 入出力 ( ポ - ト )
				001:TIOC0C 入出力(MTU2)
				010 : DREQ1 入力(DMAC)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE1MD2	0	R/W	PE1 モードビット
5	PE1MD1	0	R/W	PE1/TEND0/TIOC0B/TRST 端子の機能を選びます。E10A 使用時 ( ASEMD0
4	PE1MD0	0	R/W	= L 時)は TRST 入力に固定されます。
				000 : PE1 入出力(ポ-ト)
				001:TIOC0B 入出力(MTU2)
				010:TEND0 出力(DMAC)*
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PE0MD1	0	R/W	PEO モードビット
0	PE0MD0	0	R/W	PE0/DREQ0/TIOC0A/TMS 端子の機能を選びます。E10A 使用時(ASEMDO
				=L時)はTMS入力に固定されます。
				00:PE0 入出力(ポ-ト)
				01:TIOC0A 入出力(MTU2)
				10:DREQ0入力(DMAC)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# (3) SH7085 の場合

• ポートEコントロールレジスタH2、H1 (PECRH2、PECRH1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

• ポートEコントロールレジスタL4 ( PECRL4 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE15 MD2	PE15 MD1	PE15 MD0	-	PE14 MD2	PE14 MD1	PE14 MD0	-	-	PE13 MD1	PE13 MD0	-	PE12 MD2	PE12 MD1	PE12 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE15MD2	0	R/W	PE15 モードビット
13	PE15MD1	0	R/W	PE15/CKE/DACK1/TIOC4D/IRQOUT 端子の機能を選びます。
12	PE15MD0	0	R/W	000 : PE15 入出力(ポ-ト)
				001:TIOC4D 入出力(MTU2)
				010 : DACK1 出力(DMAC)*
				011:IRQOUT 出力(INTC)
				101:CKE 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE14MD2	0	R/W	PE14 モードビット
9	PE14MD1	0	R/W	PE14/WRHH/ICIOWR/AH/DQMUU/DACK0/TIOC4C 端子の機能を選びます。
8	PE14MD0	0	R/W	000 : PE14 入出力(ポ-ト)
				001:TIOC4C 入出力(MTU2)
				010:DACK0 出力(DMAC)*
				101:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期值	R/W	説 明
5	PE13MD1	0	R/W	PE13 モードビット
4	PE13MD0	0	R/W	PE13/TIOC4B/MRES/ASEBRKAK/ASEBRK 端子の機能を選びます。E10A 使
				用時(ASEMD0 = L 時)は ASEBRKAK 出力/ASEBRK 入力に固定されます。
				00 : PE13 入出力(ポ-ト)
				01:TIOC4B 入出力(MTU2)
				10: MRES 入力 (INTC)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE12MD2	0	R/W	PE12 モードビット
1	PE12MD1	0	R/W	PE12/TIOC4A/TXD3/SCS/TCK 端子の機能を選びます。E10A 使用時
0	PE12MD0	0	R/W	( ASEMD0 = L 時 ) は TCK 入力に固定されます。
				000:PE12 入出力(ポ-ト)
				001:TIOC4A 入出力(MTU2)
				011:TXD3 出力(SCIF)
				101: <del>SCS</del> 入出力(SSU)
				上記以外:設定禁止

• ポートEコントロールレジスタL3(PECRL3)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	PE11 MD2	PE11 MD1	PE11 MD0	-	PE10 MD2	PE10 MD1	PE10 MD0	-	PE9 MD2	PE9 MD1	PE9 MD0	-	PE8 MD2	PE8 MD1	PE8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE11MD2	0	R/W	PE11 モードビット
13	PE11MD1	0	R/W	PE11/TIOC3D/RXD3/CTS3/TDO 端子の機能を選びます。E10A 使用時
12	PE11MD0	0	R/W	(ASEMDO=L時)はTDO出力に固定されます。
				000 : PE11 入出力(ポ - ト)
				001:TIOC3D 入出力(MTU2)
				011:RXD3 入力(SCIF)
				100: CTS3 入力 (SCIF)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
10	PE10MD2	0	R/W	PE10 モードビット
9	PE10MD1	0	R/W	PE10/TIOC3C/TXD2/SSO/TDI 端子の機能を選びます。E10A 使用時
8	PE10MD0	0	R/W	(ASEMDO=L時)はTDI入力に固定されます。
				000 : PE10 入出力(ポ-ト)
				001:TIOC3C 入出力(MTU2)
				010: TXD2 出力 ( SCI )
				101:SSO 入出力(SSU)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE9MD2	0	R/W	PE9 モードビット
5	PE9MD1	0	R/W	PE9/TIOC3B/SCK3/RTS3/TRST 端子の機能を選びます。E10A 使用時
4	PE9MD0	0	R/W	(ASEMD0=L時)はTRST入力に固定されます。
				000 : PE9 入出力(ポ-ト)
				001:TIOC3B 入出力(MTU2)
				011:SCK3 入出力(SCIF)
				100: RTS3 出力 ( SCIF )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE8MD2	0	R/W	PE8 モードビット
1	PE8MD1	0	R/W	PE8/TIOC3A/SCK2/SSCK/TMS 端子の機能を選びます。E10A 使用時
0	PE8MD0	0	R/W	(ASEMDO=L 時)は TMS 入力に固定されます。
				000:PE8 入出力(ポ-ト)
				001:TIOC3A 入出力(MTU2)
				010:SCK2 入出力(SCI)
				101:SSCK 入出力(SSU)
				上記以外:設定禁止

#### • ポートEコントロールレジスタL2 (PECRL2)

ビット: 15 14 13 12 10 9 6 PE6 MD1 PE6 MD2 PE6 MD0 PE5 MD2 PE5 MD1 PE4 MD2 初期値: 0 0 0 R/W: R R/W R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
14	PE7MD2	0	R/W	PE7 モードビット
13	PE7MD1	0	R/W	PE7/BS/TIOC2B/UBCTRG/RXD2/SSI 端子の機能を選びます。
12	PE7MD0	0	R/W	000:PE7 入出力(ポ-ト)
				001:TIOC2B 入出力(MTU2)
				010:RXD2 入力(SCI)
				011:BS 出力(BSC)*
				101:SSI 入出力(SSU)
				111:UBCTRG 出力(UBC)
				上記以外:設定禁止
11	-	0	R	リザープビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE6MD2	0	R/W	PE6 モードビット
9	PE6MD1	0	R/W	PE6/CS7/TIOC2A/SCK3/AUDATA0 端子の機能を選びます。 E10A の AUD 機
8	PE6MD0	0	R/W	能を本端子にて使用時は、AUDATAO 出力に固定されます。
				000 : PE6 入出力(ポ-ト)
				001:TIOC2A 入出力(MTU2)
				010:SCK3 入出力(SCIF)
				101: <del>CS7</del> 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE5MD2	0	R/W	PE5 モードビット
5	PE5MD1	0	R/W	PE5/CS6/CE1B/TIOC1B/TXD3/AUDATA1 端子の機能を選びます。E10A の
4	PE5MD0	0	R/W	AUD 機能を本端子にて使用時は、AUDATA1 出力に固定されます。
				000 : PE5 入出力 ( ポ - ト )
				001:TIOC1B 入出力 (MTU2)
				010:TXD3 出力 (SCIF)
				101: <del>CS6/CE1B</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE4MD2	0	R/W	PE4 モードビット
1	PE4MD1	0	R/W	PE4/IOIS16/TIOC1A/RXD3/AUDATA2 端子の機能を選びます。 E10A の AUD
0	PE4MD0	0	R/W	機能を本端子にて使用時は、AUDATA2 出力に固定されます。
				000: PE4 入出力(ポ・ト)
				001:TIOC1A 入出力(MTU2)
				010:RXD3 入力 (SCIF)
				101: <del>IOIS16</del> 入力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

• ポートEコントロールレジスタL1 (PECRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE3 MD2	PE3 MD1	PE3 MD0	-	PE2 MD2	PE2 MD1	PE2 MD0	-	PE1 MD2	PE1 MD1	PE1 MD0	-	-	PE0 MD1	PE0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE3MD2	0	R/W	PE3 モードビット
13	PE3MD1	0	R/W	PE3/TEND1/TIOC0D/AUDATA3 端子の機能を選びます。E10A の AUD 機能
12	PE3MD0	0	R/W	を本端子にて使用時は、AUDATA3 出力に固定されます。
				000 : PE3 入出力 ( ポ - ト )
				001:TIOC0D 入出力(MTU2)
				010:TEND1 出力(DMAC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE2MD2	0	R/W	PE2 モードビット
9	PE2MD1	0	R/W	PE2/DREQ1/TIOC0C 端子の機能を選びます。
8	PE2MD0	0	R/W	000 : PE2 入出力(ポ-ト)
				001:TIOC0C 入出力(MTU2)
				010 : DREQ1 入力 ( DMAC )
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE1MD2	0	R/W	PE1 モードビット
5	PE1MD1	0	R/W	PE1/TEND0/TIOC0B 端子の機能を選びます。
4	PE1MD0	0	R/W	000 : PE1 入出力 ( ポ - ト )
				001:TIOC0B 入出力(MTU2)
				010:TEND0 出力(DMAC)*
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
1	PE0MD1	0	R/W	PEO モードビット
0	PE0MD0	0	R/W	PE0/DREQ0/TIOC0A/AUDCK 端子の機能を選びます。 E10A の AUD 機能を 本端子にて使用時は、AUDCK 出力に固定されます。
				00 : PE0 入出力(ポ-ト)
				01:TIOC0A 入出力(MTU2)
				10 : DREQ0 入力(DMAC)
				上記以外:設定禁止

# (4) SH7086 の場合

• ポートEコントロールレジスタH2 ( PECRH2 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PE21 MD1	PE21 MD0	-	-	PE20 MD1	PE20 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期值	R/W	説 明
15~6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE21MD1	0	R/W	PE21 モードビット
4	PE21MD0	0	R/W	PE21/TIOC4DS 端子の機能を選びます。
				00 : PE21 入出力(ポ-ト)
				01:TIOC4DS 入出力(MTU2S)
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PE20MD1	0	R/W	PE20 モードビット
0	PE20MD0	0	R/W	PE20/TIOC4CS 端子の機能を選びます。
				00 : PE20 入出力(ポ-ト)
				01:TIOC4CS 入出力(MTU2S)
				上記以外:設定禁止

• ポートEコントロールレジスタH1 ( PECRH1 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PE19 MD1	PE19 MD0	-	-	PE18 MD1	PE18 MD0	-	-	PE17 MD1	PE17 MD0	-	PE16 MD2	PE16 MD1	PE16 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PE19MD1	0	R/W	PE19 モードビット
12	PE19MD0	0	R/W	PE19/TIOC4BS 端子の機能を選びます。
				00 : PE19 入出力(ポ-ト)
				01:TIOC4BS 入出力(MTU2S)
				上記以外:設定禁止
11、10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PE18MD1	0	R/W	PE18 モードビット
8	PE18MD0	0	R/W	PE18/TIOC4AS 端子の機能を選びます。
				00 : PE18 入出力(ポ-ト)
				01:TIOC4AS 入出力(MTU2S)
				上記以外:設定禁止
7、6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE17MD1	0	R/W	PE17 モードビット
4	PE17MD0	0	R/W	PE17/TIOC3DS 端子の機能を選びます。
				00 : PE17 入出力(ポ - ト)
				01:TIOC3DS 入出力(MTU2S)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE16MD2	0	R/W	PE16 モードビット
1	PE16MD1	0	R/W	PE16/CS8/TIOC3BS 端子の機能を選びます。
0	PE16MD0	0	R/W	000:PE16 入出力(ポ-ト)
				001:TIOC3BS 入出力(MTU2S)
				101: <del>CS8</del> 出力(BSC)*
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

# • ポートEコントロールレジスタL4 ( PECRL4 )

ビット: 15 12 14 13 10 PE15 MD2 PE15 MD1 PE15 MD0 PE14 MD2 PE14 MD1 PE14 MD0 PE13 MD1 PE13 MD0 PE12 MD2 PE12 MD0 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 R/W: R R/W R/W R/W R R/W R/W R/W R R R/W R/W R R/W R/W R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE15MD2	0	R/W	PE15 モードビット
13	PE15MD1	0	R/W	PE15/CKE/DACK1/TIOC4D/IRQOUT 端子の機能を選びます。
12	PE15MD0	0	R/W	000:PE15 入出力(ポ-ト)
				001:TIOC4D 入出力(MTU2)
				010:DACK1 出力(DMAC)*
				011:ĪRQOUT 出力(INTC)
				101:CKE 出力(BSC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE14MD2	0	R/W	PE14 モードビット
9	PE14MD1	0	R/W	PE14/WRHH/ICIOWR/AH/DQMUU/DACK0/TIOC4C 端子の機能を選びます。
8	PE14MD0	0	R/W	000 : PE14 入出力(ポ-ト)
				001:TIOC4C 入出力(MTU2)
				010:DACK0 出力(DMAC)*
				101:WRHH/ICIOWR/AH/DQMUU 出力(BSC)*
				上記以外:設定禁止
7、6	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE13MD1	0	R/W	PE13 モードビット
4	PE13MD0	0	R/W	PE13/TIOC4B/MRES/ASEBRKAK/ASEBRK 端子の機能を選びます。E10A 使
				用時(ASEMDO = L 時)は ASEBRKAK 出力/ASEBRK 入力に固定されます。
				00 : PE13 入出力(ポ-ト)
				01:TIOC4B 入出力(MTU2)
				10: MRES 入力 (INTC)
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
2	PE12MD2	0	R/W	PE12 モードビット
1	PE12MD1	0	R/W	PE12/TIOC4A/TXD3/ <del>SCS</del> /TCK 端子の機能を選びます。E10A 使用時
0	PE12MD0	0	R/W	(ASEMDO=L時)はTCK入力に固定されます。
				000:PE12 入出力(ポ-ト)
				001:TIOC4A 入出力(MTU2)
				011:TXD3 出力(SCIF)
				101: <del>SCS</del> 入出力(SSU)
				上記以外:設定禁止

• ポートEコントロールレジスタL3 ( PECRL3 )

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE11 MD2	PE11 MD1	PE11 MD0	-	PE10 MD2	PE10 MD1	PE10 MD0	-	PE9 MD2	PE9 MD1	PE9 MD0	-	PE8 MD2	PE8 MD1	PE8 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE11MD2	0	R/W	PE11 モードビット
13	PE11MD1	0	R/W	PE11/TIOC3D/RXD3/CTS3/TDO 端子の機能を選びます。E10A 使用時
12	PE11MD0	0	R/W	(ASEMDO=L 時)はTDO出力に固定されます。
				000 : PE11 入出力(ポ-ト)
				001:TIOC3D 入出力(MTU2)
				011:RXD3 入力(SCIF)
				100 : CTS3 入力 ( SCIF )
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE10MD2	0	R/W	PE10 モードビット
9	PE10MD1	0	R/W	PE10/TIOC3C/TXD2/SSO/TDI 端子の機能を選びます。E10A 使用時
8	PE10MD0	0	R/W	(ASEMDO=L時)はTDI入力に固定されます。
				000:PE10 入出力(ポ-ト)
				001:TIOC3C 入出力(MTU2)
				010:TXD2出力(SCI)
				101:SSO 入出力(SSU)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
6	PE9MD2	0	R/W	PE9 モードビット
5	PE9MD1	0	R/W	PE9/TIOC3B/SCK3/RTS3/TRST 端子の機能を選びます。E10A 使用時
4	PE9MD0	0	R/W	(ASEMDO=L時)はTRST入力に固定されます。
				000 : PE9 入出力(ポ-ト)
				001:TIOC3B 入出力(MTU2)
				011:SCK3 入出力(SCIF)
				100: RTS3 出力 ( SCIF )
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE8MD2	0	R/W	PE8 モードビット
1	PE8MD1	0	R/W	PE8/TIOC3A/SCK2/SSCK/TMS 端子の機能を選びます。E10A 使用時
0	PE8MD0	0	R/W	(ASEMD0=L 時)は TMS 入力に固定されます。
				000:PE8 入出力(ポ-ト)
				001:TIOC3A 入出力(MTU2)
				010:SCK2 入出力(SCI)
				101:SSCK 入出力(SSU)
				上記以外:設定禁止

#### • ポートEコントロールレジスタL2 (PECRL2)

ビット: 15 14 13 12 11 10 9 8 6 0 PE7 MD1 PE6 MD2 PE6 MD1 PE6 MD0 PE5 MD2 PE4 MD0 初期値: 0 0 0 0 0 0 0 0 0 0 0 0 R/W R/W R/W R/W: R R/W R/W R/W R R/W R/W R/W R R/W R/W R/W R

ビット	ビット名	初期値	R/W	説明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
14	PE7MD2	0	R/W	PE7 モードビット
13	PE7MD1	0	R/W	PE7/BS/TIOC2B/UBCTRG/RXD2/SSI 端子の機能を選びます。
12	PE7MD0	0	R/W	000 : PE7 入出力 ( ポ - ト )
				001:TIOC2B 入出力(MTU2)
				010:RXD2入力(SCI)
				011: <del>BS</del> 出力(BSC)*
				101:SSI 入出力(SSU)
				111: <del>UBCTRG</del> 出力(UBC)
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
10	PE6MD2	0	R/W	PE6 モードビット
9	PE6MD1	0	R/W	PE6/CS7/TIOC2A/SCK3/AUDATA0 端子の機能を選びます。 E10A の AUD 機
8	PE6MD0	0	R/W	能を本端子にて使用時は、AUDATAO 出力に固定されます。
				000 : PE6 入出力 ( ポ - ト )
				001:TIOC2A 入出力(MTU2)
				010 : SCK3 入出力 ( SCIF )
				101: <del>CS7</del> 出力(BSC)*
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE5MD2	0	R/W	PE5 モードビット
5	PE5MD1	0	R/W	PE5/CS6/CE1B/TIOC1B/TXD3/AUDATA1 端子の機能を選びます。E10A の
4	PE5MD0	0	R/W	AUD 機能を本端子にて使用時は、AUDATA1 出力に固定されます。
				000 : PE5 入出力(ポ-ト)
				001:TIOC1B 入出力(MTU2)
				010:TXD3 出力 (SCIF)
				101: <del>CS6/CE1B</del> 出力(BSC)*
				上記以外:設定禁止
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PE4MD2	0	R/W	PE4 モードビット
1	PE4MD1	0	R/W	PE4/ĪOIS16/TIOC1A/RXD3/AUDATA2 端子の機能を選びます。 E10A の AUD
0	PE4MD0	0	R/W	機能を本端子にて使用時は、AUDATA2 出力に固定されます。
				000:PE4 入出力(ポ-ト)
				001:TIOC1A 入出力(MTU2)
				010:RXD3入力(SCIF)
				101: <del>IOIS16</del> 入力(BSC)*
				上記以外:設定禁止

• ポートEコントロールレジスタL1 (PECRL1)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	PE3 MD2	PE3 MD1	PE3 MD0	-	PE2 MD2	PE2 MD1	PE2 MD0	-	PE1 MD2	PE1 MD1	PE1 MD0	-	-	PE0 MD1	PE0 MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説明
14	PE3MD2	0	R/W	PE3 モードビット
13	PE3MD1	0	R/W	PE3/TEND1/TIOC0D/AUDATA3 端子の機能を選びます。E10A の AUD 機能
12	PE3MD0	0	R/W	を本端子にて使用時は、AUDATA3 出力に固定されます。
				000 : PE3 入出力(ポ-ト)
				001:TIOC0D 入出力(MTU2)
				010:TEND1 出力(DMAC)*
				上記以外:設定禁止
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE2MD2	0	R/W	PE2 モードビット
9	PE2MD1	0	R/W	PE2/DREQ1/TIOC0C 端子の機能を選びます。
8	PE2MD0	0	R/W	000 : PE2 入出力(ポ-ト)
				001:TIOC0C 入出力(MTU2)
				010 : DREQ1 入力(DMAC)
				上記以外:設定禁止
7	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
6	PE1MD2	0	R/W	PE1 モードビット
5	PE1MD1	0	R/W	PE1/TEND0/TIOC0B 端子の機能を選びます。
4	PE1MD0	0	R/W	000 : PE1 入出力 ( ポ - ト )
				001:TIOC0B 入出力(MTU2)
				010:TEND0 出力(DMAC)*
				上記以外:設定禁止
3、2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PE0MD1	0	R/W	PEO モードビット
0	PE0MD0	0	R/W	PE0/DREQ0/TIOC0A/AUDCK 端子の機能を選びます。 E10A の AUD 機能を
				本端子にて使用時は、AUDCK 出力に固定されます。
				00 : PE0 入出力(ポ・ト)
				01:TIOC0A 入出力(MTU2)
				10 : DREQ0 入力(DMAC)
				上記以外:設定禁止

【注】 \* 内蔵 ROM 有効 / 無効外部拡張モード時のみ有効な機能です。シングルチップモードでは設定しないでください。

2014.10.16

# 21.1.11 大電流ポートコントロールレジスタ (HCPCR)

HCPCR は、読み出し/書き込み可能な 16 ビットのレジスタで、大電流ポート(SH7083 ではPD9、PD11~PD15、PE12~PE15の10端子、SH7084ではPD9、PD11~PD15、PE9、PE11~PE15の12端子、SH7085ではPD9、PD11~PD15、PD24~PD29、PE9、PE11~PE15の18端子、SH7086ではPD9、PD11~PD15、PD24~PD29、PE9、PE11~PE15の18端子、SH7086ではPD9、PD11~PD15、PD24~PD29、PE9、PE11~PE21の24端子)の制御を行います。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	MZI ZDH	MZI ZDL	MZI ZEH	MZI ZEL
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15~4	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	MZIZDH	1	R/W	ポート D 大電流ポートハイインピーダンス H
				発振停止検出時およびソフトウェアスタンバイモード時、PD24~PD29 の大
				電流ポートを PFC の設定にかかわらずハイインピーダンスにするかを選択
				します。
				0:ハイインピーダンスにする
				1:ハイインピーダンスにしない
				本ビットを1にした場合、発振停止検出時は端子状態を保持します。ソフト
		<u> </u>		ウェアスタンバイモード時は、「付録 A. 端子状態」を参照してください。
2	MZIZDL	1	R/W	ポートD大電流ポートハイインピーダンスL
				発振停止検出時およびソフトウェアスタンバイモード時、PD9、PD11~PD15
				の大電流ポートを PFC の設定にかかわらずハイインピーダンスにするかを 選択します。
				0:ハイインピーダンスにする
				1:ハイインピーダンスにしない
				本ビットを 1 にした場合、発振停止検出時は端子状態を保持します。ソフト
				ウェアスタンパイモード時は、「付録 A. 端子状態」を参照してください。
1	MZIZEH	1	R/W	ポートE大電流ポートハイインピーダンス H
				発振停止検出時およびソフトウェアスタンバイモード時、PE16~PE21 の大
				電流ポートを PFC の設定にかかわらずハイインピーダンスにするかを選択
				します。
				0:ハイインピーダンスにする
				1: ハイインピーダンスにしない
				本ビットを1にした場合、発振停止検出時は端子状態を保持します。ソフト
				ウェアスタンバイモード時は、「付録 A. 端子状態」を参照してください。

ビット	ビット名	初期値	R/W	説 明
0	MZIZEL	1	R/W	ポートE大電流ポートハイインピーダンスL
				発振停止検出時およびソフトウェアスタンパイモード時、PE9、PE11~PE15の大電流ポートを PFC の設定にかかわらずハイインピーダンスにするかを選択します。
				0:ハイインピーダンスにする
				1:ハイインピーダンスにしない
				本ピットを1にした場合、発振停止検出時は端子状態を保持します。ソフト ウェアスタンパイモード時は、「付録 A. 端子状態」を参照してください。

# 21.1.12 IRQOUT 機能コントロールレジスタ (IFCR)

IFCR は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート D コントロールレジスタ H4 ( PDCRH4 ) およびポート E コントロールレジスタ L4 ( PECRL4 ) により、マルチプレクス機能が IRQOUT 出力に設定された場合、その出力を制御するために使用します。 PDCRH4 または PECRL4 の設定が他の機能になっている場合、このレジスタの設定は端子の機能に影響を与えません。

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	IRQ MD3	IRQ MD2	IRQ MD1	IRQ MD0
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15~4	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	IRQMD3	0	R/W	ポート D TRQOUT 端子機能選択
2	IRQMD2	0	R/W	PDCRH4のビット 9、8 (PD30MD1、PD30MD0)が(1、0)に設定されている場合の IRQOUT 端子機能を選びます。
				00:割り込み要求受け付け出力
				01:リフレッシュ信号出力
				10:割り込み要求受け付け出力またはリフレッシュ信号出力(どちらが出力されるかは、そのときの動作状態によります)
				11:常にハイレベル出力
1	IRQMD1	0	R/W	ポートE IRQOUT 端子機能選択
0	IRQMD0	0	R/W	PECRL4 のビット 14、13、12 ( PE15MD2、PE15MD1、PE15MD0 ) が ( 0、 1、1 ) に設定されている場合の IRQOUT 端子機能を選びます。 00:割り込み要求受け付け出力
				01:リフレッシュ信号出力
				10:割り込み要求受け付け出力またはリフレッシュ信号出力(どちらが出力されるかは、そのときの動作状態によります)
				11:常にハイレベル出力

#### 21.2 使用上の注意事項

- 1. 本LSIでは、同一機能が複数の端子にマルチプレクス機能として割り付けられています。これは、端子機能の 選択自由度を向上させるとともにボードの設定を容易にすることを目的としていますが、1つの機能を2端子 以上で使用する場合は次の点に注意して使用してください。
- 端子機能が入力機能の場合

複数の端子から入力される信号は、ORもしくはAND論理によって1つの信号となり、LSI内部へ伝搬されま す。そのため他の同一機能である端子の入力状態によっては、入力した信号とは異なる信号がLSI内部へ伝搬 することがあります。表21.22に複数の端子に割り付けられている入力機能の伝搬形式を示します。以下のい ずれかの機能を2つ以上の端子で使用する場合、伝搬形式を考慮し、信号の極性に注意して使用してください。

表 21 22	複数端子に割り付けられている入力機能の伝搬形式

OR 型	AND 型
SCK0、SCK3、RXD0、RXD3、	IRQ0~IRQ7、DREQ0、DREQ1、BREQ、WAIT、ADTRG、
TIOC3AS ~ TIOC3DS、 TIOC4AS ~ TIOC4DS、	POE4 ~ POE8
TIC5U、TIC5V、TIC5W、TIC5US、TIC5VS、TIC5WS	

OR型:複数の端子から入力される信号は、OR論理によって1つの信号となり、LSI内部に伝搬します。 AND型:複数の端子から入力される信号は、AND論理によって1つの信号となり、LSI内部に伝搬します。

- 端子機能が出力機能の場合
  - 選択したすべての端子から同一機能を出力することができます。
- 2. 入出力ポートとDREOまたはIROがマルチプレクスされている端子で、ポート入力がローレベル状態から DREOまたはIROエッジ検出に切り換えた場合、当該エッジが検出されます。
- 3. 表21.17~表21.20のPFCで設定可能な機能以外に設定しないでください。指定機能以外に設定した場合、動 作は保証されません。
- 4. シングルチップモード (MCU動作モード3) におけるPFCの設定について

シングルチップモードにおいて、PFCでアドレスバス、データバス、バス制御信号、BREQ、BACK、CK、 DACK、TENDを選択しないでください。選択した場合、アドレスバスについてはハイレベルもしくはローレ ベル出力、データバスについてはハイインピーダンス出力、その他の出力信号はハイレベル出力となります。 BREQとWAITは入力となりますのでオープンにしないでください。ただし、バス権要求入力と外部ウェイト は無効です。

# 22. 1/0 ポート

SH7083 のポートは、A、B、C、D、E、Fの6本から構成されています。ポートAは11ビット、ポートBは9ビット、ポートCは16ビット、ポートDは16ビット、ポートEは13ビットの入出力ポートです。ポートFは8ビットの入力専用ポートです。

SH7084 のポートは、A、B、C、D、E、F の 6 本から構成されています。ポート A は 18 ビット、ポート B は 10 ビット、ポート C は 16 ビット、ポート D は 16 ビット、ポート E は 16 ビットの入出力ポートです。ポート E は 16 ビットの入力専用ポートです。

SH7085 のポートは、A、B、C、D、E、Fの 6 本から構成されています。ポート A は 26 ビット、ポート B は 10 ビット、ポート C は 16 ビット、ポート D は 32 ビット、ポート E は 16 ビットの入出力ポートです。ポート F は 8 ビットの入力専用ポートです。

SH7086 のポートは、A、B、C、D、E、Fの6本から構成されています。ポートAは30ビット、ポートBは10ビット、ポートCは24ビット、ポートDは32ビット、ポートEは22ビットの入出力ポートです。ポートFは16ビットの入力専用ポートです。

それぞれのポートの端子は、すべて、その他の機能とを兼ねているマルチプレクス端子です。マルチプレクス端子の機能の選択は、ピンファンクションコントローラ (PFC) で行います。

ポートはそれぞれ、端子のデータを格納するためのデータレジスタをもっています。

# 22.1 ポートA

SH7083 のポート A は、図 22.1 に示すような、11 本の端子を持つ入出力ポートです。




図 22.1 ポートA(SH7083 の場合)

SH7084 のポート A は、図 22.2 に示すような、18 本の端子を持つ入出力ポートです。




図 22.2 ポートA (SH7084 の場合)

SH7085 のポート A は、図 22.3 に示すような、26 本の端子を持つ入出力ポートです。




図 22.3 ポートA(SH7085 の場合)

SH7086 のポート A は、図 22.4 に示すような、30 本の端子を持つ入出力ポートです。




図 22.4 ポートA (SH7086 の場合)

#### 22.1.1 レジスタの説明

ポート A は SH7083 では 11 ビット、SH7084 では 18 ビット、SH7085 では 26 ビット、SH7086 では 30 ビットの 入出力ポートです。ポート A には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態による レジスタの状態については「第27章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポート A データレジスタ H	PADRH	R/W	H'0000	H'FFFFD100	8、16、32
ポート A データレジスタ L	PADRL	R/W	H'0000	H'FFFFD102	8、16
ポート A ポートレジスタ H	PAPRH	R	-	H'FFFFD11C	8、16、32
ポートAポートレジスタL	PAPRL	R	-	H'FFFFD11E	8、16

表 22.1 レジスタ構成

#### 22.1.2 ポート A データレジスタ H、L (PADRH、PADRL)

PADRH および PADRL は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート A のデータを格納しま す。SH7083 では PA15DR~PA12DR ビット、PA10DR~PA7DR ビット、PA5DR~PA3DR ビットは、それぞれ PA15 ~PA12 端子、PA10~PA7 端子、PA5~PA3 端子 (兼用機能については記述を省略)に対応しています。SH7084 では PA17DR~PA0DR ビットは、それぞれ PA17~PA0 端子 (兼用機能については記述を省略)に対応していま す。SH7085 では PA25DR ~ PA0DR ビットは、それぞれ PA25 ~ PA0 端子 (兼用機能については記述を省略) に対 応しています。SH7086 では PA29DR~PA0DR ビットは、それぞれ PA29~PA0 端子 ( 兼用機能については記述を 省略)に対応しています。

端子機能が汎用出力の場合には、PADRH または PADRL に値を書き込むと端子からその値が出力され、PADRH または PADRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PADRH または PADRL を読み出すとレジスタの値ではなく端子の状態が直接 読み出されます。また PADRH または PADRL に値を書き込むと、PADRH または PADRL にその値を書き込めま すが、端子の状態には影響しません。表 22.2 にポート A データレジスタの読み出し / 書き込み動作を示します。

#### • PADRH (SH7083の場合)

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期值:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PADRH (SH7084の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PA17 DR	PA16 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~2	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA17DR	0	R/W	表 22.2 参照
0	PA16DR	0	R/W	

# • PADRH (SH7085の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PA25 DR	PA24 DR	PA23 DR	PA22 DR	PA21 DR	PA20 DR	PA19 DR	PA18 DR	PA17 DR	PA16 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W									

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA25DR	0	R/W	表 22.2 参照
8	PA24DR	0	R/W	
7	PA23DR	0	R/W	
6	PA22DR	0	R/W	
5	PA21DR	0	R/W	
4	PA20DR	0	R/W	
3	PA19DR	0	R/W	
2	PA18DR	0	R/W	
1	PA17DR	0	R/W	
0	PA16DR	0	R/W	

# • PADRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PA29 DR	PA28 DR	PA27 DR	PA26 DR	PA25 DR	PA24 DR	PA23 DR	PA22 DR	PA21 DR	PA20 DR	PA19 DR	PA18 DR	PA17 DR	PA16 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R/W													

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA29DR	0	R/W	表 22.2 参照
12	PA28DR	0	R/W	
11	PA27DR	0	R/W	
10	PA26DR	0	R/W	
9	PA25DR	0	R/W	
8	PA24DR	0	R/W	
7	PA23DR	0	R/W	
6	PA22DR	0	R/W	
5	PA21DR	0	R/W	
4	PA20DR	0	R/W	
3	PA19DR	0	R/W	
2	PA18DR	0	R/W	
1	PA17DR	0	R/W	
0	PA16DR	0	R/W	

# • PADRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PA15 DR	PA14 DR	PA13 DR	PA12 DR	-	PA10 DR	PA9 DR	PA8 DR	PA7 DR	-	PA5 DR	PA4 DR	PA3 DR	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PA15DR	0	R/W	表 22.2 参照
14	PA14DR	0	R/W	
13	PA13DR	0	R/W	
12	PA12DR	0	R/W	
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA10DR	0	R/W	表 22.2 参照
9	PA9DR	0	R/W	
8	PA8DR	0	R/W	
7	PA7DR	0	R/W	
6	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA5DR	0	R/W	表 22.2 参照
4	PA4DR	0	R/W	
3	PA3DR	0	R/W	
2~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PADRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PA15 DR	PA14 DR	PA13 DR	PA12 DR	PA11 DR	PA10 DR	PA9 DR	PA8 DR	PA7 DR	PA6 DR	PA5 DR	PA4 DR	PA3 DR	PA2 DR	PA1 DR	PA0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
15	PA15DR	0	R/W	表 22.2 参照
14	PA14DR	0	R/W	
13	PA13DR	0	R/W	
12	PA12DR	0	R/W	
11	PA11DR	0	R/W	
10	PA10DR	0	R/W	
9	PA9DR	0	R/W	
8	PA8DR	0	R/W	
7	PA7DR	0	R/W	
6	PA6DR	0	R/W	
5	PA5DR	0	R/W	
4	PA4DR	0	R/W	
3	PA3DR	0	R/W	
2	PA2DR	0	R/W	
1	PA1DR	0	R/W	
0	PA0DR	0	R/W	

表 22.2 ポート A データレジスタ ( PADR ) の読み出し / 書き込み動作

# • PADRHのビット13~0およびPADRLのビット15~0

PAIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PADRH、L に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PADRH、L に書き込めるが、端子の状態に影響しない
1	汎用出力	PADRH、L の値	書き込み値が端子から出力される
	汎用出力以外	PADRH、L の値	PADRH、L に書き込めるが、端子の状態に影響しない

# 22.1.3 ポートAポートレジスタH、L(PAPRH、PAPRL)

PAPRH および PAPRL は、読み出しのみ可能な 16 ビットのレジスタで、PFC の設定にかかわらず常に端子の状態を読み出すことができます。SH7083 では PA15PR ~ PA12PR ビット、PA10PR ~ PA7PR ビット、PA5PR ~ PA3PR ビットは、それぞれ PA15 ~ PA12 端子、PA10 ~ PA7 端子、PA5 ~ PA3 端子(兼用機能については記述を省略)に対応しています。SH7084 では PA17PR ~ PA0PR ビットは、それぞれ PA17 ~ PA0 端子(兼用機能については記述を省略)に対応しています。SH7085 では PA25PR ~ PA0PR ビットは、それぞれ PA25 ~ PA0 端子(兼用機能については記述を省略)に対応しています。SH7086 では PA29PR ~ PA0PR ビットは、それぞれ PA29 ~ PA0 端子(兼用機能については記述を省略)に対応しています。SH7086 では PA29PR ~ PA0PR ビットは、それぞれ PA29 ~ PA0 端子(兼用機能については記述を省略)に対応しています。

#### • PAPRH (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0		0			0	0	0	_	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

#### • PAPRH (SH7084の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	-	-	-	-	-	-	-	-	PA17 PR	PA16 PR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~2	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
1	PA17PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
0	PA16PR	端子の状態	R	は無効です。

# • PAPRH (SH7085の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PA25 PR	PA24 PR	PA23 PR	PA22 PR	PA21 PR	PA20 PR	PA19 PR	PA18 PR	PA17 PR	PA16 PR
初期値:	0	0	0	0	0	0	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PA25PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
8	PA24PR	端子の状態	R	は無効です。
7	PA23PR	端子の状態	R	
6	PA22PR	端子の状態	R	
5	PA21PR	端子の状態	R	
4	PA20PR	端子の状態	R	
3	PA19PR	端子の状態	R	
2	PA18PR	端子の状態	R	
1	PA17PR	端子の状態	R	
0	PA16PR	端子の状態	R	

# • PAPRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	PA29 PR	PA28 PR	PA27 PR	PA26 PR	PA25 PR	PA24 PR	PA23 PR	PA22 PR	PA21 PR	PA20 PR	PA19 PR	PA18 PR	PA17 PR	PA16 PR
初期値:	0	0	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15、14	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
13	PA29PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
12	PA28PR	端子の状態	R	は無効です。
11	PA27PR	端子の状態	R	
10	PA26PR	端子の状態	R	
9	PA25PR	端子の状態	R	
8	PA24PR	端子の状態	R	
7	PA23PR	端子の状態	R	
6	PA22PR	端子の状態	R	
5	PA21PR	端子の状態	R	
4	PA20PR	端子の状態	R	
3	PA19PR	端子の状態	R	
2	PA18PR	端子の状態	R	
1	PA17PR	端子の状態	R	
0	PA16PR	端子の状態	R	

# • PAPRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PA15 PR	PA14 PR	PA13 PR	PA12 PR	-	PA10 PR	PA9 PR	PA8 PR	PA7 PR	-	PA5 PR	PA4 PR	PA3 PR	-	-	-
初期値:	*	*	*	*	0	*	*	*	*	0	*	*	*	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PA15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PA14PR	端子の状態	R	は無効です。
13	PA13PR	端子の状態	R	
12	PA12PR	端子の状態	R	
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PA10PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
9	PA9PR	端子の状態	R	は無効です。
8	PA8PR	端子の状態	R	
7	PA7PR	端子の状態	R	
6	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PA5PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
4	PA4PR	端子の状態	R	は無効です。
3	PA3PR	端子の状態	R	
2~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PAPRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PA15 PR	PA14 PR	PA13 PR	PA12 PR	PA11 PR	PA10 PR	PA9 PR	PA8 PR	PA7 PR	PA6 PR	PA5 PR	PA4 PR	PA3 PR	PA2 PR	PA1 PR	PA0 PR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PA15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PA14PR	端子の状態	R	は無効です。
13	PA13PR	端子の状態	R	
12	PA12PR	端子の状態	R	
11	PA11PR	端子の状態	R	
10	PA10PR	端子の状態	R	
9	PA9PR	端子の状態	R	
8	PA8PR	端子の状態	R	
7	PA7PR	端子の状態	R	
6	PA6PR	端子の状態	R	
5	PA5PR	端子の状態	R	
4	PA4PR	端子の状態	R	
3	PA3PR	端子の状態	R	
2	PA2PR	端子の状態	R	
1	PA1PR	端子の状態	R	
0	PA0PR	端子の状態	R	

# 22.2 ポートB

SH7083 のポート B は、図 22.5 に示すような、9 本の端子を持つ入出力ポートです。




図 22.5 ポートB(SH7083 の場合)

SH7084/85/86 のポート B は、図 22.6 に示すような、10 本の端子を持つ入出力ポートです。




図 22.6 ポートB(SH7084/85/86の場合)

#### 22.2.1 レジスタの説明

ポート B は SH7083 では 9 ビット、SH7084/85/86 では 10 ビットの入出力ポートです。ポート B には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名 略称 R/W 初期値 アドレス アクセスサイズ ポートBデータレジスタL **PBDRL** R/W H'0000 H'FFFFD182 8、16 ポートBポートレジスタL **PBPRL** H'0xxx H'FFFFD19E 8、16

表 22.3 レジスタ構成

# 22.2.2 ポート B データレジスタ L ( PBDRL )

PBDRL は、読み出し/書き込み可能な 16 ビットのレジスタで、ポート B のデータを格納します。SH7083 では PB9DR ~ PB4DR ビット、PB2DR ~ PB0DR ビットは、それぞれ PB9 ~ PB4 端子、PB2 ~ PB0 端子 (兼用機能については記述を省略)に対応しています。SH7084/85/86 では PB9DR ~ PB0DR ビットは、それぞれ PB9 ~ PB0 端子 (兼用機能については記述を省略)に対応しています。

端子機能が汎用出力の場合には、PBDRLに値を書き込むと端子からその値が出力され、PBDRLを読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PBDRL を読み出すとレジスタの値ではなく端子の状態が直接読み出されます。また PBDRL に値を書き込むと、PBDRL にその値を書き込めますが、端子の状態には影響しません。表 22.4 にポート B データレジスタの読み出し / 書き込み動作を示します。

# • PBDRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	PB9 DR	PB8 DR	PB7 DR	PB6 DR	PB5 DR	PB4 DR	-	PB2 DR	PB1 DR	PB0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W	R	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PB9DR	0	R/W	表 22.4 参照
8	PB8DR	0	R/W	
7	PB7DR	0	R/W	
6	PB6DR	0	R/W	
5	PB5DR	0	R/W	
4	PB4DR	0	R/W	
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB2DR	0	R/W	表 22.4 参照
1	PB1DR	0	R/W	
0	PB0DR	0	R/W	

# • PBDRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PB9 DR	PB8 DR	PB7 DR	PB6 DR	PB5 DR	PB4 DR	PB3 DR	PB2 DR	PB1 DR	PB0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W									

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PB9DR	0	R/W	表 22.4 参照
8	PB8DR	0	R/W	
7	PB7DR	0	R/W	
6	PB6DR	0	R/W	
5	PB5DR	0	R/W	
4	PB4DR	0	R/W	
3	PB3DR	0	R/W	
2	PB2DR	0	R/W	
1	PB1DR	0	R/W	
0	PB0DR	0	R/W	

#### 表 22.4 ポート B データレジスタ L (PBDRL) の読み出し / 書き込み動作

#### • PBDRLのビット9~0

PBIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PBDRL に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PBDRL に書き込めるが、端子の状態に影響しない
1	汎用出力	PBDRL の値	書き込み値が端子から出力される
	汎用出力以外	PBDRL の値	PBDRL に書き込めるが、端子の状態に影響しない

# 22.2.3 ポートBポートレジスタL(PBPRL)

PBPRL は、読み出しのみ可能な 16 ビットのレジスタで、PFC の設定にかかわらず常に端子の状態を読み出すことができます。SH7083 では PB9PR ~ PB4PR ビット、PB2PR ~ PB0PR ビットは、それぞれ PB9 ~ PB4 端子、PB2 ~ PB0 端子(兼用機能については記述を省略)に対応しています。SH7084/85/86 では PB9PR ~ PB0PR ビットは、それぞれ PB9 ~ PB0 端子(兼用機能については記述を省略)に対応しています。

# • PBPRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PB9 PR	PB8 PR	PB7 PR	PB6 PR	PB5 PR	PB4 PR	-	PB2 PR	PB1 PR	PB0 PR
初期値:	0	0	0	0	0	0	*	*	*	*	*	*	0	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PB9PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
8	PB8PR	端子の状態	R	は無効です。
7	PB7PR	端子の状態	R	
6	PB6PR	端子の状態	R	
5	PB5PR	端子の状態	R	
4	PB4PR	端子の状態	R	
3	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
2	PB2PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
1	PB1PR	端子の状態	R	は無効です。
0	PB0PR	端子の状態	R	

# • PBPRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PB9 PR	PB8 PR	PB7 PR	PB6 PR	PB5 PR	PB4 PR	PB3 PR	PB2 PR	PB1 PR	PB0 PR
初期値:	0	0	0	0	0	0	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PB9PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
8	PB8PR	端子の状態	R	は無効です。
7	PB7PR	端子の状態	R	
6	PB6PR	端子の状態	R	
5	PB5PR	端子の状態	R	
4	PB4PR	端子の状態	R	
3	PB3PR	端子の状態	R	
2	PB2PR	端子の状態	R	
1	PB1PR	端子の状態	R	
0	PB0PR	端子の状態	R	

# 22.3 ポートC

SH7083/84/85 のポート C は、図 22.7 に示すような、16 本の端子を持つ入出力ポートです。




図 22.7 ポート C (SH7083/84/85 の場合)

SH7086 のポート C は、図 22.8 に示すような、24 本の端子を持つ入出力ポートです。




図 22.8 ポート C (SH7086 の場合)

#### 22.3.1 レジスタの説明

ポート C は SH7083/84/85 では 16 ビット、SH7086 では 24 ビットの入出力ポートです。ポート C には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポートCデータレジスタH	PCDRH	R/W	H'0000	H'FFFFD200	8、16、32
ポート C データレジスタ L	PCDRL	R/W	H'0000	H'FFFFD202	8、16
ポート C ポートレジスタ H	PCPRH	R	H'xxxx	H'FFFFD21C	8、16、32
ポート C ポートレジスタ L	PCPRL	R	H'xxxx	H'FFFFD21E	8、16

表 22.5 レジスタ構成

# 22.3.2 ポート C データレジスタ H、L (PCDRH、PCDRL)

PCDRH および PCDRL は、読み出し/書き込み可能な 16 ビットのレジスタで、ポート C のデータを格納します。SH7083/84/85 では PC15DR ~ PC0DR ビットは、それぞれ PC15 ~ PC0 端子 (兼用機能については記述を省略) に対応しています。SH7086 では PC25DR ~ PC18DR、PC15DR ~ PC0DR ビットは、それぞれ PC25 ~ PC18、PC15 ~ PC0 端子 (兼用機能については記述を省略) に対応しています。

端子機能が汎用出力の場合には、PCDRH または PCDRL に値を書き込むと端子からその値が出力され、PCDRH または PCDRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PCDRH または PCDRL を読み出すとレジスタの値ではなく端子の状態が直接 読み出されます。また、PCDRH または PCDRL に値を書き込むと、PCDRH または PCDRL にその値を書き込めま すが、端子の状態には影響しません。表 22.6 にポート C データレジスタの読み出し / 書き込み動作を示します。

#### • PCDRH (SH7083/84/85の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PCDRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PC25 DR	PC24 DR	PC23 DR	PC22 DR	PC21 DR	PC20 DR	PC19 DR	PC18 DR	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R/W	R	R							

ビット	ビット名	初期値	R/W	説 明
15~10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PC25DR	0	R/W	表 22.6 参照
8	PC24DR	0	R/W	
7	PC23DR	0	R/W	
6	PC22DR	0	R/W	
5	PC21DR	0	R/W	
4	PC20DR	0	R/W	
3	PC19DR	0	R/W	
2	PC18DR	0	R/W	
1、0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PCDRL

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PC15 DR	PC14 DR	PC13 DR	PC12 DR	PC11 DR	PC10 DR	PC9 DR	PC8 DR	PC7 DR	PC6 DR	PC5 DR	PC4 DR	PC3 DR	PC2 DR	PC1 DR	PC0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	PC15DR	0	R/W	表 22.6 参照
14	PC14DR	0	R/W	
13	PC13DR	0	R/W	
12	PC12DR	0	R/W	
11	PC11DR	0	R/W	
10	PC10DR	0	R/W	
9	PC9DR	0	R/W	
8	PC8DR	0	R/W	
7	PC7DR	0	R/W	
6	PC6DR	0	R/W	
5	PC5DR	0	R/W	
4	PC4DR	0	R/W	
3	PC3DR	0	R/W	
2	PC2DR	0	R/W	
1	PC1DR	0	R/W	
0	PC0DR	0	R/W	

表 22.6 ポート C データレジスタ ( PCDR ) の読み出し / 書き込み動作

# • PCDRHのビット9~2およびPCDRLのビット15~0

PCIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PCDRH、L に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PCDRH、L に書き込めるが、端子の状態に影響しない
1	汎用出力	PCDRH、L の値	書き込み値が端子から出力される
	汎用出力以外	PCDRH、L の値	PCDRH、L に書き込めるが、端子の状態に影響しない

# 22.3.3 ポート C ポートレジスタ H、L (PCPRH、PCPRL)

PCPRH、PCPRL は、それぞれ読み出しのみ可能な 16 ビットのレジスタで、PFC の設定にかかわらず常に端子の値を読み出すことができます。SH7083/84/85 では PC15PR~PC0PR ビットが、それぞれ PC15~PC0 端子 (端子名からポート以外のマルチプレクス端子名を省略)に対応しています。SH7086 では PC25PR~PC18PR、PC15PR~PC0PR ビットが、それぞれ PC25~PC18、PC15~PC0 端子 (端子名からポート以外のマルチプレクス端子名を省略)に対応しています。

#### • PCPRH (SH7083/84/85の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

#### • PCPRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	PC25 PR	PC24 PR	PC23 PR	PC22 PR	PC21 PR	PC20 PR	PC19 PR	PC18 PR	-	-
初期値:	0	0	0	0	0	0	*	*	*	*	*	*	*	*	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~10	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
9	PC25PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
8	PC24PR	端子の状態	R	は無効です。
7	PC23PR	端子の状態	R	
6	PC22PR	端子の状態	R	
5	PC21PR	端子の状態	R	
4	PC20PR	端子の状態	R	
3	PC19PR	端子の状態	R	
2	PC18PR	端子の状態	R	
1、0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# PCPRL

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PC15 PR	PC14 PR	PC13 PR	PC12 PR	PC11 PR	PC10 PR	PC9 PR	PC8 PR	PC7 PR	PC6 PR	PC5 PR	PC4 PR	PC3 PR	PC2 PR	PC1 PR	PC0 PR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W·	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PC15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PC14PR	端子の状態	R	は無効です。
13	PC13PR	端子の状態	R	
12	PC12PR	端子の状態	R	
11	PC11PR	端子の状態	R	
10	PC10PR	端子の状態	R	
9	PC9PR	端子の状態	R	
8	PC8PR	端子の状態	R	
7	PC7PR	端子の状態	R	
6	PC6PR	端子の状態	R	
5	PC5PR	端子の状態	R	
4	PC4PR	端子の状態	R	
3	PC3PR	端子の状態	R	
2	PC2PR	端子の状態	R	
1	PC1PR	端子の状態	R	
0	PC0PR	端子の状態	R	

# 22.4 ポートD

SH7083/84 のポート D は、図 22.9 に示すような、16 本の端子を持つ入出力ポートです。




図 22.9 ポート D (SH7083/84 の場合)

SH7085/86 のポート D は、図 22.10 に示すような、32 本の端子を持つ入出力ポートです。




図 22.10 ポート D (SH7085/86 の場合)

22-29

#### 22.4.1 レジスタの説明

ポート D は SH7083/84 では 16 ビット、SH7085/86 では 32 ビットの入出力ポートです。ポート D には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポートDデータレジスタH	PDDRH	R/W	H'0000	H'FFFFD280	8、16、32
ポートDデータレジスタL	PDDRL	R/W	H'0000	H'FFFFD282	8、16
ポートDポートレジスタH	PDPRH	R	H'xxxx	H'FFFFD29C	8、16、32
ポートDポートレジスタL	PDPRL	R	H'xxxx	H'FFFFD29E	8、16

表 22.7 レジスタ構成

# 22.4.2 ポート D データレジスタ H、L (PDDRH、PDDRL)

PDDRH および PDDRL は、読み出し/書き込み可能な 16 ビットのレジスタで、ポート D のデータを格納します。SH7083/84 では PD15DR ~ PD0DR ビットは、それぞれ PD15 ~ PD0 端子 (兼用機能については記述を省略)に対応しています。SH7085/86 では PD31DR ~ PD0DR ビットは、それぞれ PD31 ~ PD0 端子 (兼用機能については記述を省略)に対応しています。

端子機能が汎用出力の場合には、PDDRH または PDDRL に値を書き込むと端子からその値が出力され、PDDRH または PDDRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PDDRH または PDDRL を読み出すとレジスタの値ではなく端子の状態が直接 読み出されます。また PDDRH または PDDRL に値を書き込むと、PDDRH または PDDRL にその値を書き込めま すが、端子の状態には影響しません。表 22.8 にポート D データレジスタ L の読み出し / 書き込み動作を示します。

#### • PDDRH (SH7083/84の場合)

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

# • PDDRH (SH7085/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD31 DR	PD30 DR	PD29 DR	PD28 DR	PD27 DR	PD26 DR	PD25 DR	PD24 DR	PD23 DR	PD22 DR	PD21 DR	PD20 DR	PD19 DR	PD18 DR	PD17 DR	PD16 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
15	PD31DR	0	R/W	表 22.8 参照
14	PD30DR	0	R/W	
13	PD29DR	0	R/W	
12	PD28DR	0	R/W	
11	PD27DR	0	R/W	
10	PD26DR	0	R/W	
9	PD25DR	0	R/W	
8	PD24DR	0	R/W	
7	PD23DR	0	R/W	
6	PD22DR	0	R/W	
5	PD21DR	0	R/W	
4	PD20DR	0	R/W	
3	PD19DR	0	R/W	
2	PD18DR	0	R/W	
1	PD17DR	0	R/W	
0	PD16DR	0	R/W	

# • PDDRL

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD15 DR	PD14 DR	PD13 DR	PD12 DR	PD11 DR	PD10 DR	PD9 DR	PD8 DR	PD7 DR	PD6 DR	PD5 DR	PD4 DR	PD3 DR	PD2 DR	PD1 DR	PD0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	PD15DR	0	R/W	表 22.8 参照
14	PD14DR	0	R/W	
13	PD13DR	0	R/W	
12	PD12DR	0	R/W	
11	PD11DR	0	R/W	
10	PD10DR	0	R/W	
9	PD9DR	0	R/W	
8	PD8DR	0	R/W	
7	PD7DR	0	R/W	
6	PD6DR	0	R/W	
5	PD5DR	0	R/W	
4	PD4DR	0	R/W	
3	PD3DR	0	R/W	
2	PD2DR	0	R/W	
1	PD1DR	0	R/W	
0	PD0DR	0	R/W	

表 22.8 ポート D データレジスタ (PDDR) の読み出し / 書き込み動作

#### • PDDRHのビット15~0およびPDDRLのビット15~0

PDIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PDDRH、L に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PDDRH、L に書き込めるが、端子の状態に影響しない
1	汎用出力	PDDRH、L の値	書き込み値が端子から出力される
	汎用出力以外	PDDRH、L の値	PDDRH、L に書き込めるが、端子の状態に影響しない

# 22.4.3 ポート D ポートレジスタ H、L (PDPRH、PDPRL)

PDPRH および PDPRL は、それぞれ読み出しのみ可能な 16 ビットのレジスタで、PFC の設定にかかわらず常に端子の状態を読み出すことができます。SH7083/84 では PD15PR ~ PD0PR ビットは、それぞれ PD15 ~ PD0 端子(兼用機能については記述を省略)に対応しています。SH7085/86 では PD31PR ~ PD0PR ビットは、それぞれ PD31 ~ PD0 端子(兼用機能については記述を省略)に対応しています。

#### • PDPRH (SH7083/84の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

#### • PDPRH (SH7085/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD31 PR	PD30 PR	PD29 PR	PD28 PR	PD27 PR	PD26 PR	PD25 PR	PD24 PR	PD23 PR	PD22 PR	PD21 PR	PD20 PR	PD19 PR	PD18 PR	PD17 PR	PD16 PR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PD31PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PD30PR	端子の状態	R	は無効です。
13	PD29PR	端子の状態	R	
12	PD28PR	端子の状態	R	
11	PD27PR	端子の状態	R	
10	PD26PR	端子の状態	R	
9	PD25PR	端子の状態	R	
8	PD24PR	端子の状態	R	
7	PD23PR	端子の状態	R	
6	PD22PR	端子の状態	R	
5	PD21PR	端子の状態	R	
4	PD20PR	端子の状態	R	
3	PD19PR	端子の状態	R	
2	PD18PR	端子の状態	R	
1	PD17PR	端子の状態	R	
0	PD16PR	端子の状態	R	

# PDPRL

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PD15 PR	PD14 PR	PD13 PR	PD12 PR	PD11 PR	PD10 PR	PD9 PR	PD8 PR	PD7 PR	PD6 PR	PD5 PR	PD4 PR	PD3 PR	PD2 PR	PD1 PR	PD0 PR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PD15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PD14PR	端子の状態	R	は無効です。
13	PD13PR	端子の状態	R	
12	PD12PR	端子の状態	R	
11	PD11PR	端子の状態	R	
10	PD10PR	端子の状態	R	
9	PD9PR	端子の状態	R	
8	PD8PR	端子の状態	R	
7	PD7PR	端子の状態	R	
6	PD6PR	端子の状態	R	
5	PD5PR	端子の状態	R	
4	PD4PR	端子の状態	R	
3	PD3PR	端子の状態	R	
2	PD2PR	端子の状態	R	
1	PD1PR	端子の状態	R	
0	PD0PR	端子の状態	R	

SH7080 グループ 22. I/O ポート

# 22.5 ポートE

SH7083 のポート E は、図 22.11 に示すような、13 本の端子を持つ入出力ポートです。




図 22.11 ポート E (SH7083 の場合)

22. I/O ポート SH7080 グループ

SH7084 のポート E は、図 22.12 に示すような、16 本の端子を持つ入出力ポートです。




図 22.12 ポート E (SH7084 の場合)

SH7080 グループ 22. I/O ポート

SH7085 のポート E は、図 22.13 に示すような、16 本の端子を持つ入出力ポートです。




図 22.13 ポート E (SH7085 の場合)

22. I/O ポート SH7080 グループ

SH7086 のポート E は、図 22.14 に示すような、22 本の端子を持つ入出力ポートです。




図 22.14 ポート E (SH7086 の場合)

SH7080 グループ 22. I/O ポート

#### 22.5.1 レジスタの説明

ポート E は SH7083 では 13 ビット、SH7084/85 では 16 ビット、SH7086 では 22 ビットの入出力ポートです。ポート E には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポートEデータレジスタH	PEDRH	R/W	H'0000	H'FFFFD300	8、16、32
ポートEデータレジスタL	PEDRL	R/W	H'0000	H'FFFFD302	8、16
ポートEポートレジスタH	PEPRH	R	H'xxxx	H'FFFFD31C	8、16、32
ポートEポートレジスタL	PEPRL	R	H'xxxx	H'FFFFD31E	8、16

表 22.9 レジスタ構成

# 22.5.2 ポートEデータレジスタH、L(PEDRH、PEDRL)

PEDRH および PEDRL は、読み出し/書き込み可能な 16 ビットのレジスタで、ポート E のデータを格納します。SH7083 では PE15DR ~ PE12DR ビット、PE10DR ビット、PE8DR ~ PE6DR ビット、PE4DR ~ PE0DR ビットはそれぞれ PE15 ~ PE12 端子、PE10 端子、PE8 ~ PE6 端子、PE4 ~ PE0 端子(兼用機能については記述を省略)に対応しています。SH7084/85 では PE15DR ~ PE0DR ビットはそれぞれ PE15 ~ PE0 端子(兼用機能については記述を省略)に対応しています。SH7086 では PE21DR ~ PE0DR ビットはそれぞれ PE21 ~ PE0 端子(兼用機能については記述を省略)に対応しています。SH7086 では PE21DR ~ PE0DR ビットはそれぞれ PE21 ~ PE0 端子(兼用機能については記述を省略)に対応しています。

端子機能が汎用出力の場合には、PEDRH または PEDRL に値を書き込むと端子からその値が出力され、PEDRH または PEDRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PEDRH または PEDRL を読み出すとレジスタの値ではなく端子の状態が直接 読み出されます。また PEDRH または PEDRL に値を書き込むと、PEDRH または PEDRL にその値を書き込めますが、端子の状態には影響しません。表 22.10 にポート E データレジスタの読み出し / 書き込み動作を示します。

#### • PEDRH (SH7083/84/85の場合)

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15 ~ 0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

22. I/O ポート SH7080 グループ

### • PEDRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[	-	-	-	-	-	-	-	-	-	-	PE21 DR	PE20 DR	PE19 DR	PE18 DR	PE17 DR	PE16 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~6	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE21DR	0	R/W	表 22.10 参照
4	PE20DR	0	R/W	
3	PE19DR	0	R/W	
2	PE18DR	0	R/W	
1	PE17DR	0	R/W	
0	PE16DR	0	R/W	

### • PEDRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PE15 DR	PE14 DR	PE13 DR	PE12 DR	-	PE10 DR	-	PE8 DR	PE7 DR	PE6 DR	-	PE4 DR	PE3 DR	PE2 DR	PE1 DR	PE0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R	R/W	R	R/W	R/W	R/W	R	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	PE15DR	0	R/W	表 22.10 参照
14	PE14DR	0	R/W	
13	PE13DR	0	R/W	
12	PE12DR	0	R/W	
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE10DR	0	R/W	表 22.10 参照
9	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PE8DR	0	R/W	表 22.10 参照
7	PE7DR	0	R/W	
6	PE6DR	0	R/W	
5	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PE4DR	0	R/W	表 22.10 参照
3	PE3DR	0	R/W	
2	PE2DR	0	R/W	
1	PE1DR	0	R/W	
0	PE0DR	0	R/W	

22. I/O ポート SH7080 グループ

### • PEDRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PE15 DR	PE14 DR	PE13 DR	PE12 DR	PE11 DR	PE10 DR	PE9 DR	PE8 DR	PE7 DR	PE6 DR	PE5 DR	PE4 DR	PE3 DR	PE2 DR	PE1 DR	PE0 DR
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15	PE15DR	0	R/W	表 22.10 参照
14	PE14DR	0	R/W	
13	PE13DR	0	R/W	
12	PE12DR	0	R/W	
11	PE11DR	0	R/W	
10	PE10DR	0	R/W	
9	PE9DR	0	R/W	
8	PE8DR	0	R/W	
7	PE7DR	0	R/W	
6	PE6DR	0	R/W	
5	PE5DR	0	R/W	
4	PE4DR	0	R/W	
3	PE3DR	0	R/W	
2	PE2DR	0	R/W	
1	PE1DR	0	R/W	
0	PE0DR	0	R/W	

# 表 22.10 ポート E データレジスタ (PEDR) の読み出し / 書き込み動作

# • PEDRHのビット5~0およびPEDRLのビット15~0

PEIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PEDRH、L に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PEDRH、L に書き込めるが、端子の状態に影響しない
1	汎用出力	PEDRH、L の値	書き込み値が端子から出力される
	汎用出力以外	PEDRH、L の値	PEDRH、L に書き込めるが、端子の状態に影響しない

### 22.5.3 ポートEポートレジスタH、L(PEPRH、PEPRL)

PEPRH、PEPRL は、それぞれ読み出しのみ可能な 16 ビットのレジスタで、PFC の設定にかかわらず常に端子の状態を読み出すことができます。SH7083 では PE15PR ~ PE12PR ビット、PE10PR ビット、PE8PR ~ PE6PR ビット、PE4PR ~ PE0PR ビットはそれぞれ PE15 ~ PE12 端子、PE10 端子、PE8 ~ PE6 端子、PE4 ~ PE0 端子 (兼用機能については記述を省略)に対応しています。SH7084/85 では PE15PR ~ PE0PR ビットはそれぞれ PE15 ~ PE0 端子 (兼用機能については記述を省略)に対応しています。SH7086 では PE21PR ~ PE0PR ビットはそれぞれ PE21 ~ PE0 端子 (兼用機能については記述を省略)に対応しています。

#### • PEPRH (SH7083/84/85の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~0	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

#### • PEPRH (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	PE21 PR	PE20 PR	PE19 PR	PE18 PR	PE17 PR	PE16 PR
初期値:	0	0	0	0	0	0	0	0	0	0	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~6	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
5	PE21PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
4	PE20PR	端子の状態	R	は無効です。
3	PE19PR	端子の状態	R	
2	PE18PR	端子の状態	R	
1	PE17PR	端子の状態	R	
0	PE16PR	端子の状態	R	

22. I/O ポート SH7080 グループ

### • PEPRL (SH7083の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PE15 PR	PE14 PR	PE13 PR	PE12 PR	-	PE10 PR	-	PE8 PR	PE7 PR	PE6 PR	-	PE4 PR	PE3 PR	PE2 PR	PE1 PR	PE0 PR
初期値:	*	*	*	*	0	*	0	*	*	*	0	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PE15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PE14PR	端子の状態	R	は無効です。
13	PE13PR	端子の状態	R	
12	PE12PR	端子の状態	R	
11	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
10	PE10PR	端子の状態	R	PFCの設定にかかわらず、読み出すと端子の状態が読み出されます。書き込みは無効です。
9	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
8	PE8PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
7	PE7PR	端子の状態	R	は無効です。
6	PE6PR	端子の状態	R	
5	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
4	PE4PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
3	PE3PR	端子の状態	R	は無効です。
2	PE2PR	端子の状態	R	
1	PE1PR	端子の状態	R	
0	PE0PR	端子の状態	R	

SH7080 グループ 22. I/O ポート

### • PEPRL (SH7084/85/86の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PE15 PR	PE14 PR	PE13 PR	PE12 PR	PE11 PR	PE10 PR	PE9 PR	PE8 PR	PE7 PR	PE6 PR	PE5 PR	PE4 PR	PE3 PR	PE2 PR	PE1 PR	PE0 PR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PE15PR	端子の状態	R	PFC の設定にかかわらず、読み出すと端子の状態が読み出されます。書き込み
14	PE14PR	端子の状態	R	は無効です。
13	PE13PR	端子の状態	R	
12	PE12PR	端子の状態	R	
11	PE11PR	端子の状態	R	
10	PE10PR	端子の状態	R	
9	PE9PR	端子の状態	R	
8	PE8PR	端子の状態	R	
7	PE7PR	端子の状態	R	
6	PE6PR	端子の状態	R	
5	PE5PR	端子の状態	R	
4	PE4PR	端子の状態	R	
3	PE3PR	端子の状態	R	
2	PE2PR	端子の状態	R	
1	PE1PR	端子の状態	R	
0	PE0PR	端子の状態	R	

SH7080 グループ 22. 1/0 ポート

# 22.6 ポートF

SH7083/84/85 のポート F は、図 22.15 に示すような、8 本の端子を持つ入力専用ポートです。




図 22.15 ポートF(SH7083/84/85 の場合)

SH7086 のポート F は、図 22.16 に示すような、16 本の端子を持つ入力専用ポートです。




図 22.16 ポート F (SH7086 の場合)

SH7080 グループ 22. I/O ポート

#### 22.6.1 レジスタの説明

ポート F は SH7083/84/85 では 8 ビット、SH7086 では 16 ビットの入力ポートです。ポート F には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

表 22.11 レジスタ構成

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
ポートFデータレジスタL	PFDRL	R	H'xxxx	H'FFFFD382	8、16

# 22.6.2 ポート F データレジスタ L ( PFDRL )

PFDRL は、読み出し専用の 16 ビットのレジスタで、ポート F のデータを格納します。SH7083/84/85 では PF7DR ~ PF0DR ビットはそれぞれ PF7~ PF0 端子に対応しています (兼用機能については記述を省略)。 SH7086 では PF15DR~ PF0DR ビットはそれぞれ PF15~ PF0 端子に対応しています (兼用機能については記述を省略)。

これらのビットに値を書き込んでも無視され、端子の状態には影響しません。また、これらのビットを読み出すと、ビットの値ではなく端子の状態が直接読み出されます。ただし、A/D 変換器のアナログ入力をサンプリングしている間は 1 が読み出されます。表 22.12 にポート F データレジスタの読み出し / 書き込み動作を示します。

#### • PFDRL (SH7083/84/85の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	PF7 DR	PF6 DR	PF5 DR	PF4 DR	PF3 DR	PF2 DR	PF1 DR	PF0 DR
初期値:	0	0	0	0	0	0	0	0	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15~8	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
7	PF7DR	端子の状態	R	表 22.12 参照
6	PF6DR	端子の状態	R	
5	PF5DR	端子の状態	R	
4	PF4DR	端子の状態	R	
3	PF3DR	端子の状態	R	
2	PF2DR	端子の状態	R	
1	PF1DR	端子の状態	R	
0	PF0DR	端子の状態	R	

22. I/O ポート SH7080 グループ

### • PFDRL (SH7086の場合)

ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	PF15 DR	PF14 DR	PF13 DR	PF12 DR	PF11 DR	PF10 DR	PF9 DR	PF8 DR	PF7 DR	PF6 DR	PF5 DR	PF4 DR	PF3 DR	PF2 DR	PF1 DR	PF0 DR
初期値:	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*	*
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明
15	PF15DR	端子の状態	R	表 22.12 参照
14	PF14DR	端子の状態	R	
13	PF13DR	端子の状態	R	
12	PF12DR	端子の状態	R	
11	PF11DR	端子の状態	R	
10	PF10DR	端子の状態	R	
9	PF9DR	端子の状態	R	
8	PF8DR	端子の状態	R	
7	PF7DR	端子の状態	R	
6	PF6DR	端子の状態	R	
5	PF5DR	端子の状態	R	
4	PF4DR	端子の状態	R	
3	PF3DR	端子の状態	R	
2	PF2DR	端子の状態	R	
1	PF1DR	端子の状態	R	
0	PF0DR	端子の状態	R	

# 表 22.12 ポート F データレジスタ L ( PFDRL ) の読み出し / 書き込み動作

#### • PFDRLのビット15~0

端子機能	読み出し	書き込み
汎用入力	端子の状態が読み出される	無視される (端子の状態に影響しない)
ANn 入力	1 が読み出される	無視される (端子の状態に影響しない)

# 23. フラッシュメモリ

本 LSI は 512 KB または 256 KB のフラッシュメモリを内蔵しています。フラッシュメモリの特長を以下に示します。

# 23.1 特長

• LSI起動モードに合わせた2種類のフラッシュメモリマット

内蔵しているフラッシュメモリには、同一アドレス空間に配置される2種類のメモリ空間(以下メモリマットと呼びます)があり、起動時のモード設定により、どちらのメモリマットから起動するかを選択できます。また、起動後もバンク切り替え方式でマットを切り替えることも可能です。

ユーザモードでパワーオンリセット時に起動するユーザマット:512KBまたは256KB

ユーザブートモードでパワーオンリセット時に起動するユーザブートマット: 12KB

3種類のオンボードプログラミングモードと、1種類のオフボードプログラミングモード オンボードプログラミングモード:

ブートモード

内蔵SCIインタフェースを使用するプログラムモードで、ユーザマットとユーザブートマットの書き換えができます。本モードでは、ホストと本LSI間のビットレートを自動で合わせることができます。

ユーザプログラムモード

任意のインタフェースで、ユーザマットの書き換えができます。

ユーザブートモード

任意のインタフェースのユーザブートプログラム作成が可能で、ユーザマットの書き換えが可能です。

オフボードプログラミングモード:

ライタモード

PROMライタを用いたライタモードで、ユーザマットとユーザブートマットの書き換えが可能です。

• 内蔵プログラムのダウンロードによる書き込み/消去インタフェース

本LSIでは専用の書き込み / 消去プログラムを内蔵しています。このプログラムを内蔵RAMにダウンロードした後、引数パラメータを設定するだけで書き込み / 消去が可能です。さらに、ユーザブランチをサポートしています。

#### ユーザブランチ:

書き込み処理は128バイト単位で実施しますが、書き込みパルス印加、ベリファイ読み出しなどいくつかのステップから構成されています。消去も1分割ブロック単位で実施しますが、いくつかの処理ステップから構成されています。このステップの合間にユーザ処理ルーチンの実行が可能な設定を行うことができ、この設定をユーザブランチ付きと呼びます。

- 内蔵RAMによるフラッシュメモリのエミュレーション機能 フラッシュメモリと内蔵RAMの一部を重ね合わせることで、フラッシュメモリの書き換えをリアルタイムに エミュレートすることができます。
- プロテクトモード

レジスタ設定によるソフトウェアプロテクトと、FWE端子によるハードウェアプロテクトの2種類のモードがあり、フラッシュメモリの書き込み/消去に対するプロテクト状態を設定することができます。

また、書き込み / 消去中の暴走などの異常発生を検出した場合、エラープロテクト状態に遷移し、書き込み / 消去処理を中断する機能があります。

• 書き込み/消去時間

フラッシュメモリの書き込み時間は、128バイト同時書き込みにて $t_p$ ms (Typ.)、1バイト当たり換算にて $t_p$ /128ms、消去時間はブロック当たり $t_p$ s (Typ.)です。

• 書き換え回数

フラッシュメモリの書き換えは、 $N_{wec}$ まで可能です。

• 書き込み/消去時の動作周波数

書き込み/消去時の動作周波数は最大40MHz(P)です。

SH7080 グループ 23. フラッシュメモリ

# 23.2 概要

# 23.2.1 ブロック図




図 23.1 フラッシュメモリのブロック図

#### 23.2.2 動作モード

リセット状態で各モード端子と FWE 端子を設定しリセットリリースすると、マイコンは図 23.2 に示すような各動作モードへ遷移します。各モード端子と FWE 端子の設定は、表 23.1 をご覧ください。

- 1. ROM無効モードではフラッシュメモリの読み出し/書き込み/消去はできません。また、書き込み/消去インタフェースレジスタの書き込みはできません。読み出すと常にH'00が読み出されます。
- 2. ユーザモードではフラッシュメモリの読み出しはできますが、書き込み/消去はできません。
- 3. オンボードでフラッシュメモリの読み出し/書き込み/消去ができるのは、ユーザプログラムモード、ユーザプートモード、ブートモードです。
- 4. ライタモードでは、PROMライタを利用してフラッシュメモリの読み出し/書き込み/消去を行います。




図 23.2 フラッシュメモリに関するモード遷移図

SH7080 グループ 23. フラッシュメモリ

表 23.1(1) FWE 端子、MD 端子設定と動作モード(SH7083/84 の場合)

端子	リセット	ROM 無効	ユーザ	ユーザプログ	ユーザブート	ブート	ライタ
	状態	モード	モード	ラムモード	モード	モード	モード
RES	0	1	1	1	1	1	専用の PROM
FWE	0/1	0	0	1	1	1	ライタの条件
MD0	0/1	0/1*1	0/1*2	0/1*2	1	0	によります
MD1	0/1	0	1	1	0	0	

【注】 \*1 MD0 = 0:8 ビット幅の外部バス、MD0 = 1:16 ビット幅の外部バス

\*2 MD0 = 0:外部バス使用可能、MD0 = 1:シングルチップモード(外部バス使用不可)

表 23.1(2) FWE 端子、MD 端子設定と動作モード(SH7085/86 の場合)

端子	リセット 状態	ROM 無効 モード	ユーザ モード	ユーザプログ ラムモード	ユーザブート モード	ブート モード	ライタ モード
RES	0	1	1	1	1	1	専用の PROM
FWE	0/1	0	0	1	1	1	ライタの条件
MD0	0/1	0/1*1	0/1*2	0/1*2	1	0	によります
MD1	0/1	0	1	1	0	0	

【注】 \*1 MD0 = 0:16 ビット幅の外部バス、MD0 = 1:32 ビット幅の外部バス

\*2 MD0 = 0:外部バス使用可能、MD0 = 1:シングルチップモード(外部バス使用不可)

#### 23.2.3 モード比較

ブートモード、ユーザプログラムモード、ユーザブートモード、ライタモードについての書き込み/消去関連項目の比較表を表 23.2 に示します。

	ブートモード	ユーザプログラム	ユーザブート	ライタモード
		モード	モード	
書き込み/消去環境	オ	ンボードプログラミン	グ	オフボード
				プログラミング
書き込み/消去可能マット	ユーザマット	ユーザマット	ユーザマット	ユーザマット
	ユーザブートマット			ユーザブートマット
書き込み/消去制御	コマンド方式	書き込み/消去	書き込み/消去	-
		インタフェース	インタフェース	
全面消去	(自動)			(自動)
ブロック分割消去	*1			×
書き込みデータ転送	ホストから	任意のデバイス	任意のデバイス	ライタ経由
	SCI 経由	から RAM 経由	から RAM 経由	
ユーザブランチ機能	×			×
RAM エミュレーション	×		×	×
リセットスタート時の起動	組み込みプログラム	ユーザマット	ユーザブート	組み込みプログラム
マット	格納マット		マット*²	格納マット
ユーザモードへの遷移	モード設定変更&	FWE 設定変更	モード設定変更&	-
	リセット		リセット	

表 23.2 プログラミングモードの比較

- 【注】 \*1 いったん全面消去が行われます。その後、特定プロックの消去を行うことができます。
  - \*2 いったん組み込みプログラム格納マットから起動し、フラッシュ関連レジスタのチェックが実行された後、ユーザブートマットのリセットベクタから起動します。
  - ユーザブートマットの書き込み/消去は、ブートモードとライタモードでのみ可能です。
  - ブートモードでは、いったんユーザマットとユーザブートマットが全面消去されます。その後、コマンド方式でユーザマットまたはユーザブートマットの書き込みができますが、この状態になるまではマット内容の読み出しはできません。
  - ユーザブートマットだけ書き込んでユーザマットの書き換えはユーザブートモードで実施する、あるいは、 ユーザブートモードは使用しないためユーザマットだけ書き換えるなどの使い方が可能です。
  - ユーザブートモードでは、ユーザプログラムモードと異なるモード端子設定で、任意のインタフェースのブート動作を実現できます。

SH7080 グループ 23. フラッシュメモリ

#### 23.2.4 フラッシュメモリ構成

本 LSI のフラッシュメモリは、512KB または 256KB のユーザマットと 12KB のユーザブートマットから構成されています。

ユーザマットとユーザブートマットは先頭アドレスが同じアドレスに割り当てられていますので、2つのマット間でプログラム実行またはデータアクセスがまたがる場合は、FMATS レジスタによるマット切り替えが必要です。 ユーザマット/ユーザブートマットの読み出しは ROM 有効モードであればどのモードでも可能ですが、ユーザブートマットの書き換えはブートモードとライタモードでのみ可能です。




図 23.3 フラッシュメモリ構成図

ユーザマットとユーザブートマットはメモリサイズが異なります。12KB 以上の空間のユーザブートマットをアクセスしないようにしてください。12KB を超えるユーザブートマットを読み出した場合、不定値が読み出されます。

### 23.2.5 ブロック分割

ユーザマットは、図 23.4 に示すように 64KB ( 512KB 品では 7 ブロック、256KB 品では 3 ブロック)、32KB ( 1 ブロック)、4KB ( 8 ブロック)に分割されています。この分割ブロック単位に消去ができ、消去時に  $EB0 \sim EB15$  の消去ブロック番号で指定します。

4KB 分割の 8 ブロックが RAM エミュレーション可能な領域です。




図 23.4 ユーザマットのブロック分割

SH7080 グループ 23. フラッシュメモリ

### 23.2.6 書き込み/消去インタフェース

書き込み / 消去の実行は内蔵されているプログラムを内蔵 RAM 上にダウンロードし、書き込みアドレス / データ、消去プロックなどをインタフェースレジスタ / パラメータで指定して行います。

ユーザプログラムモード/ユーザブートモードでは、これらの一連の手続きプログラムはユーザで作成していただきます。手順の概要を以下に示します。なお、詳細は「23.5.2 ユーザプログラムモード」で説明します。




図 23.5 ユーザ手続きプログラムの概要

#### (1) ダウンロードする内蔵プログラムの選択とダウンロード先の指定

本 LSI には、書き込み関係 / 消去関係のプログラムが内蔵されており、内蔵 RAM 上へのダウンロードが可能です。ダウンロードする内蔵プログラムの選択は、書き込み / 消去インタフェースレジスタの対応ビットをセットすることで行います。また、ダウンロード先のアドレスは FTDAR レジスタで指定することができます。

#### (2) 内蔵プログラムのダウンロード

内蔵プログラムのダウンロードは、CPU の VBR レジスタを H'84000000 に設定後、書き込み / 消去インタフェースレジスタのフラッシュキーコードレジスタ (FKEY)とフラッシュコードコントロール / ステータスレジスタ (FCCS)の SCO ビットの設定を行うことで自動的に行われます。

ダウンロード中はフラッシュメモリマットが組み込みプログラム格納領域と入れ替わります。また、書き込み / 消去時はフラッシュメモリの読み出しはできないため、ダウンロード以降書き込み / 消去完了までの一連の手続きプログラムはフラッシュメモリ以外 ( 内蔵 RAM 上など ) で実行するようにしてください。

ダウンロードの結果は、書き込み / 消去インタフェースパラメータに戻されますので、正常にダウンロードできたかの確認ができます。

なお、VBR は、ダウンロード終了後には、変更可能です。

#### (3) 書き込み/消去の初期化

書き込み / 消去の実行前に、動作周波数とユーザブランチの設定を行います。ユーザブランチ先は内蔵フラッシュメモリ領域以外かつダウンロードされた内蔵プログラム領域以外としてください。これらの設定は書き込み / 消去インタフェースパラメータで行います。

#### (4) 書き込み/消去の実行

書き込み / 消去を実施するためには、FWE 端子をハイレベルに設定しユーザプログラムモードにする必要があります。

書き込みでは書き込みデータ/書き込み先アドレスの指定を128バイト単位で行います。

消去では消去ブロックの指定を1消去ブロック単位で行います。

これらの指定を書き込み / 消去インタフェースパラメータで設定し、内蔵プログラムを起動します。内蔵プログラムは、内蔵 RAM 上の特定アドレスを JSR 命令または BSR 命令でサブルーチンコールすることで実行します。 実行結果は、書き込み / 消去インタフェースパラメータに戻されます。

フラッシュメモリの書き込みにおいては事前に対象領域が消去されている必要があります。

書き込み/消去処理中は、NMI、IRQ、およびその他すべての割り込みを発生させないでください。

#### (5) 引き続き、書き込み/消去を実行する場合

128 バイトの書き込み、1 ブロックの消去で処理が終わらない場合、書き込みアドレス / データ、消去ブロック番号を更新して書き込み / 消去を連続して行う必要があります。

ダウンロードした内蔵プログラムは処理終了後も内蔵 RAM 上に残っていますので、引き続き同じ処理を実行する場合はダウンロードと初期化の必要はありません。

SH7080 グループ 23. フラッシュメモリ

# 23.3 入出力端子

フラッシュメモリは表 23.3 に示す端子により制御されます。

端子名 機 名称 入出力 能 RES パワーオンリセット 入力 リセット フラッシュライトイネーブル **FWE** 入力 フラッシュ書き換えのハードウェアプロテクト モード1 MD1 入力 本 LSI の動作モードを設定 モードの MD0 入力 本 LSI の動作モードを設定 トランスミットデータ シリアル送信データ出力 (ブートモードで使用) TXD1(PA4) 出力 レシーブデータ RXD1(PA3) 入力 シリアル受信データ入力 (ブートモードで使用)

表 23.3 端子構成

# 23.4 レジスタの説明

# 23.4.1 レジスター覧

内蔵フラッシュメモリが有効のときのフラッシュメモリをコントロールするレジスタ / パラメータを表 23.4 に示します。

フラッシュメモリのアクセスには読み出しモード/書き込みモードなどいくつかの動作モードがあります。また、メモリマットもユーザマットとユーザブートマットがあり、それぞれの動作モード、マット選択で専用のレジスタ/パラメータが割り当てられています。動作モードと使用レジスタ/パラメータの対応表を表 23.5 に示します。

レジスタ名	略称*4	R/W	初期値	アドレス	アクセスサイズ
フラッシュコードコントロール / ステータスレジスタ	FCCS	R、W*1	H'00*2	H'FFFFCC00	8
			H'80* <sup>2</sup>		
フラッシュプログラムコードセレクトレジスタ	FPCS	R/W	H'00	H'FFFFCC01	8
フラッシュイレースコードセレクトレジスタ	FECS	R/W	H'00	H'FFFFCC02	8
フラッシュキーコードレジスタ	FKEY	R/W	H'00	H'FFFFCC04	8
フラッシュマットセレクトレジスタ	FMATS	R/W	H'00*3	H'FFFFCC05	8
			H'AA*3		
フラッシュトランスファデスティネーション	FTDAR	R/W	H'00	H'FFFFCC06	8
アドレスレジスタ					
RAM エミュレーションレジスタ	RAMER	R/W	H'0000	H'FFFFF108	16

表 23.4(1) レジスタ構成

- 【注】 \*1 SCO ビット以外は、読み出し専用です。SCO ビットは、書き込み専用です(読み出しは、常に0)。
  - \*2 FWE 端子にローレベルが入力されているときの FWE ビットの初期値は 0 です。 FWE 端子にハイレベルが入力されているときの FWE ビットの初期値は 1 です。
  - \*3 ユーザモード、ユーザプログラムモードで起動時の初期値は H'00 です。 ユーザブートモードで起動時の初期値は H'AA です。
  - \*4 RAMER レジスタを除くレジスタは、バイトアクセスのみ有効です。 RAMER レジスタは、ワードアクセスのみ可能です。

表 23.4 (	(2)	パラメー	タ構成

パラメータ名	略称	R/W	初期値	割り当て	アクセスサイズ
ダウンロードパスフェイルリザルト	DPFR	R/W	不定	内蔵 RAM*	8、16、32
フラッシュパスフェイルリザルト	FPFR	R/W	不定	CPU の R0	8、16、32
フラッシュマルチパーパスアドレスエリア	FMPAR	R/W	不定	CPU の R5	8、16、32
フラッシュマルチパーパスデータ デスティネーションエリア	FMPDR	R/W	不定	CPU の R4	8、16、32
フラッシュイレースブロックセレクト	FEBS	R/W	不定	CPU の R4	8、16、32
フラッシュプログラムイレース 周波数コントロール	FPEFEQ	R/W	不定	CPU の R4	8、16、32
フラッシュユーザブランチアドレスセット	FUBRA	R/W	不定	CPU の R5	8、16、32

【注】 \* FTDAR レジスタで指定した内蔵 RAM エリアの先頭アドレスの 1 バイトが有効です。

表 23.5 使用レジスタ / パラメータと対象モード

		ダウン	初期化	書き込み	消去	読み出し	RAMエミュ
		ピー					レーション
書き込み/消去	FCCS		1	-	-	1	-
インタフェース	FPCS		ı	-	-		-
レジスタ	PECS		-	-	-	-	-
	FKEY		-			-	-
	FMATS	-	-	(*1)	(*1)	(*2)	-
	FTDAR		-	-	-	-	-
書き込み/消去	DPFR		-	-	-	-	-
インタフェース	FPFR	-				-	-
パラメータ	FPEFEQ	-		-	-	-	-
	FUBRA	-		-	-	-	-
	FMPAR	-	-		-	-	-
	FMPDR	-	-		-	1	-
	FEBS	-	-	-			-
RAM エミュレーション	RAMER	-	-	-	-	-	

- 【注】 \*1 ユーザブートモードでの、ユーザマットへの書き込み/消去時に設定が必要です。
  - \*2 起動モードと読み出し対象マットの組み合わせで設定が必要な場合があります。

# 23.4.2 書き込み/消去インタフェースレジスタ

書き込み / 消去インタフェースレジスタについて説明します。すべて 8 ビットのレジスタでバイトアクセスのみ可能です。

#### (1) フラッシュコードコントロール/ステータスレジスタ(FCCS)

FCCS は、FWE 端子状態のモニタ、フラッシュメモリの書き込み / 消去実行中のエラー発生のモニタ、および内蔵プログラムのダウンロードを要求するビットから構成されています。

ビット:	7	6	5	4	3	2	1	0
	FWE	MAT	-	FLER	-	-	-	sco
初期値:	1/0	1/0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	(R)/W

ビット	ビット名	初期値	R/W	説 明
7	FWE	1/0	R	フラッシュライトイネーブルビット
				FWE ビットは、フラッシュメモリの書き込み / 消去をハードウェアプロテクト する FWE 端子に入力されているレベルをモニタするビットです。 初期値は、 FWE 端子状態により 0 または 1 になります。
				0:FWE 端子にローレベルが入力されているとき(ハードウェアプロテクト 状態)
				1 : FWE 端子にハイレベルが入力されているとき
6	MAT	1/0	R	マットビット
				ユーザマット/ユーザブートマットのどちらが選択されているかを示すビット
				です。
				0:ユーザマットが選択されているとき
				1:ユーザブートマットが選択されているとき
5	-	0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
4	FLER	0	R	フラッシュメモリエラー
				フラッシュメモリへの書き込み/消去実行中にエラーが発生したことを示すビットです。FLER=1にセットさせると、フラッシュメモリはエラープロテクト状態に遷移します。
				なお、FLER = 1 になった場合は、フラッシュメモリ内部に高電圧が印加されていますので、フラッシュメモリへのダメージを低減するために、通常より長い100μs のリセット入力期間の後にリセットリリースしてください。
				0:フラッシュメモリは正常に動作しています。フラッシュメモリへの書き 込み/消去プロテクト(エラープロテクト)は無効
				[クリア条件]
				パワーオンリセットのとき
				1:フラッシュメモリへの書き込み/消去中にエラーが発生したことを示します。フラッシュメモリへの書き込み/消去プロテクト(エラープロテクト)が有効
				[セット条件]
				「23.6.3 エラープロテクト」を参照してください。
3~1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

ビット	ビット名	初期値	R/W	説 明
0	sco	0	(R)/W	ソースプログラムコピーオペレーション
0	sco		(R)/W	リースプログラムコピーオペレーション 内蔵の書き換え / 消去プログラムを、内蔵 RAM にダウンロードする要求ビットです。本ピットに 1 を書き込むと、FPCS / FECS レジスタで選択した内蔵プログラムが、FTDAR レジスタで指定された内蔵 RAM の領域に自動的にダウンロードされます。本ピットに 1 を書き込むためには、RAM エミュレーション状態の解除、FKEY レジスタへの H'A5 の書き込み、および内蔵 RAM 上での実行が必要です。本ピットに 1 を書き込んだ直後には、4 個の NOP 命令を必ず実行するようにしてください。 ダウンロード中の割り込みについては「23.8.2 書き込み / 消去手続き実行中の割り込み」、ダウンロード時間については「23.8.3 その他のご注意」を参照してください。なお、ダウンロード完了時点では本ピットは 0 クリアされているため、本ピットの 1 状態を読み出すことはできません。 SCO ピットによるダウンロードは、内蔵プログラム格納領域へのバンク切り替えを伴った特殊な割り込み処理を行いますので、ダウンロード要求(SCO = 1にする)前に、VBR の値を H'84000000に設定してください。VBR の変更は可能です。また、SCO 機能を使用する場合は、FWE 端子がハイレベルのモードを使用してください。 0: 内蔵されている書き込み / 消去プログラムの内蔵 RAM へのダウンロードは行いません。 [クリア条件] ダウンロードが完了するとクリアされます。 1: 内蔵されている書き込み / 消去プログラムの内蔵 RAM へのダウンロードの式では行いません。
				[セット条件]
				以下の条件がすべて満足されている状態で、1 を書き込んだとき
				● FKEY レジスタに H'A5 が書かれていること
				● 内蔵 RAM 上で実行中であること
				• RAM エミュレーションモードではないこと(RAMER の RAMS = 0 であること)

### (2) フラッシュプログラムコードセレクトレジスタ (FPCS)

FPCS は、書き込み関係の内蔵プログラムのダウンロードを選択するレジスタです。

ビット: 7 5 4 0 PPVS 初期値: 0 0 0 0 0 0 0 0 R/W: R R R R/W R R R

ビット	ビット名	初期値	R/W	説 明
7 ~ 1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	PPVS	0	R/W	プログラムパルスシングル
				書き込みプログラムを選択します。
				0:内蔵の書き込みプログラムを選択しません。
				[クリア条件]
				転送が終了するとクリアされます。
				1:内蔵の書き込みプログラムを選択します。

#### (3) フラッシュイレースコードセレクトレジスタ (FECS)


FECS は、消去関係の内蔵プログラムのダウンロードを選択するレジスタです。

ビット: 7 0 6 5 3 EPVB 初期値: 0 0 0 0 R/W: R R R R R/W

ビット	ビット名	初期値	R/W	説 明
7~1	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
0	EPVB	0	R/W	イレースパルスベリファイブロック
				消去プログラムを選択します。
				0:内蔵の消去プログラムを選択しません。
				[クリア条件]
				転送が終了するとクリアされます。
				1:内蔵の消去プログラムを選択します。

#### (4) フラッシュキーコードレジスタ (FKEY)

FKEY は、内蔵プログラムのダウンロードとフラッシュメモリの書き込み / 消去を許可するソフトウェアプロテクトのレジスタです。内蔵プログラムのダウンロード実施のための SCO ビットへの 1 書き込み前、およびダウンロードした書き込み / 消去プログラム実行前に、キーコードを書き込まないとそれぞれの処理が実行できません。



ビット	ビット名	初期値	R/W	説 明
7 ~ 0	K[7:0]	すべて0	R/W	キーコード
				H'A5 を書き込んだ場合にのみ、SCO ビットの書き込みが有効になります。H'A5 以外の値が FKEY レジスタに書かれている場合、SCO ビットに 1 を書き込むことができないため、内蔵 RAM へのダウンロードができません。 H'5A を書き込んだ場合のみ、フラッシュメモリの書き込み / 消去が可能になります。内蔵の書き込み / 消去プログラムを実行しても、H'5A 以外の値が FKEY レジスタに書かれている場合はフラッシュメモリの書き込み / 消去はできません。
				H'A5:SCO ビットの書き込みを許可します。(H'A5 以外では SCO ビット のセットはできません)
				H'5A:書き込み/消去を許可します。(H'5A 以外ではソフトウェアプロテクト状態)
				H'00:初期值

### (5) フラッシュマットセレクトレジスタ (FMATS)

FMATS は、ユーザマット / ユーザブートマットのどちらを選択するかを指定するレジスタです。

ビット: 7 6 5 4 3 2 1 0 MS6 MS3 MS4 MS1 MS0 MS7 MS5 MS2 初期値: 0/1 0 0/1 0 0/1 0 0/1 0 R/W: R/W R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	MS7	0/1	R/W	マットセレクト
6	MS6	0	R/W	H'AA 以外の場合はユーザマット選択状態、H'AA が書かれている状態はユーザ
5	MS5	0/1	R/W	ブートマット選択状態です。内蔵 RAM 上での命令で FMATS に値を書き込むこ
4	MS4	0	R/W	とによりマット切り替えが発生します。
3	MS3	0/1	R/W	マット切り替えは、必ず「23.8.1 ユーザマットとユーザブートマットの切り
2	MS2	0	R/W	替え」に従ってください。(ユーザプログラムモードでのユーザブートマット
1	MS1	0/1	R/W	の書き換えは、FMATS でユーザブートマットを選択してもできません。ユー ザブートマットの書き換えは、ブートモードかライタモードで実施してくださ
0	MS0	0	R/W	(i)
				H'AA: ユーザブートマットを選択します。(H'AA 以外ではユーザマット選択状態となります)ユーザブートモードで起動した場合の初期値です。 H'00: ユーザブートモード以外で起動した場合の初期値です。(ユーザマット選択状態です)
				【注】 [ 書き込み可能条件 ] 内蔵 RAM 上での実行状態であること

### (6) フラッシュトランスファデスティネーションアドレスレジスタ (FTDAR)

FTDAR は、内蔵プログラムのダウンロード先の内蔵 RAM 上のアドレスを指定するレジスタです。

FCCS レジスタの SCO ビットに 1 を書き込む前に、本レジスタの設定を行ってください。初期値は H'00 で、内蔵 RAM のアドレス (H'FFFF9000) を示しています。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 初期値:
 0
 0
 0
 0
 0
 0
 0
 0

 R/W:
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W
 R/W

ビット	ビット名	初期値	R/W	説 明
7	TDER	0	R/W	トランスファデスティネーションアドレス設定エラー
				ビット 6~0(TDA6~TDA0)で指定するダウンロード先頭アドレス指定にエラーがあった場合、1 がセットされます。アドレス指定のエラー判定は、FCCSレジスタの SCO ビットを 1 にして、ダウンロード処理が実行されたときに、TDA6~TDA0 の値が H'00~H'04 の範囲にあるかどうかを判定します。SCO ビットを 1 に設定する前に、FTDAR レジスタの値を本ビットの値を 0 にすることも含めて、H'00~H'04 の範囲に設定してください。  0:TDA6~TDA0 の設定は、正常値  1:TDER、TDA6~TDA0 の設定値が H'05~H'FF であり、ダウンロードは中断したことを示します。
6~0	TDA[6:0]	すべて 0	R/W	トランスファデスティネーションアドレス ダウンロード先頭アドレスを指定します。設定可能な値は H'00~H'04 で、2KB 単位で内蔵 RAM 上のダウンロード先頭アドレスを指定できます。 H'05~H'7F の値を設定しないでください。この値が設定された場合、ダウンロード処理において、本レジスタのピット 7: TDER を 1 に設定し、内蔵プログラムのダウンロードは実行されません。 H'00: ダウンロード先頭アドレスを H'FFFF9000 に設定 H'01: ダウンロード先頭アドレスを H'FFFF9800 に設定 H'02: ダウンロード先頭アドレスを H'FFFFA800 に設定 H'03: ダウンロード先頭アドレスを H'FFFFA800 に設定 H'04: ダウンロード先頭アドレスを H'FFFFB000 に設定 H'05~H'7F: 設定しないでください。設定された場合、ダウンロードにおいてピット 7: TDER が 1 になり、ダウンロード処理は中断されます。

#### 23.4.3 書き込み/消去インタフェースパラメータ

書き込み / 消去インタフェースパラメータは、ダウンロードした内蔵プログラムに対して動作周波数、ユーザブランチ先アドレス、書き込みデータの格納場所、書き込み先アドレス、消去プロックなどの指定および処理結果をやりとりするものです。このパラメータは、CPU の汎用レジスタ (R4、R5 と R0) や内蔵 RAM 領域を使用します。初期値は不定です。

ダウンロードではすべての CPU のレジスタは保存され、初期化、内蔵プログラム実行では、R0 以外の CPU のレジスタが保存されます。R0 は、処理結果の戻り値が記入されます。レジスタの保存やワーク領域としてスタック領域を使用しますので、処理開始においてはスタック領域の確保をお願いします。 (使用スタック領域サイズは、最大 128 バイトです)

書き込み/消去インタフェースパラメータは、次の4項目で使用します。

- 1. ダウンロード制御
- 2. 書き込み/消去実行前の初期化実行
- 3. 書き込み実行
- 4. 消去実行

それぞれごとに使用するパラメータは異なります。対応表を、表 23.6 に示します。

ここで、FPFR パラメータは初期化処理、書き込み処理、消去処理において処理結果が戻されますが、処理内容によりビットの意味が異なります。各処理ごとの FPFR 説明の部分をご覧ください。

パラメータ名	略称	ダウン ロード	初期化	書き 込み	消去	R/W	初期値	割り当て
ダウンロードパスフェイルリザルト	DPFR		-	-	-	R/W	不定	内蔵 RAM*
フラッシュパスフェイルリザルト	FPFR	-				R/W	不定	CPU の R0
フラッシュプログラム イレース周波数コントロール	FPEFEQ	-		-	-	R/W	不定	CPU の R4
フラッシュユーザブランチ アドレスセット	FUBRA	-		-	-	R/W	不定	CPU Ø R5
フラッシュマルチパーパス アドレスエリア	FMPAR	-	-		-	R/W	不定	CPU の R5
フラッシュマルチパーパス データデスティネーションエリア	FMPDR	-	-		-	R/W	不定	CPU の R4
フラッシュイレースプロックセレクト	FEBS	-	-	-		R/W	不定	CPU の R4

表 23.6 使用パラメータと対象モード

【注】 \* FTDAR レジスタで指定したダウンロード先の先頭アドレス 1 バイト

#### (1) ダウンロード制御

内蔵プログラムのダウンロードは、SCO ビットを 1 にセットすることで自動的に行われます。ダウンロードされる内蔵 RAM の領域は、FTDAR レジスタで指定した先頭アドレスから 3KB 分の領域です。内蔵 RAM のアドレスマップについては、図 23.10 を参照してください。

ダウンロード制御は先述の書き込み / 消去インタフェースレジスタで設定し、戻り値は DPFR パラメータで渡されます。

ダウンロードパスフェイルリザルトパラメータ(DPFR: FTDARレジスタで指定した内蔵RAMの先頭アドレス!バイト)

ダウンロード結果の戻り値です。ダウンロードが実行できたかどうかは、本パラメータの値で判断してください。SCOビットを1にできたかの確認ができないため、ダウンロード開始前(SCOビットを1にセットする前)に、FTDARレジスタで指定した内蔵RAMの先頭アドレスの1バイトをダウンロードの戻り値以外(HFFなど)にして、確実な判断ができるようにしてください。ダウンロード結果のチェック方法については「23.5.2 (2.5)」項もご覧ください。

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 SS
 FK
 SF

 初期値:
 不定
 不定
 不定
 不定
 不定
 不定
 不定
 不定

初期値: 不定 不定 不定 不定 不定 不定 不定 R/W: R/W R/W R/W R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7~3	-	不定	R/W	未使用ビット
				値 0 が戻されます。
2	SS	不定	R/W	ソースセレクトエラー検出ビット
				1回の操作では、ダウンロード可能な内蔵プログラムは1種類のみ指定できま
				す。2 種類以上の選択を行った場合、選択されていない場合、およびマッピン
				グされていない選択の場合にはエラーとなります。
				0:ダウンロードプログラムの選択は正常
				1:ダウンロードエラー発生(多重選択または、マッピングされていない選
				択が行われた)
1	FK	不定	R/W	フラッシュキーレジスタエラー検出ビット
				FKEY レジスタの値が、H'A5 であるかどうかをチェックした結果を返すビット
				です。
				0:FKEY レジスタの設定値は正常(FKEY = H'A5)
				1:FKEY レジスタの設定値エラー(FKEY は H'A5 以外の値)
0	SF	不定	R/W	サクセス / フェイルビット
				ダウンロードが正常に終了したかどうかを戻すビットです。
				0:ダウンロードは正常終了(エラーなし)
				1:ダウンロードが異常終了(エラーが発生している)

#### (2) 書き込み/消去の初期化

ダウンロードされる書き込み/消去の内蔵プログラムには、初期化プログラムも含まれています。

書き込み / 消去では決められた時間幅のウェイトループを CPU 命令で構成しています。このため、CPU の動作 周波数を設定する必要があります。また、ユーザブランチ機能をサポートしていますので、ユーザブランチ先ア ドレスの設定も必要です。

これらの設定をダウンロードした書き込み / 消去プログラムのパラメータとして設定するのが初期化プログラムです。

フラッシュプログラムイレース周波数コントロールパラメータ (FPEFEQ: CPUの汎用レジスタR4)
 CPUの動作周波数を設定するパラメータです。

本LSIの動作周波数範囲は、「表28.5 最大動作周波数」をご覧ください。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:	–	不定 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	F15	F14	F13	F12	F11	F10	F9	F8	F7	F6	F5	F4	F3	F2	F1	F0
初期値:	 不定	不定	 不定													

ビット	ビット名	初期値	R/W	説 明
31 ~ 16	-	不定	R/W	未使用ビット
				値0を設定してください。
15~0	F15 ~ F0	不定	R/W	周波数設定ビット
				CPU の動作周波数を設定します。設定値は以下のように算出してください。
				1. MHz 単位で表現した動作周波数を小数点第3位で四捨五入し、小数点第2 位までとする。
				2. 100 倍した値を 2 進数に変換し、FPEFEQ パラメータ (汎用レジスタ R4) に書き込む。具体例として、CPU の動作周波数が 28.882MHz の場合には、 以下のようになります。
				3. 28.882 の小数点第 3 位を四捨五入し、28.88。
				4. 28.88×100 = 2888 を 2 進数変換し、B'0000、B'1011、B'0100、B'1000 (H'0B48)を R4 に設定。

フラッシュユーザブランチアドレスセットパラメータ (FUBRA: CPUの汎用レジスタR5)
 ユーザブランチ先のアドレスを設定するパラメータです。書き込み / 消去実行時のある決まった処理単位ごとに、設定したユーザプログラムを実行することができます。

ビット:_	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	UA31	UA30	UA29	UA28	UA27	UA26	UA25	UA24	UA23	UA22	UA21	UA20	UA19	UA18	UA17	UA16
初期値: R/W:		不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	UA15	UA14	UA13	UA12	UA11	UA10	UA9	UA8	UA7	UA6	UA5	UA4	UA3	UA2	UA1	UA0
		不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定 R/W
レ 初期値: R/W: ビット:	不定 R/W 15 UA15 不定	不定 R/W 14 UA14	不定 R/W 13 UA13	不定 R/W 12 UA12	不定 R/W 11 UA11	不定 R/W 10 UA10	不定 R/W 9 UA9	不定 R/W 8 UA8	不定 R/W 7 UA7	不定 R/W 6 UA6	不定 R/W 5 UA5	不定 R/W 4 UA4	不定 R/W 3 UA3	不定 R/W 2 UA2	不定 R/W 1 UA1	不 R/ U

ビット	ビット名	初期値	R/W	説 明
31~0	UA31 ~ UA0	不定	R/W	ユーザブランチ先アドレス ユーザブランチが必要ない場合には、H'00000000 を設定してください。ユーザブランチ先は、内蔵フラッシュメモリ以外または内蔵プログラムが転送されている RAM 領域以外または外部バス空間としてください。実行コードのない領域にブランチして暴走しないように注意し、内蔵プログラムのダウンロード領域ハスタック領域を破壊しないようにしてください。暴走やダウンロード領域ノスタック領域の破壊が発生した場合フラッシュメモリの値の保証ができません。ユーザブランチ先の処理では、内蔵プログラムのダウンロード、初期化、書き込み/消去プログラムを起動しないでください。ユーザブランチ先から復帰時の書き込み/消去の保証ができません。また、すでに準備していた書き込みデータを書き換えないでください。 汎用レジスタ R8 から R15 は保存してください。汎用レジスタ R0 から R7 は保存せずに使うことができます。さらに、ユーザブランチ先の処理で書き込み/消去インタフェースレジスタの書き換えや、RAM エミュレーションモードへの遷移を行わないでください。ユーザブランチ処理終了後は、RTS 命令で書き込み/消去プログラムに戻ってください。

• フラッシュパスフェイルリザルトパラメータ (FPFR: CPUの汎用レジスタR0) ここでは初期化処理結果の戻り値としてのFPFRについて説明します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:		不定 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	BR	FQ	SF
初期値:		不定														
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 3	-	不定	R/W	未使用ビット
				値 0 が戻されます。
2	BR	不定	R/W	ユーザブランチエラー検出ビット
				指定されたユーザブランチ先アドレスが、ダウンロードされている書き込み / 消去関係プログラムの格納領域以外であるかをチェックした結果を戻します。
				0:ユーザブランチアドレス設定は正常値
				1:ユーザブランチアドレス設定が異常値
1	FQ	不定	R/W	周波数エラー検出ビット
				指定された CPU 動作周波数が、サポートしている動作周波数の範囲にあるかを チェックした結果を戻します。
				0:動作周波数の設定は正常値
				1:動作周波数の設定が異常値
0	SF	不定	R/W	サクセス / フェイルビット
				初期化が正常に終了したかどうかを戻すビットです。
				0:初期化は正常終了(エラーなし)
				1:初期化が異常終了(エラーが発生している)

#### (3) 書き込み実行

フラッシュメモリへの書き込み実行においては、ユーザマット上の書き込み先アドレスと書き込みデータをダ ウンロードした書き込みプログラムに渡すことが必要です。

- 1. ユーザマット上の書き込み先の先頭アドレスを汎用レジスタR5に設定してください。このパラメータを FMPAR(フラッシュマルチパーパスアドレスエリアパラメータ)と呼びます。
  - 書き込みデータは常に128バイト単位ですので、ユーザマット上の書き込み先頭アドレスの境界はアドレスの下位8ビット(A7~A0)が、H'00またはH'80のいずれかとしてください。
- 2. ユーザマットへの書き込みデータを連続領域に準備してください。書き込みデータはCPUのMOV.B命令でアクセス可能な連続空間で、内蔵フラッシュメモリ空間以外としてください。

書き込みたいデータが128バイトに満たない場合でも、ダミーコード (HTFF) を埋め込んで128バイトの書き 込みデータを準備してください。

準備した書き込みデータが格納されている領域の先頭アドレスを、汎用レジスタR4に設定してください。このパラメータをFMPDR(フラッシュマルチパーパスデータデスティネーションエリアパラメータ)と呼びます。

書き込み処理のための手続きの詳細については、「23.5.2 ユーザプログラムモード」で述べます。

• フラッシュマルチパーパスアドレスエリアパラメータ (FMPAR: CPUの汎用レジスタR5) ユーザマット上の書き込み先の先頭アドレスを設定します。

フラッシュメモリ空間以外のアドレスが設定されている場合、エラーとなります。

また、書き込み先の先頭アドレスは128バイト境界である必要があります。この境界条件になっていない場合も、エラーとなります。これらのエラーはFPFRパラメータのビット1:WAビットに反映されます。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	MOA31	MOA30	MOA29	MOA28	MOA27	MOA26	MOA25	MOA24	MOA23	MOA22	MOA21	MOA20	MOA19	MOA18	MOA17	MOA16
初期値:		不定														
R/W:	R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	MOA15	MOA14	MOA13	MOA12	MOA11	MOA10	MOA9	MOA8	MOA7	MOA6	MOA5	MOA4	МОАЗ	MOA2	MOA1	MOA0
初期値:	不定															
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	MOA31 ~	不定	R/W	MOA31 ~ MOA0
	MOA0			ユーザマット上の書き込み先の先頭アドレスを格納します。ここで指定された
				ユーザマットの先頭アドレスから連続 128 バイトの書き込みが行われます。よ
				って、指定する書き込み先の先頭アドレスは 128 バイト境界となり、MOA6~
				MOA0 は常に 0 になります。

• フラッシュマルチパーパスデータデスティネーションエリアパラメータ (FMPDR: CPUの汎用レジスタR4) ユーザマットに書き込むデータが格納されている領域の先頭アドレスを設定します。書き込みデータの格納 先がフラッシュメモリ内の場合には、エラーとなります。このエラーは、FPFRパラメータのビット2: WD ビットに反映されます。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	MOD31	MOD30	MOD29	MOD28	MOD27	MOD26	MOD25	MOD24	MOD23	MOD22	MOD21	MOD20	MOD19	MOD18	MOD17	MOD16
初期値: R/W:	不定 R/W															
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	MOD15	MOD14	MOD13	MOD12	MOD11	MOD10	MOD9	MOD8	MOD7	MOD6	MOD5	MOD4	MOD3	MOD2	MOD1	MOD0
初期値:	不定															
R/W:	R/W															

ビット	ビット名	初期値	R/W	説 明
31 ~ 0	MOD31 ~	不定	R/W	MOD31 ~ MOD0
	MOD0			ユーザマットへの書き込みデータが格納されている領域の先頭アドレスを格納
				します。ここで指定された先頭アドレスから連続 128 バイトのデータが、ユー
				ザマットに書き込まれます。

• フラッシュパスフェイルリザルトパラメータ (FPFR: CPUの汎用レジスタR0) ここでは書き込み処理結果の戻り値としてのFPFRについて説明します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:		不定 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	MD	EE	FK	-	WD	WA	SF
初期値:	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説明
31 ~ 7	-	不定	R/W	未使用ビット
				値0が戻されます。

ビット	ビット名	初期値	R/W	説 明
6	MD	不定	R/W	書き込みモード関連設定エラー検出ビット
				FWE 端子への入力値がハイレベルであることと、エラープロテクト状態でない
				ことのチェック結果を返します。
				FWE 端子がローレベルであったり、エラープロテクト状態になっている場合、
				1 が書き込まれます。これらの状態は、FCCS レジスタのビット 7: FWE や、
				ビット4:FLER の各ビットで確認できます。なお、エラーブロテクト状態への 遷移条件につきましては、「23.6.3 エラープロテクト」を参照してください。
				0:FWE、FLER状態は正常(FWE=1、FLER=0)
<u> </u>		<b>不</b> 中	DAM	1:FWE=0、またはFLER=1であり、書き込みできない状態
5	EE	不定	R/W	
				ユーザマットが消去されていないために、指定データを書き込めなかったり、 ユーザブランチ処理から戻った時点で、フラッシュ関連レジスタの一部が書き
				ユーリノフファ処理から戻うた時点で、ブブッシュ関連レンステの一部が音さ   換えられている場合に、本ビットには1が返されます。これらが原因で、本ビ
				ットが1になった場合、ユーザマットは途中まで書き換えられている可能性が
				高いため、エラーになる原因を取り除いた後、消去から実施しなおしてくださ
				い。また、FMATS レジスタの値が H'AA となっており、ユーザブートマット選
				択状態のときに書き込みを実施しても、書き込み実行時エラーとなります。こ
				の場合は、ユーザマット/ユーザブートマットともに、書き換えられてはいま
				せん。
				ユーザブートマットの書き込みは、ブートモードまたはライタモードで実施し
				てください。
				0:書き込み処理は正常終了
				1:書き込み処理が異常終了(書き込み結果は保証できない)
4	FK	不定	R/W	フラッシュキーレジスタエラー検出ビット
				書き込み処理開始前に FKEY レジスタの値をチェックした結果を戻します。
				0: FKEY レジスタの設定値は正常 ( FKEY = H'5A )
				1:FKEY レジスタの設定値エラー(FKEY は H'5A 以外の値)
3	-	不定	R/W	未使用ビット
				値 0 が戻されます。 
2	WD	不定	R/W	ライトデータアドレスエラー検出ビット
				書き込みデータの格納先の先頭アドレスとして、フラッシュメモリ領域のアド
				レスが指定された場合にはエラーとなります。
				0:書き込みデータアドレス設定は正常値
<u> </u>				1:書き込みデータアドレス設定が異常値
1	WA	不定	R/W	ライトアドレスエラー検出ビット
				書き込み先の先頭アドレスとして、以下が指定された場合にはエラーとなりま 
				す。
				フラッシュメモリの領域以外が書き込み先アドレスとして指定された場合     おっされた アドレスとして指定された場合     おっされた アドレスと
				● 指定されたアドレスが、128 バイト境界でない(A6~A0 が 0 でない)場合
				0:書き込み先アドレスの設定は正常値
				1:書き込み先アドレスの設定が異常値

ビット	ビット名	初期値	R/W	説 明
0	SF	不定	R/W	サクセス / フェイルビット
				書き込み処理が正常に終了したかどうかを戻すビットです。
				0:正常終了(エラーなし)
				1:異常終了(エラーが発生している)

## (4) 消去実行

フラッシュメモリの消去実行においては、ユーザマット上の消去ブロック番号をダウンロードした消去プログラムに渡すことが必要です。これを、FEBS パラメータ (汎用レジスタ R4)に設定します。

0~15のブロック番号から1ブロックを指定します。

消去処理のための手続きの詳細については、「23.5.2 ユーザプログラムモード」で述べます。

フラッシュイレースプロックセレクトパラメータ (FEBS: CPUの汎用レジスタR4)
 消去プロック番号を指定します。複数のプロック番号の指定はできません。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	1	-	-	1	1	-	-	1	-	-	-	-	-	-
初期値: R/W:		不定 R/W	不定 R/W	不定 B/W	不定 R/W	不定 R/W	不定 R/W									
11/44 .	I 7 V V	I 7/ V V	I 7 V V	I 7 V V	I 7/ V V	□/ V V	□/ V V	I 7 V V	□/ V V	□/ V V	□/ V V	□/ V V	□/ V V	□/ <b>V</b> V	□/ V V	□/ VV
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-				EBS	[7:0]			
初期値:	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定	不定
R/W·	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
31 ~ 8	-	不定	R/W	未使用ビット
				値0を設定してください。
7 ~ 0	EBS[7:0]	不定	R/W	• フラッシュメモリが 512KB の場合
				0~15 の範囲で消去ブロック番号を設定します。0 は EB0 ブロック、15 は EB15 ブロックに対応します。0~15 ( H'00~H'0F ) 以外の設定ではエラーに なります。
				● フラッシュメモリが 256KB の場合
				0~11 の範囲で消去ブロック番号を設定します。0 は EB0 ブロック、11 は EB11 ブロックに対応します。0~11 ( H'00~H'0B ) 以外の設定ではエラーに なります。

• フラッシュパスフェイルリザルトパラメータ (FPFR: CPUの汎用レジスタR0) ここでは消去処理結果の戻り値としてのFPFRについて説明します。

ビット:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
初期値: R/W:		不定 R/W														
ビット:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	-	1	-	-	-	-	1	-	MD	EE	FK	EB	-	-	SF
初期値: R/W:		不定 R/W														

ビット	ビット名	初期値	R/W	説 明
31 ~ 7	-	不定	R/W	未使用ビット
				値 0 が戻されます。
6	MD	不定	R/W	消去モード関連設定エラー検出ビット FWE 端子への入力値がハイレベルであることと、エラープロテクト状態でないことのチェック結果を返します。FWE 端子がローレベルであったり、エラープロテクト状態になっている場合、1 が書き込まれます。これらの状態は、FCCSレジスタのビット 7: FWE や、ビット 4: FLER の各ビットで確認できます。なお、エラープロテクト状態への遷移条件につきましては、「23.6.3 エラー
				プロテクト」を参照してください。
				0:FWE、FLER 状態は正常(FWE=1、FLER=0)
				1:FWE=0、または FLER=1 であり、消去できない状態
5	EE	不定	R/W	消去実行時エラー検出ビット
				ユーザマットの消去ができなかったり、ユーザブランチ処理から戻った時点で、フラッシュ関連レジスタの一部が書き換えられている場合に、本ビットには1が返されます。これらが原因で、本ビットが1になった場合、ユーザマットは途中まで消去されている可能性が高いため、エラーになる原因を取り除いた後、再度消去を実施しなおしてください。 また、FMATS レジスタの値が H'AA となっており、ユーザブートマット選択状
				態のときに消去を実施しても、消去実行時エラーとなります。この場合は、ユーザマット/ユーザブートマットともに、消去されてはいません。ユーザブートマットの消去は、ブートモードまたはライタモードで実施してください。
				0: 消去処理は正常終了 1: 消去処理が異常終了(消去結果は保証できない)
4	FK	不定	R/W	1. 月女処理が乗帯総 」 (月女加未は休証 じさない) フラッシュキーレジスタエラー検出ビット
7		1.7	1044	消去処理開始前に FKEY レジスタの値をチェックした結果を戻します。  0: FKEY レジスタの設定値は正常 (FKEY = H'5A)
				1:FKEY レジスタの設定値エラー(FKEY は H'5A 以外の値)

ビット	ビット名	初期値	R/W	説 明
3	EB	不定	R/W	イレースプロックセレクトエラー検出ビット
				指定された消去ブロック番号が、ユーザマットのブロック範囲内であるかのチェック結果です。
				0:消去ブロック番号の設定は正常値
				1:消去プロック番号の設定が異常値
2、1	-	不定	R/W	未使用ビット
				値0が戻されます。
0	SF	不定	R/W	サクセス / フェイルビット
				消去処理が正常に終了したかどうかを戻すビットです。
				0:正常終了(エラーなし)
				1:異常終了(エラーが発生している)

# 23.4.4 RAM エミュレーションレジスタ (RAMER)

RAMER は、ユーザマットのリアルタイムな書き換えをエミュレートするときに、内蔵 RAM の一部と重ね合わせるユーザマットのエリアを設定するレジスタです。RAM エミュレーションはユーザモード、ユーザプログラムモードで行ってください。

ユーザマットエリアの分割法は、表 23.7 を参照してください。なお、エミュレーション機能を確実に動作させるために、本レジスタの書き換え直後に RAM エミュレーションの対象マットをアクセスしないでください。直後にアクセスした場合には正常なアクセスは保証されません。

ビット:_	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	RAMS		RAM[2:0	
初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W

ビット	ビット名	初期値	R/W	説 明
15~4	-	すべて0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。
3	RAMS	0	R/W	RAM セレクト
				RAM によるユーザマットのエミュレーション選択 / 非選択を設定するビットです。RAMS = 1 のときは、ユーザマット全ブロックが書き込み / 消去プロテクト状態となります。
				0: エミュレーション非選択 ユーザマット全プロックの書き込み / 消去プロテクト無効
				1:エミュレーション選択
				ユーザマット全ブロックの書き込み / 消去プロテクト有効
2~0	RAM[2:0]	000	R/W	ユーザマットエリア選択
				ビット 3 とともに使用し、内蔵 RAM と重ね合わせるユーザマットのエリアを 選択します。(表 23.7 参照)

表 23.7 RAM エリアとユーザマットエリアの重ね合わせ

RAM エリア	ブロック名	RAMS	RAM2	RAM1	RAM0
H'FFFFA000 ~ H'FFFFAFFF	RAM エリア(4KB)	0	х	х	х
H'00000000 ~ H'00000FFF	EB0 (4KB)	1	0	0	0
H'00001000 ~ H'00001FFF	EB1 (4KB)	1	0	0	1
H'00002000 ~ H'00002FFF	EB2 ( 4KB )	1	0	1	0
H'00003000 ~ H'00003FFF	EB3 (4KB)	1	0	1	1
H'00004000 ~ H'00004FFF	EB4 ( 4KB )	1	1	0	0
H'00005000 ~ H'00005FFF	EB5 ( 4KB )	1	1	0	1
H'00006000 ~ H'00006FFF	EB6 ( 4KB )	1	1	1	0
H'00007000 ~ H'00007FFF	EB7 ( 4KB )	1	1	1	1

【注】 x: Don't care

# 23.5 オンボードプログラミングモード

オンボードプログラミングモードに端子を設定しリセットスタートすると、内蔵フラッシュメモリへの書き込み/消去を行うことができるオンボードプログラミング状態へ遷移します。オンボードプログラミングモードにはユーザプログラムモードとユーザブートモード、ブートモードの3種類の動作モードがあります。

各モードへ遷移する端子の設定方法は、表 23.1 をご覧ください。また、フラッシュメモリに対する各モードへの状態遷移図は図 23.2 を参照してください。

# 23.5.1 ブートモード

ブートモードは、内蔵の SCI を使用してホストから制御コマンドや書き込みデータを送信する方式でユーザマットやユーザブートマットへの書き込み / 消去を実行するモードです。ホスト上に制御コマンドを送信するためのツールと書き込みデータを準備しておく必要があります。使用する SCI 通信モードは調歩同期式モードに設定されています。本 LSI の端子をブートモードに設定後、リセットスタートするとあらかじめマイコン内部に組み込まれているブートプログラムを起動し、SCI ビットレートの自動調整実施後、制御コマンド方式でホストとの通信を行います。

図 23.6 にブートモード時のシステム構成図を示します。なお、ブートモードの端子設定は表 23.1 をご覧ください。ブートモードでの NMI およびその他の割り込みは無視されますが、発生させないようにしてください。また、ブートモード動作中は AUD は使用できませんのでご注意ください。




図 23.6 ブートモード時のシステム構成図

#### (1) ホストの SCI インタフェース設定

ブートモードが起動すると、本 LSI はホストより連続送信される調歩同期式 SCI 通信のデータ (H'00)の Low 期間を測定します。このときの SCI 送信 / 受信フォーマットは「8 ビットデータ、1 ストップビット、パリティなし」に設定してください。本 LSI は、測定した Low 期間よりホストの送信するビットレートを計算し、ビット調整終了合図 (H'00 を 1 バイト)をホストへ送信します。ホストは、この調整終了合図 (H'00)を正常に受信したことを確認し、本 LSI へ H'55 を 1 バイト送信してください。受信が正常に行われなかった場合は、再度ブートモードを起動し(リセット)、上述の操作を行ってください。ホストが送信するビットレート、および本 LSI のシステムクロックの周波数によってホストと本 LSI のビットレートに誤差が生じます。正常に SCI を動作させるために、ホストの転送ビットレートを 9,600bps または 19,200bps に設定してください。

ホストの転送ビットレートと本 LSI のビットレートの自動合わせ込みが可能なシステムクロックの周波数を表 23.8 に示します。このシステムクロックの範囲内でブートモードを起動してください。なお、ブートモードでは、各内部クロックの分周率が×1/3 倍の設定はサポートしていません。



図 23.7 SCI ビットレートの自動合わせ込み動作

表 23.8 本 LSI の自動合わせ込みが可能なシステムクロックの周波数

ホストのビットレート	本 LSI のビットレートの自動合わせ込みが可能な
	周辺クロック(P )の周波数
9,600bps	10 ~ 40MHz
19,200bps	10 ~ 40MHz

【注】 プートモードでは、各内部クロックの分周率が×1/3 倍の設定はサポートしていません。

#### (2) 状態遷移図

ブートモード起動後の、状態遷移図の概要を図 23.8 に示します。ブートモードについての詳細は、「23.9.1 ブートモードの標準シリアル通信インタフェース仕様」を参照してください。

- 1. ビットレート合わせ込み
  - ブートモード起動後、ホストとのSCIインタフェースのビットレート合わせ込みを行います。
- 2. 問い合わせ選択コマンド待ち
  - ユーザマットサイズ、ユーザマット構成、マット先頭アドレス、サポート情報などの問い合わせに対して、 必要情報をホストに送信します。
- 3. 全ユーザマットおよびユーザブートマットの自動消去
  - 問い合わせ選択が完了し、書き込み消去ステータス遷移コマンドを送信すると、すべてのユーザマットとユーザブートマットを自動消去します。
- 4. 書き込み/消去コマンド待ち
- 「書き込み選択コマンド」を受信すると、書き込みデータ待ち状態に遷移します。書き込みコマンドに続けて書き込み先頭アドレス、書き込みデータを送信してください。書き込み終了時は、書き込み先頭アドレスをHTFFFFFFFと設定して送信してください。これにより書き込みデータ待ち状態から、書き込み/消去コマンド待ち状態に戻ります。
- 「消去選択コマンド」を受信すると、消去ブロックデータ待ち状態に遷移します。消去コマンドに続けて消去ブロック番号を送信してください。消去終了時は、消去ブロック番号をHFFと設定して送信してください。これにより消去ブロックデータ待ち状態から、書き込み/消去コマンド待ち状態に戻ります。なお、消去の実行はブートモードでいったん書き込んだ後に、リセットスタートせずに特定のブロックのみを書き換える場合に使用してください。1回の操作で書き込みができる場合には、書き込み/消去/他コマンド待ち状態に遷移する前に全ブロックの消去が行われていますので、本消去操作は必要ありません。
- 書き込み / 消去以外に、ユーザマット / ユーザブートマットのサムチェック、ユーザマット / ユーザブート マットのブランクチェック (消去チェック)、ユーザマット / ユーザブートマットのメモリリード、および 現在のステータス情報の取得のコマンドがあります。

ユーザマット/ユーザブートマットのメモリ読み出しは、すべてのユーザマット/ユーザブートマットを自動 消去した後に書き込んだデータについての読み出ししかできませんので、ご注意ください。




図 23.8 ブートモードの状態遷移の概略図

# 23.5.2 ユーザプログラムモード

ユーザプログラムモードでは、ユーザマットの書き込み / 消去ができます。 (ユーザブートマットの書き込み / 消去はできません。)

あらかじめマイコン内に内蔵されているプログラムをダウンロードして書き込み / 消去を実施します。 概略フローを図 23.9 に示します。

なお、書き込み / 消去処理中はフラッシュメモリ内部には高電圧が印加されていますので、書き込み / 消去処理中にはリセットへの遷移は行わないようにしてください。フラッシュメモリにダメージを与え破壊する可能性があります。誤って、リセットしてしまった場合は、100μs の通常より長いリセット入力期間のあとにリセットリリースしてください。

書き込み手順につきましては、後述「(2)ユーザプログラムモードでの書き込み手順」を、消去手順につきましては「(3)ユーザプログラムモードでの消去手順」をご覧ください。

また、FTDAR レジスタを使用して、書き込み / 消去プログラムを別々の内蔵 RAM 領域にダウンロードして、消去と書き込みを繰り返す処理についての概略を「(4)ユーザプログラムモードでの消去 / 書き込み手順」で説明します。




図 23.9 書き込み/消去概略フロー

### (1) 書き込み / 消去実行時の内蔵 RAM のアドレスマップ

ダウンロードの要求、書き込み / 消去の手順、結果の判定などのユーザで作成してもらう手続きプログラムの一部は必ず内蔵 RAM 上で実行する必要があります。また、ダウンロードされる内蔵プログラムはすべて内蔵 RAM 上に存在します。 これらが重複することのないように、内蔵 RAM 上の領域管理に気を付けてください。 図 23.10 にダウンロードされるプログラムの領域を示します。




図 23.10 ダウンロード後の内蔵 RAM マップ

# (2) ユーザプログラムモードでの書き込み手順

ダウンロード、初期化、書き込みの手順を図 23.11 に示します。




図 23.11 書き込み手順

書き込み手順の詳細を説明します。手続きプログラムは、書き込み対象のフラッシュメモリ以外で実行してください。特に、ダウンロードのために FCCS レジスタの SCO ビットを I に設定する部分は、必ず内蔵 RAM 上で実行するようにしてください。また、周波数制御レジスタ (FRQCR)による内部クロック (I )、パスクロック (B )、周辺クロック (P )の分周率の設定は、すべて 1/4 (初期値)としてください。

書き込み / 消去プログラムのダウンロードが終了し、SCO ビットが 0 にクリアされた後は、周波数制御レジスタ (FRQCR)の設定は任意の値に変更可能です。

ユーザの手続きプログラムのステップごとの実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)を「23.9.2 手順プログラム、または書き込みデータの格納可能領域」に示します。

以下の説明は、ユーザマット上の書き込み対象領域は消去されており、書き込みデータも連続領域に準備できているという前提です。消去ができていない場合は、書き込み前に消去を実施してください。

1回の書き込み処理では 128 バイトの書き込みを行います。128 バイトを超える書き込みを行う場合は、書き込み先アドレス / 書き込みデータのパラメータを 128 バイト単位で更新して書き込みを繰り返します。

128 バイト未満の書き込みの場合も無効データを埋め込んで 128 バイトにそろえる必要があります。埋め込む無効データを HTFF にすると書き込み処理時間を短縮できます。

(2.1) ダウンロードする内蔵プログラムの選択とダウンロード先を指定します。

FPCS レジスタの PPVS ビットを 1 に設定すると書き込みプログラムが選択されます。

書き込み/消去プログラムを複数選択することはできません。複数設定した場合は、ダウンロードの実行は行われず、DPFRパラメータのソースセレクト検出ビット(SS)にダウンロードエラーが報告されます。

FTDAR レジスタにて、ダウンロード先の先頭アドレスを指定します。

(2.2) FKEY レジスタに H'A5 を書き込みます。

プロテクトのために FKEY レジスタに H'A5 を書き込まないとダウンロード要求の SCO ビットに 1 を書き込む ことができません。

- (2.3) VBR レジスタを設定し、FCCS レジスタの SCO ビットに 1 を書き込んで、ダウンロードを実行します。 SCO ビットのセットの前に必ず VBR レジスタを H'84000000 に設定してください。
- SCO ビットに 1 を書き込むためには、以下の条件がすべて満足されている必要があります。
- 1. RAMエミュレーションモードが解除されていること。
- 2. FKEYレジスタにH'A5が書き込まれていること。
- 3. SCOビット書き込みが内蔵RAM上で実行されていること。

SCO ビットが 1 になると自動的にダウンロードが開始され、ユーザの手続きプログラムに戻ってきた時点では、 SCO = 0 にクリアされていますので、ユーザ手続きプログラムでは SCO = 1 の確認ができません。

ダウンロード結果の確認は、DPFR パラメータの戻り値での確認のみとなりますので、SCO = 1 にする前に、DPFR パラメータとなる FTDAR で指定した内蔵 RAM の先頭の 1 バイトを戻り値以外 (H'FF など)に設定して誤判定の発生を防いでください。

ダウンロードの実行においては、マイコン内部処理として以下に示すようなバンク切り替えを伴った特殊な割り込み処理を行いますので、VBR は H'84000000 に設定されている必要があります。また SCO = 1 を設定する命令の直後には 4 個の NOP 命令を実行してください。

- 1. ユーザマット空間を内蔵プログラム格納領域に切り替えます。
- 2. ダウンロードプログラム選択条件と、FTDARでの指定アドレスなどをチェック後、FTDARで指定された内蔵RAMへの転送処理を行います。
- 3. FPCSレジスタ、FECSレジスタ、FCCSレジスタのSCOビットを0クリアします。
- 4. DPFRパラメータに戻り値を設定します。
- 5. 内蔵プログラム格納領域をユーザマット空間に戻した後、ユーザ手続きプログラムに戻ります。

ダウンロードが完了し、ユーザ手続きプログラムに戻った後は、VBR の再設定は可能です。

ダウンロードにおける注意事項について以下に述べます。

ダウンロード処理では、CPU の汎用レジスタは値が保存されます。

ダウンロード処理中は、割り込みおよび CPU 以外のバスマスタによるバス権要求を発生させないでください。 詳細は、「23.8.2 書き込み / 消去手続き実行中の割り込み」をご覧ください。

最大 128 バイトのスタック領域を使用しますので、SCO = 1 にする前に 128 バイト以上のスタック領域を確保しておいてください。

- (2.4) プロテクトのために、FKEY レジスタを H'00 にクリアします。
- (2.5) DPFR パラメータの値をチェックしダウンロード結果を確認します。

ダウンロード結果の確認方法は、以下を推奨いたします。

- 1. DPFRパラメータ(FTDARで指定したダウンロード先の先頭アドレスの1バイト)の値をチェックします。値がH'00ならば、ダウンロードは正常に行われています。H'00以外の場合は、以下の手順でダウンロードが行われなかった原因を調査することができます。
- 2. DPFRパラメータの値が、ダウンロード実行前に設定した値(H'FFなど)と同じであった場合は、FTDARのダウンロード先アドレス設定の異常が考えられますので、FTDARのビット7: TDERビットを確認してください。
- 3. DPFRパラメータの値が、ダウンロード実行前の設定値と異っている場合は、DPFRパラメータのビット2: SSビットや、ビット1:FKビットにて、ダウンロードプログラムの選択やFKEYレジスタ設定が正常であった かの確認をしてください。

(2.6) 初期化のために FPEFEQ と FUBRA パラメータに動作周波数とユーザブランチ先を設定します。

1. FPEFEQパラメータ(汎用レジスタ:R4)に、現在のCPUクロックの周波数を設定します。FPEFEQパラメータの設定可能範囲は、「28.3.1 クロックタイミング」をご覧ください。

この範囲以外の周波数が設定された場合、初期化プログラムのFPFRパラメータにエラーが報告され初期化は行われません。周波数の設定方法は、「23.4.3 書き込み/消去インタフェースパラメータ」の「・フラッシュプログラムイレース周波数コントロールパラメータ(FPEFEQ: CPUの汎用レジスタR4)」の説明をご覧ください。

- 2. FUBRAパラメータ(汎用レジスタ:R5)に、ユーザブランチ先の先頭アドレスを設定します。
  - ユーザブランチ処理が必要ない場合、FUBRAには値0を設定してください。
  - ユーザブランチを行う場合、ブランチ先は書き込み対象のフラッシュメモリ以外で実行するようにしてください。また、ダウンロードされた内蔵プログラムの領域への設定もできません。
  - ユーザブランチ処理からはRTS命令で書き込み処理に戻ってください。

「23.4.3 書き込み/消去インタフェースパラメータ」の「・フラッシュユーザブランチアドレスセットパラメータ(FUBRA: CPUの汎用レジスタR5)」の説明をご覧ください。

#### (2.7) 初期化の実行

初期化プログラムは書き込みプログラムのダウンロード時にいっしょに内蔵 RAM 上にダウンロードされています。FTDAR 設定のダウンロード先頭アドレス + 32 バイトからの領域に、初期化プログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

```
      MOV.L
      #DLTOP+32,R1
      ;
      エントリーアドレスを R1 に設定

      JSR
      @R1
      ;
      初期化ルーチンをコール

      NOP
```

- 1. 初期化プログラムではRO以外の汎用レジスタは保存されます。
- 2. ROはFPFRパラメータの戻り値です。
- 3. 初期化プログラムではスタック領域を使用しますので、128バイト以上のスタック領域をRAM上に確保しておいてください。
- 4. 初期化プログラム実行中の割り込み受け付けは可能です。ただし、内蔵RAM上のプログラム格納領域やスタック領域、レジスタの値を破壊しないようにしてください。
- (2.8) 初期化プログラムの戻り値 FPFR (汎用レジスタ R0)を判定します。
- (2.9) FKEY レジスタに H'5A を設定し、ユーザマットへの書き込みができるようにしてください。

(2.10) 書き込みに必要なパラメータの設定を行います。

ユーザマットの書き込み先の先頭アドレス(FMPAR)を汎用レジスタ R5 に、書き込みデータ格納領域の先頭アドレス(FMPDR)を汎用レジスタの R4 に設定します。

1. FMPAR設定

FMPARは書き込み先頭アドレスの指定ですので、ユーザマットエリア以外のアドレスが指定された場合、書き込みプログラムを実行しても書き込みは実行されず、戻り値パラメータFPFRにはエラーが報告されます。また、128パイト単位ですので下位8ビット(MOA7~MOA0)が、H'00かH'80の128パイト境界である必要があります。

2. FMPDR設定

書き込みデータの格納先がフラッシュメモリ上の場合、書き込み実行ルーチンを実行しても書き込みは行われず、FPFRパラメータにエラーが報告されます。この場合はいったん内蔵RAMに転送してから書き込むようにしてください。

#### (2.11) 書き込み処理の実行

FTDARで指定したダウンロード先の先頭アドレス + 16バイトからの領域に、書き込みプログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

MOV.L	#DLTOP+16,R1	;	エントリーアドレスを R1 に設定
JSR	@R1	;	書き込みルーチンをコール
NOP			

- 1. 書き込みプログラムではR0以外の汎用レジスタは保存されます。
- 2. ROはFPFRパラメータの戻り値です。
- 3. 書き込みプログラムではスタック領域を使用しますので、128バイト以上のスタック領域をRAM上に確保しておいてください。
- 4. 書き込み処理中は、割り込みおよびCPU以外のバスマスタによるバス権要求を発生させないでください。詳細は、「23.8.2 書き込み/消去手続き実行中の割り込み」をご覧ください。
- (2.12) 書き込みプログラムの戻り値 FPFR (汎用レジスタ R0) を判定します。
- (2.13) 必要データの書き込みが完了したかを判断します。

128 バイトを超えるデータを書き込む場合、128 バイト単位で FMPAR、FMPDR の設定更新を行い上記 (2.10) ~ (2.13)の処理を繰り返します。書き込み先アドレスの 128 バイトのインクリメント、書き込みデータポインタの更新を正しく行ってください。書き込み済みのアドレスへの重複書き込みになると、書き込みエラーになるばかりでなく、フラッシュメモリにダメージを与えてしまいます。

(2.14) 書き込みが終了したら FKEY レジスタをクリアして、ソフトウェアプロテクトをかけてください。 ユーザマットへの書き込み完了直後、パワーオンリセットで再起動する場合は通常より長い 100μs 以上のリセ

ット実施期間 (RES = 0 の期間) を設けてください。

#### (3) ユーザプログラムモードでの消去手順

ダウンロード、初期化、消去の手順を図 23.12 に示します。




図 23.12 消去手順

消去手順の詳細を説明します。手順プログラムは、消去対象のフラッシュメモリ以外で実行してください。 特に、ダウンロードのために FCCS レジスタの SCO ビットを 1 に設定する部分は、必ず内蔵 RAM 上で動作するようにしてください。また、周波数制御レジスタ (FRQCR)による内部クロック (I )、バスクロック (B )、周辺クロック (P ) の分周率の設定は、すべて  $\times$  1/4 (初期値) としてください。

書き込み / 消去プログラムのダウンロードが終了し、SCO ビットが 0 にクリアされた後は、周波数制御レジスタ (FRQCR)の設定は任意の値に変更可能です。

ユーザの手続きプログラムのステップごとの実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)を「23.9.2 手順プログラム、または書き込みデータの格納可能領域」に示します。

ダウンロードされる内蔵プログラムの領域については、図 23.10 のダウンロード後の内蔵 RAM マップを参照ください。

1回の消去処理では1分割ブロックの消去を行います。ブロック分割については、図23.4を参照してください。 2ブロック以上の消去を行う場合は、消去ブロック番号を更新して消去を繰り返します。

(3.1) ダウンロードする内蔵プログラムの選択とダウンロード先アドレスを指定します。

FECS レジスタの EPVB ビットを 1 に設定します。

書き込み / 消去プログラムを複数選択することはできません。複数設定した場合は、ダウンロードの実行は行われず、DPFR パラメータのソースセレクトエラー検出ビット(SS)にダウンロードエラーが報告されます。

FTDAR レジスタにて、ダウンロード先の先頭アドレスを指定します。

FKEY レジスタの設定以降のダウンロード、初期化などの手続きは、書き込み手順と同じですので、「23.5.2 (2)ユーザプログラムモードでの書き込み手順」をご覧ください。

消去プログラム用のパラメータ設定以降を以下に示します。

(3.2) 消去に必要な FEBS パラメータの設定を行います。

ユーザマットの消去ブロック番号をフラッシュイレースブロックセレクトパラメータ FEBS(汎用レジスタ R4) に設定します。ユーザマットの分割ブロック番号以外の値が設定された場合、消去処理プログラムを実行しても消去はされず、戻り値パラメータ FPFR にエラーが報告されます。

#### (3.3) 消去処理の実行

書き込みと同様に、FTDAR で指定したダウンロード先の先頭アドレス + 16 バイトからの領域に、消去プログラムのエントリーポイントがありますので、以下のような方法でサブルーチンコールして実行してください。

MOV.L	#DLTOP+16,R1	;	エントリーアドレスを R1 に設定
JSR	@R1	;	消去ルーチンをコール
NOP			

- 1. 消去プログラムではRO以外の汎用レジスタは保存されます。
- 2. R0はFPFRパラメータの戻り値です。
- 3. 消去プログラムではスタック領域を使用しますので、128バイト以上のスタック領域をRAM上に確保しておいてください。
- 4. 消去処理中は、割り込みおよびCPU以外のバスマスタによるバス権要求を発生させないでください。詳細は、「23.8.2 書き込み / 消去手続き実行中の割り込み」をご覧ください。
- (3.4) 消去プログラムの戻り値 FPFR (汎用レジスタ R0)を判定します。
- (3.5) 必要ブロックの消去が完了したかを判断します。

複数ブロックの消去を実施する場合、FEBS パラメータの更新設定を行い上記(3.2)~(3.5)の処理を繰り返します。消去済みブロックに対しての消去は可能です。

(3.6) 消去が終了したら FKEY レジスタをクリアして、ソフトウェアプロテクトをかけてください。 ユーザマットの消去完了直後、パワーオンリセットで再起動する場合は通常より長い 100μs 以上のリセット実

施期間(RES=0の期間)を設けてください。

#### (4) ユーザプログラムモードでの消去/書き込み手順

FTDAR レジスタで、ダウンロード先の内蔵 RAM アドレスを変更することで、消去プログラムと書き込みプログラムを別々の内蔵 RAM 領域にダウンロードしておくことが可能です。

RAM エミュレーション、消去、書き込みを繰り返し実行する場合の使用例を図 23.13 に示します。




図 23.13 RAM エミュレーション、消去、書き込みの繰り返し例(概要)

本例では、RAM エミュレーションを実施するため、H'FFFFA000~H'FFFFAFFF を避けて、消去/書き込みプログラムをダウンロードしています。

23-45

また、ダウンロードと初期化は最初の1回だけ実施するようにしています。

本例のような手続きを行う場合、以下にご注意ください。

1. 内蔵RAM領域の重複破壊にご注意ください。

RAMエミュレーション領域、消去プログラム領域、書き込みプログラム領域以外に、ユーザに作成していただく手順プログラムや、作業領域、スタック領域などが、内蔵RAM上に存在しますので、これらの領域を破壊しないようにしてください。

2. 消去プログラムの初期化、書き込みプログラムの初期化を行ってください。

FPEFEQパラメータ、FUBRAパラメータを設定する初期化は、必ず、消去プログラム / 書き込みプログラム の両方に実行してください。初期化のエントリーアドレスは、消去プログラムのダウンロード先頭 + 32番地 (本例では、H'FFFF9020)、書き込みプログラムのダウンロード先頭 + 32番地 (本例では、H'FFFFB020)の両方に対して初期化してください。

# 23.5.3 ユーザブートモード

本 LSI にはユーザプログラムモード、ブートモードとは異なるモード端子設定で起動するユーザブートモードがあります。内蔵 SCI を使用するブートモードとは異なるユーザ任意のブートモードが実現できます。

ユーザブートモードで書き込み / 消去が可能なマットはユーザマットだけです。ユーザブートマットの書き込み / 消去は、ブートモードまたはライタモードで行ってください。

### (1) ユーザブートモードでの起動

ユーザブートモード起動のためのモード端子の設定は表23.1をご覧ください。

ユーザブートモードでリセットスタートすると、フラッシュ関連レジスタのチェックルーチンが走行します。 このルーチンが使用する RAM 容量は H'FFFF9800 番地からの約 1.2KB 分とスタックとして使用する H'FFFFAFFC 番地からの 4 バイト分です。この間の NMI およびその他の割り込みは受け付けられません。また、この間は AUD は使用できません。本期間は、40MHz の内部周波数で動作する場合、約 100μs です。

その後、ユーザブートマット上のリセットベクタの実行開始アドレスから処理を開始します。この時点で、実行マットはユーザブートマットになっていますので、フラッシュマットセレクトレジスタ FMATS には H'AA が設定されています。

### (2) ユーザブートモードでのユーザマットの書き込み

ユーザブートモードでユーザマットへの書き込みを行う手続きでは、FMATS レジスタによるユーザブートマット選択状態からユーザマット選択状態への切り替え、および書き込み終了後にユーザマット選択状態から再びユーザブートマット選択状態に戻す手続きの追加が必要です。

ユーザブートモードでのユーザマットの書き込み手続きを図 23.14 に示します。




図 23.14 ユーザブートモードでのユーザマットへの書き込み手順

図 23.14 に示したように、ユーザプログラムモードとユーザブートモードでの書き込み手続きの違いは、マット切り替えを行うか否かです。

ユーザブートモードでは、フラッシュメモリ空間にユーザブートマットが見えていて、ユーザマットは「裏」に隠れている状態です。ユーザマットに書き込む処理の間だけ、ユーザマットとユーザブートマットを切り替えます。書き込み処理中は、ユーザブートマットは隠れており、かつユーザマットは書き込み状態ですので、手続きプログラムはフラッシュメモリ以外の領域で実行させる必要があります。書き込み処理が終了したら、最初の状態に戻すために再度マット切り替えを行います。

マット切り替えは、FMATS レジスタへ規定の値を書き込むことで実現できますが、完全にマット切り替えが完了するまではアクセスできず、また、割り込みが発生した場合に割り込みベクタをどちらのマットから読み出すかなど不安定状態が存在します。マット切り替えについては、「23.8.1 ユーザマットとユーザブートマットの切り替え」の説明に従ってください。

マット切り替え以外の書き込み手順は、ユーザプログラムモードの手順と同じです。

ユーザ手続きプログラムのステップごとの、実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)については「23.9.2 手順プログラム、または書き込みデータの格納可能領域」に示します。

### (3) ユーザブートモードでのユーザマットの消去

ユーザブートモードでユーザマットの消去を行う手続きでは、FMATS レジスタによるユーザブートマット選択状態からユーザマット選択状態への切り替え、および消去終了後にユーザマット選択状態から再びユーザブートマット選択状態に戻す手続きの追加が必要です。

ユーザブートモードでのユーザマットの消去手続きを図 23.15 に示します。




図 23.15 ユーザブートモードでのユーザマットの消去手順

図 23.15 に示したように、ユーザプログラムモードとユーザブートモードでの消去手続きの違いは、マット切り替えを行うか否かです。

マット切り替えは、FMATS レジスタへ規定の値を書き込むことで実現できますが、完全にマット切り替えが完了するまではアクセスできず、また、割り込みが発生した場合に割り込みベクタをどちらのマットから読み出すかなど不安定状態が存在します。マット切り替えについては、「23.8.1 ユーザマットとユーザブートマットの切り替え」の説明に従ってください。

マット切り替え以外の消去手順は、ユーザプログラムモードの手順と同じです。

ユーザ手続きプログラムのステップごとの、実行可能な領域(内蔵 RAM、ユーザマット、外部空間など)については「23.9.2 手順プログラム、または書き込みデータの格納可能領域」に示します。

# 23.6 プロテクト

フラッシュメモリに対する書き込み / 消去プロテクトは、ハードウェアプロテクトとソフトウェアプロテクトとエラープロテクトの 3 種類あります。

# 23.6.1 ハードウェアプロテクト

ハードウェアプロテクトとは、フラッシュメモリに対する書き込み/消去が強制的に禁止、中断された状態のことです。内蔵プログラムのダウンロードと初期化実行はできますが、書き込み/消去プログラムを起動してもユーザマットの書き込み/消去はできず、書き込み/消去エラーが FPFR パラメータで報告されます。

表 23.9	11	. — I	ζι	<b>1</b> T	ァ	プロ	ヿテ	・ケ	Ь

項目	説 明	プロテクトが 有効な機能	
		ダウン ロード	書き込みと消去
FWE 端子 プロテクト	<ul> <li>FWE 端子に Low レベルが入力されているときには、FCCS レジスタの FWE ビットがクリアされ、書き込み / 消去プロテクト状態になります。</li> </ul>	-	
リセット、 スタンバイ プロテクト	パワーオンリセット (WDT によるパワーオンリセットも含む) およびスタンパ イ時は、書き込み / 消去インタフェースレジスタが初期化され、書き込み / 消去 プロテクト状態になります。		
	• RES 端子によるリセットでは、電源投入後発振が安定するまで RES 端子を Low レベルに保持しないとリセット状態になりません。また、動作中のリセットは AC 特性に規定した RES パルス幅の間 RES 端子を Low レベルに保持してください。書き込み / 消去動作中のフラッシュメモリの値は、保証しません。この場合は、消去を実施してから再度書き込みを実施してください。		

# 23.6.2 ソフトウェアプロテクト

ソフトウェアプロテクトは、内蔵の書き込み/消去プログラムのダウンロードからのプロテクト、キーコードによるプロテクト、RAM エミュレーションレジスタによるプロテクトがあります。

項目	説 明	プロテクトが 有効な機能	
		ダウン ロード	書き込み と消去
SCO ビット プロテクト	• FCCS レジスタの SCO ビットを 0 にクリアすることにより、書き込み / 消去のプログラムのダウンロードができないため、書き込み / 消去プロテクト状態になります。		
FKEY レジスタ プロテクト	FKEY レジスタにキーコードを書き込まないと、ダウンロードと書き込み / 消去ができません。ダウンロードと書き込み / 消去では、異なったキーコードの設定が必要です。		
エミュレー ション プロテクト	RAM エミュレーションレジスタ(RAMER)の RAMS ピットを 1 にセットする ことにより、書き込み / 消去プロテクト状態になります。		

表 23.10 ソフトウェアプロテクト

## 23.6.3 エラープロテクト

エラープロテクトは、フラッシュメモリへの書き込み / 消去中のマイコンの暴走や規定の書き込み / 消去手順に沿っていない動作をした場合に発生する異常を検出し、書き込み / 消去動作を強制的に中断するプロテクトです。書き込み / 消去動作を中断することで、過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み / 消去中にマイコンが異常動作すると、FCCS レジスタの FLER ビットが 1 にセットされエラープロテクト状態に遷移し、書き込み / 消去は中断されます。

FLER ビットのセット条件を以下に示します。

- 1. 書き込み / 消去中にフラッシュメモリの当該バンク領域を読み出したとき (ベクタリードおよび命令フェッチを含む)
- 2. 書き込み / 消去中にSLEEP命令を実行したとき (ソフトウェアスタンバイを含む)

エラープロテクトの解除(FLER ビットのクリア)は、パワーオンリセットのみで行われます。

なお、この場合のリセット入力期間は、通常より長い 100µs の期間のあとにリセットリリースしてください。フラッシュメモリには書き込み / 消去中には高電圧が印加されているため、エラープロテクト状態への遷移時に、印加電圧が抜けきれない恐れがあります。このため、リセット期間を延長して印加電圧を抜くことにより、フラッシュメモリへのダメージを低減する必要があります。

図 23.16 にエラープロテクト状態への状態遷移図を示します。




図 23.16 エラープロテクト状態への状態遷移図

# 23.7 RAM によるフラッシュメモリのエミュレーション

RAM でフラッシュメモリに書き換えるデータをリアルタイムにエミュレートするために、RAM エミュレーションレジスタ(RAMER)で設定したフラッシュメモリ(ユーザマット)のエリアに RAM の一部を重ね合わせて使うことができます。RAMER の設定後、ユーザマットのエリアとここに重ね合わせた RAM エリアの 2 エリアからアクセスできます。エミュレーション可能なモードは、ユーザモードおよびユーザプログラムモードです。

図 23.17 にユーザマットのリアルタイムな書き換えをエミュレートする例を示します。




図 23.17 RAM によるエミュレーション




図 23.18 RAM のオーバラップ動作例 (SH7083 (フラッシュメモリ 256KB 版) の場合)

図 23.18 にフラッシュメモリのブロックエリア EBO をオーバラップさせる例を示します。

エミュレーション可能なフラッシュメモリの領域は、ユーザマットの EB0 ~ EB7 の 8 エリアから RAMER レジスタの RAM2 ~ RAM0 ビットで選択した 1 エリアです。

- 1. リアルタイムな書き換えを必要とするエリアEB0にRAMの一部をオーバラップさせるには、RAMERのRAMS ビットを1、RAM2~RAM0ビットを0、0、0に設定してください。
- 2. リアルタイムな書き換えは、オーバラップさせたRAMを使って行います。

ユーザマットへの書き込み / 消去実行においては、内蔵プログラムのダウンロードを含む一連の手続きプログラムの実行が必要です。このときに、オーバラップしていた RAM 領域とダウンロードされる内蔵プログラムの領域が重複しないように、FTDAR レジスタを使用してダウンロード領域を設定してください。

図 23.19 に、エミュレーション完了後のデータをユーザマットの EBO 領域に書き込む例を示します。




図 23.19 チューニング完了データの書き込み例 (SH7083 (フラッシュメモリ 256KB 版)の場合)

- 1. 書き換えデータ確定後、RAMSビットをクリアしてRAMのオーバラップを解除します。エミュレーションモードが解除され、エミュレーションプロテクトも解除されます。
- 2. ユーザ作成の書き込み/消去手続きプログラムをRAM上に転送します。
- 3. RAM上の書き込み / 消去手続きプログラムを起動し、マイコン内蔵の書き込み / 消去プログラムをRAM上にダウンロードします。
  - このとき、FTDARレジスタ設定により、チューニング完了データ領域とダウンロード領域が重複しないようにダウンロード先頭アドレスを指定してください。
- 4. ユーザマットのEBOエリアが消去されていない場合は、消去処理を行った後に書き込みを行ってください。 書き込み処理のパラメータFMPAR、FMPDRにチューニング完了データを指定して書き込み処理を行います。
- 【注】 RAMS ビットを 1 にすると RAM2 ~ RAM0 の値にかかわらず、フラッシュメモリの全ブロックが書き込み / 消去プロテクト状態となります(エミュレーションプロテクト)。実際に書き込み / 消去を実施する場合は RAMS ビットをクリアしてください。
  - ユーザブートマット選択時にも RAM エミュレーションを行うことは可能ですが、ユーザブートマットの消去 / 書き込みはブートモード、またはライタモードでしか行うことができません。

# 23.8 使用上の注意事項

# 23.8.1 ユーザマットとユーザブートマットの切り替え

ユーザマットとユーザブートマットを切り替えて使うことができます。ただし、同じ0番地からのアドレスに割り当てられているため、以下の手順が必要です。

(ユーザブートマットに切り替えた状態での書き込み/消去はできません。ユーザブートマットの書き換えは、 ブートモードまたはライタモードで実施してください。)

- 1. FMATSレジスタによるマット切り替えは、必ず内蔵RAM上で実行してください。
  SHマイコンでは実行命令のプリフェッチを行いますので、たとえばユーザマット上でプログラム実行中にマット切り替えを行った場合、ユーザマット上の命令コードをプリフェッチするか、切り替え後のユーザブートマット上の命令をプリフェッチするかで不安定動作になることがあります。
- 2. 確実に切り替えを行った後で切り替え後のマットのアクセスをするために内蔵RAM上でのFMATSレジスタ 書き換えの直後には、同じく内蔵RAM上で4個のNOP命令を実行してください。 (切り替えを行っている最中のフラッシュメモリをアクセスしないためです)
- 3. 切り替えの最中に割り込みが発生した場合、どちらのメモリマットがアクセスされるか保証できません。 マット切り替え実行前に、マスク可能な割り込みはマスクするようにしてください。また、マット切り替え 中には、NMI割り込みが発生しないようなシステムとしてください。
- 4. マット切り替え完了後は、各種割り込みのベクターテーブルエリアも切り替わっていますので注意してください。
  - マット切り替え前後で同じ割り込み処理を実施する場合や、割り込み発生を禁止できない場合は、内蔵RAM上に割り込み処理ルーチンを転送しておき、かつ割り込みベクタテーブルもVBRレジスタの設定により内蔵RAM上に設定するなどをお願いします。この場合、VBRレジスタの変更と割り込み発生の競合についてもご注意ください。
- 5. ユーザマットとユーザブートマットはメモリサイズが異なります。12KB以上の空間のユーザブートマットをアクセスしないようにしてください。12KB空間以上をアクセスした場合、不定値が読み出されます。




図 23.20 ユーザマット / ユーザブートマットの切り替え

#### 23.8.2 書き込み/消去手続き実行中の割り込み

# (1) 内蔵プログラムのダウンロード実行

#### (1.1) VBR の変更

内蔵プログラムをダウンロードする前に、VBR レジスタを H'84000000 にする必要があります。VBR を H'84000000 以外の設定で使用している場合、VBR を H'84000000 に設定すると割り込みベクタテーブルがユーザマット (FMATS H'AA 時) またはユーザブートマット (FMATS = H'AA 時) になります。

また、VBR 変更と割り込み発生が競合した場合、VBR 変更前後のどちらのベクタテーブルが参照されるかで問題が発生する可能性があります。

よって、割り込みとの競合が発生する可能性のある場合、ユーザマットまたはユーザブートマットの先頭部分にも、VBR = H'00000000 (初期値)のときに参照されるベクタテーブルを準備してください。

# (1.2) SCO ダウンロード要求と割り込み要求

内蔵の書き込み / 消去プログラムを、FCCS レジスタの SCO ビットを 1 にしてダウンロードする操作は、マット切り替えを伴った特殊な割り込みを発生させます。SCO ダウンロード要求と割り込み要求の競合時の動作について説明します。

1. SCOダウンロード要求と割り込み要求の競合

FCCSレジスタのSCOビットを1に設定する命令の実行と、割り込み受け付けの競合タイミングを図23.21に示します。

CPUサイクル n n+1 n+2 n+3 n+4 SCO=1設定命令の CPU動作 フェッチ デコード 実行 実行 実行 割り込み 受け付け —( a )— (b) ►

- (a) 割り込み受け付けが、n+1サイクル以前のケース 割り込み処理が完了後、SCO=1の設定が実行され、ダウンロードが行われます。
- (b)割り込み受け付けが、n+2サイクル以降のケース 割り込みとSCOダウンロード要求が競合しますので、割り込みを発生させないでください。

図 23.21 SCO ダウンロード要求と割り込み要求の競合タイミング

2. ダウンロード中に発生した割り込み要求

SCOダウンロード実行中は、割り込みおよびCPU以外のバスマスタによるバス権の確保(DMA転送、DTC転送、SDRAMリフレッシュ)を禁止します。

(2) 書き込み/消去処理中の割り込み

ダウンロードした内蔵プログラムでの書き込み / 消去実行中の割り込みおよび CPU 以外のバスマスタによるバス権の確保 (DMA 転送、DTC 転送、SDRAM リフレッシュ)を禁止します。

# 23.8.3 その他のご注意

## (1) 内蔵プログラムのダウンロード実行時間

初期化ルーチンを含む書き込みプログラム、または初期化ルーチンを含む消去プログラムのコードサイズはそれぞれ 3KB 以内です。よって、CPU クロック周波数が、20MHz の場合、それぞれ最大で約 10ms のダウンロード時間となります。

## (2) ユーザブランチ処理の間隔

ユーザブランチ処理が実行される間隔は、書き込み / 消去で異なります。また、処理フェーズによっても異なります。表 23.11 に、CPU クロック周波数 80MHz の場合の最大起動間隔を示します。

最大間隔 書き込み処理 約 2ms 消去処理 約 15ms

表 23.11 ユーザブランチ処理の起動間隔

ただし、CPU クロック  $80 \mathrm{MHz}$  動作時における最初のユーザブランチ処理までの時間の最大値は表 23.12 のようになります。

	最大
書き込み処理	約 2ms
消去処理	約 15ms

表 23.12 ユーザブランチ処理時間

#### (3) DMAC/DTC でのフラッシュ関連レジスタへの書き込み

ダウンロード要求の FCCS レジスタの SCO ビットや、マット切り替えの FMATS レジスタは、内蔵 RAM 上で命令実行中ならば、DMAC/DTC からでも書き込みができてしまいます。不用意にこれらのレジスタへの書き込みが行われると、ダウンロードが実行され RAM を破壊したり、マット切り替えが発生して暴走するなどの危険性がありますので、ご注意ください。

#### (4) 割り込み無視状態

以下のモード、または期間では、割り込みが発生しても無視され、実行も割り込み要因の保持もされません。

- ブートモード動作中
- ライタモード動作中

## (5) ユーザマットが 256KB の製品での書き込み時の注意事項

ユーザマットが 256KB の製品で 256KB 以上への書き込みを行った場合、256KB 目以降に書き込まれた内容は保証されませんのでご注意ください。

## (6) 従来の F-ZTAT SH マイコンとの書き込み / 消去プログラムの互換性

SCO 転送要求による内蔵プログラムのダウンロード方式をサポートしていない、従来の F-ZTAT SH マイコンで使用していたフラッシュメモリの書き込み / 消去プログラムは、本 LSI では動作しません。

本 LSI でのフラッシュメモリへの書き込み / 消去は、必ず内蔵プログラムをダウンロードして実施してください。

## (7) WDT による暴走などのモニタ

従来の F-ZTAT SH マイコンと異なり、ダウンロードされる内蔵プログラムによる書き込み / 消去中は WDT による暴走などへの対応は、実施していません。

必要に応じて、書き込み / 消去の実行時間を考慮した WDT での対応を実施してください。(ユーザブランチルーチンの使用、定期的なタイマ割り込みの使用など)

# 23.9 付録

## 23.9.1 ブートモードの標準シリアル通信インタフェース仕様

ブートモードで起動するブートプログラムは、ホストと LSI 内蔵の SCI を使って送受信を行います。ホストと ブートプログラムのシリアル通信インタフェース仕様を以下に示します。

ステータス

ブートプログラムは3つのステータスを持ちます。

1. ビットレート合わせ込みステータス

ホストと送受信するビットレートを合わせ込むステータスです。ブートモードで起動するとブートプログラムが起動し、ビットレート合わせ込みステータスになり、ホストからのコマンドを受信しビットレートの合わせ込みを行います。合わせ込みが終了すると、問い合わせ選択ステータスに遷移します。

2. 問い合わせ選択ステータス

ホストからの問い合わせコマンドに応答するステータスです。このステータスで、デバイスとクロックモードとビットレートを選択します。選択が完了したら、書き込み消去ステータス遷移コマンドで書き込み消去ステータスに遷移します。書き込み消去ステータスに遷移する前に、ブートプログラムは消去プログラムをRAM上に転送し、ユーザマットとユーザブートマットを消去します。

3. 書き込み消去ステータス

書き込み消去を行うステータスです。ホストからのコマンドに従って、書き込み/消去プログラムをRAMに転送し、書き込み/消去を行います。コマンドにより、サムチェック、ブランクチェックを行います。

ブートプログラムの処理フローを図 23.22 に示します。




図 23.22 ブートプログラムの処理フロー

#### ビットレート合わせ込みステータス

ビットレート合わせ込みは、ホストから送信された H'00 のローレベルの区間を測定してビットレートを計算します。このビットレートは新ビットレート選択コマンドで変更することができます。ビットレート合わせ込みが終了すると、ブートプログラムは問い合わせ選択ステータスに遷移します。ビットレート合わせ込みのシーケンスを図 23.23 に示します。




図 23.23 ビットレート合わせ込みのシーケンス

• 通信プロトコル

ビットレート合わせ込みが完了した後の、ホストとブートプログラムとのシリアル通信プロトコルは以下のとおりです。

- 1. 1文字コマンドまたは1文字レスポンス
   コマンドまたはレスポンスが1文字だけのもので、問い合わせと、正常終了のACKがあります。
- 2. n文字コマンドまたはn文字レスポンス コマンド、レスポンスにnバイトのデータを必要とするもので、選択コマンドと、問い合わせに対応するレス ポンスがあります。

書き込みデータについては、データ長を別途定めるので、データのサイズは省略します。

- 3. エラーレスポンス コマンドに対するエラーレスポンスです。エラーレスポンスと、エラーコードの2バイトです。
- 4. 128バイト書き込み サイズのないコマンドです。データのサイズは書き込みサイズ問い合わせのレスポンスで知ることができま す。
- メモリリードのレスポンス
   4バイトのサイズ情報を含むレスポンスです。




図 23.24 通信プロトコルフォーマット

- コマンド(1バイト):問い合わせ、選択、書き込み、消去、チェックなどのコマンド
- レスポンス(1バイト):問い合わせに対する応答
- サイズ(1バイトまたは2バイト):コマンド/レスポンス、サイズ、チェックサムを除いた送受信データのサイズ
- データ(nバイト):コマンド、レスポンスの詳細データ
- チェックサム(1バイト):コマンドからチェックサムまで加算し、下位1バイトがH'00となるように設定
- エラーレスポンス(1バイト):コマンドに対するエラーレスポンス
- エラーコード(1バイト):発生したエラーの種類
- アドレス (4バイト): 書き込みアドレス
- データ(nバイト):書き込みデータ。nは書き込みサイズ問い合わせコマンドのレスポンスで知る
- ・ データのサイズ(4バイト):メモリリードのレスポンスで4バイト長
- 問い合わせ選択ステータス

問い合わせ選択ステータスでは、ブートプログラムはホストからの問い合わせコマンドに対してフラッシュ ROM の情報を応答し、選択コマンドに対してデバイス、クロックモード、ビットレートを選択します。 問い合わせ選択コマンド一覧を表 23.13 に示します。

表 23.13 問い合わせ選択コマンド一覧

コマンド	コマンド名	機能				
H'20	サポートデバイス問い合わせ	デバイスコードと品名の問い合わせ				
H'10	デバイス選択	デバイスコードの選択				
H'21	クロックモード問い合わせ	クロックモード数とそれぞれの値の問い合わせ				
H'11	クロックモード選択	選択されているクロックモードの通知				
H'22	逓倍比問い合わせ	逓倍比または分周比の種類数とそれぞれの個数とその値の問い合わせ				
H'23	動作周波数問い合わせ	メインクロックとペリフェラルクロックの最小値と最大値の問い合わせ				
H'24	ユーザブートマット情報問い合わせ	ユーザブートマットの個数とそれぞれの先頭アドレスと最終アドレスの 問い合わせ				
H'25	ユーザマット情報問い合わせ	ユーザマットの個数とそれぞれの先頭アドレスと最終アドレスの問い合 わせ				
H'26	消去ブロック情報問い合わせ	プロック数とそれぞれの先頭アドレスと最終アドレスの問い合わせ				
H'27	書き込みサイズ問い合わせ	書き込み時のデータ長の問い合わせ				
H'3F	新ビットレート選択	新ビットレートの選択				
H'40	書き込み消去ステータス遷移	ユーザマット、ユーザブートマットを消去し、書き込み消去ステータス に遷移				
H'4F	ブートプログラムステータス問い合わせ	ブートの処理状態の問い合わせ				

選択コマンドは、デバイス選択(H'10)、クロックモード選択(H'11)、新ビットレート選択(H'3F)の順にホストから送信してください。これらのコマンドは必ず必要です。同一選択コマンドが2つ以上送信されたときは、後に送信された選択コマンドが有効になります。

これらのコマンドは、ブートプログラムステータス問い合わせ (H'4F) を除いて、書き込み消去ステータス遷移 (H'40) を受け付けるまでは有効であり、ホスト側は上記のコマンド中、ホストが必要なものを、選択して問い合わせを行うことができます。ブートプログラムステータス問い合わせ (H'4F) は書き込み消去ステータス遷移 (H'40) を受け付け後も有効です。

## (1) サポートデバイス問い合わせ

サポートデバイス問い合わせに対して、ブートプログラムはサポート可能なデバイスのデバイスコードと品名を応答します。

コマンド H'20

• コマンド「H'20」(1バイト):サポートデバイス問い合わせ

 レスポンス
 H'30
 サイズ
 デバイス数

 文字数
 デバイスコード
 品名

SUM

- レスポンス「H'30」(1バイト):サポートデバイス問い合わせに対する応答
- サイズ(1バイト):コマンド、サイズ、チェックサムを除いた送受信データのサイズ。ここではデバイス数、 文字数、デバイスコード、品名の合計サイズ
- デバイス数(1バイト):マイコン内のブートプログラムがサポートする品種数
- 文字数(1バイト):デバイスコードとブートプログラム品名の文字数
- デバイスコード(4バイト):サポートする品名のASCIIコード
- 品名(nバイト):ブートプログラム型名(ASCIIコード)
- SUM(1バイト): チェックサム
   コマンドからSUMまで加算し、H'00となるように設定

## (2) デバイス選択

デバイス選択に対して、ブートプログラムはサポートデバイスを指定されたサポートデバイスに設定します。 その後の問い合わせに対して選択されたデバイスの情報を応答します。

コマンド H'10 サイズ デバイスコード SUM

- コマンド「H'10」(1バイト):デバイス選択
- サイズ(1バイト):デバイスコードの文字数(固定値で4)
- デバイスコード(4バイト): サポートデバイス問い合わせで応答したデバイスコード(ASCIIコード)
- SUM (1バイト): チェックサム

レスポンス H'06

レスポンス「H'06」(1バイト):デバイス選択に対する応答
 指定したデバイスコードがサポートデバイスと一致したときACKを返します

エラー

レスポンス H'90 ERROR

- エラーレスポンス「H'90」(1バイト):デバイス選択に対するエラー応答
- ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'21:デバイスコード不一致エラー

## (3) クロックモード問い合わせ

クロックモード問い合わせに対して、ブートプログラムは選択可能なクロックモードを応答します。

コマンド H'21

• コマンド「H'21」(1バイト):クロックモード問い合わせ

レスポンス H'31 サイズ モード ... SUM

- レスポンス「H'31」(1バイト):クロックモード問い合わせに対する応答
- サイズ(1バイト):モード数、モードの合計サイズ
- モード(1バイト):選択可能なクロックモード(例:H'01 クロックモード1)
- SUM (1バイト): チェックサム

#### (4) クロックモード選択

クロックモード選択に対して、ブートプログラムはクロックモードを指定されたクロックモードに設定します。 その後の問い合わせに対して、選択されたクロックモードの情報を応答します。

クロックモード選択コマンドはデバイス選択コマンド送信後に送信してください。

コマンド H'11 サイズ モード SUM

- コマンド「H'11」(1バイト):クロックモード選択
- サイズ (1バイト):モードの文字数 (固定値で1)
- モード(1バイト):クロックモード問い合わせで応答されたクロックモード
- SUM (1バイト): チェックサム

レスポンス H'06

レスポンス「H'06」(1バイト):クロックモード選択に対する応答
 指定されたクロックモードが選択可能なクロックモードと一致したときACKを返します

エラー

レスポンス H'91 ERROR

- エラーレスポンス「H'91」(1バイト):クロックモード選択に対するエラー応答
- ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'22: クロックモード不一致エラー

## (5) 逓倍比問い合わせ

逓倍比問い合わせに対して、ブートプログラムは選択可能な逓倍比または分周比を応答します。

コマンド H'22

• コマンド「H'22」(1バイト): 逓倍比問い合わせ

レスポンス

H'32	サイズ	周波数の種別数			
逓倍比数	逓倍比				
SUM					

- レスポンス「H'32」(1バイト): 逓倍比問い合わせに対する応答
- サイズ(1バイト):周波数の種別数、逓倍比数、逓倍比の合計サイズ
- 周波数の種別数(1バイト):デバイスで選択可能な逓倍比の種別の数 (メイン動作周波数と周辺モジュール動作周波数の2種類ならH'02)
- 逓倍比数(1バイト):各動作周波数で選択可能な逓倍比数 メインモジュール、周辺モジュールで選択可能な逓倍比数
- 逓倍比(1バイト)

逓倍比: 逓倍する数値(例 4逓倍: H'04)

分周比:分周する数値、負の数(例 2分周: H'FE[-2])

逓倍比を逓倍比数の数だけ繰り返し、逓倍比数と逓倍比の組み合わせを周波数の種別数の数だけ繰り返す。

• SUM (1バイト): チェックサム

## (6) 動作周波数問い合わせ

動作周波数問い合わせに対して、ブートプログラムは動作周波数の数とその最小値、最大値を応答します。

コマンド H'23

• コマンド「H'23」(1バイト):動作周波数問い合わせ

レスポンス

H'33	サイズ	周波数の種別数		
動作周波数量	最小值	動作周波数最大値		
CLIM				

SUM

- レスポンス「H'33」(1バイト):動作周波数問い合わせに対する応答
- サイズ(1バイト):周波数の種別数、動作周波数最小値、動作周波数最大値の合計サイズ
- 周波数の種別数(1バイト):デバイスで必要な動作周波数の種類数 たとえば、メイン動作周波数と周辺モジュール動作周波数の場合は2
- 動作周波数最小値(2バイト): 逓倍あるいは分周されたクロックの最小値
   動作周波数最小値、最大値は周波数(MHz)の小数点2位までの値を100倍した値(たとえば、20.00MHzのときは100倍して2000とし、H'07D0とする)
- 動作周波数最大値(2バイト): 逓倍あるいは分周されたクロックの最大値

動作周波数最小値、動作周波数最大値のデータが周波数の種別数だけ続く

• SUM (1バイト): チェックサム

## (7) ユーザブートマット情報問い合わせ

ユーザブートマット情報問い合わせに対して、ブートプログラムはユーザブートマットのエリア数とアドレス を応答します。

コマンド H'24

• コマンド「H'24」(1バイト):ユーザブートマット情報問い合わせ

レスポンス H'34 サイズ エリア数

エリア先頭アドレス	エリア最終アドレス		

SUM

- レスポンス「H'34」(1バイト):ユーザブートマット情報問い合わせに対する応答
- サイズ(1バイト):エリア数、エリア先頭アドレス、エリア最終アドレスの合計サイズ
- エリア数(1バイト):ユーザブートマットのエリアの数 ユーザブートマットのエリアが連続の場合はH'01
- エリア先頭アドレス(4バイト):エリアの先頭アドレス
- エリア最終アドレス(4バイト):エリアの最終アドレスエリア先頭アドレス、エリア最終アドレスのデータがエリア数分続く
- SUM (1バイト): チェックサム

#### (8) ユーザマット情報問い合わせ

ユーザマット情報問い合わせに対して、ブートプログラムはユーザマットのエリア数とアドレスを応答します。 コマンド H'25

• コマンド「H'25」(1バイト):ユーザマット情報問い合わせ

レスポンス

1133	91ス	エック数	
エリア先頭アドレス		エリア最終アドレス	
SUM			

- レスポンス「H'35」(1バイト):ユーザマット情報問い合わせに対する応答
- サイズ(1バイト):エリア数、エリア先頭アドレス、エリア最終アドレスの合計サイズ
- エリア数(1バイト):ユーザマットのエリアの数 ユーザマットのエリアが連続の場合はH'01
- エリア先頭アドレス(4バイト):エリアの先頭アドレス

- エリア最終アドレス(4バイト):エリアの最終アドレスエリア先頭アドレス、エリア最終アドレスのデータがエリア数分続く
- SUM (1バイト): チェックサム

## (9) 消去ブロック情報問い合わせ

消去ブロック情報問い合わせに対して、ブートプログラムはユーザマットの消去ブロックのブロック数とそのアドレスを応答します。

コマンド H'26

• コマンド「H'26」(1バイト):消去ブロック情報問い合わせ

サノブ

レスポンス H'36

П 36	912	プロック数	
ブロック先頭アドレス			プロック最終アドレス
SLIM			

- レスポンス「H'36」(1バイト):消去ブロック情報問い合わせに対する応答
- サイズ(2バイト):ブロック数、ブロック先頭アドレス、ブロック最終アドレスの合計サイズ
- ブロック数(1バイト):フラッシュメモリ消去ブロック数
- ブロック先頭アドレス(4バイト):ブロックの先頭アドレス
- ブロック最終アドレス(4バイト):ブロックの最終アドレス ブロック先頭アドレス、ブロック最終アドレスのデータがブロック数分続く
- SUM (1バイト): チェックサム

#### (10) 書き込みサイズ問い合わせ

書き込みサイズ問い合わせに対して、ブートプログラムは書き込みデータの書き込み単位を応答します。

コマンド H'27

• コマンド「H'27」(1バイト):書き込みサイズ問い合わせ

レスポンス H'37 サイズ 書き込みサイズ SUM

- レスポンス「H'37」(1バイト):書き込みサイズ問い合わせに対する応答
- サイズ (1バイト):書き込み単位のサイズの文字数 (固定値で2)
- 書き込みサイズ(2バイト):書き込み単位のサイズ このサイズで書き込みデータを受け取る
- SUM (1バイト):チェックサム

### (11)新ビットレート選択

新ビットレート選択に対して、ブートプログラムは指定されたビットレートに選択変更し、ホストからの確認に対して新ビットレートで応答します。

新ビットレート選択コマンドはクロックモード選択コマンド送信後に送信してください。

コマンド

H'3F	サイズ	ビットレート		入力周波数
逓倍比数	逓倍比 1	逓倍比2		_
SUM			•	

- コマンド「H'3F」(1バイト):新ビットレート選択
- サイズ(1バイト):ビットレート、入力周波数、逓倍比数、逓倍比の合計サイズ
- ビットレート(2バイト):新ビットレート
   1/100の値とする(たとえば、19200bpsのときは192とし、H'00C0とする)
- 入力周波数(2バイト):ブートプログラムに入力されるクロック周波数 周波数(MHz)の小数点2位までの値とする(たとえば、28.882MHzのときは小数点2位までを100倍して2888 とし、H'0B48とする)
- 逓倍比数(1バイト):デバイスで選択可能な逓倍比数 通常はメイン動作周波数と周辺モジュール動作周波数で2
- 逓倍比1(1バイト):メイン動作周波数の逓倍比または分周比

逓倍比: 逓倍する数値(例 4逓倍: H'04)

分周比:分周する数値、負の数値(例 2分周:H'FE[-2])

• 逓倍比2(1バイト):周辺動作周波数の逓倍比または分周比

逓倍比: 逓倍する数値(例 4逓倍: H'04)

分周比:分周する数値、負の数値(例 2分周:H'FE[-2])

• SUM (1バイト): チェックサム

レスポンス H'06

• レスポンス「H'06」(1バイト):新ビットレート選択に対する応答 指定されたビットレートが選択されたときACKとして送信します

エラー

レスポンス H'BF ERROR

- エラーレスポンス「H'BF」(1バイト):新ビットレート選択に対するエラー応答
- ERROR: (1バイト):エラーコード

H'11: サムチェックエラー

H'24:ビットレート選択不可エラー

指定されたビットレートが選択できない

H'25:入力周波数エラー

入力周波数が最小値と最大値の範囲にない

H'26: 逓倍比エラー

逓倍比が一致しない

H'27:動作周波数エラー

動作周波数が最小値と最大値の範囲にない

受信したデータのチェック方法を以下に示します。

## 1. 入力周波数

受信した入力周波数の値が、すでに選択されたデバイスのクロックモードに対する入力周波数の最小値と最 大値の範囲内にあるかどうかをチェックします。範囲内になければ入力周波数エラーです。

#### 2. 逓倍比

受信した逓倍比または分周比の値が、すでに選択されたデバイスのクロックモードに対する逓倍比または分 周比と一致するかどうかをチェックします。一致しなければ逓倍比エラーです。

#### 3. 動作周波数

受信した入力周波数と逓倍比または分周比とから動作周波数を計算します。入力周波数はLSIに供給される周波数で、動作周波数は実際にLSIが動作する周波数です。計算式を以下に示します。

動作周波数 = 入力周波数×逓倍比、または、

動作周波数 = 入力周波数 ÷ 分周比

この計算した動作周波数が、すでに選択されたデバイスのクロックモードに対する動作周波数の最小値と 最大値の範囲内にあるかどうかをチェックします。範囲内になければ動作周波数エラーです。

#### 4. ビットレート

ペリフェラル動作周波数 (P) とビットレート (B) から、シリアルモードレジスタ (SCSMR) のクロックセレクト (CKS) の値 (n) とビットレートレジスタ (SCBRR) の値 (N) を求め、誤差を計算し、誤差が 4%未満であるかどうかをチェックします。誤差が4%以上ならばビットレート選択エラーです。誤差の計算 は下記のとおりです。

誤差(%) = {[ 
$$\frac{P \times 10^{6}}{(N+1) \times B \times 64 \times 2^{2n+1}}$$
 ] - 1} × 100

新ビットレート選択が可能な場合は、ACK を応答した後で、新ビットレートの値にレジスタを選択します。新ビットレートでホストが ACK を送信し、ブートプログラムが新ビットレートで応答します。

確認 H'06

• 確認「H'06」(1バイト):新ビットレートの確認

レスポンス H'06

• レスポンス「H'06」(1バイト):新ビットレートの確認に対する応答

新ビットレート選択のシーケンスを図 23.25 に示します。



図 23.25 新ビットレート選択のシーケンス

## (12)書き込み消去ステータス遷移

書き込み消去ステータス遷移に対して、ブートプログラムは、消去プログラムを転送し、ユーザマット、ユーザブートマットの順にデータを消去します。消去が完了すると、ACK を応答し、書き込み消去ステータスになります。

ホストは、書き込み選択コマンドと書き込みデータを送る前に、デバイス選択コマンド、クロックモード選択 コマンド、新ビットレート選択コマンドで LSI のデバイス、クロックモード、新ビットレートを選択し、書き込 み消去ステータス遷移コマンドをブートプログラムへ送ってください。

コマンド H'40

• コマンド「H'40」(1バイト):書き込み消去ステータス遷移

レスポンス H'06

 レスポンス「H'06」(1バイト):書き込み消去ステータス遷移に対する応答。消去プログラムを転送した後、 ユーザブートマット、ユーザマットが正常にデータを消去できたときACK

エラー

レスポンス H'C0 H'51

- エラーレスポンス「H'C0」(1バイト):書き込み消去ステータス遷移に対するエラー応答
- エラーコード「H'51」(1バイト):消去エラー エラーが発生し消去できなかった

#### コマンドエラー

コマンドが未定義のとき、コマンドの順序が正しくないとき、あるいはコマンドを受け付けることができないとき、コマンドエラーとなります。たとえば、デバイス選択の前のクロックモード選択コマンド、書き込み消去ステータス遷移コマンドの後での問い合わせコマンドは、コマンドエラーになります。

#### エラー

レスポンス H'80 H'xx

- エラーレスポンス「H'80」(1バイト):コマンドエラー
- コマンド「H'xx」(1バイト):受信したコマンド
- コマンドの順序

問い合わせ選択ステータスでのコマンドの順序の例は以下のとおりです。

- 1. サポートデバイス問い合わせ (H'20)で、サポートデバイスを問い合わせてください。
- 2. 応答されたデバイス情報からデバイスを選んで、デバイス選択 (H'10) をしてください。
- 3. クロックモード問い合わせ (H'21) で、クロックモードを問い合わせてください。
- 4. 応答されたクロックモードからクロックモードを選んで、クロックモード選択(H'11)をしてください。
- 5. デバイス選択、クロックモード選択が終わったら、逓倍比問い合わせ(H'22)、動作周波数問い合わせ(H'23) で新ビットレート選択に必要な情報を問い合わせてください。
- 6. 逓倍比、動作周波数の情報に従って、新ビットレート選択 (H'3F)をしてください。
- 7. デバイス選択、クロックモード選択が終わったら、ユーザブートマット情報問い合わせ (H'24)、ユーザマット情報問い合わせ (H'25)、消去ブロック情報問い合わせ (H'26)、書き込みサイズ問い合わせ (H'27)で、ユーザブートマット、ユーザマットへの書き込み消去情報を問い合わせてください。
- 8. 問い合わせと新ビットレート選択が終わったら、書き込み消去ステータス遷移(H'40)を実行してください。 書き込み消去ステータスに遷移します。

#### • 書き込み消去ステータス

書き込み消去ステータスでは、ブートプログラムは書き込み選択コマンドで書き込み方法を選択し、128 バイト書き込みコマンドでデータを書き込み、消去選択コマンドとブロック消去コマンドでブロックを消去します。書き込み消去コマンド一覧を表 23.14 に示します。

コマンド	コマンド名	機能
H'42	ユーザブートマット書き込み選択	ユーザブートマット書き込みプログラムの選択
H'43	ユーザマット書き込み選択	ユーザマット書き込みプログラムの選択
H'50	128 バイト書き込み	128 バイト書き込み
H'48	消去選択	消去プログラムの選択
H'58	ブロック消去	ブロックデータの消去
H'52	メモリリード	メモリの読み出し
H'4A	ユーザブートマットのサムチェック	ユーザブートマットのサムチェック
H'4B	ユーザマットのサムチェック	ユーザマットのサムチェック
H'4C	ユーザブートマットのブランクチェック	ユーザブートマットのブランクチェック
H'4D	ユーザマットのブランクチェック	ユーザマットのブランクチェック
H'4F	ブートプログラムステータス問い合わせ	ブートの処理状態の問い合わせ

表 23.14 書き込み消去コマンド一覧

#### • 書き込み

書き込みは書き込み選択コマンドと128バイト書き込みコマンドで行います。

最初に、ホストは書き込み選択コマンドを送信し、書き込み方式と書き込みマットを選択します。書き込み選択コマンドは書き込みエリアと書き込み方式により以下の2つがあります。

- 1. ユーザブートマット書き込み選択
- 2. ユーザマット書き込み選択

次に 128 バイト書き込みコマンドを送信します。選択コマンドに続く 128 バイト書き込みコマンドはそれぞれ 選択コマンドで指定された書き込み方式の書き込みデータと解釈します。128 バイトを超えるデータを書き込むと きは 128 バイト書き込みコマンドを繰り返してください。書き込みを終了させたいときはアドレスが HTFFFFFFFF の 128 バイト書き込みコマンドをホストから送信してください。書き込みが終了すると書き込み消去選択待ちになります。

続けて他の方式、他のマットの書き込みを行うときは書き込み選択コマンドから開始します。

書き込み選択コマンドと 128 バイト書き込みコマンドのシーケンスを図 23.26 に示します。



図 23.26 書き込みシーケンス

## (1) ユーザブートマット書き込み選択

ユーザブートマット書き込み選択に対して、ブートプログラムは、書き込みプログラムを転送します。書き込みは転送した書き込みプログラムで、ユーザブートマットに書き込みます。

コマンド H'42

• コマンド「H'42」(1バイト):ユーザブートマット書き込み選択

レスポンス H'06

• レスポンス「H'06」(1バイト):ユーザブートマット書き込み選択に対する応答。書き込みプログラムを転送したときACK

エラー

レスポンス H'C2 ERROR

- エラーレスポンス「H'C2」(1バイト):ユーザブートマット書き込み選択に対するエラー応答
- ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

## (2) ユーザマット書き込み選択

ユーザマット書き込み選択に対して、ブートプログラムは、書き込みプログラムを転送します。書き込みは転送した書き込みプログラムで、ユーザマットに書き込みます。

コマンド H'43

• コマンド「H'43」(1バイト):ユーザマット書き込み選択

レスポンス H'06

• レスポンス「H'06」(1バイト):ユーザマット書き込み選択に対する応答。書き込みプログラムを転送したときACK

エラー

レスポンス H'C3 ERROR

• エラーレスポンス「H'C3」(1バイト):ユーザマット書き込み選択に対するエラー応答

• ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

#### (3) 128 バイト書き込み

128 バイト書き込みに対して、ブートプログラムは書き込み選択で転送した書き込みプログラムで、ユーザブートマット、またはユーザマットに書き込みます。

コマンド

H'50	書き込みアドレス					
データ						
•••						
SUM						

- コマンド「H'50」(1バイト):128バイト書き込み
- 書き込みアドレス(4バイト):書き込み先頭アドレス 128バイト境界のアドレスを指定してください

例)H'00、H'01、H'00、H'00:H'00010000

• 書き込みデータ(nバイト):書き込みデータ

書き込みデータのサイズは「書き込みサイズ問い合わせ」で応答したサイズ

• SUM (1バイト): チェックサム

レスポンス H'06

• レスポンス「H'06」(1バイト): 128バイト書き込みに対する応答 書き込みが完了したときACK

エラー

レスポンス H'D0 ERROR

- エラーレスポンス「H'D0」(1バイト):128バイト書き込みに対するエラー応答
- ERROR: (1バイト):エラーコード

H'11 : サムチェックエラー

H'2A : アドレスエラー (アドレスが指定のマットの範囲にない) H'53 : 書き込みエラー (書き込みエラーが発生し書き込めない)

データ書き込みサイズに従った境界のアドレスを指定してください。たとえば、データ書き込みサイズが 128 バイトのときは、アドレスの下位バイトを H'00 か H'80 にしてください。

ホストは、128 バイト中に書き込みデータがない部分を HTFF に埋めて送信してください。

書き込み処理を終了するときは、アドレス H'FFFFFFFF の 128 バイト書き込みコマンドを送信してください。 アドレス H'FFFFFFFF の 128 バイト書き込みコマンドに対して、ブートプログラムはデータが終了したと判断し、 書き込み消去選択コマンド待ちになります。

コマンド H'50 書き込みアドレス SUM

• コマンド「H'50」(1バイト):128バイト書き込み

• 書き込みアドレス (4バイト):終了コード (H'FF、H'FF、H'FF、H'FF)

• SUM (1バイト): チェックサム

レスポンス H'06

• レスポンス「H'06」(1バイト):128バイト書き込みに対する応答 書き込み処理が完了したときACK

#### エラー

レスポンス H'D0 ERROR

• エラーレスポンス「H'D0」(1バイト):128バイト書き込みに対するエラー応答

ERROR: (1パイト):エラーコード H'11:サムチェックエラー

H'53:書き込みエラー

#### 消去

消去は消去選択コマンドとブロック消去コマンドで行います。

最初に消去選択コマンドで消去を選択し、次にブロック消去コマンドで指定されたブロックを消去します。消去ブロックが複数あるときはブロック消去コマンドを繰り返します。消去処理を終了するときはブロック番号 HTFF のブロック消去コマンドをホストから送信してください。消去が終了すると書き込み消去選択待ちになります。

消去選択コマンドとブロック消去コマンドのシーケンスを図 23.27 に示します。




図 23.27 消去シーケンス

## (1) 消去選択

消去選択に対して、ブートプログラムは、消去プログラムを転送します。消去は転送した消去プログラムで、 ユーザマットのデータを消去します。

コマンド H'48

• コマンド「H'48」(1バイト):消去選択

レスポンス H'06

• レスポンス「H'06」(1バイト):消去選択に対する応答 消去プログラムを転送したときACK

## エラー

**ERROR** レスポンス H'C8

- エラーレスポンス「H'C8」(1バイト):消去選択に対するエラー応答
- ERROR: (1バイト):エラーコード

H'54:選択処理エラー(転送エラーが発生し処理が完了しない)

## (2) ブロック消去

消去に対して、ブートプログラムは指定されたユーザマットのブロックを消去します。

コマンド H'58 サイズ ブロック番号 SUM

- コマンド「H'58」(1バイト):消去
- サイズ(1バイト):消去ブロック番号の文字数(固定値で1)
- ブロック番号(1バイト):データを消去する消去ブロック番号
- SUM (1バイト):チェックサム

レスポンス H'06

 レスポンス「H'06」(1バイト):消去に対する応答 消去が完了したときACK

エラー

レスポンス H'D8 ERROR

• エラーレスポンス「H'D8」(1バイト):消去に対するエラー応答

• ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'29: ブロック番号エラー

ブロック番号が正しくない

H'51:消去エラー

消去中にエラー発生

ブロック番号が H'FF に対して、ブートプログラムは消去処理を終了し、選択コマンド待ち状態になります。

コマンド H'58 サイズ ブロック番号 SUM

• コマンド「H'58」(1バイト):消去

• サイズ(1バイト):消去ブロック番号の文字数(固定値で1)

• ブロック番号(1バイト): H'FF(消去処理の終了コード)

• SUM (1バイト): チェックサム

レスポンス H'06

レスポンス「H'06」(1バイト):消去終了に対する応答ACK

ブロック番号を HTFF で指定した後、再度、消去を行う場合は、消去選択から実行します。

• メモリリード

メモリリードに対して、ブートプログラムは指定されたアドレスのデータを応答します。

コマンド H'52 サイズ エリア 読み出し先頭アドレス 読み出しサイズ SUM

- コマンド「H'52」(1バイト):メモリリード
- サイズ(1バイト):エリア、読み出しアドレス、読み出しサイズの合計サイズ(固定値で9)
- エリア(1バイト)

H'00: ユーザブートマット

H'01:ユーザマット

エリアの指定が正しくないときはアドレスエラー

- 読み出し先頭アドレス(4バイト):読み出す先頭アドレス
- 読み出しサイズ(4バイト):読み出すデータのサイズ
- SUM (1バイト): チェックサム

レスポンス

H'52	読み出しサイ	イズ			
データ					
SUM					

- レスポンス「H'52」(1バイト):メモリリードに対する応答
- 読み出しサイズ(4バイト):読み出すデータのサイズ
- データ (nバイト) 読み出しアドレスからの読み出しサイズ分のデータ
- SUM (1バイト): チェックサム

エラー

レスポンス H'D2 ERROR

- エラーレスポンス「H'D2」(1バイト):メモリリードに対するエラー応答
- ERROR: (1バイト):エラーコード

H'11:サムチェックエラー

H'2A: アドレスエラー

読み出し先頭アドレスがマットの範囲にない

H'2B: サイズエラー

読み出しサイズがマットの範囲を超えている、または読み出し先頭アドレスと読み出し サイズから計算された読み出し最終アドレスがマットの範囲にない、または読み出しサ イズが0

• ユーザブートマットのサムチェック

ユーザブートマットのサムチェックに対して、ブートプログラムはユーザブートマットのデータを加算してその結果を応答します。

コマンド

H'4A

• コマンド「H'4A」(1バイト):ユーザブートマットのサムチェック

レスポンス H'5A サイズ マットのチェックサム SUM

- レスポンス「H'5A」(1バイト):ユーザブートマットのサムチェックに対する応答
- サイズ(1バイト):マットのチェックサムの文字数(固定値で4)
- マットのチェックサム(4バイト):ユーザブートマットのサムチェック値バイト単位で加算
- SUM (1バイト):チェックサム(送信データの)

ユーザマットのサムチェック

ユーザマットのサムチェックに対して、ブートプログラムはユーザマットのデータを加算してその結果を応答 します。

コマンド H'4B

• コマンド「H'4B」(1バイト):ユーザマットのサムチェック

 レスポンス
 H'5B
 サイズ
 マットのチェックサム
 SUM

- レスポンス「H'5B」(1バイト):ユーザマットのサムチェックに対する応答
- サイズ(1バイト):マットのチェックサムの文字数(固定値で4)
- マットのチェックサム(4バイト):ユーザマットのサムチェック値 バイト単位で加算
- SUM (1バイト):チェックサム(送信データの)
- ユーザブートマットのブランクチェック

ユーザブートマットのブランクチェックに対して、ブートプログラムはユーザブートマットがすべてブランクであることをチェックしその結果を応答します。

コマンド H'4C

• コマンド「H'4C」(1バイト):ユーザブートマットのブランクチェック

レスポンス H'06

レスポンス「H'06」(1バイト):ユーザブートマットのブランクチェックに対する応答。エリアがすべてブランク(H'FF)のときACK

エラー

レスポンス H'CC H'52

- エラーレスポンス「H'CC」(1バイト):ユーザブートマットのブランクチェックに対するエラー応答
- エラーコード「H'52」(1バイト):未消去エラー
- ユーザマットのブランクチェック

ユーザマットのブランクチェックに対して、ブートプログラムはユーザマットがすべてブランクであることを チェックしその結果を応答します。

コマンド H'4D

• コマンド「H'4D」(1バイト):ユーザマットのブランクチェック

レスポンス H'06

• レスポンス「H'06」(1バイト):ユーザマットのブランクチェックに対する応答。エリアがすべてブランク (H'FF)のときACK

エラー

レスポンス H'CD H'52

- エラーレスポンス「H'CD」(1バイト):ユーザマットのブランクチェックに対するエラー応答
- エラーコード「H'52」(1バイト):未消去エラー

• ブートプログラムステータス問い合わせ

ブートプログラムステータス問い合わせに対して、ブートプログラムは現在のステータスとエラー状態を応答 します。この問い合わせは、問い合わせ選択ステータス、書き込み消去ステータス、いずれでも有効です。

コマンド H'4F

• コマンド「H'4F」(1バイト):ブートプログラムステータス問い合わせ

レスポンス H'5F サイズ STATUS ERROR SUM

• レスポンス「H'5F」(1バイト):ブートプログラムステータス問い合わせに対する応答

• サイズ (1バイト):データの文字数 (固定値で2)

• STATUS (1バイト):標準ブートプログラムのステータス

表23.15をご覧ください。

• ERROR (1バイト):エラー状態

ERROR = 0で正常

ERRORが0以外で異常

表23.16をご覧ください。

• SUM (1バイト):チェックサム

表 23.15 ステータスコード

コード	内 容		
H'11	デバイス選択待ち		
H'12	クロックモード選択待ち		
H'13	ビットレート選択待ち		
H'1F	書き込み消去ステータス遷移待ち(ビットレート選択完了)		
H'31	ユーザマット、ユーザブートマット消去中		
H'3F	書き込み消去選択待ち(消去完了)		
H'4F	書き込みデータ受信待ち(書き込み完了)		
H'5F	消去プロック指定待ち(消去完了)		

表 23.16 エラーコード

コード	内 容
H'00	エラーなし
H'11	サムチェックエラー
H'21	デバイスコード不一致エラー
H'22	クロックモード不一致エラー
H'24	ビットレート選択不可エラー
H'25	入力周波数エラー
H'26	通倍比エラー
H'27	動作周波数エラー
H'29	ブロック番号エラー
H'2A	アドレスエラー
H'2B	データ長エラー (サイズエラー)
H'51	消去エラー
H'52	未消去エラー
H'53	書き込みエラー
H'54	選択処理エラー
H'80	コマンドエラー
H'FF	ビットレート合わせ込み確認エラー

# 23.9.2 手順プログラム、または書き込みデータの格納可能領域

本文中での書き込み / 消去手順プログラムおよび書き込みデータの格納可能領域は、内蔵 RAM 上に準備している例で示しましたが、以下の条件を守れば他の領域(外部空間領域など)で実行することができます。

- 1. 内蔵の書き込み / 消去実行プログラムはFTDARレジスタで指定された内蔵RAMのアドレスからダウンロードされ、実行されるのでここは使用不可能です。
- 2. 内蔵の書き込み/消去実行プログラムでは、スタック領域を128バイト以上使用するので、確保してください。
- 3. SCOビットを1にしてダウンロードの要求を行う処理では、マット切り替えが発生するので内蔵RAM上で実施してください。
- 4. 書き込み / 消去を開始する前 (ダウンロード結果の判定まで)は、フラッシュメモリはアクセス可能です。 シングルチップモードのように外部空間アクセスができないモードでは、この時点までに必要な手続きプロ グラム、割り込みベクタと割り込み処理ルーチン、ユーザブランチ処理プログラムなどを内蔵RAMに転送し てください。
- 5. 書き込み / 消去処理中は、フラッシュメモリのアクセスはできませんので、内蔵RAM上のダウンロードされたプログラムで実行します。これを起動させる手続きプログラム、および書き込み / 消去中のユーザブランチ先のユーザプログラムを、フラッシュメモリ以外の内蔵RAMや、外部バス空間にある必要があります。
- 6. 書き込み/消去完了後のFKEYレジスタのクリアまでの期間は、フラッシュメモリのアクセスは禁止とします。

書き込み/消去完了直後に、LSIモードを変更してリセット動作をさせる場合には、100μs以上のリセット期間(RES = 0とする期間)を設けてください。

- なお、書き込み / 消去処理中のリセット状態への遷移は禁止ですが、誤ってリセットを入れてしまった場合は、100μsの通常より長いリセット期間の後に、リセットリリースしてください。
- 7. ユーザブートモードでのユーザマットへの書き込み/消去処理では、FMATSによるマット切り替えが必要です。マット切り替えの実行は内蔵RAM上で実施してください。(「23.8.1 ユーザマットとユーザブートマットの切り替え」を参照ください)
  - マットの切り替えにおいては、現在どちらのマットが選択されているかにご注意ください。
- 8. 書き込み処理のパラメータFMPDRが示す書き込みデータ格納領域がフラッシュメモリ上にあると、エラーと判断しますので、いったん内蔵RAMに転送してFMPDRの示すアドレスはフラッシュメモリ空間以外としてください。

これらの条件を考慮し、各動作モード/処理内容ごとの組み合わせでの、書き込みデータ格納エリアおよび実 行が可能なエリアをあらわす表を示します。

表 23.17 実行可能マットまとめ

処理	起動モード				
	ユーザプログラムモード	ユーザブートモード*			
書き込み	表 23.18 ( 1 )	表 23.18 (3)			
消去	表 23.18 (2)	表 23.18 (4)			

【注】 \* ユーザマットに対しての書き込み/消去が可能です。

表 23.18(1) ユーザプログラムモードでの書き込み処理で使用可能なエリア

項目	格納/実行が可能なエリア			選択されているマット			
	内蔵 RAM	ユーザマット	外部空間	ユーザマット	組み込み プログラム 格納マット		
書き込みデータの 格納領域		x*		-	1		
ダウンロードする内蔵 プログラムの選択処理							
キーレジスタへの H'A5 書き込み処理							
FCCS の SCO = 1 書き込み実行 (ダウンロード)		×	×				
キーレジスタ クリア処理							
ダウンロード結果の 判定							
ダウンロード エラー処理							
初期化パラメータの 設定処理							
初期化実行		×	×				
初期化結果の判定							
初期化エラー処理							
キーレジスタへの H'5A 書き込み処理							
書き込みパラメータの 設定処置		×					
書き込み実行		×	×				
書き込み結果の判定		×					
書き込みエラー処理		×					
キーレジスタ クリア処理		×					

【注】 \* 事前に内蔵 RAM に転送しておけば可能です。

書き込み手順

表 23.18(2) ユーザプログラムモードでの消去処理で使用可能なエリア

項目	格糾	タノ実行が可能なエ	選択されているマット		
	内蔵 RAM	ユーザマット	外部空間	ユーザマット	組み込み プログラム 格納マット
ダウンロードする内蔵 プログラムの選択処理					
キーレジスタへの H'A5 書き込み処理					
FCCS の SCO = 1 書き込み実行 (ダウンロード)		×	×		
キーレジスタ クリア処理					
ダウンロード結果の 判定					
ダウンロード エラー処理					
初期化パラメータの 設定処理					
初期化実行		×	×		
初期化結果の判定					
初期化エラー処理					
キーレジスタへの H'5A 書き込み処理					
消去パラメータの 設定処置		×			
消去実行		×	×		
消去結果の判定		×			
消去エラー処理		×			
キーレジスタ クリア処理		×			

消去手順

表 23.18(3) ユーザブートモードでの書き込み処理で使用可能なエリア

項目	格納/実行が可能なエリア			選択されているマット			
-24	内蔵 RAM	ユーザ	外部空間	ユーザ	ユーザ	組み込み	
	P 3 /EX, I I/AIVI	ユ ゥ ブート	가마포비	マット	ブート	プログラム	
		マット			マット	格納マット	
書き込みデータの 格納領域		×*1		-	-	-	
ダウンロードする内蔵 プログラムの選択処理							
キーレジスタへの H'A5 書き込み処理							
FCCS の SCO = 1 書き込み実行 (ダウンロード)		×	×				
キーレジスタ クリア処理							
ダウンロード 結果の判定							
ダウンロード エラー処理							
初期化パラメータの設 定処理							
初期化実行		×	×				
初期化結果の判定							
初期化エラー処理							
FMATS による マット切り替え		×	×				
キーレジスタへの H'5A 書き込み処理		×					
書き込みパラメータの 設定処置		×					
書き込み実行		×	×				
書き込み結果の判定		×					
書き込みエラー処理		<b>x</b> * <sup>2</sup>					
キーレジスタ クリア処理		×					
FMATS による マット切り替え		×	×				

<sup>【</sup>注】 \*1 事前に内蔵 RAM に転送しておけば可能です。

書き込み手順

<sup>\*2</sup> 内蔵 RAM 上で FMATS を切り替えた後なら可能です。

表 23.18(4) ユーザプートモードでの消去処理で使用可能なエリア

項目	格納/実行が可能なエリア			選択されているマット			
	内蔵 RAM	ユーザ ブート マット	外部空間	ユーザ マット	ユーザ ブート マット	組み込み プログラム 格納マット	
ダウンロードする内蔵 プログラムの選択処理							
キーレジスタへの H'A5 書き込み処理							
FCCS の SCO = 1 書き込み実行 (ダウンロード)		×	×				
キーレジスタ クリア処理							
ダウンロード結果の 判定							
ダウンロード エラー処理							
初期化パラメータの 設定処理							
初期化実行		×	×				
初期化結果の判定							
初期化エラー処理							
FMATS による マット切り替え		×	×				
キーレジスタへの H'5A 書き込み処理		×					
消去パラメータの 設定処理		×					
消去実行		×	×				
消去結果の判定		×					
消去エラー処理		×*					
キーレジスタ クリア処理		×					
FMATS による マット切り替え		×	×				

【注】 \* 内蔵 RAM 上で FMATS を切り替えた後なら可能です。

消去手順

# 23.10 ライタモード

ライタモードではソケットアダプタを介して単体のフラッシュメモリと同様に PROM ライタで書き込み / 消去を行うことができます。 PROM ライタはルネサス 256K/512K バイトフラッシュメモリ内蔵マイコンデバイスタイプをサポートしているライタを使用してください。

# 24. マスク ROM

本 LSI は、256K バイトのマスク ROM を内蔵しています。内蔵 ROM は、32 ビット幅のデータバスを介して、CPU、ダイレクトメモリアクセスコントローラ (DMAC)、データトランスファコントローラ (DTC) に接続されています (図 24.1)。CPU、DMAC、DTC は、8、16、または 32 ビット幅で内蔵 ROM をアクセスすることができます。内蔵 ROM のデータは、CPU から常に 1 ステートでアクセスできます。




図 24.1 マスク ROM のブロック図

内蔵 ROM は、動作モードによって有効か無効か決まります。動作モードは、モード設定端子 FWE、MDI、MD0 で選びます。内蔵 ROM を使う場合にはモード 2 かモード 3 を、使わない場合にはモード 0 かモード 1 を選んでください。内蔵 ROM は、メモリエリア 0 のアドレス H'00000000 ~ H'0003FFFF に割り付けられています。

24. マスク ROM SH7080 グループ

# 24.1 使用上の注意事項

# 24.1.1 モジュールスタンバイモードの設定

マスク ROM は、スタンバイコントロールレジスタにより、マスク ROM のアクセスの禁止 / 許可を設定することが可能です。初期値では、マスク ROM のアクセスを許可します。モジュールスタンバイモードを設定することにより、マスク ROM のアクセスが禁止されます。詳細は「第 26 章 低消費電力モード」を参照してください。

#### 25. RAM

本 LSI は高速スタティック RAM を内蔵しています。内蔵 RAM は、32 ビット幅のデータバス (Lバス)を介し て CPU、32 ビット幅のデータバス (Iバス)を介してダイレクトメモリアクセスコントローラ (DMAC)、デー タトランスファコントローラ ( DTC ) に接続されており、8、16 または 32 ビット幅で、内蔵 RAM をアクセスす ることができます。内蔵 RAM は、各製品により図 25.1 に示すアドレスに割り付けられており、アドレスにより ページ 0、ページ 1 に分かれています。RAM は、CPU (Lバス経由)、DMAC/DTC (Iバス経由) からのアクセ スが可能です。同時に同じページに対して異なるバスからアクセス要求があったときの優先順位はIバス (DMAC/DTC) >L バス(CPU)となります。このような競合は RAM アクセスの性能低下を招きますので、でき るだけ競合が起こらないようにソフトウェアでの対策を推奨いたします。たとえば各バスごとに異なるページで アクセスすると競合は発生しません。L バス ( CPU ) からのアクセスは、ページ競合が発生しない限り 1 サイクル アクセスになります。I バス ( DMAC/DTC ) からのアクセスは、内部クロック ( I ) とバスクロック ( B ) の 比や DMAC/DTC の動作状態などにより変化します。内蔵 RAM の内容は、スリープモード、ソフトウェアスタン バイモード、パワーオンリセット、マニュアルリセットでは保持されます。 しかし、ディープソフトウェアスタ ンバイモードでは、内蔵 RAM の内容は保持されません。

RAM は、RAM コントロールレジスタ(RAMCR)のRAME ビットにより有効または無効の制御が可能です。 RAMCR については「26.3.7 RAM コントロールレジスタ(RAMCR)」を参照してください。




図 25.1 内蔵 RAM アドレス

2014.10.16

RAM0200A 010020030800

25. RAM SH7080 グループ

# 25.1 使用上の注意事項

#### 25.1.1 モジュールスタンバイモードの設定

RAM は、スタンバイコントロールレジスタにより、RAM のアクセスの禁止 / 許可を設定することが可能です。 初期値では、RAM のアクセスを許可します。モジュールスタンバイモードを設定することにより、RAM のアクセスが禁止されます。詳細は「第 26 章 低消費電力モード」を参照してください。

#### 25.1.2 アドレスエラー

RAMに対してアドレスエラーを起こす書き込みを行った場合、RAMの内容が壊れる場合があります。

#### 25.1.3 RAM の初期値

電源投入後、RAMへの書き込みを行うまでは RAM の初期値は不定となります。

# 26. 低消費電力モード

本 LSI は低消費電力モードとしてスリープモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、モジュールスタンバイ機能をサポートしています。

### 26.1 特長

• スリープ/ソフトウェアスタンバイ/モジュールスタンバイ/ディープソフトウェアスタンバイをサポート します。

#### 26.1.1 低消費電力モードの種類

低消費電力モードには、次のようなモード、機能があります。

- 1. スリープモード
- 2. ソフトウェアスタンバイモード
- 3. ディープソフトウェアスタンバイモード
- 4. モジュールスタンバイ機能

プログラム実行状態から各モードへ遷移する方法、各モードでの CPU や周辺モジュールなどの状態、各モードの解除方法を、表 26.1 に示します。

SH7080 グループ 26. 低消費電力モード

表 26.1 低消費電力モードの状態

低消費	遷移方法			状	態		解除方法
電力モード		CPG	CPU	CPU	内蔵	内蔵周辺	
				レジスタ	メモリ	モジュール	
スリープ モード	STBCR1 の STBY ビットが 0 の状態で SLEEP 命令を	動作	停止	保持	動作	動作	リセット
C-1.	実行						
ソフトウェア スタンパイ モード	STBCR1のSTBY ピットが 1、かつ STBCR6の STBYMD ピットが 1 の状態で SLEEP 命令を実行	停止	停止	保持不定	停止 (内容は保持) 停止	停止	(1) NMI、IRQ による割り込み (2) RES 端子によるパワーオン リセット (3) MRES 端子によるマニュア ルリセット RES 端子によるパワーオンリセ
ソフトウェア スタンバイ モード	1、かつ STBCR6 の STBYMD ピットが 0 の状 態で SLEEP 命令を実行				(内容は不定)		ット
モジュール スタンバイ 機能	STBCR2~5のMSTPビットを1とする	動作	動作	保持	指定モジュー ルが停止 (内容は保持)	指定モジュールが停止	(1) MSTP ビットを 0 にクリア (2) パワーオンリセット ( MSTP ビットの初期値が 0 のモジ ュール )

<sup>【</sup>注】 各モードにおける内蔵周辺モジュールのレジスタの状態については、「27.3 各動作モードにおけるレジスタの状態」を 参照してください。各モードにおける端子状態については、「付録 A. 端子状態」を参照してください。

SH7080 グループ 26. 低消費電力モード

# 26.2 入出力端子

低消費電力モード関連の端子構成を表 26.2 に示します。

表 26.2 端子構成

名称	端子名	入出力	機能
パワーオンリセット	RES	入力	パワーオンリセット入力信号。ローレベルでパワーオンリセット。
マニュアルリセット	MRES	入力	マニュアルリセット入力信号。ローレベルでマニュアルリセット。

 26. 低消費電力モード
 SH7080 グループ

### 26.3 レジスタの説明

低消費電力モードに関連するレジスタには以下のものがあります。これらのレジスタのアドレスおよび各処理 状態におけるレジスタの状態については「第 27 章 レジスター覧」を参照してください。

レジスタ名	略称	R/W	初期値	アドレス	アクセスサイズ
スタンバイコントロールレジスタ 1	STBCR1	R/W	H'00	H'FFFFE802	8
スタンバイコントロールレジスタ 2	STBCR2	R/W	H'38	H'FFFFE804	8
スタンバイコントロールレジスタ 3	STBCR3	R/W	H'FF	H'FFFFE806	8
スタンバイコントロールレジスタ 4	STBCR4	R/W	H'FF	H'FFFFE808	8
スタンバイコントロールレジスタ 5	STBCR5	R/W	H'03	H'FFFFE80A	8
スタンバイコントロールレジスタ 6	STBCR6	R/W	H'00	H'FFFFE80C	8
RAM コントロールレジスタ	RAMCR	R/W	H'10	H'FFFFE880	8

表 26.3 レジスタ構成

### 26.3.1 スタンバイコントロールレジスタ 1 (STBCR1)

STBCRIは、読み出し/書き込み可能な8ビットレジスタで、低消費電力モードの状態を指定します。

ビット:	7	6	5	4	3	2	1	0
	STBY	-	-	-	-	-	-	-
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R	R	R	R	R	R	R

ビット	ビット名	初期値	R/W	説 明					
7	STBY	0	R/W	スタンバイ					
				ソフトウェアスタンバイモードへの実行を指定します。					
				0:SLEEP 命令の実行で、スリープモードへ遷移					
				1:SLEEP 命令の実行で、ソフトウェアスタンバイモード / ディープソ					
				フトウェアスタンバイモードへ遷移					
6~0	-	すべて 0	R	リザーブビット					
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。					

# 26.3.2 スタンバイコントロールレジスタ 2 (STBCR2)

STBCR2 は、読み出し/書き込み可能な 8 ビットレジスタで、低消費電力時の各モジュールの動作を制御します。

ビット: 7 MSTP MSTP MSTP 初期値: 0 0 1 0 0 0 1 R/W: R/W R/W R R/W R/W R R R

ビット	ビット名	初期値	R/W	説明
7	MSTP7	0	R/W	モジュールストップビット7
				本ビットを1にセットすると RAM へのクロックの供給を停止します。
				0:RAM は動作
				1:RAM へのクロック供給を停止
6	MSTP6	0	R/W	モジュールストップビット 6
				本ビットを 1 にセットすると ROM へのクロックの供給を停止します。
				0 : ROM は動作
				1:ROM へのクロック供給を停止
5	=	1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
4	MSTP4	1	R/W	モジュールストップビット 4
				本ビットを 1 にセットすると DTC へのクロックの供給を停止します。
				0: DTC は動作
				1 : DTC へのクロック供給を停止
3	MSTP3	1	R/W	モジュールストップビット3
				本ビットを 1 にセットすると DMAC へのクロックの供給を停止します。
				0:DMAC は動作
				1:DMAC へのクロック供給を停止
2~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。

### 26.3.3 スタンバイコントロールレジスタ 3 (STBCR3)

STBCR3 は、読み出し/書き込み可能な 8 ビットレジスタで、低消費電力時の各モジュールの動作を制御します。

ビット: 7 5 3 2 MSTP 14 MSTP 13 MSTP 11 MSTP 10 MSTP 初期値: 1 1 R/W: R/W R/W R/W R/W R/W R R

ビット	ビット名	初期値	R/W	説 明
7	MSTP15	1	R/W	モジュールストップビット 15
				本ビットを 1 にセットすると IIC2 へのクロックの供給を停止します。
				0:IIC2 は動作
				1:IIC2 へのクロック供給を停止
6	MSTP14	1	R/W	モジュールストップビット 14
				本ビットを1にセットすると SCIF へのクロックの供給を停止します。
				0:SCIF は動作
				1:SCIF へのクロック供給を停止
5	MSTP13	1	R/W	モジュールストップビット 13
				本ビットを 1 にセットすると SCI_2 へのクロックの供給を停止します。
				0 : SCI_2 は動作
				1:SCI_2 へのクロック供給を停止
4	MSTP12	1	R/W	モジュールストップビット 12
				本ビットを 1 にセットすると SCI_1 へのクロックの供給を停止します。
				0:SCI_1 は動作
				1:SCI_1 へのクロック供給を停止
3	MSTP11	1	R/W	モジュールストップビット 11
				本ビットを 1 にセットすると SCI_0 へのクロックの供給を停止します。
				0 : SCI_0 は動作
				1:SCI_0 へのクロック供給を停止
2	MSTP10	1	R/W	モジュールストップビット 10
				本ビットを1にセットすると SSU へのクロックの供給を停止します。
				0 : SSU は動作
				1:SSU へのクロック供給を停止
1、0	-	すべて1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。

# 26.3.4 スタンバイコントロールレジスタ4(STBCR4)

STBCR4 は、読み出し/書き込み可能な 8 ビットレジスタで、低消費電力時の各モジュールの動作を制御します。

ビット: 7 5 2 0 MSTP 23 MSTP 21 MSTP 18 MSTP 16 初期値: 1 1 R/W: R/W R/W R/W R R R/W R/W R/W

ビット	ビット名	初期値	R/W	説 明
7	MSTP23	1	R/W	モジュールストップビット 23
				本ビットを 1 にセットすると MTU2S へのクロックの供給を停止します。
				0:MTU2S は動作
				1:MTU2S へのクロック供給を停止
6	MSTP22	1	R/W	モジュールストップビット 22
				本ビットを 1 にセットすると MTU2 へのクロックの供給を停止します。
				0:MTU2 は動作
				1:MTU2 へのクロック供給を停止
5	MSTP21	1	R/W	モジュールストップビット 21
				本ビットを 1 にセットすると CMT へのクロックの供給を停止します。
				0 : CMT は動作
				1:CMT へのクロック供給を停止
4、3	-	すべて 1	R	リザーブビット
				読み出すと常に1が読み出されます。書き込む値も常に1にしてください。
2	MSTP18	1	R/W	モジュールストップビット 18
				本ビットを 1 にセットすると A/D_2 へのクロックの供給を停止します。
				0:A/D_2 は動作
				1:A/D_2 へのクロック供給を停止
1	MSTP17	1	R/W	モジュールストップビット 17
				本ビットを 1 にセットすると A/D_1 へのクロックの供給を停止します。
				0:A/D_1 は動作
				1:A/D_1 へのクロック供給を停止
0	MSTP16	1	R/W	モジュールストップビット 16
				本ビットを 1 にセットすると A/D_0 のクロックの供給を停止します。
				0:A/D_0 は動作
				1:A/D_0 へのクロック供給を停止

SH7080 グループ 26. 低消費電力モード

#### スタンバイコントロールレジスタ5(STBCR5) 26.3.5

STBCR5は、読み出し/書き込み可能な8ビットレジスタで、低消費電力モードの状態を指定します。

ビット: 7 5 3 2 MSTP 24 初期値: 0 0 0 0 0 1 1 R/W: R R R R R R R/W R/W

ビット	ビット名	初期值	R/W	説 明					
7~2	-	すべて 0	R	リザーブビット					
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。					
1	MSTP25	1	R/W	モジュールストップビット 25					
				本ビットを 1 にセットすると AUD へのクロックの供給を停止します。					
				0 : AUD は動作					
				1:AUD へのクロック供給を停止					
0	MSTP24	1	R/W	モジュールストップビット 24					
				本ビットを1にセットすると UBC のクロックの供給を停止します。					
				0 : UBC は動作					
				1:UBC へのクロック供給を停止					

# 26.3.6 スタンバイコントロールレジスタ 6 (STBCR6)

STBCR6は、読み出し/書き込み可能な8ビットレジスタで、低消費電力モードの状態を指定します。

ビット: 7 6 5 3 2 AUD SRST STBY MD HIZ 初期値: 0 0 0 0 0 0 0 0 R/W: R/W R/W R R R R R/W R

ビット	ビット名	初期値	R/W	説 明					
7	AUDSRST	0	R/W	AUD ソフトウェアリセット					
				AUD のリセットをソフトウェアで制御します。					
				本ビットに 0 をライトすると AUD モジュールはパワーオンリセット状態なります。					
				0:AUD リセット状態にする					
				1:AUD のリセットを解除する					
				本ビットを 1 にセットするときは、STBCR5 の MSTP25 ビットが 0 の状態で実施してください。					
6	HIZ	0	R/W	ポートハイインピーダンス					
				ソフトウェアスタンバイモード時に、端子状態を保持するかハイインピーダ ンスにするかを選択します。					
				0:ソフトウェアスタンバイモード時に、端子状態を保持する					
				1:ソフトウェアスタンパイモード時に、端子状態をハイインピーダンス にする					
5~2	-	すべて 0	R	リザーブビット					
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。					
1	STBYMD	0	R/W	ソフトウェアスタンバイモード選択					
				STBCR1 の STBY ビットが 1 の状態で SLEEP 命令を実行時、ソフトウェ アスタンパイモードに遷移するか、ディープソフトウェアスタンバイモード に遷移するかを選択します。					
				0 : ディープソフトウェアスタンバイモードに遷移					
				1:ソフトウェアスタンパイモードに遷移					
0	-	0	R	リザーブビット					
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。					

### 26.3.7 RAM コントロールレジスタ (RAMCR)

RAMCR は、読み出し / 書き込み可能な 8 ビットレジスタで、内蔵 RAM へのアクセスの許可 / 禁止を指定します。

ビット: 7 RAME 初期値: 0 0 0 0 0 0 0 R/W: R R R R/W R R R R

ビット	ビット名	初期值	R/W	説 明				
7~5	-	すべて 0	R	リザーブビット				
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。				
4	RAME	1	R/W	RAM イネーブル				
				内蔵 RAM の有効または無効を選択します。				
				0:内蔵 RAM を無効				
				1:内蔵 RAM を有効				
				本ビットを 0 にクリアすると内蔵 RAM はアクセスできません。このとき、 内蔵 RAM からのリードおよび命令フェッチは不定値が読み出され、内蔵 RAM へのライトは無視されます。				
				なお、本ビットを 0 にクリアして内蔵 RAM を無効にする場合、RAMCR へのライト命令の直後に内蔵 RAM をアクセスするような命令を置かないでください。もし内蔵 RAM アクセス命令をおいた場合、正常なアクセスは保証できません。				
				本ビットを 1 にセットして内蔵 RAM を有効にする場合、RAMCR へのライト命令の直後に RAMCR のリード命令をおいてください。もし、RAMCR ライト命令の直後に内蔵 RAM アクセス命令を置いた場合、正常なアクセスは保証できません。				
3~0	-	すべて 0	R	リザーブビット				
				読み出すと常に0が読み出されます。書き込む値も常に0にしてください。				

SH7080 グループ 26. 低消費電力モード

# 26.4 スリープモード

### 26.4.1 スリープモードへの遷移

STBCR1 の STBY ビットが 0 の状態で、 SLEEP 命令を実行すると、プログラム実行状態からスリープモードに 遷移します。ただし、バスを解放している( $\overline{BREQ}$  端子にローレベルを入力)間はスリープモードに遷移できません。 CPU は SLEEP 命令実行後に停止しますが、 CPU のレジスタ内容は保持されます。 内蔵周辺モジュールは 動作を続けます。

#### 26.4.2 スリープモードの解除

スリープモードは、リセットにより解除されます。

割り込みによるスリープモードの解除は行わないでください。

#### (1) リセットによる解除

RES 端子によるパワーオンリセット、MRES 端子によるマニュアルリセット、WDT による内部パワーオンリセット / 内部マニュアルリセットにより、スリープモードは解除されます。

### 26.5 ソフトウェアスタンバイモード

### 26.5.1 ソフトウェアスタンバイモードへの遷移

STBCR1 の STBY ビットが 1、かつ STBCR6 の STBYMD ビットが 1 の状態で SLEEP 命令を実行すると、プログラム実行状態からソフトウェアスタンバイモードに遷移します。ただし、バスを解放している( $\overline{BREQ}$  端子にローレベルを入力)間は、ソフトウェアスタンバイモードに遷移できません。また、DMAC および DTC を停止させてから SLEEP 命令を実行してください。ソフトウェアスタンバイモードでは、CPU だけでなくクロックや内蔵周辺モジュールも停止します。

CPU のレジスタ内容と内蔵 RAM のデータは保持されます。内蔵周辺モジュールのレジスタに関しては初期化されるものがあります。ソフトウェアスタンバイモード時の周辺モジュールのレジスタの状態については、「27.3 各動作モードにおけるレジスタの状態」を参照してください。ソフトウェアスタンバイモード時の端子状態については、「付録 A. 端子状態」を参照してください。

ソフトウェアスタンバイモードへ遷移する手順を以下に示します。

- 1. WDTのタイマコントロールレジスタ(WTCSR)のTMEビットを0にし、WDTを停止させます。
- 2. WDTのタイマカウンタ (WTCNT)を0にセットし、WTCSRレジスタのCKS2~CKS0ビットに、指定された 発振安定時間になるように、値を設定します。
- 3. DMACおよびDTCを動作させている場合、DMACおよびDTCを停止させます。
- 4. バスを解放している(BREQ端子にローレベルを入力)場合、バスを獲得します(BREQ端子にハイレベルを入力)。
- 5. STBCR1のSTBYビットに1、STBCR6のSTBYMDビットに1を設定した後、SLEEP命令を実行させます。
- 6. ソフトウェアスタンバイモードに入り、LSI内部のクロックが停止します。

SH7080 グループ 26. 低消費電力モード

#### 26.5.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードは、割り込み(NMI、IRQ)、リセットにより、解除されます。

#### (1) 割り込みによる解除

内蔵 WDT によるホットスタートができます。NMI、IRQ 割り込み(エッジ検出)が検出されると、WDT のタイマコントロール / ステータスレジスタに設定されている時間が経過した後、LSI 全体にクロックが供給され、ソフトウェアスタンバイモードが解除されます。この後、割り込み例外処理が実行されます。

ただし、IRQ については、その割り込み優先レベルが CPU のステータスレジスタ (SR) に設定されている割り込みマスクレベル以下の場合には、割り込み要求は受け付けられず、ソフトウェアスタンバイモードは解除されません。

なお、NMI 端子を立ち下がりエッジ検出に設定した場合、ソフトウェアスタンバイモード遷移前に NMI 端子を ハイレベルにしてください。NMI 端子を立ち上がりエッジ検出に設定した場合、ソフトウェアスタンバイモード 遷移前に NMI 端子をローレベルにしてください。

同様に、IRQ 端子を立ち下がりエッジ検出に設定した場合、ソフトウェアスタンバイモード遷移前に IRQ 端子をハイレベルにしてください。IRQ 端子を立ち上がりエッジ検出に設定した場合、ソフトウェアスタンバイモード遷移前に IRQ 端子をローレベルにしてください。

#### (2) パワーオンリセットによる解除

RES 端子によるパワーオンリセットにより、ソフトウェアスタンバイモードは解除されます。RES 端子はクロックの発振が安定するまで、ローレベルを保持してください。

#### (3) マニュアルリセットによる解除

MRES 端子によるマニュアルリセットにより、ソフトウェアスタンバイモードは解除されます。 MRES 端子はクロックの発振が安定するまで、ローレベルを保持してください。

### 26.6 ディープソフトウェアスタンバイモード

#### 26.6.1 ディープソフトウェアスタンバイモードへの遷移

STBCR1 の STBY ビットが 1、かつ STBCR6 の STBYMD ビットが 0 の状態で SLEEP 命令を実行すると、プログラム実行状態からディープソフトウェアスタンバイモードに遷移します。ただし、バスを解放している ( $\overline{\text{BREQ}}$  端子にローレベルを入力 ) 間は、ディープソフトウェアスタンバイモードに遷移できません。また、DMAC および DTC を停止させてから SLEEP 命令を実行してください。ディープソフトウェアスタンバイモードでは、CPU だけでなくクロックや内蔵周辺モジュールも停止し、さらに本 LSI の内部電源を遮断します。

CPU のレジスタ内容と内蔵 RAM のデータは不定となります。内蔵周辺モジュールのレジスタも初期化されます。ディープソフトウェアスタンバイモード時の端子状態については、「付録 A. 端子状態」を参照してください

ディープソフトウェアスタンバイモードへ遷移する手順を以下に示します。

- 1. WDTのタイマコントロールレジスタ(WTCSR)のTMEビットを0にし、WDTを停止させます。
- 2. DMACおよびDTCを動作させている場合、DMACおよびDTCを停止させます。
- 3. バスを解放している ( $\overline{BREQ}$ 端子にローレベルを入力)場合、バスを獲得します ( $\overline{BREQ}$ 端子にハイレベルを入力)。
- 4. STBCR1のSTBYビットに1、STBCR6のSTBYMDビットに0を設定した後、SLEEP命令を実行させます。
- 5. ディープソフトウェアスタンバイモードに入り、LSI内部のクロックが停止し、本LSIの内部電源を遮断します。

#### 26.6.2 ディープソフトウェアスタンバイモードの解除

ディープソフトウェアスタンバイモードは、RES 端子によるパワーオンリセットにより解除されます。RES 端子はクロックの発振が安定するまで、ローレベルを保持してください。

SH7080 グループ 26. 低消費電力モード

### 26.7 モジュールスタンバイ機能

#### 26.7.1 モジュールスタンバイ機能への遷移

スタンバイコントロールレジスタ 2~5 (STBCR2~5) の各 MSTP ビットに 1 をセットすることで、それぞれ対応した内蔵周辺モジュールへのクロック供給を停止させることができます。この機能を使用することで、ノーマルモード時の消費電力を低減させることができます。

モジュールスタンバイモードに設定された周辺モジュールのレジスタはアクセスしないでください。また、モジュールスタンバイモード時の周辺モジュールのレジスタの状態については、「27.3 各動作モードにおけるレジスタの状態」を参照してください。

#### 26.7.2 モジュールスタンバイ機能の解除

モジュールスタンバイ機能の解除は、STBCR2~5 の各 MSTP ビットを 0 にクリアすることにより行います。 MSTP ビットの初期値が 0 のモジュールについてはパワーオンリセットにより行うこともできます。

### 26.8 使用上の注意事項

### 26.8.1 発振安定待機中の消費電流

発振安定待機中は、消費電流が増加します。

#### 26.8.2 SLEEP 命令実行時

SLEEP 命令実行によるスリープモードもしくはソフトウェアスタンバイモードに遷移を行う場合は下記対策のどちらかを実施してください。

- 対策 A. SLEEP 命令実行前に DMAC/DTC の動作停止および内蔵周辺モジュールからの割り込み、IRQ 割り込み、NMI 割り込みを発生させないようにしてから、SLEEP 命令を実行してください。
- 対策 B. SLEEP 命令実行前に FRQCR の値を初期値である H'36DB に書き換え、FRQCR を 2 回ダミーリードしてから、SLEEP 命令を実行してください。

# 27. レジスタ一覧

レジスター覧では、内蔵レジスタのアドレス、ビット構成および動作モード別の状態に関する情報をまとめています。表記方法は下記のとおりです。

- 1. レジスタアドレス一覧(アドレス順)
- 割り付けアドレスの小さいレジスタから順に記載します。
- リザーブアドレスは、レジスタ名称部を「-」で表記しています。リザーブアドレスのアクセスはしないでください。
- アドレスは、16ビットまたは32ビットの場合、MSB側のアドレスを記載しています。
- モジュール名称による分類をしています。
- アクセスサイズを表示しています。
- 2. ビット構成一覧
- 「レジスタアドレス一覧(アドレス順)」の順序で、ビット構成を記載しています。
- リザーブビットは、ビット名称部に「 」で表記しています。
- ビット名称部が空白のものは、そのレジスタ全体がカウンタやデータに割り付けられていることを示します。
- 16ビットまたは32ビットのレジスタの場合、MSB側のビットから記載しています。
- 3. 各動作モード別レジスタの状態
- 「レジスタアドレス一覧(アドレス順)」の順序で、レジスタの状態を記載しています。
- 基本的な動作モードにおけるレジスタの状態を示しており、内蔵モジュール固有のリセットなどがある場合は、内蔵モジュールの章を参照してください。

# 27.1 レジスタアドレス一覧(アドレス順)

アクセスサイズは、ビット数を示します。

アクセスステート数は、指定の基準クロックのステート数を示します。

ただし、B:8 ビットアクセス時、W:16 ビットアクセス時、L:32 ビットアクセス時の値です。

【注】 未定義・リザーブアドレスのアクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作 については保証できませんので、アクセスしないようにしてください。

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
シリアルモードレジスタ_0	SCSMR_0	8	H'FFFFC000	SCI	8	P 基準	16 ビット
ビットレートレジスタ_0	SCBRR_0	8	H'FFFFC002	(チャネル0)	8	B:2	
シリアルコントロールレジスタ_0	SCSCR_0	8	H'FFFFC004		8		
トランスミットデータレジスタ_0	SCTDR_0	8	H'FFFFC006		8		
シリアルステータスレジスタ_0	SCSSR_0	8	H'FFFFC008		8		
レシーブデータレジスタ_0	SCRDR_0	8	H'FFFFC00A		8		
シリアルディレクションコントロールレジスタ_0	SCSDCR_0	8	H'FFFFC00C		8		
シリアルポートレジスタ_0	SCSPTR_0	8	H'FFFFC00E		8		
シリアルモードレジスタ_1	SCSMR_1	8	H'FFFFC080	SCI	8	P 基準	16 ビット
ビットレートレジスタ_1	SCBRR_1	8	H'FFFFC082	(チャネル1)	8	B:2	
シリアルコントロールレジスタ_1	SCSCR_1	8	H'FFFFC084		8		
トランスミットデータレジスタ_1	SCTDR_1	8	H'FFFFC086		8		
シリアルステータスレジスタ_1	SCSSR_1	8	H'FFFFC088		8		
レシーブデータレジスタ_1	SCRDR_1	8	H'FFFFC08A		8		
シリアルディレクションコントロールレジスタ_1	SCSDCR_1	8	H'FFFFC08C		8		
シリアルポートレジスタ_1	SCSPTR_1	8	H'FFFFC08E		8		
シリアルモードレジスタ_2	SCSMR_2	8	H'FFFFC100	SCI	8	P 基準	16 ビット
ビットレートレジスタ_2	SCBRR_2	8	H'FFFFC102	(チャネル2)	8	B:2	
シリアルコントロールレジスタ_2	SCSCR_2	8	H'FFFFC104		8		
トランスミットデータレジスタ_2	SCTDR_2	8	H'FFFFC106		8		
シリアルステータスレジスタ_2	SCSSR_2	8	H'FFFFC108		8		
レシーブデータレジスタ_2	SCRDR_2	8	H'FFFFC10A		8		
シリアルディレクションコントロールレジスタ_2	SCSDCR_2	8	H'FFFFC10C		8		
シリアルポートレジスタ_2	SCSPTR_2	8	H'FFFFC10E		8		
シリアルモードレジスタ_3	SCSMR_3	16	H'FFFFC180	SCIF	16	P 基準	16 ビット
ビットレートレジスタ_3	SCBRR_3	8	H'FFFFC182	(チャネル3)	8	B:2、W:2	
シリアルコントロールレジスタ_3	SCSCR_3	16	H'FFFFC184		16		
トランスミット FIFO データレジスタ_3	SCFTDR_3	8	H'FFFFC186		8		
シリアルステータスレジスタ_3	SCFSR_3	16	H'FFFFC188		16		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
レシーブ FIFO データレジスタ_3	SCFRDR_3	8	H'FFFFC18A	SCIF	8	P 基準	16 ビット
FIFO コントロールレジスタ_3	SCFCR_3	16	H'FFFFC18C	(チャネル3)	16	B:2、W:2	
FIFO データ数レジスタ_3	SCFDR_3	16	H'FFFFC18E		16		
シリアルポートレジスタ_3	SCSPTR_3	16	H'FFFFC190		16		
ラインステータスレジスタ_3	SCLSR_3	16	H'FFFFC192	16			
タイマコントロールレジスタ_3	TCR_3	8	H'FFFFC200	MTU2	8、16、32	P 基準	16 ビット
タイマコントロールレジスタ_4	TCR_4	8	H'FFFFC201		8	B:2、W:2、L:4	
タイマモードレジスタ_3	TMDR_3	8	H'FFFFC202		8、16		
タイマモードレジスタ_4	TMDR_4	8	H'FFFFC203		8		
タイマ I/O コントロールレジスタ H_3	TIORH_3	8	H'FFFFC204		8、16、32		
タイマ I/O コントロールレジスタ L_3	TIORL_3	8	H'FFFFC205		8		
タイマ I/O コントロールレジスタ H_4	TIORH_4	8	H'FFFFC206		8、16		
タイマ I/O コントロールレジスタ L_4	TIORL_4	8	H'FFFFC207		8		
タイマインタラプトイネーブルレジスタ_3	TIER_3	8	H'FFFFC208		8、16		
タイマインタラプトイネーブルレジスタ_4	TIER_4	8	H'FFFFC209		8		
タイマアウトプットマスタイネーブルレジスタ	TOER	8	H'FFFFC20A		8		
タイマゲートコントロールレジスタ	TGCR	8	H'FFFFC20D		8		
タイマアウトプットコントロールレジスタ 1	TOCR1	8	H'FFFFC20E		8、16		
タイマアウトブットコントロールレジスタ 2	TOCR2	8	H'FFFFC20F		8		
タイマカウンタ_3	TCNT_3	16	H'FFFFC210		16、32		
タイマカウンタ_4	TCNT_4	16	H'FFFFC212		16		
タイマ周期データレジスタ	TCDR	16	H'FFFFC214		16、32		
タイマデッドタイムデータレジスタ	TDDR	16	H'FFFFC216		16		
タイマジェネラルレジスタ A_3	TGRA_3	16	H'FFFFC218		16、32		
タイマジェネラルレジスタ B_3	TGRB_3	16	H'FFFFC21A		16		
タイマジェネラルレジスタ A_4	TGRA_4	16	H'FFFFC21C		16、32		
タイマジェネラルレジスタ B_4	TGRB_4	16	H'FFFFC21E		16		
タイマサブカウンタ	TCNTS	16	H'FFFFC220		16、32		
タイマ周期バッファレジスタ	TCBR	16	H'FFFFC222		16		
タイマジェネラルレジスタ C_3	TGRC_3	16	H'FFFFC224		16、32		
タイマジェネラルレジスタ D_3	TGRD_3	16	H'FFFFC226		16		
タイマジェネラルレジスタ C_4	TGRC_4	16	H'FFFFC228		16、32		
タイマジェネラルレジスタ D_4	TGRD_4	16	H'FFFFC22A		16		
タイマステータスレジスタ_3	TSR_3	8	H'FFFFC22C		8、16		
タイマステータスレジスタ_4	TSR_4	8	H'FFFFC22D		8		
タイマ割り込み間引き設定レジスタ	TITCR	8	H'FFFFC230		8、16		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
タイマ割り込み間引き回数カウンタ	TITCNT	8	H'FFFFC231	MTU2	8	P 基準	16 ビット
タイマバッファ転送設定レジスタ	TBTER	8	H'FFFFC232		8	B:2、W:2、L:4	
タイマデッドタイムイネーブルレジスタ	TDER	8	H'FFFFC234		8		
タイマアウトブットレベルバッファレジスタ	TOLBR	8	H'FFFFC236		8		
タイマバッファ動作転送モードレジスタ_3	TBTM_3	8	H'FFFFC238		8、16		
タイマパッファ動作転送モードレジスタ_4	TBTM_4	8	H'FFFFC239		8		
タイマ A/D 変換開始要求コントロールレジスタ	TADCR	16	H'FFFFC240		16		
タイマ A/D 変換開始要求周期設定レジスタ A_4	TADCORA_4	16	H'FFFFC244		16、32		
タイマ A/D 変換開始要求周期設定レジスタ B_4	TADCORB_4	16	H'FFFFC246		16		
タイマ A/D 変換開始要求周期設定 パッファレジスタ A_4	TADCOBRA_4	16	H'FFFFC248		16、32		
タイマ A/D 変換開始要求周期設定 パッファレジスタ B_4	TADCOBRB_4	16	H'FFFFC24A		16		
タイマ波形コントロールレジスタ	TWCR	8	H'FFFFC260		8		
タイマスタートレジスタ	TSTR	8	H'FFFFC280		8、16		
タイマシンクロレジスタ	TSYR	8	H'FFFFC281		8		
タイマカウンタシンクロスタートレジスタ	TCSYSTR	8	H'FFFFC282		8		
タイマリードライトイネーブルレジスタ	TRWER	8	H'FFFFC284		8		
タイマコントロールレジスタ_0	TCR_0	8	H'FFFFC300		8、16、32		
タイマモードレジスタ_0	TMDR_0	8	H'FFFFC301		8		
タイマ I/O コントロールレジスタ H_0	TIORH_0	8	H'FFFFC302		8、16		
タイマ 1/0 コントロールレジスタ L_0	TIORL_0	8	H'FFFFC303		8		
タイマインタラプトイネーブルレジスタ_0	TIER_0	8	H'FFFFC304		8、16、32		
タイマステータスレジスタ_0	TSR_0	8	H'FFFFC305		8		
タイマカウンタ_0	TCNT_0	16	H'FFFFC306		16		
タイマジェネラルレジスタ A_0	TGRA_0	16	H'FFFFC308		16、32		
タイマジェネラルレジスタ B_0	TGRB_0	16	H'FFFFC30A		16		
タイマジェネラルレジスタ C_0	TGRC_0	16	H'FFFFC30C		16、32		
タイマジェネラルレジスタ D_0	TGRD_0	16	H'FFFFC30E		16		
タイマジェネラルレジスタ E_0	TGRE_0	16	H'FFFFC320		16、32		
タイマジェネラルレジスタ F_0	TGRF_0	16	H'FFFFC322		16		
タイマインタラプトイネーブルレジスタ 2_0	TIER2_0	8	H'FFFFC324		8、16		
タイマステータスレジスタ 2_0	TSR2_0	8	H'FFFFC325		8		
タイマバッファ動作転送モードレジスタ_0	TBTM_0	8	H'FFFFC326		8		
タイマコントロールレジスタ_1	TCR_1	8	H'FFFFC380		8、16		
タイマモードレジスタ_1	TMDR_1	8	H'FFFFC381		8		
タイマ 1/0 コントロールレジスタ_1	TIOR_1	8	H'FFFFC382		8		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
タイマインタラプトイネーブルレジスタ_1	TIER_1	8	H'FFFFC384	MTU2	8、16、32	P 基準	16 ビット
タイマステータスレジスタ_1	TSR_1	8	H'FFFFC385		8	B:2、W:2、L:4	
タイマカウンタ_1	TCNT_1	16	H'FFFFC386		16		
タイマジェネラルレジスタ A_1	TGRA_1	16	H'FFFFC388		16、32		
タイマジェネラルレジスタ B_1	TGRB_1	16	H'FFFFC38A		16		
タイマインプットキャプチャコントロール	TICCR	8	H'FFFFC390		8		
レジスタ							
タイマコントロールレジスタ_2	TCR_2	8	H'FFFFC400		8、16		
タイマモードレジスタ_2	TMDR_2	8	H'FFFFC401		8		
タイマ I/O コントロールレジスタ_2	TIOR_2	8	H'FFFFC402		8		
タイマインタラプトイネーブルレジスタ_2	TIER_2	8	H'FFFFC404		8、16、32		
タイマステータスレジスタ_2	TSR_2	8	H'FFFFC405		8		
タイマカウンタ_2	TCNT_2	16	H'FFFFC406		16		
タイマジェネラルレジスタ A_2	TGRA_2	16	H'FFFFC408		16、32		
タイマジェネラルレジスタ B_2	TGRB_2	16	H'FFFFC40A		16		
タイマカウンタ U_5	TCNTU_5	16	H'FFFFC480		16、32		
タイマジェネラルレジスタ U_5	TGRU_5	16	H'FFFFC482		16		
タイマコントロールレジスタ U_5	TCRU_5	8	H'FFFFC484		8		
タイマ I/O コントロールレジスタ U_5	TIORU_5	8	H'FFFFC486		8		
タイマカウンタ V_5	TCNTV_5	16	H'FFFFC490		16、32		
タイマジェネラルレジスタ V_5	TGRV_5	16	H'FFFFC492		16		
タイマコントロールレジスタ V_5	TCRV_5	8	H'FFFFC494		8		
タイマ I/O コントロールレジスタ V_5	TIORV_5	8	H'FFFFC496		8		
タイマカウンタ W_5	TCNTW_5	16	H'FFFFC4A0		16、32		
タイマジェネラルレジスタ W_5	TGRW_5	16	H'FFFFC4A2		16		
タイマコントロールレジスタ W_5	TCRW_5	8	H'FFFFC4A4		8		
タイマ I/O コントロールレジスタ W_5	TIORW_5	8	H'FFFFC4A6		8		
タイマステータスレジスタ_5	TSR_5	8	H'FFFFC4B0		8		
タイマインタラプトイネーブルレジスタ_5	TIER_5	8	H'FFFFC4B2		8		
タイマスタートレジスタ_5	TSTR_5	8	H'FFFFC4B4		8		
タイマコンペアマッチクリアレジスタ	TCNTCMPCLR	8	H'FFFFC4B6		8		
タイマコントロールレジスタ_3S	TCR_3S	8	H'FFFFC600	MTU2S	8、16、32	P 基準	16 ビット
タイマコントロールレジスタ_4S	TCR_4S	8	H'FFFFC601		8	B:2、W:2、L:4	
タイマモードレジスタ_3S	TMDR_3S	8	H'FFFFC602		8、16		
タイマモードレジスタ_4S	TMDR_4S	8	H'FFFFC603		8		
タイマ I/O コントロールレジスタ H_3S	TIORH_3S	8	H'FFFFC604		8、16、32		
タイマ I/O コントロールレジスタ L_3S	TIORL_3S	8	H'FFFFC605		8		

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
タイマ I/O コントロールレジスタ H_4S	TIORH_4S	8	H'FFFFC606	MTU2S	8、16	P 基準	16 ビット
タイマ I/O コントロールレジスタ L_4S	TIORL_4S	8	H'FFFFC607		8	B:2、W:2、L:4	
タイマインタラプトイネーブルレジスタ_3S	TIER_3S	8	H'FFFFC608		8、16		
タイマインタラプトイネーブルレジスタ_4S	TIER_4S	8	H'FFFFC609		8		
タイマアウトブットマスタイネーブルレジスタS	TOERS	8	H'FFFFC60A		8		
タイマゲートコントロールレジスタ S	TGCRS	8	H'FFFFC60D		8		
タイマアウトプットコントロールレジスタ 1S	TOCR1S	8	H'FFFFC60E		8、16		
タイマアウトプットコントロールレジスタ 2S	TOCR2S	8	H'FFFFC60F		8		
タイマカウンタ_3S	TCNT_3S	16	H'FFFFC610		16、32		
タイマカウンタ_4S	TCNT_4S	16	H'FFFFC612		16		
タイマ周期データレジスタS	TCDRS	16	H'FFFFC614		16、32		
タイマデッドタイムデータレジスタ S	TDDRS	16	H'FFFFC616		16		
タイマジェネラルレジスタ A_3S	TGRA_3S	16	H'FFFFC618		16、32		
タイマジェネラルレジスタ B_3S	TGRB_3S	16	H'FFFFC61A		16		
タイマジェネラルレジスタ A_4S	TGRA_4S	16	H'FFFFC61C		16、32		
タイマジェネラルレジスタ B_4S	TGRB_4S	16	H'FFFFC61E		16		
タイマサブカウンタ S	TCNTSS	16	H'FFFFC620		16、32		
タイマ周期バッファレジスタS	TCBRS	16	H'FFFFC622		16		
タイマジェネラルレジスタ C_3S	TGRC_3S	16	H'FFFFC624		16、32		
タイマジェネラルレジスタ D_3S	TGRD_3S	16	H'FFFFC626		16		
タイマジェネラルレジスタ C_4S	TGRC_4S	16	H'FFFFC628		16、32		
タイマジェネラルレジスタ D_4S	TGRD_4S	16	H'FFFFC62A		16		
タイマステータスレジスタ_3S	TSR_3S	8	H'FFFFC62C		8、16		
タイマステータスレジスタ_4S	TSR_4S	8	H'FFFFC62D		8		
タイマ割り込み間引き設定レジスタ S	TITCRS	8	H'FFFFC630		8、16		
タイマ割り込み間引き回数カウンタS	TITCNTS	8	H'FFFFC631		8		
タイマバッファ転送設定レジスタS	TBTERS	8	H'FFFFC632		8		
タイマデッドタイムイネーブルレジスタ S	TDERS	8	H'FFFC634		8		
タイマアウトブットレベルバッファレジスタS	TOLBRS	8	H'FFFFC636		8		
タイマバッファ動作転送モードレジスタ_3S	TBTM_3S	8	H'FFFFC638		8、16		
タイマバッファ動作転送モードレジスタ_4S	TBTM_4S	8	H'FFFFC639		8		
タイマ A/D 変換開始要求コントロールレジスタ S	TADCRS	16	H'FFFFC640		16		
タイマ A/D 変換開始要求周期設定レジスタ A_4S	TADCORA_4S	16	H'FFFFC644		16、32		
タイマ A/D 変換開始要求周期設定レジスタ B_4S	TADCORB_4S	16	H'FFFFC646		16		
タイマ A/D 変換開始要求周期設定	TADCOBRA_4S	16	H'FFFFC648		16、32		
バッファレジスタ A_4S							

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
タイマ A/D 変換開始要求周期設定	TADCOBRB_4S	16	H'FFFFC64A	MTU2S	16	P 基準	16 ビット
バッファレジスタ B_4S						B:2、W:2、L:4	
タイマシンクロクリアレジスタS	TSYCRS	8	H'FFFFC650		8		
タイマ波形コントロールレジスタS	TWCRS	8	H'FFFFC660	8			
タイマスタートレジスタS	TSTRS	8	H'FFFFC680		8、16		
タイマシンクロレジスタ S	TSYRS	8	H'FFFFC681		8		
タイマリードライトイネーブルレジスタS	TRWERS	8	H'FFFFC684		8		
タイマカウンタ U_5S	TCNTU_5S	16	H'FFFFC880		16、32		
タイマジェネラルレジスタ U_5S	TGRU_5S	16	H'FFFFC882		16		
タイマコントロールレジスタ U_5S	TCRU_5S	8	H'FFFFC884		8		
タイマ I/O コントロールレジスタ U_5S	TIORU_5S	8	H'FFFFC886		8		
タイマカウンタ V_5S	TCNTV_5S	16	H'FFFFC890		16、32		
タイマジェネラルレジスタ V_5S	TGRV_5S	16	H'FFFFC892		16		
タイマコントロールレジスタ V_5S	TCRV_5S	8	H'FFFFC894		8		
タイマ I/O コントロールレジスタ V_5S	TIORV_5S	8	H'FFFFC896		8		
タイマカウンタ W_5S	TCNTW_5S	16	H'FFFFC8A0		16、32		
タイマジェネラルレジスタ W_5S	TGRW_5S	16	H'FFFFC8A2		16		
タイマコントロールレジスタ W_5S	TCRW_5S	8	H'FFFFC8A4		8		
タイマ I/O コントロールレジスタ W_5S	TIORW_5S	8	H'FFFFC8A6		8		
タイマステータスレジスタ_5S	TSR_5S	8	H'FFFFC8B0		8		
タイマインタラプトイネーブルレジスタ_5S	TIER_5S	8	H'FFFFC8B2		8		
タイマスタートレジスタ_5S	TSTR_5S	8	H'FFFFC8B4		8		
タイマコンペアマッチクリアレジスタS	TCNTCMPCLRS	8	H'FFFFC8B6		8		
A/D データレジスタ 0	ADDR0	16	H'FFFFC900	A/D	16	P 基準	16 ビット
A/D データレジスタ 1	ADDR1	16	H'FFFFC902	(チャネル0)	16	B:2、W:2	
A/D データレジスタ 2	ADDR2	16	H'FFFFC904		16		
A/D データレジスタ 3	ADDR3	16	H'FFFFC906		16		
A/D コントロール / ステータスレジスタ_0	ADCSR_0	16	H'FFFFC910		16		
A/D コントロールレジスタ_0	ADCR_0	16	H'FFFFC912		16		
A/D データレジスタ 4	ADDR4	16	H'FFFFC980	A/D	16	P 基準	16 ビット
A/D データレジスタ 5	ADDR5	16	H'FFFFC982	(チャネル1)	16	B:2、W:2	
A/D データレジスタ 6	ADDR6	16	H'FFFFC984		16		
A/D データレジスタ 7	ADDR7	16	H'FFFFC986		16	]	
A/D コントロール / ステータスレジスタ_1	ADCSR_1	16	H'FFFFC990		16		
A/D コントロールレジスタ_1	ADCR_1	16	H'FFFFC992		16	]	

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
A/D データレジスタ 8	ADDR8	16	H'FFFFCA00	A/D	16	P 基準	16 ビット
A/D データレジスタ 9	ADDR9	16	H'FFFFCA02	(チャネル2)	16	B:2、W:2	
A/D データレジスタ 10	ADDR10	16	H'FFFFCA04		16		
A/D データレジスタ 11	ADDR11	16	H'FFFFCA06		16		
A/D データレジスタ 12	ADDR12	16	H'FFFFCA08		16		
A/D データレジスタ 13	ADDR13	16	H'FFFFCA0A		16		
A/D データレジスタ 14	ADDR14	16	H'FFFFCA0C		16		
A/D データレジスタ 15	ADDR15	16	H'FFFFCA0E		16		
A/D コントロール / ステータスレジスタ_2	ADCSR_2	16	H'FFFFCA10		16		
A/D コントロールレジスタ_2	ADCR_2	16	H'FFFFCA12		16		
フラッシュコードコントロール / ステータス	FCCS	8	H'FFFFCC00	FLASH	8	P 基準	16 ビット
レジスタ						B:5	
フラッシュプログラムコードセレクトレジスタ	FPCS	8	H'FFFFCC01		8		
フラッシュイレースコードセレクトレジスタ	FECS	8	H'FFFFCC02		8		
フラッシュキーコードレジスタ	FKEY	8	H'FFFFCC04		8		
フラッシュマットセレクトレジスタ	FMATS	8	H'FFFFCC05		8		
フラッシュトランスファデスティネーション	FTDAR	8	H'FFFFCC06		8		
アドレスレジスタ							
DTC イネーブルレジスタ A	DTCERA	16	H'FFFFCC80	DTC	8、16	P 基準	16 ビット
DTC イネーブルレジスタ B	DTCERB	16	H'FFFFCC82		8、16	B:2、W:2、L:4	
DTC イネーブルレジスタ C	DTCERC	16	H'FFFFCC84		8、16		
DTC イネーブルレジスタ D	DTCERD	16	H'FFFFCC86		8、16		
DTC イネーブルレジスタ E	DTCERE	16	H'FFFFCC88		8、16		
DTC コントロールレジスタ	DTCCR	8	H'FFFFCC90		8		
DTC ベクタベースレジスタ	DTCVBR	32	H'FFFFCC94		8、16、32		
ぱC バスコントロールレジスタ 1	ICCR1	8	H'FFFFCD80	IIC2	8	P 基準	8 ビット
I <sup>2</sup> C バスコントロールレジスタ 2	ICCR2	8	H'FFFFCD81		8	B:2	
ぱC バスモードレジスタ	ICMR	8	H'FFFFCD82		8		
i <sup>2</sup> C バスインタラプトイネーブルレジスタ	ICIER	8	H'FFFFCD83		8		
<sup>i</sup> C バスステータスレジスタ	ICSR	8	H'FFFFCD84		8		
スレーブアドレスレジスタ	SAR	8	H'FFFFCD85		8		
I <sup>2</sup> C バス送信データレジスタ	ICDRT	8	H'FFFFCD86		8		
ぱC バス受信データレジスタ	ICDRR	8	H'FFFFCD87		8		
NF2CYC レジスタ	NF2CYC	8	H'FFFFCD88		8		
SS コントロールレジスタ H	SSCRH	8	H'FFFFCD00	SSU	8、16	P 基準	16 ビット
SS コントロールレジスタ L	SSCRL	8	H'FFFFCD01		8	B:2、W:2	
SS モードレジスタ	SSMR	8	H'FFFFCD02		8、16		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
SS イネーブルレジスタ	SSER	8	H'FFFFCD03	SSU	8	P 基準	16 ビット
SS ステータスレジスタ	SSSR	8	H'FFFFCD04		8、16	B:2、W:2	
SS コントロールレジスタ 2	SSCR2	8	H'FFFFCD05		8		
SS トランスミットデータレジスタ 0	SSTDR0	8	H'FFFFCD06		8、16		
SS トランスミットデータレジスタ 1	SSTDR1	8	H'FFFFCD07		8		
SS トランスミットデータレジスタ 2	SSTDR2	8	H'FFFFCD08		8、16		
SS トランスミットデータレジスタ 3	SSTDR3	8	H'FFFFCD09		8		
SS レシーブデータレジスタ 0	SSRDR0	8	H'FFFFCD0A		8、16		
SS レシーブデータレジスタ 1	SSRDR1	8	H'FFFFCD0B		8		
SS レシープデータレジスタ 2	SSRDR2	8	H'FFFFCD0C		8、16		
SS レシーブデータレジスタ 3	SSRDR3	8	H'FFFFCD0D		8		
コンペアマッチタイマスタートレジスタ	CMSTR	16	H'FFFFCE00	CMT	8、16、32	P 基準	16 ビット
コンペアマッチタイマコントロール	CMCSR_0	16	H'FFFFCE02		8、16	B:2、W:2、L:4	
/ステータスレジスタ_0							
コンペアマッチカウンタ_0	CMCNT_0	16	H'FFFFCE04		8、16、32		
コンペアマッチコンスタントレジスタ_0	CMCOR_0	16	H'FFFFCE06		8、16		
コンペアマッチタイマコントロール	CMCSR_1	16	H'FFFFCE08		8、16、32		
/ステータスレジスタ_1							
コンペアマッチカウンタ_1	CMCNT_1	16	H'FFFFCE0A		8、16		
コンペアマッチコンスタントレジスタ_1	CMCOR_1	16	H'FFFFCE0C		8、16、32		
入力レベルコントロール / ステータスレジスタ 1	ICSR1	16	H'FFFFD000	POE	8、16、32	P 基準	16 ビット
出力レベルコントロール / ステータスレジスタ 1	OCSR1	16	H'FFFFD002		8、16	B:2、W:2、L:4	
入力レベルコントロール / ステータスレジスタ 2	ICSR2	16	H'FFFFD004		8、16、32		
出力レベルコントロール / ステータスレジスタ 2	OCSR2	16	H'FFFFD006		8、16		
入力レベルコントロール/ステータスレジスタ3	ICSR3	16	H'FFFFD008		8、16		
ソフトウェアポートアウトプットイネーブル	SPOER	8	H'FFFFD00A		8		
レジスタ							
ポートアウトプットイネーブルコントロール レジスタ 1	POECR1	8	H'FFFFD00B		8		
ポートアウトブットイネーブルコントロール	POECR2	16	H'FFFFD00C		8、16		
レジスタ2	1 OLONZ	10	111111111111111111111111111111111111111		0, 10		
ポート A データレジスタ H	PADRH	16	H'FFFFD100	I/O	8、16、32	P 基準	16 ビット
ポート A データレジスタ L	PADRL	16	H'FFFFD102		8、16	B:2、W:2、L:4	
ポート A・IO レジスタ H	PAIORH	16	H'FFFFD104	PFC	8、16、32		
ポート A・IO レジスタ L	PAIORL	16	H'FFFFD106		8、16		
ポート A コントロールレジスタ H4	PACRH4	16	H'FFFFD108		8、16、32		
ポート A コントロールレジスタ H3	PACRH3	16	H'FFFFD10A		8、16		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
ポート A コントロールレジスタ H2	PACRH2	16	H'FFFFD10C	PFC	8、16、32	P 基準	16 ビット
ポート A コントロールレジスタ H1	PACRH1	16	H'FFFFD10E		8、16	B:2、W:2、L:4	
ポート A コントロールレジスタ L4	PACRL4	16	H'FFFFD110		8、16、32		
ポート A コントロールレジスタ L3	PACRL3	16	H'FFFFD112		8、16		
ポート A コントロールレジスタ L2	PACRL2	16	H'FFFFD114		8、16、32		
ポート A コントロールレジスタ L1	PACRL1	16	H'FFFFD116		8、16		
ポート A ポートレジスタ H	PAPRH	16	H'FFFFD11C	I/O	8、16、32		
ポートAポートレジスタL	PAPRL	16	H'FFFFD11E		8、16		
ポートBデータレジスタL	PBDRL	16	H'FFFFD182		8、16		
ポートB・IO レジスタL	PBIORL	16	H'FFFFD186	PFC	8、16		
ポートBコントロールレジスタL3	PBCRL3	16	H'FFFFD192		8、16		
ポートBコントロールレジスタL2	PBCRL2	16	H'FFFFD194		8、16、32		
ポートBコントロールレジスタ L1	PBCRL1	16	H'FFFFD196		8、16		
ポートBポートレジスタL	PBPRL	16	H'FFFFD19E	I/O	8、16		
ポート C データレジスタ H	PCDRH	16	H'FFFFD200		8、16、32		
ポート C データレジスタ L	PCDRL	16	H'FFFFD202		8、16		
ポート C・IO レジスタ H	PCIORH	16	H'FFFFD204	PFC	8、16、32		
ポート C・IO レジスタ L	PCIORL	16	H'FFFFD206		8、16		
ポート C コントロールレジスタ H3	PCCRH3	16	H'FFFFD20A		8、16		
ポート C コントロールレジスタ H2	PCCRH2	16	H'FFFFD20C		8、16、32		
ポート C コントロールレジスタ H1	PCCRH1	16	H'FFFFD20E		8、16		
ポート C コントロールレジスタ L4	PCCRL4	16	H'FFFFD210		8、16、32		
ポート C コントロールレジスタ L3	PCCRL3	16	H'FFFFD212		8、16		
ポート C コントロールレジスタ L2	PCCRL2	16	H'FFFFD214		8、16、32		
ポート C コントロールレジスタ L1	PCCRL1	16	H'FFFFD216		8、16		
ポート C ポートレジスタ H	PCPRH	16	H'FFFFD21C	I/O	8、16、32		
ポートCポートレジスタL	PCPRL	16	H'FFFFD21E		8、16		
ポートDデータレジスタH	PDDRH	16	H'FFFFD280		8、16、32		
ポートDデータレジスタL	PDDRL	16	H'FFFFD282		8、16		
ポート D・IO レジスタ H	PDIORH	16	H'FFFFD284	PFC	8、16、32		
ポートロ・IO レジスタ L	PDIORL	16	H'FFFFD286		8、16		
ポート D コントロールレジスタ H4	PDCRH4	16	H'FFFFD288		8、16、32		
ポート D コントロールレジスタ H3	PDCRH3	16	H'FFFFD28A		8、16		
ポート D コントロールレジスタ H2	PDCRH2	16	H'FFFFD28C		8、16、32		
ポート D コントロールレジスタ H1	PDCRH1	16	H'FFFFD28E		8、16		
ポート D コントロールレジスタ L4	PDCRL4	16	H'FFFFD290		8、16、32		

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
ポート D コントロールレジスタ L3	PDCRL3	16	H'FFFFD292	PFC	8、16	P 基準	16 ビット
ポート D コントロールレジスタ L2	PDCRL2	16	H'FFFFD294		8、16、32	B:2、W:2、L:4	
ポート D コントロールレジスタ L1	PDCRL1	16	H'FFFFD296		8、16		
ポートDポートレジスタH	PDPRH	16	H'FFFFD29C	I/O	8、16、32	8、16、32	
ポートDポートレジスタL	PDPRL	16	H'FFFFD29E		8、16		
ポートEデータレジスタH	PEDRH	16	H'FFFFD300		8、16、32		
ポートEデータレジスタL	PEDRL	16	H'FFFFD302		8、16		
ポート E・IO レジスタ H	PEIORH	16	H'FFFFD304	PFC	8、16、32		
ポートE・IO レジスタL	PEIORL	16	H'FFFFD306		8、16		
ポートEコントロールレジスタ H2	PECRH2	16	H'FFFFD30C		8、16、32		
ポートEコントロールレジスタ H1	PECRH1	16	H'FFFFD30E		8、16		
ポートEコントロールレジスタ L4	PECRL4	16	H'FFFFD310		8、16、32		
ポートEコントロールレジスタL3	PECRL3	16	H'FFFFD312		8、16		
ポートEコントロールレジスタL2	PECRL2	16	H'FFFFD314		8、16、32		
ポートEコントロールレジスタ L1	PECRL1	16	H'FFFFD316		8、16		
ポートEポートレジスタH	PEPRH	16	H'FFFFD31C	I/O	8、16、32		
ポートEポートレジスタL	PEPRL	16	H'FFFFD31E		8、16		
大電流ポートコントロールレジスタ	HCPCR	16	H'FFFFD320	PFC	8、16、32		
IRQOUT 機能コントロールレジスタ	IFCR	16	H'FFFFD322		8、16		
ポートFデータレジスタL	PFDRL	16	H'FFFFD382	I/O	8、16		
周波数制御レジスタ	FRQCR	16	H'FFFFE800	CPG	16	P 基準	16 ビット
						W:2	
スタンバイコントロールレジスタ 1	STBCR1	8	H'FFFFE802	低消費電力	8	P 基準	16 ビット
スタンバイコントロールレジスタ 2	STBCR2	8	H'FFFFE804		8	B:2	
スタンパイコントロールレジスタ 3	STBCR3	8	H'FFFFE806		8		
スタンバイコントロールレジスタ 4	STBCR4	8	H'FFFFE808		8		
スタンバイコントロールレジスタ 5	STBCR5	8	H'FFFFE80A		8		
スタンバイコントロールレジスタ 6	STBCR6	8	H'FFFFE80C		8		
ウォッチドッグタイマカウンタ	WTCNT	8	H'FFFFE810	WDT	8* <sup>1</sup> 、16* <sup>2</sup>	P 基準	16 ビット
ウォッチドッグタイマコントロール	WTCSR	8	H'FFFFE812	*1:リード時	8* <sup>1</sup> 、16* <sup>2</sup>	B:2* <sup>1</sup> 、W:2* <sup>2</sup>	
/ ステータスレジスタ				*2:ライト時			
発振停止検出制御レジスタ	OSCCR	8	H'FFFFE814	CPG	8	P 基準	16 ビット
						B:2	
RAM コントロールレジスタ	RAMCR	8	H'FFFFE880	低消費電力	8	P 基準	16 ビット
						B:2	
A/D トリガセレクトレジスタ 0	ADTSR_0	16	H'FFFFE890	A/D	8、16	P 基準	16 ビット
A/D トリガセレクトレジスタ 1	ADTSR_1	16	H'FFFFE892		8、16	B:2、W:2	

レジスタ名称	略称	ビット	アドレス	モジュール	アクセス	アクセス	接続
		数			サイズ	ステート数	バス幅
パス機能拡張レジスタ	BSCEHR	16	H'FFFFE89A	BSC	8、16	P 基準	16 ビット
						B:2、W:2	
割り込みコントロールレジスタ 0	ICR0	16	H'FFFFE900	INTC	8、16	P 基準	16 ビット
IRQ コントロールレジスタ	IRQCR	16	H'FFFFE902		8、16	B:2、W:2	
IRQ ステータスレジスタ	IRQSR	16	H'FFFFE904		8、16		
インタラブトプライオリティレジスタ A	IPRA	16	H'FFFFE906		8、16		
インタラプトプライオリティレジスタB	IPRB	16	H'FFFFE908		8、16		
インタラブトプライオリティレジスタ C	IPRC	16	H'FFFFE980		16		
インタラブトブライオリティレジスタ D	IPRD	16	H'FFFFE982		16		
インタラブトブライオリティレジスタE	IPRE	16	H'FFFFE984		16		
インタラブトプライオリティレジスタF	IPRF	16	H'FFFFE986		16		
インタラブトブライオリティレジスタ H	IPRH	16	H'FFFFE98A		16		
インタラブトブライオリティレジスター	IPRI	16	H'FFFFE98C		16		
インタラプトプライオリティレジスタJ	IPRJ	16	H'FFFFE98E		16		
インタラブトブライオリティレジスタ K	IPRK	16	H'FFFFE990		16		
インタラブトブライオリティレジスタL	IPRL	16	H'FFFFE992		16		
インタラブトプライオリティレジスタ M	IPRM	16	H'FFFFE994		16		
DMA ソースアドレスレジスタ_0	SAR_0	32	H'FFFFEB20	DMAC	16、32	P 基準	16 ビット
DMA デスティネーションアドレスレジスタ_0	DAR_0	32	H'FFFFEB24		16、32	B:2、W:2、L:4	
DMA トランスファカウントレジスタ_0	DMATCR_0	32	H'FFFFEB28		16、32		
DMA チャネルコントロールレジスタ_0	CHCR_0	32	H'FFFFEB2C		8、16、32		
DMA ソースアドレスレジスタ_1	SAR_1	32	H'FFFFEB30		16、32		
DMA デスティネーションアドレスレジスタ_1	DAR_1	32	H'FFFFEB34		16、32		
DMA トランスファカウントレジスタ_1	DMATCR_1	32	H'FFFFEB38		16、32		
DMA チャネルコントロールレジスタ_1	CHCR_1	32	H'FFFFEB3C		8、16、32		
DMA ソースアドレスレジスタ_2	SAR_2	32	H'FFFFEB40		16、32		
DMA デスティネーションアドレスレジスタ_2	DAR_2	32	H'FFFFEB44		16、32		
DMA トランスファカウントレジスタ_2	DMATCR_2	32	H'FFFFEB48		16、32		
DMA チャネルコントロールレジスタ_2	CHCR_2	32	H'FFFFEB4C		8、16、32		
DMA ソースアドレスレジスタ_3	SAR_3	32	H'FFFFEB50		16、32		
DMA デスティネーションアドレスレジスタ_3	DAR_3	32	H'FFFFEB54		16、32		
DMA トランスファカウントレジスタ_3	DMATCR_3	32	H'FFFFEB58		16、32		
DMA チャネルコントロールレジスタ_3	CHCR_3	32	H'FFFFEB5C		8、16、32		
DMA オペレーションレジスタ	DMAOR	16	H'FFFFEB60		8、16		
共通コントロールレジスタ	CMNCR	32	H'FFFFF000	BSC	32	B 基準	16 ビット
CS0 空間バスコントロールレジスタ	CS0BCR	32	H'FFFFF004	*1:リード時	32	L:1* <sup>1</sup> 、L:3* <sup>2</sup>	
CS1 空間バスコントロールレジスタ	CS1BCR	32	H'FFFFF008	*2:ライト時	32		

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数	接続バス幅
CS2 空間バスコントロールレジスタ	CS2BCR	32	H'FFFFF00C	BSC	32	B 基準	16 ビット
CS3 空間バスコントロールレジスタ	CS3BCR	32	H'FFFFF010	*1:リード時	32	L:1* <sup>1</sup> 、L:3* <sup>2</sup>	
CS4 空間バスコントロールレジスタ	CS4BCR	32	H'FFFFF014	*2:ライト時	32		
CS5 空間バスコントロールレジスタ	CS5BCR	32	H'FFFFF018		32		
CS6 空間バスコントロールレジスタ	CS6BCR	32	H'FFFFF01C		32		
CS7 空間バスコントロールレジスタ	CS7BCR	32	H'FFFFF020		32		
CS8 空間バスコントロールレジスタ	CS8BCR	32	H'FFFFF024		32		
CS0 空間ウェイトコントロールレジスタ	CS0WCR	32	H'FFFFF028		32		
CS1 空間ウェイトコントロールレジスタ	CS1WCR	32	H'FFFFF02C		32		
CS2 空間ウェイトコントロールレジスタ	CS2WCR	32	H'FFFFF030		32		
CS3 空間ウェイトコントロールレジスタ	CS3WCR	32	H'FFFFF034		32		
CS4 空間ウェイトコントロールレジスタ	CS4WCR	32	H'FFFFF038		32		
CS5 空間ウェイトコントロールレジスタ	CS5WCR	32	H'FFFFF03C		32		
CS6 空間ウェイトコントロールレジスタ	CS6WCR	32	H'FFFFF040		32		
CS7 空間ウェイトコントロールレジスタ	CS7WCR	32	H'FFFFF044		32		
CS8 空間ウェイトコントロールレジスタ	CS8WCR	32	H'FFFFF048		32		
SDRAM コントロールレジスタ	SDCR	32	H'FFFFF04C		32		
リフレッシュタイマコントロール	RTCSR	32	H'FFFFF050		32		
/ステータスレジスタ							
リフレッシュタイマカウンタ	RTCNT	32	H'FFFFF054		32		
リフレッシュタイムコンスタントレジスタ	RTCOR	32	H'FFFFF058		32		
RAM エミュレーションレジスタ	RAMER	16	H'FFFFF108	FLASH	16	B 基準 W:1	16 ビット
ブレークアドレスレジスタ A	BARA	32	H'FFFFF300	UBC	32	B 基準	16 ビット
ブレークアドレスマスクレジスタ A	BAMRA	32	H'FFFFF304		32	W:3、L:3	
ブレークバスサイクルレジスタ A	BBRA	16	H'FFFFF308		16		
ブレークデータレジスタ A	BDRA	32	H'FFFFF310		32		
ブレークデータマスクレジスタ A	BDMRA	32	H'FFFFF314		32		
ブレークアドレスレジスタB	BARB	32	H'FFFFF320		32		
ブレークアドレスマスクレジスタB	BAMRB	32	H'FFFFF324		32		
プレークバスサイクルレジスタ B	BBRB	16	H'FFFFF328		16		
ブレークデータレジスタ B	BDRB	32	H'FFFFF330		32		
ブレークデータマスクレジスタB	BDMRB	32	H'FFFFF334		32		
ブレークコントロールレジスタ	BRCR	32	H'FFFFF3C0		32		
ブランチソースレジスタ	BRSR	32	H'FFFFF3D0		32		
プランチデスティネーションレジスタ	BRDR	32	H'FFFFF3D4		32		
実行回数ブレークレジスタ	BETR	16	H'FFFFF3DC		16		

# 27.2 レジスタビット一覧

内蔵周辺モジュールのレジスタのアドレスとビット名を以下に示します。 16 ビット、32 ビットレジスタは、8 ビットずつ 2 段または 4 段で表しています。

レジスタ略称	ビット 31/23/15/7	ビット 30/22/14/6	ビット 29/21/13/5	ピット 28/20/12/4	ビット 27/19/11/3	ビット 26/18/10/2	ビット 25/17/9/1	ビット 24/16/8/0	モジュール
SCSMR_0	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS	S[1:0]	SCI
SCBRR_0									(チャネル0)
SCSCR_0	TIE	RIE	TE	RE	MPIE	TEIE	CKI	E[1:0]	
SCTDR_0									
SCSSR_0	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
SCRDR_0									
SCSDCR_0	-	-	-	-	DIR	-	-	-	
SCSPTR_0	EIO	-	-	-	SPB1IO	SPB1DT	SPB0IO	SPB0DT	
SCSMR_1	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS	S[1:0]	SCI
SCBRR_1									(チャネル1)
SCSCR_1	TIE	RIE	TE	RE	MPIE	TEIE	CKI	E[1:0]	
SCTDR_1									
SCSSR_1	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
SCRDR_1									
SCSDCR_1	-	-	-	-	DIR	-	-	-	
SCSPTR_1	EIO	-	-	-	SPB1IO	SPB1DT	SPB0IO	SPB0DT	
SCSMR_2	C/Ā	CHR	PE	O/E	STOP	MP	CKS	S[1:0]	SCI
SCBRR_2									(チャネル2)
SCSCR_2	TIE	RIE	TE	RE	MPIE	TEIE	CKI	E[1:0]	
SCTDR_2									
SCSSR_2	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
SCRDR_2									
SCSDCR_2	-	-	-	-	DIR	-	-	-	
SCSPTR_2	EIO	-	-	-	SPB1IO	SPB1DT	SPB0IO	SPB0DT	
SCSMR_3	-	-	-	-	-	-	-	-	SCIF
	C/Ā	CHR	PE	O/E	STOP	-	CKS	S[1:0]	(チャネル3)
SCBRR_3									1
SCSCR_3	-	-	-	-	-	-	-	-	
	TIE	RIE	TE	RE	REIE	-	СКІ	E[1:0]	
SCFTDR_3									1
SCFSR_3		PER	[3:0]			FEF	R[3:0]		
	ER	TEND	TDFE	BRK	FER	PER	RDF	DR	

レジスタ略称	ビット	ビット	モジュール						
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
SCFRDR_3									SCIF
SCFCR_3			-				RSTRG[2:0]		(チャネル3)
	RTRO	G[1:0]	TTRO	G[1:0]	MCE	TFRST	RFRST	LOOP	
SCFDR_3	-	-	-		T[4:0]				
	-	-	-			R[4:0]			
SCSPTR_3	-	-	-	-	-	-	-	-	
	RTSIO	RTSDT	CTSIO	CTSDT	SCKIO	SCKDT	SPBIO	SPBDT	
SCLSR_3	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	ORER	
TCR_3		CCLR[2:0]		CKE	G[1:0]		TPSC[2:0]		MTU2
TCR_4		CCLR[2:0]	T	CKE	G[1:0]		TPSC[2:0]		
TMDR_3	-	-	BFB	BFA		MD	[3:0]		
TMDR_4	-	-	BFB	BFA		MD	[3:0]		
TIORH_3		IOB	[3:0]						
TIORL_3		IOD	[3:0]						
TIORH_4		IOB	[3:0]						
TIORL_4		IOD	[3:0]						
TIER_3	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TIER_4	TTGE	TTGE2	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TOER	-	-	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B	
TGCR	-	BDC	N	Р	FB	WF	VF	UF	
TOCR1	-	PSYE	-	-	TOCL	TOCS	OLSN	OLSP	
TOCR2	BF[	1:0]	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P	
TCNT_3									
TCNT_4									
TCDR									
TDDR									
TGRA_3									
TGRB_3									

レジスタ略称	ビット	ビット	モジュール						
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
TGRA_4									MTU2
TGRB_4									
TCNTS									
TCBR									
TGRC_3									
TGRD_3									
TGRC_4									
TGRD_4									
TSR_3	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TSR_4	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TITCR	T3AEN		3ACOR[2:0]		T4VEN		4VCOR[2:0]		
TITCNT	-		3ACNT[2:0]		-		4VCNT[2:0]		
TBTER	-	-	-	-	-	-	ВТЕ	E[1:0]	
TDER	-	-	-	-	-	-	-	TDER	
TOLBR	-	-	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P	
TBTM_3	-	-	-	-	-	-	TTSB	TTSA	
TBTM_4	-	-	-	-	-	-	TTSB	TTSA	
TADCR	BF	[1:0]	-	-	-	-	-	-	
	UT4AE	DT4AE	UT4BE	DT4BE	ITA3AE	ITA4VE	ITB3AE	ITB4VE	
TADCORA_4									
TADCORB_4									
TADCOBRA_4									
TADCOBRB_4									
TWCR	CCE	-	-	-	-	-	-	WRE	

SH7080 グループ 27. レジスター覧

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュ・
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
TSTR	CST4	CST3	-	-	-	CST2	CST1	CST0	MTU2
TSYR	SYNC4	SYNC3	-	-	-	SYNC2	SYNC1	SYNC0	
TCSYSTR	SCH0	SCH1	SCH2	SCH3	SCH4	-	SCH3S	SCH4S	
TRWER	-	-	-	-	-	-	-	RWE	
TCR_0		CCLR[2:0]	l.	CKE	G[1:0]		TPSC[2:0]		
TMDR_0	-	BFE	BFB	BFA		MD	[3:0]		
TIORH_0		IOB	[3:0]			IOA	N[3:0]		
TIORL_0		IOD	[3:0]			100	[3:0]		
TIER_0	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TSR_0	-	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TCNT_0									
TGRA_0									
TGRB_0									
TGRC_0									
TGRD_0									
TGRE_0									
TGRF_0									
TIER2_0	TTGE2	-	-	-	-	-	TGIEF	TGIEE	
TSR2_0	-	-	-	-	-	-	TGFF	TGFE	
TBTM_0	-	-	-	-	-	TTSE	TTSB	TTSA	
TCR_1	-	CCLI	R[1:0]	CKE	G[1:0]				
TMDR_1	-	-	-	-		MD	[3:0]		
TIOR_1	IOB[3:0]				IOA[3:0]				
TIER_1	TTGE	-	TCIEU	TCIEV	-	-	TGIEB	TGIEA	
TSR_1	TCFD	-	TCFU	TCFV	-	-	TGFB	TGFA	
TCNT_1									
TGRA_1									

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
TGRB_1									MTU2
TICCR	-	-	-	-	I2BE	I2AE	I1BE	I1AE	
TCR_2	-	CCL	R[1:0]	CKE	G[1:0]		TPSC[2:0]		
TMDR_2	-	-	-	-	- MD[3:0]				
TIOR_2		IOB	[3:0]			IOA			
TIER_2	TTGE	-	TCIEU	TCIEV	-	-	TGIEB	TGIEA	
TSR_2	TCFD	-	TCFU	TCFV	-	-	TGFB	TGFA	
TCNT_2									
TGRA_2									
TGRB_2									
TCNTU_5									
TGRU_5									
TCRU_5	-	-	-	-	-	-	TPSC[1:0]		
TIORU_5	-	-	-			IOC[4:0]			
TCNTV_5									
TGRV_5									
TCRV_5	-	-	-	-	-	-	TPS	C[1:0]	
TIORV_5	-	-	-			IOC[4:0]			
TCNTW_5									
TGRW_5									
TCRW_5	-	-	-	-	-	-	TPS	C[1:0]	
TIORW_5	-	-	-			IOC[4:0]			
TSR_5	-	-	-	-	-	CMFU5	CMFV5	CMFW5	
TIER_5	-	-	-	-	-	TGIE5U	TGIE5V	TGIE5W	
TSTR_5	-	-	-	-	-	CSTU5	CSTV5	CSTW5	
TCNTCMPCLR	-	-	-	-	-	CMPCLR5U	CMPCLR5V	CMPCLR5W	

レジスタ略称	ビット 31/23/15/7	ビット 30/22/14/6	ビット 29/21/13/5	ビット 28/20/12/4	ビット 27/19/11/3	ビット 26/18/10/2	ビット 25/17/9/1	ビット 24/16/8/0	モジュール
TCR_3S	31/23/13/7	CCLR[2:0]	29/21/13/3		G[1:0]	20/10/10/2	TPSC[2:0]	24/10/0/0	MTU2S
TCR_4S		CCLR[2:0]			G[1:0]		TPSC[2:0]		
TMDR_3S	_	-	BFB	BFA	<u> </u>	I MD	[3:0]		-
TMDR_4S	_	-	BFB	BFA			[3:0]		-
TIORH_3S		IOB	[3:0]				\[3:0]		
TIORL_3S			[3:0]				[3:0]		
TIORH_4S			[3:0]				\[3:0]		-
TIORL_4S			[3:0]				[3:0]		-
TIER_3S	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	-
TIER_4S	TTGE	TTGE2	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	•
TOERS	-	-	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B	•
TGCRS	-	BDC	N	Р	FB	WF	VF	UF	1
TOCR1S	-	PSYE	-	-	TOCL	TOCS	OLSN	OLSP	
TOCR2S	BF[	1:0]	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P	
TCNT_3S									
TCNT_4S									
TCDRS									
TDDRS									
TGRA_3S									
TGRB_3S									
TGRA_4S									
TGRB_4S									
									-
TCNTSS									-
TORRO									
TCBRS									
TODO 00									-
TGRC_3S									-
	<u> </u>								

27-19

レジスタ略称	ビット	ビット	モジュール						
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
TGRD_3S									MTU2S
TGRC_4S									
TGRD_4S									
TSR_3S	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TSR_4S	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TITCRS	T3AEN		3ACOR[2:0]		T4VEN		4VCOR[2:0]		
TITCNTS	-		3ACNT[2:0]		-		4VCNT[2:0]		
TBTERS	-	-	-	-	-	-	ВТЕ	E[1:0]	
TDERS	-	-	-	-	-	-	-	TDER	
TOLBRS	-	-	OLS3N	OLS3P	OLS2N	OLS2P	OLS1N	OLS1P	
TBTM_3S	-	-	-	-	-	-	TTSB	TTSA	
TBTM_4S	-	-	-	-	-	-	TTSB	TTSA	
TADCRS	BF[	1:0]	-	-	-	-	-	-	
	UT4AE	DT4AE	UT4BE	DT4BE	ITA3AE	ITA4VE	ITB3AE	ITB4VE	
TADCORA_4S									
TADCORB_4S									
TADCOBRA_4S									
TADCOBRB_4S									
TSYCRS	CE0A	CE0B	CE0C	CE0D	CE1A	CE1B	CE2A	CE2B	
TWCRS	CCE	-	-	-	-	-	scc	WRE	
TSTRS	CST4	CST3	-	-	-	CST2	CST1	CST0	
TSYRS	SYNC4	SYNC3	-	-	-	SYNC2	SYNC1	SYNC0	
TRWERS	-	-	-	-	-	-	-	RWE	
TCNTU_5S									
TGRU_5S									
TCRU_5S	-	-	-	-	-	-	TPS	C[1:0]	
TIORU_5S	-	-	-			IOC[4:0]			

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
TCNTV_5S									MTU2S
TGRV_5S									
TCRV_5S	-	-	-	-	-	-	TPS	C[1:0]	
TIORV_5S	-	-	-		I	IOC[4:0]	I	I	
TCNTW_5S									
TODW 50									
TGRW_5S									
TCRW_5S	-	-	-	-	-	-	TPS	C[1:0]	
TIORW_5S	-	-	-			IOC[4:0]			
TSR_5S	-	-	-	-	-	CMFU5	CMFV5	CMFW5	
TIER_5S	-	-	-	-	-	TGIE5U	TGIE5V	TGIE5W	
TSTR_5S	-	-	-	-	-	CSTU5	CSTV5	CSTW5	
TCNTCMPCLRS	-	-	-	-	-	CMPCLR5U	CMPCLR5V	CMPCLR5W	
ADDR0	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
	AD1	AD0	-	-	-	-	-	-	(チャネル0)
ADDR1	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR2	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR3	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	1	-	-	-	-	-	
ADCSR_0	ADF	ADIE	-	-	TRGE	-	CONADF	STC	
	CKS	L[1:0]	ADM	1[1:0]	ADCS		CH[2:0]		
ADCR_0	-	-	ADST	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
ADDR4	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
	AD1	AD0	-	-	-	-	-	-	(チャネル1)
ADDR5	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR6	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR7	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	1	-	-	-	-	-	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
ADCSR_1	ADF	ADIE	-	-	TRGE	-	CONADF	STC	A/D
	CKS	L[1:0]	ADM	l[1:0]	ADCS		CH[2:0]		(チャネル1)
ADCR_1	-	-	ADST	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
ADDR8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
	AD1	AD0	-	-	-	-	-	-	(チャネル2)
ADDR9	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR10	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR11	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR12	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR13	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR14	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR15	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADCSR_2	ADF	ADIE	-	-	TRGE	-	CONADF	STC	
	CKS	L[1:0]	ADM	1[1:0]	ADCS		CH[2:0]		
ADCR_2	-	-	ADST	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
FCCS	FWE	MAT	-	FLER	-	-	-	SCO	FLASH
FPCS	-	-	-	-	-	-	-	PPVS	
FECS	-	-	-	-	-	-	-	EPVB	
FKEY				K[	7:0]				
FMATS	MS7	MS6	MS5	MS4	MS3	MS2	MS1	MS0	
FTDAR	TDER				TDA[6:0]				
DTCERA	DTCERA15	DTCERA14	DTCERA13	DTCERA12	DTCERA11	DTCERA10	DTCERA9	DTCERA8	DTC
	-	-	-	-	-	-	-	-	
DTCERB	DTCERB15	DTCERB14	DTCERB13	DTCERB12	DTCERB11	DTCERB10	DTCERB9	DTCERB8	
	DTCERB7	DTCERB6	DTCERB5	DTCERB4	DTCERB3	DTCERB2	DTCERB1	DTCERB0	
DTCERC	DTCERC15	DTCERC14	DTCERC13	DTCERC12	-	-	-	-	
	-	-	-	-	DTCERC3	DTCERC2	DTCERC1	DTCERC0	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
DTCERD	DTCERD15	DTCERD14	DTCERD13	DTCERD12	DTCERD11	DTCERD10	DTCERD9	DTCERD8	DTC
	DTCERD7	DTCERD6	DTCERD5	DTCERD4	DTCERD3	-	-	-	
DTCERE	DTCERE15	DTCERE14	DTCERE13	DTCERE12	DTCERE11	DTCERE10	DTCERE9	DTCERE8	
	DTCERE7	DTCERE6	DTCERE5	DTCERE4	-	-	-	-	
DTCCR	-	-	-	RRS	RCHNE	-	-	ERR	
DTCVBR									
					-	-	-	-	
	-	-	-	-	-	-	-	-	
ICCR1	ICE	RCVD	MST	TRS		CKS	S[3:0]		IIC2
ICCR2	BBSY	SCP	SDAO	SDAOP	SCLO	-	IICRST	-	
ICMR	MLS	WAIT	-	-	BCWP		BC[2:0]		
ICIER	TIE	TEIE	RIE	NAKIE	STIE	ACKE	ACKBR	ACKBT	
ICSR	TDRE	TEND	RDRF	NACKF	STOP	AL/OVE	AAS	ADZ	
SAR				SVA[6:0]				FS	
ICDRT									
ICDRR									
NF2CYC	-	-	-	-	-	-	-	NF2CYC	
SSCRH	MSS	BIDE	-	SOL	SOLP	-	CSS	S[1:0]	SSU
SSCRL	FCLRM	SSUMS	SRES	-	-	-	DAT	S[1:0]	
SSMR	MLS	CPOS	CPHS	-	-		CKS[2:0]		
SSER	TE	RE	-	-	TEIE	TIE	RIE	CEIE	
SSSR	-	ORER	-	-	TEND	TDRE	RDRF	CE	
SSCR2	-	-	-	TENDSTS	SCSATS	SSODTS	-	-	
SSTDR0									
SSTDR1									
SSTDR2									
SSTDR3									
SSRDR0									
SSRDR1									
SSRDR2									
SSRDR3									
CMSTR	-	-	-	-	-	-	-	-	СМТ
	-	-	-	-	-	-	STR1	STR0	
CMCSR_0	-	-	-	-	-	-	-	-	
	CMF	CMIE	-	-	-	-	CKS	S[1:0]	

27. レジスター覧

レジスタ略称	ビット 31/23/15/7	ビット 30/22/14/6	ビット 29/21/13/5	ビット 28/20/12/4	ビット 27/19/11/3	ビット 26/18/10/2	ビット 25/17/9/1	ビット 24/16/8/0	モジュール
CMCNT_0									CMT
CMCOR_0									
CMCSR_1	-	-	-	-	-	-	-	i	
	CMF	CMIE	-	-	-	-	CKS	S[1:0]	
CMCNT_1									
CMCOR_1									
ICSR1	POE3F	POE2F	POE1F	POE0F	-	-	-	PIE1	POE
	POE3	M[1:0]	POE2	M[1:0]	POE1	M[1:0]	POE	DM[1:0]	
OCSR1	OSF1	-	-	-	-	-	OCE1	OIE1	
	-	-	-	-	-	-	-	-	
ICSR2	POE7F	POE6F	POE5F	POE4F	-	-	-	PIE2	
	POE7	M[1:0]	POE6	M[1:0]	POE5	M[1:0]	POE4	IM[1:0]	
OCSR2	OSF2	-	-	-	-	-	OCE2	OIE2	
	-	-	-	-	-	-	-	-	
ICSR3	-	-	-	POE8F	-	-	POE8E	PIE3	
	-	-	-	-	-	-	POE	BM[1:0]	
SPOER	-	-	-	-	-	MTU2SHIZ	MTU2CH0HIZ	MTU2CH34HIZ	
POECR1	-	-	-	-	MTU2PE3ZE	MTU2PE2ZE	MTU2PE1ZE	MTU2PE0ZE	
POECR2	-	MTU2P1CZE	MTU2P2CZE	MTU2P3CZE	-	MTU2SP1CZE	MTU2SP2CZE	MTU2SP3CZE	
	-	MTU2SP4CZE	MTU2SP5CZE	MTU2SP6CZE	-	MTU2SP7CZE	MTU2SP8CZE	MTU2SP9CZE	
PADRH*1	-	-	PA29DR	PA28DR	PA27DR	PA26DR	PA25DR	PA24DR	I/O
	PA23DR	PA22DR	PA21DR	PA20DR	PA19DR	PA18DR	PA17DR	PA16DR	
PADRL*1	PA15DR	PA14DR	PA13DR	PA12DR	PA11DR	PA10DR	PA9DR	PA8DR	
	PA7DR	PA6DR	PA5DR	PA4DR	PA3DR	PA2DR	PA1DR	PA0DR	
PAIORH	-	-	PA29IOR	PA28IOR	PA27IOR	PA26IOR	PA25IOR	PA24IOR	PFC
	PA23IOR	PA22IOR	PA21IOR	PA20IOR	PA19IOR	PA18IOR	PA17IOR	PA16IOR	
PAIORL	PA15IOR	PA14IOR	PA13IOR	PA12IOR	PA11IOR	PA10IOR	PA9IOR	PA8IOR	
	PA7IOR	PA6IOR	PA5IOR	PA4IOR	PA3IOR	PA2IOR	PA1IOR	PA0IOR	
PACRH4*1	-	-	-	-	-	-	-	-	
	-	-	PA29MD1	PA29MD0	-	-	PA28MD1	PA28MD0	
PACRH3*1	-	-	PA27MD1	PA27MD0	-	-	PA26MD1	PA26MD0	
	-	-	PA25MD1	PA25MD0	-	-	PA24MD1	PA24MD0	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
PACRH2*1	-	-	PA23MD1	PA23MD0	-	-	PA22MD1	PA22MD0	PFC
	-	-	PA21MD1	PA21MD0	-	-	PA20MD1	PA20MD0	
PACRH1*1	-	-	PA19MD1	PA19MD0	-	-	PA18MD1	PA18MD0	
	-	-	PA17MD1	PA17MD0	-	PA16MD2	PA16MD1	PA16MD0	
PACRL4*1	-	PA15MD2	PA15MD1	PA15MD0	-	PA14MD2	PA14MD1	PA14MD0	
	-	PA13MD2	PA13MD1	PA13MD0	-	PA12MD2	PA12MD1	PA12MD0	
PACRL3*1	-	PA11MD2	PA11MD1	PA11MD0	-	PA10MD2	PA10MD1	PA10MD0	
	-	PA9MD2	PA9MD1	PA9MD0	-	PA8MD2	PA8MD1	PA8MD0	
PACRL2*1	-	PA7MD2	PA7MD1	PA7MD0	-	PA6MD2	PA6MD1	PA6MD0	
	-	PA5MD2	PA5MD1	PA5MD0	-	PA4MD2	PA4MD1	PA4MD0	
PACRL1*1	-	PA3MD2	PA3MD1	PA3MD0	-	PA2MD2	PA2MD1	PA2MD0	
	-	PA1MD2	PA1MD1	PA1MD0	-	PA0MD2	PA0MD1	PA0MD0	
PAPRH*1	-	-	PA29PR	PA28PR	PA27PR	PA26PR	PA25PR	PA24PR	I/O
	PA23PR	PA22PR	PA21PR	PA20PR	PA19PR	PA18PR	PA17PR	PA16PR	
PAPRL*1	PA15PR	PA14PR	PA13PR	PA12PR	PA11PR	PA10PR	PA9PR	PA8PR	
	PA7PR	PA6PR	PA5PR	PA4PR	PA3PR	PA2PR	PA1PR	PA0PR	
PBDRL*1	-	-	1	-	-	-	PB9DR	PB8DR	
	PB7DR	PB6DR	PB5DR	PB4DR	PB3DR	PB2DR	PB1DR	PB0DR	
PBIORL	-	-	1	ı	-	-	PB9IOR	PB8IOR	PFC
	PB7IOR	PB6IOR	PB5IOR	PB4IOR	PB3IOR	PB2IOR	PB1IOR	PB0IOR	
PBCRL3	-	-	-	-	-	-	-	-	
	-	PB9MD2	PB9MD1	PB9MD0	-	PB8MD2	PB8MD1	PB8MD0	
PBCRL2	-	PB7MD2	PB7MD1	PB7MD0	-	PB6MD2	PB6MD1	PB6MD0	
	-	PB5MD2	PB5MD1	PB5MD0	-	PB4MD2	PB4MD1	PB4MD0	
PBCRL1	-	PB3MD2	PB3MD1	PB3MD0	-	PB2MD2	PB2MD1	PB2MD0	
	-	PB1MD2	PB1MD1	PB1MD0	-	PB0MD2	PB0MD1	PB0MD0	
PBPRL	-	-	-	-	-	-	PB9PR	PB8PR	I/O
	PB7PR	PB6PR	PB5PR	PB4PR	PB3PR	PB2PR	PB1PR	PB0PR	
PCDRH	-	-	-	-	-	-	PC25DR	PC24DR	
	PC23DR	PC22DR	PC21DR	PC20DR	PC19DR	PC18DR	-	-	
PCDRL	PC15DR	PC14DR	PC13DR	PC12DR	PC11DR	PC10DR	PC9DR	PC8DR	
	PC7DR	PC6DR	PC5DR	PC4DR	PC3DR	PC2DR	PC1DR	PC0DR	
PCIORH	-	-	-	-	-	-	PC25IOR	PC24IOR	PFC
	PC23IOR	PC22IOR	PC21IOR	PC20IOR	PC19IOR	PC18IOR	-	-	
PCIORL	PC15IOR	PC14IOR	PC13IOR	PC12IOR	PC11IOR	PC10IOR	PC9IOR	PC8IOR	
	PC7IOR	PC6IOR	PC5IOR	PC4IOR	PC3IOR	PC2IOR	PC1IOR	PC0IOR	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
PCCRH3*1	-	-	-	-	-	-	-	-	PFC
	-	-	-	PC25MD0	-	-	-	PC24MD0	
PCCRH2*1	-	-	-	PC23MD0	-	-	-	PC22MD0	
	-	-	-	PC21MD0	-	-	-	PC20MD0	
PCCRH1*1	-	-	-	PC19MD0	-	-	-	PC18MD0	
	-	-	-	-	-	-	-	-	
PCCRL4	-	-	-	PC15MD0	-	-	-	PC14MD0	
	-	-	-	PC13MD0	-	-	-	PC12MD0	
PCCRL3	-	-	-	PC11MD0	-	-	-	PC10MD0	
	-	-	-	PC9MD0	-	-	-	PC8MD0	
PCCRL2	-	-	1	PC7MD0	-	-	-	PC6MD0	
	-	-	-	PC5MD0	-	-	-	PC4MD0	
PCCRL1	-	-	-	PC3MD0	-	-	-	PC2MD0	
	-	-	-	PC1MD0	-	-	-	PC0MD0	
PCPRH*1	-	-	-	-	-	-	PC25PR	PC24PR	I/O
	PC23PR	PC22PR	PC21PR	PC20PR	PC19PR	PC18PR	-	-	
PCPRL	PC15PR	PC14PR	PC13PR	PC12PR	PC11PR	PC10PR	PC9PR	PC8PR	
	PC7PR	PC6PR	PC5PR	PC4PR	PC3PR	PC2PR	PC1PR	PC0PR	
PDDRH*1	PD31DR	PD30DR	PD29DR	PD28DR	PD27DR	PD26DR	PD25DR	PD24DR	
	PD23DR	PD22DR	PD21DR	PD20DR	PD19DR	PD18DR	PD17DR	PD16DR	
PDDRL	PD15DR	PD14DR	PD13DR	PD12DR	PD11DR	PD10DR	PD9DR	PD8DR	
	PD7DR	PD6DR	PD5DR	PD4DR	PD3DR	PD2DR	PD1DR	PD0DR	
PDIORH	PD31IOR	PD30IOR	PD29IOR	PD28IOR	PD27IOR	PD26IOR	PD25IOR	PD24IOR	PFC
	PD23IOR	PD22IOR	PD21IOR	PD20IOR	PD19IOR	PD18IOR	PD17IOR	PD16IOR	
PDIORL	PD15IOR	PD14IOR	PD13IOR	PD12IOR	PD11IOR	PD10IOR	PD9IOR	PD8IOR	
	PD7IOR	PD6IOR	PD5IOR	PD4IOR	PD3IOR	PD2IOR	PD1IOR	PD0IOR	
PDCRH4*1	-	-	PD31MD1	PD31MD0	-	-	PD30MD1	PD30MD0	
	-	-	PD29MD1	PD29MD0	-	-	PD28MD1	PD28MD0	
PDCRH3*1	-	-	PD27MD1	PD27MD0	-	-	PD26MD1	PD26MD0	
	-	-	PD25MD1	PD25MD0	-	-	PD24MD1	PD24MD0	
PDCRH2*1	-	-	PD23MD1	PD23MD0	-	PD22MD2	PD22MD1	PD22MD0	
	-	PD21MD2	PD21MD1	PD21MD0	-	PD20MD0	PD20MD1	PD20MD0	
PDCRH1*1	-	PD19MD2	PD19MD1	PD19MD0	-	PD18MD2	PD18MD1	PD18MD0	
	-	PD17MD2	PD17MD1	PD17MD0	-	PD16MD2	PD16MD1	PD16MD0	
PDCRL4	-	-	PD15MD1	PD15MD0	-	-	PD14MD1	PD14MD0	
	-	-	PD13MD1	PD13MD0	-	-	PD12MD1	PD12MD0	

									ī
レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
PDCRL3	-	-	PD11MD1	PD11MD0	-	PD10MD2	PD10MD1	PD10MD0	PFC
	-	PD9MD2	PD9MD1	PD9MD0	-	PD8MD2	PD8MD1	PD8MD0	
PDCRL2	-	PD7MD2	PD7MD1	PD7MD0	-	PD6MD2	PD6MD1	PD6MD0	
	-	PD5MD2	PD5MD1	PD5MD0	-	PD4MD2	PD4MD1	PD4MD0	
PDCRL1	-	PD3MD2	PD3MD1	PD3MD0	-	PD2MD2	PD2MD1	PD2MD0	
	-	PD1MD2	PD1MD1	PD1MD0	-	PD0MD2	PD0MD1	PD0MD0	
PDPRH*1	PD31PR	PD30PR	PD29PR	PD28PR	PD27PR	PD26PR	PD25PR	PD24PR	I/O
	PD23PR	PD22PR	PD21PR	PD20PR	PD19PR	PD18PR	PD17PR	PD16PR	
PDPRL	PD15PR	PD14PR	PD13PR	PD12PR	PD11PR	PD10PR	PD9PR	PD8PR	
	PD7PR	PD6PR	PD5PR	PD4PR	PD3PR	PD2PR	PD1PR	PD0PR	
PEDRH*1	-	-	-	-	-	-	-	-	
	-	-	PE21DR	PE20DR	PE19DR	PE18DR	PE17DR	PE16DR	
PEDRL*1	PE15DR	PE14DR	PE13DR	PE12DR	PE11DR	PE10DR	PE9DR	PE8DR	
	PE7DR	PE6DR	PE5DR	PE4DR	PE3DR	PE2DR	PE1DR	PE0DR	
PEIORH	-	-	1	-	1	-	-	1	PFC
	-	-	PE21IOR	PE20IOR	PE19IOR	PE18IOR	PE17IOR	PE16IOR	
PEIORL	PE15IOR	PE14IOR	PE13IOR	PE12IOR	PE11IOR	PE10IOR	PE9IOR	PE8IOR	
	PE7IOR	PE6IOR	PE5IOR	PE4IOR	PE3IOR	PE2IOR	PE1IOR	PE0IOR	
PECRH2*1	-	-	-	-	-	-	-	-	
	-	-	PE21MD1	PE21MD0	-	-	PE20MD1	PE20MD0	
PECRH1*1	-	-	PE19MD1	PE19MD0	-	-	PE18MD1	PE18MD0	
	-	-	PE17MD1	PE17MD0	-	PE16MD2	PE16MD1	PE16MD0	
PECRL4	-	PE15MD2	PE15MD1	PE15MD0	-	PE14MD2	PE14MD1	PE14MD0	
	-	-	PE13MD1	PE13MD0	-	PE12MD2	PE12MD1	PE12MD0	
PECRL3*1	-	PE11MD2	PE11MD1	PE11MD0	-	PE10MD2	PE10MD1	PE10MD0	
	-	PE9MD2	PE9MD1	PE9MD0	=	PE8MD2	PE8MD1	PE8MD0	
PECRL2*1	-	PE7MD2	PE7MD1	PE7MD0	-	PE6MD2	PE6MD1	PE6MD0	
	-	PE5MD2	PE5MD1	PE5MD0	-	PE4MD2	PE4MD1	PE4MD0	
PECRL1	-	PE3MD2	PE3MD1	PE3MD0	-	PE2MD2	PE2MD1	PE2MD0	
	-	PE1MD2	PE1MD1	PE1MD0	-	-	PE0MD1	PE0MD0	
PEPRH*1	-	-	-	-	-	-	-	-	I/O
	-	-	PE21PR	PE20PR	PE19PR	PE18PR	PE17PR	PE16PR	
PEPRL*1	PE15PR	PE14PR	PE13PR	PE12PR	PE11PR	PE10PR	PE9PR	PE8PR	
	PE7PR	PE6PR	PE5PR	PE4PR	PE3PR	PE2PR	PE1PR	PE0PR	
	I	l		I		<u> </u>	I		l

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
HCPCR	-	-	-	-	-	-	-	-	PFC
	-	-	-	-	MZIZDH	MZIZDL	MZIZEH	MZIZEL	
IFCR	-	-	-	-	-	-	-	-	
	-	-	-	-	IRQMD3	IRQMD2	IRQMD1	IRQMD0	
PFDRL*1	PF15DR	PF14DR	PF13DR	PF12DR	PF11DR	PF10DR	PF9DR	PF8DR	I/O
	PF7DR	PF6DR	PF5DR	PF4DR	PF3DR	PF2DR	PF1DR	PF0DR	
FRQCR	-		IFC[2:0]			BFC[2:0]		PFC[2]	CPG
	PFC	[1:0]		MIFC[2:0]			MPFC[2:0]		
STBCR1	STBY	-	-	-	-	-	-	-	低消費電力
STBCR2	MSTP7	MSTP6	-	MSTP4	MSTP3	-	=	ı	
STBCR3	MSTP15	MSTP14	MSTP13	MSTP12	MSTP11	MSTP10	-	•	
STBCR4	MSTP23	MSTP22	MSTP21	-	-	MSTP18	MSTP17	MSTP16	
STBCR5	-	-	-	-	-	-	MSTP25	MSTP24	
STBCR6	AUDSRST	HIZ	-	-	-	-	STBYMD	•	
WTCNT									WDT
WTCSR	TME	WT/IT	RSTS	WOVF	IOVF		CKS[2:0]		
OSCCR	-	-	-	-	-	OSCSTOP	-	OSCERS	CPG
RAMCR	-	-	-	RAME	-	-	-	-	低消費電力
ADTSR_0		TRG1	1S[3:0]			TRG0	1S[3:0]		A/D
		TRG1	S[3:0]			TRG	OS[3:0]		
ADTSR_1		TRG2	S[3:0]		-	-	-	-	
	-	-	-	-	-	-	-	-	
BSCEHR	DTLOCK	CSSTP1	-	CSSTP2	DTBST	DTSA	CSSTP3	DTPR	BSC
	-	-	-	DMMTU4	DMMTU3	DMMTU2	DMMTU1	DMMTU0	
ICR0	NMIL	-	-	-	-	-	-	NMIE	INTC
	-	-	-	-	-	-	-	-	
IRQCR	IRQ71S	IRQ70S	IRQ61S	IRQ60S	IRQ51S	IRQ50S	IRQ41S	IRQ40S	
	IRQ31S	IRQ30S	IRQ21S	IRQ20S	IRQ11S	IRQ10S	IRQ01S	IRQ00S	
IRQSR	IRQ7L	IRQ6L	IRQ5L	IRQ4L	IRQ3L	IRQ2L	IRQ1L	IRQ0L	
	IRQ7F	IRQ6F	IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	
IPRA	IRQ0	IRQ0	IRQ0	IRQ0	IRQ1	IRQ1	IRQ1	IRQ1	
	IRQ2	IRQ2	IRQ2	IRQ2	IRQ3	IRQ3	IRQ3	IRQ3	
IPRB	IRQ4	IRQ4	IRQ4	IRQ4	IRQ5	IRQ5	IRQ5	IRQ5	
	IRQ6	IRQ6	IRQ6	IRQ6	IRQ7	IRQ7	IRQ7	IRQ7	
IPRC	DMAC_0	DMAC_0	DMAC_0	DMAC_0	DMAC_1	DMAC_1	DMAC_1	DMAC_1	
	DMAC_2	DMAC_2	DMAC_2	DMAC_2	DMAC_3	DMAC_3	DMAC_3	DMAC_3	

보기 기		1								
IPRH	レジスタ略称	ビット	モジュール							
MTU2.1   MTU2.1   MTU2.1   MTU2.1   MTU2.1   MTU2.2   MTU2.3   MTU2.4   MTU2.5   M		31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
IPRE	IPRD	MTU2_0	INTC							
MTU2.3   MTU2.3   MTU2.3   MTU2.3   MTU2.3   MTU2.3   MTU2.3   MTU2.4   MTU2.5   M		MTU2_1								
IPRF	IPRE	MTU2_2								
IPRH		MTU2_3								
IPRH	IPRF	MTU2_4								
MTU28_3   MTU28_3   MTU28_3   MTU28_3   MTU28_3   MTU28_3   MTU28_3   MTU28_3   MTU28_4     MTU28_4   MTU28_4   MTU28_5   MTU28_5   MTU28_5   MTU28_6   MTU28_6   MTU28_6   MTU28_6   MTU28_6   MTU28_6     MTU28_5   MTU28_5   MTU28_5   MTU28_5   MTU28_6   POEMTU38   POEMTU38   POEMTU38     MTU28_5   MTU28_5   MTU28_5   MTU28_5   MTU28_6   POEMTU38   POEMTU38   POEMTU38     MTU28_5   MTU28_5   MTU28_5   MTU28_5   MTU28_6   POEMTU38   POEMTU38   POEMTU38     MTU28_6   MTU28_6   MTU28_6   MTU28_6   MTU28_6   MTU28_6     BSC		MTU2_5	MTU2_5	MTU2_5	MTU2_5	POE(MTU2)	POE(MTU2)	POE(MTU2)	POE(MTU2)	
IPRI	IPRH	-	-	-	-	IIC2	IIC2	IIC2	IIC2	
MTU2S_5   MTU2S_5   MTU2S_5   MTU2S_5   POEMTU2S)		MTU2S_3								
IPRJ	IPRI	MTU2S_4								
BSC   BSC   BSC   BSC   WDT   WDT   WDT   WDT		MTU2S_5	MTU2S_5	MTU2S_5	MTU2S_5	POE(MTU2S)	POE(MTU2S)	POE(MTU2S)	POE(MTU2S)	
IPRK	IPRJ	CMT_0	CMT_0	CMT_0	CMT_0	CMT_1	CMT_1	CMT_1	CMT_1	
PRI		BSC	BSC	BSC	BSC	WDT	WDT	WDT	WDT	
IPRL	IPRK	A/D_0,1	A/D_0,1	A/D_0,1	A/D_0,1	A/D_2	A/D_2	A/D_2	A/D_2	
SCI_2   SCI_2   SCI_2   SCI_2   SCIF   SCIF   SCIF   SCIF		-	=	ı	ı	-	-	ı	ı	
PRM	IPRL	SCI_0	SCI_0	SCI_0	SCI_0	SCI_1	SCI_1	SCI_1	SCI_1	
SAR_0  SAR_0  DMAC  DMAC  DMAC  DAR_0  DMATCR_0  RS(3:0)		SCI_2	SCI_2	SCI_2	SCI_2	SCIF	SCIF	SCIF	SCIF	
DAR_0  DAR_0  DMATCR_0  CHCR_0  DO TL  DM(1:0)  SM(1:0)  RS(3:0)	IPRM	SSU	SSU	SSU	SSU	IIC2	IIC2	IIC2	IIC2	
DAR_0  DAR_0  DMATCR_0  CHCR_0  DO TL  DM(1:0)  SM(1:0)  RS(3:0)		-	-	-	-	-	-	-	-	
DMATCR_0  CHCR_0  DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]	SAR_0									DMAC
DMATCR_0  CHCR_0  DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
DMATCR_0  CHCR_0  DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
DMATCR_0  CHCR_0  DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
CHCR_0	DAR_0									
CHCR_0										
CHCR_0										
CHCR_0										
DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]	DMATCR_0									
DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
DO TL AM AL  DM[1:0] SM[1:0] RS[3:0]										
DM[1:0] SM[1:0] RS[3:0]	CHCR_0	-	-	-	-	-	-	-	-	
		DO	TL	-	-	-	-	AM	AL	
DL DS TB TS[1:0] IE TE DE		DM	[1:0]	SM	1:0]		RS	[3:0]		
		DL	DS	ТВ	TS[	1:0]	IE	TE	DE	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュ-
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
SAR_1									DMAC
									1
DAR_1									1
DMATCR_1									
									1
									1
CHCR_1	-	-	-	-	-	-	-	-	1
	DO	TL	-	-	-	-	AM	AL	1
	DM	[1:0]	SM	[1:0]		RS	[3:0]	ı	1
	DL	DS	ТВ	TS[	1:0]	IE	TE	DE	
SAR_2									
DAR_2									
DMATCR_2									
									1
									1
									1
CHCR_2	-	-	-	-	-	-	-	-	1
	DO	TL	-	-	-	-	AM	AL	1
	DM	[1:0]		[1:0]		RS	[3:0]		1
	DL	DS	ТВ	TS[	1:0]	IE	TE	DE	1
SAR_3									
									]
									1

レジスタ略称	ビット 31/23/15/7	ビット 30/22/14/6	ビット 29/21/13/5	ビット 28/20/12/4	ビット 27/19/11/3	ビット 26/18/10/2	ビット 25/17/9/1	ビット 24/16/8/0	モジュール
DAR_3	31/23/13/7	30/22/14/0	29/21/13/3	28/20/12/4	2//19/11/3	20/10/10/2	25/17/9/1	24/10/6/0	DMAC
DAR_3									DIVIAC
DMATCR_3									
CHCR_3	-	-	-	-	-	-	-	-	
	DO	TL	-	-	-	-	AM	AL	
		[1:0]		[1:0]		1	[3:0]		
	DL	DS	ТВ		1:0]	IE	TE	DE	
DMAOR	-	-		S[1:0]	-	-		[1:0]	
	-	-	-	-	-	AE	NMIF	DME	
CMNCR	-	-	-	-	-	-	-	-	BSC
	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
	DMAI	W[1:0]	DMAIWA	-	-	-	HIZMEM	HIZCNT	
CS0BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]	ı	-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS1BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	=	
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	<u>[1:0]</u>	-	
	-	-	-	-	-	-	-	-	
CS2BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	:D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	<u>[1:0]</u>	ı	
	-	-	-	-	-	-	-	-	
CS3BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6		28/20/12/4	27/19/11/3	26/18/10/2		24/16/8/0	
CS4BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	BSC
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS5BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	:D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS6BCR	-	-	IWW	/[1:0]	-		/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	:D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS7BCR	-	-	IWW	/[1:0]	-		/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	IWRRS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS8BCR	-	-	IWW	/[1:0]	-	IWRW	/D[1:0]	-	
	IWRW	/S[1:0]	-	IWRR	D[1:0]	-	IWRF	RS[1:0]	
	-		TYPE[2:0]		-	BSZ	[1:0]	-	
	-	-	-	-	-	-	-	-	
CS0WCR*2	-	-	-	-	-	-	-	-	
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-	HW	/[1:0]	
CS0WCR*3	-	-	-	-	-	-	-	-	
		-	-	BEN	-	-	BW	/[1:0]	
	-	-	-	SW	[1:0]		W[3:1]		
	W[0]	WM	-	-	-	-	HW	/[1:0]	
CS0WCR*4	-	-	-	-	-	-	_	-	
	-	-	-	-	-	-	BW	/[1:0]	
	-	-	-	-	-		W[3:1]		
	W[0]	WM	-	-	-	-	-	-	
CS1WCR*2	-	-	-	-	-	-	-	-	
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-	HW	/[1:0]	

					1				Т
レジスタ略称	ピット	ピット	ピット	ピット	ピット	ピット	ビット	ピット	モジュール
CS2WCR* <sup>2</sup>	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	BSC
0020011	-	-	-	BAS	-	_	- WW[2:0]		
	-	-	-		[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-		/[1:0]	
CS2WCR* <sup>5</sup>	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	A2CL[1]	
	A2CL[0]	-	-	-	-	-	-	-	
CS3WCR*2	-	-	-	-	-	-	-	-	
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-	HW	/[1:0]	
CS3WCR* <sup>5</sup>	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
	-	WTR	P[1:0]	-	WTRC	D[1:0]	-	A3CL[1]	
	A3CL[0]	-	-	TRW	L[1:0]	-	WTR	IC[1:0]	
CS4WCR*2	-	-	-	-	-	-	-	-	
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-	HW	/[1:0]	
CS4WCR*3	-	-	-	-	-	-	-	-	
	-	-	-	BEN	-	-	BW	/[1:0]	
	-	-	-	SW	[1:0]		W[3:1]		
	W[0]	WM	-	-	-	-	HW	/[1:0]	
CS5WCR*2	-	-	-	-	-	-	=	-	
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-		/[1:0]	
CS5WCR*6	-	-	-	-	-	-	-	-	
	-	-	SZSEL	MPXW	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-		/[1:0]	
CS5WCR*7	-	-	-	-	-	-	-	-	
	-	-		[1:0]	-	-	-	-	
	-			[3:0]			PCW[3:1]		
	PCW[0]	WM	-	-		THE			

レジスタ略称			ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
CS6WCR*2	-	-	-	-	-	-	-	-	BSC
	-	-	-	BAS	-		WW[2:0]		
	-	-	-	SW	[1:0]		WR[3:1]		
	WR[0]	WM	-	-	-	-	HW	/[1:0]	
CS6WCR*7	-	-	-	-	-	-	-	-	
	SA[1:0]		-	-					
	-		TED	[3:0]			PCW[3:1]		
	PCW[0]	WM	-	-		THE	[3:0]	Γ	
CS6WCR*8	-	-	-	-	-	-	-	-	
_	-	-	MPXA	W[1:0]	MPXMD	-	BW	/[1:0]	
	-	-	-	-	-		W[3:1]	Γ	
	W[0]	WM	-	-	-	-	-	-	
CS7WCR* <sup>2</sup>	-	-	-	-	-	-	-	-	
_	-	-	-	BAS	-		WW[2:0]		
_	-	-	-	SW			WR[3:1]		
	WR[0]	WM	-	-	-	-		/[1:0]	
CS8WCR* <sup>2</sup>	-	-	-	-	-	-	-	-	
_	-	-	-	BAS	-		WW[2:0]		
	- WDM	- WM	-	SW	-		WR[3:1]	/[1·0]	
SDCR	WR[0]	-	-	-	-	-	-	/[1:0]	
SDON	-	-	-	A2RO		-		DL[1:0]	
	-	-	-	-	RFSH	RMODE	-	BACTV	
_	-	-	-	A3RO		-		DL[1:0]	
RTCSR	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	ł
_	-	-	-	-	-	-	-	-	
	CMF	CMIE		CKS[2:0]			RRC[2:0]		
RTCNT	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
RTCOR	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	
	-	-	-	-	-	-	-	-	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
RAMER	-	-	-	-	-	-	-	-	FLASH
	-	-	-	-	RAMS		RAM[2:0]		
BARA	BAA31	BAA30	BAA29	BAA28	BAA27	BAA26	BAA25	BAA24	UBC
	BAA23	BAA22	BAA21	BAA20	BAA19	BAA18	BAA17	BAA16	
	BAA15	BAA14	BAA13	BAA12	BAA11	BAA10	BAA9	BAA8	
	BAA7	BAA6	BAA5	BAA4	BAA3	BAA2	BAA1	BAA0	
BAMRA	BAMA31	BAMA30	BAMA29	BAMA28	BAMA27	BAMA26	BAMA25	BAMA24	
	BAMA23	BAMA22	BAMA21	BAMA20	BAMA19	BAMA18	BAMA17	BAMA16	
	BAMA15	BAMA14	BAMA13	BAMA12	BAMA11	BAMA10	BAMA9	BAMA8	
	BAMA7	BAMA6	BAMA5	BAMA4	BAMA3	BAMA2	BAMA1	BAMA0	
BBRA	-	-	-	-	-		CPA[2:0]		
	CDA	\[1:0]	IDA	[1:0]	RWA	λ[1:0]	SZA	A[1:0]	
BDRA	BDA31	BDA30	BDA29	BDA28	BDA27	BDA26	BDA25	BDA24	
	BDA23	BDA22	BDA21	BDA20	BDA19	BDA18	BDA17	BDA16	
	BDA15	BDA14	BDA13	BDA12	BDA11	BDA10	BDA9	BDA8	
	BDA7	BDA6	BDA5	BDA4	BDA3	BDA2	BDA1	BDA0	
BDMRA	BDMA31	BDMA30	BDMA29	BDMA28	BDMA27	BDMA26	BDMA25	BDMA24	
	BDMA23	BDMA22	BDMA21	BDMA20	BDMA19	BDMA18	BDMA17	BDMA16	
	BDMA15	BDMA14	BDMA13	BDMA12	BDMA11	BDMA10	BDMA9	BDMA8	
	BDMA7	BDMA6	BDMA5	BDMA4	BDMA3	BDMA2	BDMA1	BDMA0	
BARB	BAB31	BAB30	BAB29	BAB28	BAB27	BAB26	BAB25	BAB24	
	BAB23	BAB22	BAB21	BAB20	BAB19	BAB18	BAB17	BAB16	
	BAB15	BAB14	BAB13	BAB12	BAB11	BAB10	BAB9	BAB8	
	BAB7	BAB6	BAB5	BAB4	BAB3	BAB2	BAB1	BAB0	
BAMRB	BAMB31	BAMB30	BAMB29	BAMB28	BAMB27	BAMB26	BAMB25	BAMB24	
	BAMB23	BAMB22	BAMB21	BAMB20	BAMB19	BAMB18	BAMB17	BAMB16	
	BAMB15	BAMB14	BAMB13	BAMB12	BAMB11	BAMB10	BAMB9	BAMB8	
	BAMB7	BAMB6	BAMB5	BAMB4	BAMB3	BAMB2	BAMB1	BAMB0	
BBRB	-	-	-	-	-		CPB[2:0]		
	CDE	B[1:0]	IDB	[1:0]	RWI	3[1:0]	SZE	3[1:0]	
BDRB	BDB31	BDB30	BDB29	BDB28	BDB27	BDB26	BDB25	BDB24	
	BDB23	BDB22	BDB21	BDB20	BDB19	BDB18	BDB17	BDB16	
	BDB15	BDB14	BDB13	BDB12	BDB11	BDB10	BDB9	BDB8	
	BDB7	BDB6	BDB5	BDB4	BDB3	BDB2	BDB1	BDB0	

レジスタ略称	ビット	ビット	ビット	ビット	ビット	ビット	ビット	ビット	モジュール
	31/23/15/7	30/22/14/6	29/21/13/5	28/20/12/4	27/19/11/3	26/18/10/2	25/17/9/1	24/16/8/0	
BDMRB	BDMB31	BDMB30	BDMB29	BDMB28	BDMB27	BDMB26	BDMB25	BDMB24	UBC
	BDMB23	BDMB22	BDMB21	BDMB20	BDMB19	BDMB18	BDMB17	BDMB16	
	BDMB15	BDMB14	BDMB13	BDMB12	BDMB11	BDMB10	BDMB9	BDMB8	
	BDMB7	BDMB6	BDMB5	BDMB4	BDMB3	BDMB2	BDMB1	BDMB0	
BRCR	-	-	-	-	-	-	-	-	
	-	-	UTRG	W[1:0]	UBIDB	-	UBIDA	-	
	SCMFCA	SCMFCB	SCMFDA	SCMFDB	PCTE	PCBA	-	-	
	DBEA	PCBB	DBEB	-	SEQ	-	-	ETBE	
BRSR	SVF	-	-	-	BSA27	BSA26	BSA25	BSA24	
	BSA23	BSA22	BSA21	BSA20	BSA19	BSA18	BSA17	BSA16	
	BSA15	BSA14	BSA13	BSA12	BSA11	BSA10	BSA9	BSA8	
	BSA7	BSA6	BSA5	BSA4	BSA3	BSA2	BSA1	BSA0	
BRDR	DVF	-	-	-	BDA27	BDA26	BDA25	BDA24	
	BDA23	BDA22	BDA21	BDA20	BDA19	BDA18	BDA17	BDA16	
	BDA15	BDA14	BDA13	BDA12	BDA11	BDA10	BDA9	BDA8	
	BDA7	BDA6	BDA5	BDA4	BDA3	BDA2	BDA1	BDA0	
BETR	TR BET[11:8]								
	BET[7:0]								

- 【注】 \*1 製品によってレジスタのビットの内容が異なります。詳細については、各レジスタの説明を参照してください。
  - \*2 メモリの種類を通常空間、バイト選択付き SRAM に設定した場合です。
  - \*3 メモリの種類をバースト ROM (クロック非同期)に設定した場合です。
  - \*4 メモリの種類をバースト ROM (クロック同期)に設定した場合です。
  - \*5 メモリの種類を SDRAM に設定した場合です。
  - \*6 メモリの種類を MPX-I/O に設定した場合です。
  - \*7 メモリの種類を PCMCIA に設定した場合です。
  - \*8 メモリの種類をバースト MPX-I/O に設定した場合です。

# 27.3 各動作モードにおけるレジスタの状態

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
SCSMR_0	初期化	保持	初期化	初期化	初期化	保持	SCI
SCBRR_0	初期化	保持	初期化	初期化	初期化	保持	(チャネル0)
SCSCR_0	初期化	保持	初期化	初期化	初期化	保持	
SCTDR_0	初期化	保持	初期化	初期化	初期化	保持	
SCSSR_0	初期化	保持	初期化	初期化	初期化	保持	
SCRDR_0	初期化	保持	初期化	初期化	初期化	保持	
SCSDCR_0	初期化	保持	初期化	初期化	初期化	保持	
SCSPTR_0	初期化	保持	初期化	初期化	初期化	保持	
SCSMR_1	初期化	保持	初期化	初期化	初期化	保持	SCI
SCBRR_1	初期化	保持	初期化	初期化	初期化	保持	(チャネル1)
SCSCR_1	初期化	保持	初期化	初期化	初期化	保持	
SCTDR_1	初期化	保持	初期化	初期化	初期化	保持	
SCSSR_1	初期化	保持	初期化	初期化	初期化	保持	
SCRDR_1	初期化	保持	初期化	初期化	初期化	保持	
SCSDCR_1	初期化	保持	初期化	初期化	初期化	保持	
SCSPTR_1	初期化	保持	初期化	初期化	初期化	保持	
SCSMR_2	初期化	保持	初期化	初期化	初期化	保持	SCI
SCBRR_2	初期化	保持	初期化	初期化	初期化	保持	(チャネル2)
SCSCR_2	初期化	保持	初期化	初期化	初期化	保持	
SCTDR_2	初期化	保持	初期化	初期化	初期化	保持	
SCSSR_2	初期化	保持	初期化	初期化	初期化	保持	
SCRDR_2	初期化	保持	初期化	初期化	初期化	保持	
SCSDCR_2	初期化	保持	初期化	初期化	初期化	保持	
SCSPTR_2	初期化	保持	初期化	初期化	初期化	保持	
SCSMR_3	初期化	保持	初期化	初期化	初期化	保持	SCIF
SCBRR_3	初期化	保持	初期化	初期化	初期化	保持	(チャネル3)
SCSCR_3	初期化	保持	初期化	初期化	初期化	保持	
SCFTDR_3	初期化	保持	初期化	初期化	初期化	保持	
SCFSR_3	初期化	保持	初期化	初期化	初期化	保持	
SCFRDR_3	初期化	保持	初期化	初期化	初期化	保持	
SCFCR_3	初期化	保持	初期化	初期化	初期化	保持	
SCFDR_3	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
0000770 0	ATT HE //	/D ++	ATT #10 / L	スタンバイ	ATT 440 /1/	/D++	2015
SCSPTR_3	初期化	保持	初期化	初期化	初期化	保持	SCIF (チャネル3)
SCLSR_3	初期化	保持	初期化	初期化	初期化	保持	, ,
TCR_3	初期化	保持	初期化	初期化	初期化	保持	MTU2
TCR_4	初期化	保持	初期化	初期化	初期化	保持	
TMDR_3	初期化	保持	初期化	初期化	初期化	保持	
TMDR_4	初期化	保持	初期化	初期化	初期化	保持	
TIORH_3	初期化	保持	初期化	初期化	初期化	保持	
TIORL_3	初期化	保持	初期化	初期化	初期化	保持	
TIORH_4	初期化	保持	初期化	初期化	初期化	保持	
TIORL_4	初期化	保持	初期化	初期化	初期化	保持	
TIER_3	初期化	保持	初期化	初期化	初期化	保持	
TIER_4	初期化	保持	初期化	初期化	初期化	保持	
TOER	初期化	保持	初期化	初期化	初期化	保持	
TGCR	初期化	保持	初期化	初期化	初期化	保持	
TOCR1	初期化	保持	初期化	初期化	初期化	保持	
TOCR2	初期化	保持	初期化	初期化	初期化	保持	
TCNT_3	初期化	保持	初期化	初期化	初期化	保持	
TCNT_4	初期化	保持	初期化	初期化	初期化	保持	
TCDR	初期化	保持	初期化	初期化	初期化	保持	
TDDR	初期化	保持	初期化	初期化	初期化	保持	
TGRA_3	初期化	保持	初期化	初期化	初期化	保持	
TGRB_3	初期化	保持	初期化	初期化	初期化	保持	
TGRA_4	初期化	保持	初期化	初期化	初期化	保持	
TGRB_4	初期化	保持	初期化	初期化	初期化	保持	
TCNTS	初期化	保持	初期化	初期化	初期化	保持	
TCBR	初期化	保持	初期化	初期化	初期化	保持	
TGRC_3	初期化	保持	初期化	初期化	初期化	保持	
TGRD_3	初期化	保持	初期化	初期化	初期化	保持	
TGRC_4	初期化	保持	初期化	初期化	初期化	保持	
TGRD_4	初期化	保持	初期化	初期化	初期化	保持	
TSR_3	初期化	保持	初期化	初期化	初期化	保持	
TSR_4	初期化	保持	初期化	初期化	初期化	保持	
TITCR	初期化	保持	初期化	初期化	初期化	保持	
TITCNT	初期化	保持	初期化	初期化	初期化	保持	
TBTER	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
TDER	初期化	保持	初期化	初期化	初期化	保持	MTU2
TOLBR	初期化	保持	初期化	初期化	初期化	保持	
TBTM_3	初期化	保持	初期化	初期化	初期化	保持	
TBTM_4	初期化	保持	初期化	初期化	初期化	保持	
TADCR	初期化	保持	初期化	初期化	初期化	保持	
TADCORA_4	初期化	保持	初期化	初期化	初期化	保持	
TADCORB_4	初期化	保持	初期化	初期化	初期化	保持	
TADCOBRA_4	初期化	保持	初期化	初期化	初期化	保持	
TADCOBRB_4	初期化	保持	初期化	初期化	初期化	保持	
TWCR	初期化	保持	初期化	初期化	初期化	保持	
TSTR	初期化	保持	初期化	初期化	初期化	保持	
TSYR	初期化	保持	初期化	初期化	初期化	保持	
TCSYSTR	初期化	保持	初期化	初期化	初期化	保持	
TRWER	初期化	保持	初期化	初期化	初期化	保持	
TCR_0	初期化	保持	初期化	初期化	初期化	保持	
TMDR_0	初期化	保持	初期化	初期化	初期化	保持	
TIORH_0	初期化	保持	初期化	初期化	初期化	保持	
TIORL_0	初期化	保持	初期化	初期化	初期化	保持	
TIER_0	初期化	保持	初期化	初期化	初期化	保持	
TSR_0	初期化	保持	初期化	初期化	初期化	保持	
TCNT_0	初期化	保持	初期化	初期化	初期化	保持	
TGRA_0	初期化	保持	初期化	初期化	初期化	保持	
TGRB_0	初期化	保持	初期化	初期化	初期化	保持	
TGRC_0	初期化	保持	初期化	初期化	初期化	保持	
TGRD_0	初期化	保持	初期化	初期化	初期化	保持	
TGRE_0	初期化	保持	初期化	初期化	初期化	保持	
TGRF_0	初期化	保持	初期化	初期化	初期化	保持	
TIER2_0	初期化	保持	初期化	初期化	初期化	保持	
TSR2_0	初期化	保持	初期化	初期化	初期化	保持	
TBTM_0	初期化	保持	初期化	初期化	初期化	保持	
TCR_1	初期化	保持	初期化	初期化	初期化	保持	
TMDR_1	初期化	保持	初期化	初期化	初期化	保持	
TIOR_1	初期化	保持	初期化	初期化	初期化	保持	
TIER_1	初期化	保持	初期化	初期化	初期化	保持	
TSR_1	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
TCNT_1	初期化	保持	初期化	初期化	初期化	保持	MTU2
TGRA_1	初期化	保持	初期化	初期化	初期化	保持	
TGRB_1	初期化	保持	初期化	初期化	初期化	保持	
TICCR	初期化	保持	初期化	初期化	初期化	保持	
TCR_2	初期化	保持	初期化	初期化	初期化	保持	
TMDR_2	初期化	保持	初期化	初期化	初期化	保持	
TIOR_2	初期化	保持	初期化	初期化	初期化	保持	
TIER_2	初期化	保持	初期化	初期化	初期化	保持	
TSR_2	初期化	保持	初期化	初期化	初期化	保持	
TCNT_2	初期化	保持	初期化	初期化	初期化	保持	
TGRA_2	初期化	保持	初期化	初期化	初期化	保持	
TGRB_2	初期化	保持	初期化	初期化	初期化	保持	
TCNTU_5	初期化	保持	初期化	初期化	初期化	保持	
TGRU_5	初期化	保持	初期化	初期化	初期化	保持	
TCRU_5	初期化	保持	初期化	初期化	初期化	保持	
TIORU_5	初期化	保持	初期化	初期化	初期化	保持	
TCNTV_5	初期化	保持	初期化	初期化	初期化	保持	
TGRV_5	初期化	保持	初期化	初期化	初期化	保持	
TCRV_5	初期化	保持	初期化	初期化	初期化	保持	
TIORV_5	初期化	保持	初期化	初期化	初期化	保持	
TCNTW_5	初期化	保持	初期化	初期化	初期化	保持	
TGRW_5	初期化	保持	初期化	初期化	初期化	保持	
TCRW_5	初期化	保持	初期化	初期化	初期化	保持	
TIORW_5	初期化	保持	初期化	初期化	初期化	保持	
TSR_5	初期化	保持	初期化	初期化	初期化	保持	
TIER_5	初期化	保持	初期化	初期化	初期化	保持	
TSTR5	初期化	保持	初期化	初期化	初期化	保持	
TCNTCMPCLR	初期化	保持	初期化	初期化	初期化	保持	
TCR_3S	初期化	保持	初期化	初期化	初期化	保持	MTU2S
TCR_4S	初期化	保持	初期化	初期化	初期化	保持	
TMDR_3S	初期化	保持	初期化	初期化	初期化	保持	
TMDR_4S	初期化	保持	初期化	初期化	初期化	保持	
TIORH_3S	初期化	保持	初期化	初期化	初期化	保持	
TIORL_3S	初期化	保持	初期化	初期化	初期化	保持	
TIORH_4S	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
TIORL_4S	初期化	保持	初期化	初期化	初期化	保持	MTU2S
TIER_3S	初期化	保持	初期化	初期化	初期化	保持	
TIER_4S	初期化	保持	初期化	初期化	初期化	保持	
TOERS	初期化	保持	初期化	初期化	初期化	保持	
TGCRS	初期化	保持	初期化	初期化	初期化	保持	
TOCR1S	初期化	保持	初期化	初期化	初期化	保持	
TOCR2S	初期化	保持	初期化	初期化	初期化	保持	
TCNT_3S	初期化	保持	初期化	初期化	初期化	保持	
TCNT_4S	初期化	保持	初期化	初期化	初期化	保持	
TCDRS	初期化	保持	初期化	初期化	初期化	保持	
TDDRS	初期化	保持	初期化	初期化	初期化	保持	
TGRA_3S	初期化	保持	初期化	初期化	初期化	保持	
TGRB_3S	初期化	保持	初期化	初期化	初期化	保持	
TGRA_4S	初期化	保持	初期化	初期化	初期化	保持	
TGRB_4S	初期化	保持	初期化	初期化	初期化	保持	
TCNTSS	初期化	保持	初期化	初期化	初期化	保持	
TCBRS	初期化	保持	初期化	初期化	初期化	保持	
TGRC_3S	初期化	保持	初期化	初期化	初期化	保持	
TGRD_3S	初期化	保持	初期化	初期化	初期化	保持	
TGRC_4S	初期化	保持	初期化	初期化	初期化	保持	
TGRD_4S	初期化	保持	初期化	初期化	初期化	保持	
TSR_3S	初期化	保持	初期化	初期化	初期化	保持	
TSR_4S	初期化	保持	初期化	初期化	初期化	保持	
TITCRS	初期化	保持	初期化	初期化	初期化	保持	
TITCNTS	初期化	保持	初期化	初期化	初期化	保持	
TBTERS	初期化	保持	初期化	初期化	初期化	保持	
TDERS	初期化	保持	初期化	初期化	初期化	保持	
TOLBRS	初期化	保持	初期化	初期化	初期化	保持	
TBTM_3S	初期化	保持	初期化	初期化	初期化	保持	
TBTM_4S	初期化	保持	初期化	初期化	初期化	保持	
TADCRS	初期化	保持	初期化	初期化	初期化	保持	
TADCORA_4S	初期化	保持	初期化	初期化	初期化	保持	
TADCORB_4S	初期化	保持	初期化	初期化	初期化	保持	
TADCOBRA_4S	初期化	保持	初期化	初期化	初期化	保持	
TADCOBRB_4S	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
TSYCRS	初期化	保持	初期化	初期化	初期化	保持	MTU2S
TWCRS	初期化	保持	初期化	初期化	初期化	保持	
TSTRS	初期化	保持	初期化	初期化	初期化	保持	
TSYRS	初期化	保持	初期化	初期化	初期化	保持	
TRWERS	初期化	保持	初期化	初期化	初期化	保持	
TCNTU_5S	初期化	保持	初期化	初期化	初期化	保持	
TGRU_5S	初期化	保持	初期化	初期化	初期化	保持	
TCRU_5S	初期化	保持	初期化	初期化	初期化	保持	
TIORU_5S	初期化	保持	初期化	初期化	初期化	保持	
TCNTV_5S	初期化	保持	初期化	初期化	初期化	保持	
TGRV_5S	初期化	保持	初期化	初期化	初期化	保持	
TCRV_5S	初期化	保持	初期化	初期化	初期化	保持	
TIORV_5S	初期化	保持	初期化	初期化	初期化	保持	
TCNTW_5S	初期化	保持	初期化	初期化	初期化	保持	
TGRW_5S	初期化	保持	初期化	初期化	初期化	保持	
TCRW_5S	初期化	保持	初期化	初期化	初期化	保持	
TIORW_5S	初期化	保持	初期化	初期化	初期化	保持	
TSR_5S	初期化	保持	初期化	初期化	初期化	保持	
TIER_5S	初期化	保持	初期化	初期化	初期化	保持	
TSTR_5S	初期化	保持	初期化	初期化	初期化	保持	
TCNTCMPCLRS	初期化	保持	初期化	初期化	初期化	保持	
ADDR0	初期化	保持	初期化	初期化	初期化	保持	A/D
ADDR1	初期化	保持	初期化	初期化	初期化	保持	(チャネル0)
ADDR2	初期化	保持	初期化	初期化	初期化	保持	
ADDR3	初期化	保持	初期化	初期化	初期化	保持	
ADCSR_0	初期化	保持	初期化	初期化	初期化	保持	
ADCR_0	初期化	保持	初期化	初期化	初期化	保持	
ADDR4	初期化	保持	初期化	初期化	初期化	保持	A/D
ADDR5	初期化	保持	初期化	初期化	初期化	保持	(チャネル1)
ADDR6	初期化	保持	初期化	初期化	初期化	保持	
ADDR7	初期化	保持	初期化	初期化	初期化	保持	
ADCSR_1	初期化	保持	初期化	初期化	初期化	保持	
ADCR_1	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
ADDR8	初期化	保持	初期化	初期化	初期化	保持	A/D
ADDR9	初期化	保持	初期化	初期化	初期化	保持	(チャネル2)
ADDR10	初期化	保持	初期化	初期化	初期化	保持	
ADDR11	初期化	保持	初期化	初期化	初期化	保持	
ADDR12	初期化	保持	初期化	初期化	初期化	保持	
ADDR13	初期化	保持	初期化	初期化	初期化	保持	]
ADDR14	初期化	保持	初期化	初期化	初期化	保持	
ADDR15	初期化	保持	初期化	初期化	初期化	保持	
ADCSR_2	初期化	保持	初期化	初期化	初期化	保持	
ADCR_2	初期化	保持	初期化	初期化	初期化	保持	
FCCS	初期化	保持	初期化	初期化	初期化	保持	FLASH
FPCS	初期化	保持	初期化	初期化	初期化	保持	
FECS	初期化	保持	初期化	初期化	初期化	保持	
FKEY	初期化	保持	初期化	初期化	初期化	保持	
FMATS	初期化	保持	初期化	初期化	初期化	保持	
FTDAR	初期化	保持	初期化	初期化	初期化	保持	
DTCERA	初期化	保持	保持	初期化	保持	保持	DTC
DTCERB	初期化	保持	保持	初期化	保持	保持	
DTCERC	初期化	保持	保持	初期化	保持	保持	
DTCERD	初期化	保持	保持	初期化	保持	保持	
DTCERE	初期化	保持	保持	初期化	保持	保持	
DTCCR	初期化	保持	保持	初期化	保持	保持	
DTCVBR	初期化	保持	保持	初期化	保持	保持	
ICCR1	初期化	保持	保持	初期化	保持	保持	IIC2
ICCR2	初期化	保持	保持	初期化	保持	保持	
ICMR	初期化	保持	保持	初期化	保持	保持	
ICIER	初期化	保持	保持	初期化	保持	保持	1
ICSR	初期化	保持	保持	初期化	保持	保持	1
SAR	初期化	保持	保持	初期化	保持	保持	1
ICDRT	初期化	保持	保持	初期化	保持	保持	1
ICDRR	初期化	保持	保持	初期化	保持	保持	1
NF2CYC	初期化	保持	保持	初期化	保持	保持	1
SSCRH	初期化	保持	初期化	初期化	初期化	保持	SSU
SSCRL	初期化	保持	初期化	初期化	初期化	保持	1
SSMR	初期化	保持	初期化	初期化	初期化	保持	1
SSER	初期化	保持	初期化	初期化	初期化	保持	1

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
	>====		>====	スタンバイ	>====		
SSSR	初期化	保持	初期化	初期化	初期化	保持	SSU
SSCR2	初期化	保持	初期化	初期化	初期化	保持	-
SSTDR0	初期化	保持	初期化	初期化	初期化	保持	1
SSTDR1	初期化	保持	初期化	初期化	初期化	保持	
SSTDR2	初期化	保持	初期化	初期化	初期化	保持	
SSTDR3	初期化	保持	初期化	初期化	初期化	保持	-
SSRDR0	初期化	保持	初期化	初期化	初期化	保持	
SSRDR1	初期化	保持	初期化	初期化	初期化	保持	
SSRDR2	初期化	保持	初期化	初期化	初期化	保持	
SSRDR3	初期化	保持	初期化	初期化	初期化	保持	
CMSTR	初期化	保持	初期化	初期化	初期化	保持	CMT
CMCSR_0	初期化	保持	初期化	初期化	初期化	保持	
CMCNT_0	初期化	保持	初期化	初期化	初期化	保持	
CMCOR_0	初期化	保持	初期化	初期化	初期化	保持	
CMCSR_1	初期化	保持	初期化	初期化	初期化	保持	
CMCNT_1	初期化	保持	初期化	初期化	初期化	保持	
CMCOR_1	初期化	保持	初期化	初期化	初期化	保持	
ICSR1	初期化	保持	保持	初期化	-	保持	POE
OCSR1	初期化	保持	保持	初期化	-	保持	
ICSR2	初期化	保持	保持	初期化	-	保持	
OCSR2	初期化	保持	保持	初期化	-	保持	
ICSR3	初期化	保持	保持	初期化	-	保持	
SPOER	初期化	保持	保持	初期化	-	保持	]
POECR1	初期化	保持	保持	初期化	-	保持	]
POECR2	初期化	保持	保持	初期化	-	保持	]
PADRH	初期化	保持	保持	初期化	-	保持	I/O
PADRL	初期化	保持	保持	初期化	-	保持	
PAIORH	初期化	保持	保持	初期化	-	保持	PFC
PAIORL	初期化	保持	保持	初期化	-	保持	
PACRH4	初期化	保持	保持	初期化	-	保持	1
PACRH3	初期化	保持	保持	初期化	-	保持	1
PACRH2	初期化	保持	保持	初期化	-	保持	1
PACRH1	初期化	保持	保持	初期化	-	保持	1
PACRL4	初期化	保持	保持	初期化	-	保持	1
PACRL3	初期化	保持	保持	初期化	-	保持	1

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
DACDLO	÷Π₩Β/ν	/₽+±	/D+±	スタンバイ		/D+±	DEC
PACRL2	初期化	保持	保持	初期化	-	保持	PFC
PACRL1	初期化	保持	保持	初期化	-	保持	
PAPRH	初期化	保持	保持	初期化	-	保持	1/0
PAPRL	初期化	保持	保持	初期化	-	保持	
PBDRL	初期化	保持	保持	初期化	-	保持	
PBIORL	初期化	保持	保持	初期化	-	保持	PFC
PBCRL3	初期化	保持	保持	初期化	-	保持	-
PBCRL2	初期化	保持	保持	初期化	-	保持	-
PBCRL1	初期化	保持	保持	初期化	-	保持	
PBPRL	初期化	保持	保持	初期化	-	保持	1/0
PCDRH	初期化	保持	保持	初期化	-	保持	
PCDRL	初期化	保持	保持	初期化	-	保持	
PCIORH	初期化	保持	保持	初期化	-	保持	PFC
PCIORL	初期化	保持	保持	初期化	-	保持	
PCCRH3	初期化	保持	保持	初期化	-	保持	
PCCRH2	初期化	保持	保持	初期化	-	保持	
PCCRH1	初期化	保持	保持	初期化	-	保持	
PCCRL4	初期化	保持	保持	初期化	-	保持	
PCCRL3	初期化	保持	保持	初期化	-	保持	
PCCRL2	初期化	保持	保持	初期化	-	保持	
PCCRL1	初期化	保持	保持	初期化	-	保持	
PCPRH	初期化	保持	保持	初期化	-	保持	I/O
PCPRL	初期化	保持	保持	初期化	-	保持	
PDDRH	初期化	保持	保持	初期化	-	保持	
PDDRL	初期化	保持	保持	初期化	-	保持	
PDIORH	初期化	保持	保持	初期化	-	保持	PFC
PDIORL	初期化	保持	保持	初期化	-	保持	
PDCRH4	初期化	保持	保持	初期化	-	保持	=
PDCRH3	初期化	保持	保持	初期化	-	保持	
PDCRH2	初期化	保持	保持	初期化	-	保持	
PDCRH1	初期化	保持	保持	初期化	-	保持	]
PDCRL4	初期化	保持	保持	初期化	-	保持	1
PDCRL3	初期化	保持	保持	初期化	-	保持	1
PDCRL2	初期化	保持	保持	初期化	-	保持	1
PDCRL1	初期化	保持	保持	初期化	-	保持	1

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
PDPRH	初期化	保持	保持	初期化	-	保持	1/0
PDPRL	初期化	保持	保持	初期化	-	保持	
PEDRH	初期化	保持	保持	初期化	-	保持	_
PEDRL	初期化	保持	保持	初期化	-	保持	
PEIORH	初期化	保持	保持	初期化	-	保持	PFC
PEIORL	初期化	保持	保持	初期化	-	保持	
PECRH2	初期化	保持	保持	初期化	-	保持	
PECRH1	初期化	保持	保持	初期化	-	保持	
PECRL4	初期化	保持	保持	初期化	-	保持	
PECRL3	初期化	保持	保持	初期化	-	保持	
PECRL2	初期化	保持	保持	初期化	-	保持	]
PECRL1	初期化	保持	保持	初期化	-	保持	]
PEPRH	初期化	保持	保持	初期化	-	保持	I/O
PEPRL	初期化	保持	保持	初期化	-	保持	]
HCPCR	初期化	保持	保持	初期化	-	保持	PFC
IFCR	初期化	保持	保持	初期化	-	保持	]
PFDRL	初期化	保持	保持	初期化	-	保持	I/O
FRQCR	初期化*1	保持	保持	初期化	-	保持	CPG
STBCR1	初期化	保持	保持	初期化	-	保持	低消費電力
STBCR2	初期化	保持	保持	初期化	-	保持	]
STBCR3	初期化	保持	保持	初期化	-	保持	]
STBCR4	初期化	保持	保持	初期化	-	保持	]
STBCR5	初期化	保持	保持	初期化	-	保持	1
STBCR6	初期化	保持	保持	初期化	-	保持	1
WTCNT	初期化*1	保持	保持	初期化	-	保持	WDT
WTCSR	初期化*1	保持	保持	初期化	-	保持	1
OSCCR	初期化*2	保持	保持*3	初期化	-	保持	CPG
RAMCR	初期化	保持	保持	初期化	-	保持	低消費電力
ADTSR_0	初期化	保持	保持	初期化	保持	保持	A/D
ADTSR_1	初期化	保持	保持	初期化	保持	保持	1
BSCEHR	初期化	保持	保持	初期化	-	保持	BSC
ICR0	初期化	初期化	保持	初期化	-	保持	INTC
IRQCR	初期化	初期化	保持	初期化	-	保持	1
IRQSR	初期化	初期化	保持	初期化	-	保持	1
IPRA	初期化	初期化	保持	初期化	-	保持	1
IPRB	初期化	初期化	保持	初期化	-	保持	1

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
IPRC	初期化	初期化	保持	初期化	-	保持	INTC
IPRD	初期化	初期化	保持	初期化	-	保持	
IPRE	初期化	初期化	保持	初期化	-	保持	
IPRF	初期化	初期化	保持	初期化	-	保持	
IPRH	初期化	初期化	保持	初期化	-	保持	
IPRI	初期化	初期化	保持	初期化	-	保持	
IPRJ	初期化	初期化	保持	初期化	-	保持	
IPRK	初期化	初期化	保持	初期化	-	保持	
IPRL	初期化	初期化	保持	初期化	-	保持	
IPRM	初期化	初期化	保持	初期化	-	保持	
SAR_0	初期化	保持	保持	初期化	保持	保持	DMAC
DAR_0	初期化	保持	保持	初期化	保持	保持	
DMATCR_0	初期化	保持	保持	初期化	保持	保持	
CHCR_0	初期化	保持	保持	初期化	保持	保持	
SAR_1	初期化	保持	保持	初期化	保持	保持	
DAR_1	初期化	保持	保持	初期化	保持	保持	
DMATCR_1	初期化	保持	保持	初期化	保持	保持	
CHCR_1	初期化	保持	保持	初期化	保持	保持	
SAR_2	初期化	保持	保持	初期化	保持	保持	
DAR_2	初期化	保持	保持	初期化	保持	保持	
DMATCR_2	初期化	保持	保持	初期化	保持	保持	
CHCR_2	初期化	保持	保持	初期化	保持	保持	
SAR_3	初期化	保持	保持	初期化	保持	保持	
DAR_3	初期化	保持	保持	初期化	保持	保持	
DMATCR_3	初期化	保持	保持	初期化	保持	保持	
CHCR_3	初期化	保持	保持	初期化	保持	保持	
DMAOR	初期化	保持	保持	初期化	保持	保持	
CMNCR	初期化	保持	保持	初期化	-	保持	BSC
CS0BCR	初期化	保持	保持	初期化	-	保持	1
CS1BCR	初期化	保持	保持	初期化	-	保持	1
CS2BCR	初期化	保持	保持	初期化	-	保持	1
CS3BCR	初期化	保持	保持	初期化	-	保持	1
CS4BCR	初期化	保持	保持	初期化	-	保持	1
CS5BCR	初期化	保持	保持	初期化	-	保持	1
CS6BCR	初期化	保持	保持	初期化	-	保持	1
CS7BCR	初期化	保持	保持	初期化	-	保持	1

レジスタ略称	パワーオン	マニュアル	ソフトウェア	ディープ	モジュール	スリープ	モジュール
	リセット	リセット	スタンバイ	ソフトウェア	スタンバイ		
				スタンバイ			
CS8BCR	初期化	保持	保持	初期化	-	保持	BSC
CS0WCR	初期化	保持	保持	初期化	-	保持	
CS1WCR	初期化	保持	保持	初期化	-	保持	
CS2WCR	初期化	保持	保持	初期化	-	保持	
CS3WCR	初期化	保持	保持	初期化	-	保持	
CS4WCR	初期化	保持	保持	初期化	-	保持	
CS5WCR	初期化	保持	保持	初期化	-	保持	
CS6WCR	初期化	保持	保持	初期化	-	保持	
CS7WCR	初期化	保持	保持	初期化	-	保持	
CS8WCR	初期化	保持	保持	初期化	-	保持	
SDCR	初期化	保持	保持	初期化	-	保持	
RTCSR	初期化	保持	保持	初期化	-	保持	
RTCNT	初期化	保持	保持	初期化	-	保持	
RTCOR	初期化	保持	保持	初期化	-	保持	
RAMER	初期化	初期化	保持	初期化	保持	保持	FLASH
BARA	初期化	保持	保持	初期化	初期化	保持	UBC
BAMRA	初期化	保持	保持	初期化	初期化	保持	
BBRA	初期化	保持	保持	初期化	初期化	保持	
BDRA*4	初期化	保持	保持	初期化	初期化	保持	
BDMRA* <sup>4</sup>	初期化	保持	保持	初期化	初期化	保持	
BARB	初期化	保持	保持	初期化	初期化	保持	
BAMRB	初期化	保持	保持	初期化	初期化	保持	
BBRB	初期化	保持	保持	初期化	初期化	保持	
BDRB* <sup>4</sup>	初期化	保持	保持	初期化	初期化	保持	
BDMRB* <sup>4</sup>	初期化	保持	保持	初期化	初期化	保持	
BRCR	初期化	保持	保持	初期化	初期化	保持	
BRSR*4	初期化	初期化	保持	初期化	初期化	保持	
BRDR* <sup>4</sup>	初期化	初期化	保持	初期化	初期化	保持	
BETR* <sup>4</sup>	初期化	保持	保持	初期化	初期化	保持	

- 【注】 \*1 WDT によるパワーオンリセットでは初期化されません。
  - \*2 OSCSTOP ビットは WDT によるパワーオンリセットでは初期化されません。
  - \*3 OSCSTOP ビットは初期化されます。
  - \*4 F-ZTAT 版のみ。

## 28. 電気的特性

## 28.1 絶対最大定格

絶対最大定格を表 28.1 に示します。

表 28.1 絶対最大定格

項	目	記号	定格值	単位
電源電圧		V <sub>cc</sub>	- 0.3~ +7.0	V
入力電圧(アナログ入力端-	子以外、SCL/SDA 端子以外)	V <sub>in</sub>	- 0.3 ~ V <sub>cc</sub> + 0.3	V
入力電圧(SCL/SDA 端子)	)	$V_{_{\mathrm{in}}}$	- 0.3 ~ + 7.0	V
アナログ電源電圧		AV <sub>cc</sub>	- 0.3 ~ + 7.0	V
アナログ基準電圧		$AV_{ref}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
アナログ入力電圧		$V_{an}$	- 0.3 ~ AV <sub>cc</sub> + 0.3	V
動作温度	民生用途品	$T_{opr}$	- 20 ~ + 85	
産業用途品			- 40 ~ +85	·
保存温度		$T_{stg}$	- 55 ~ + 125	·

#### 【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

28. 電気的特性 SH7080 グループ

## 28.2 DC 特性

DC 特性を表 28.2、表 28.3 に示します。

表 28.2 DC 特性

条件: $V_{cc}$  = 3.0V ~ 3.6V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  = 0V、 $Ta = -20 \sim +85$  (民生用途品 )、 $Ta = -40 \sim +85$  (産業用途品 )

頂	<b>1 1</b>	記号	Min.	Тур.	Max.	単位	測定条件
入力ハイレベル 電圧 (シュミットトリ	RES, MRES, NMI, FWE, MD1, MD0, ASEMDO, EXTAL	V <sub>IH</sub>	V <sub>cc</sub> - 0.5	-	V <sub>cc</sub> + 0.3	V	
ガ入力端子を除く)	アナログ兼用ポート		2.2	-	AV <sub>cc</sub> + 0.3	٧	
	その他の入力端子		2.2	-	V <sub>cc</sub> + 0.3	٧	
入力ローレベル 電圧 (シュミットトリ	RES, MRES, NMI, FWE, MD1, MD0, ASEMDO, EXTAL	V <sub>IL</sub>	- 0.3	-	0.5	V	
ガ入力端子を除く)	その他の入力端子		- 0.3	-	0.8	٧	
シュミットトリガ	IRQ7 ~ IRQ0、	<b>V</b> <sub>T</sub> *	V <sub>cc</sub> - 0.5	-	-	٧	
入力電圧	POE8 ~ POE0,	<b>V</b> <sub>T</sub> ·	-	-	0.5	٧	
	TCLKA ~ TCLKD, TIOC0A ~ TIOC0D, TIOC1A, TIOC1B, TIOC2A, TIOC2B, TIOC3A ~ TIOC3D, TIOC4A ~ TIOC4D, TIC5U, TIC5V, TIC5W, TIOC3AS ~ TIOC3DS, TIOC4AS ~ TIOC4DS, TIC5US, TIC5VS, TIC5US, TIC5VS, TIC5WS, SCKO ~ SCK3, RXD0 ~ RXD3, CTS3, SSCK, SCS, SSI, SSO, SCL, SDA	V <sub>T</sub> - V <sub>T</sub>	0.2	-	-	V	
入力リーク電流	全入力端子 (ASEMDOを除く)	I <sub>in</sub>	-	-	1.0	μА	
入力プルアップ MOS 電流	ASEMD0	- I <sub>pu</sub>	-	-	350	μA	V <sub>in</sub> = 0V
スリーステート リーク電流 (オフ状態)	ポートA、B、C、D、E	I <sub>tsi</sub>	-	-	1.0	μА	

I		記号	Min.	Тур.	Max.	単位	測定条件
出力ハイレベル	全出力端子	V <sub>OH</sub>	V <sub>cc</sub> - 0.5	-	-	V	I <sub>OH</sub> = - 200 μ A
電圧	(SH7084/85/86 の PB2、 PB3 を除く)		V <sub>cc</sub> - 1.0	-	-	٧	I <sub>OH</sub> = - 1mA
	PB2、PB3 (SH7084/85/86 のみ)		1.0	-	-	٧	I <sub>OH</sub> = - 200 μ A
	TIOC3B、TIOC3D、 TIOC4A ~ TIOC4D、 TIOC3BS、TIOC3DS、 TIOC4AS ~ TIOC4DS		V <sub>cc</sub> - 1.0	-	-	٧	I <sub>OH</sub> = -5mA
	PD9、PD11 ~ PD15、 PD24 ~ PD29、 PE9、PE11 ~ PE21		V <sub>cc</sub> - 2.0	-	-	٧	I <sub>OH</sub> = - 5mA
出力ローレベル	全出力端子	V <sub>OL</sub>	-	-	0.4	V	I <sub>oL</sub> = 1.6mA
電圧	SCL、SDA		-	-	0.4	V	I <sub>oL</sub> = 3mA
			-	-	0.5	V	I <sub>oL</sub> = 8mA
	TIOC3B、TIOC3D、 TIOC4A ~ TIOC4D、 TIOC3BS、TIOC3DS、 TIOC4AS ~ TIOC4DS		-	-	0.9	V	I <sub>oL</sub> = 15mA
	PD9、PD11 ~ PD15、 PD24 ~ PD29、 PE9、PE11 ~ PE21		-	-	2.0	V	I <sub>oL</sub> = 15mA
入力容量	全入力端子	C <sub>in</sub>	-	-	20	pF	V <sub>in</sub> =0V、f=1MHz、 T <sub>a</sub> =25
消費電流	通常動作時	I <sub>cc</sub>	-	100 (150)*	135 (165)*	mA	I = 80MHz B = 40MHz P = 40MHz MP = 40MHz MI = 80MHz
	スリープ時		-	65 (140)*	110 (150)*	mA	B = 40MHz P = 40MHz MP = 40MHz MI = 80MHz
	ソフトウェア		-	10	40	mA	T <sub>a</sub> 50
	スタンバイ時			(20)*	(60)*		
			-	-	80 (120)*	mA	50 < T <sub>a</sub>
	ディープソフトウェア スタンバイ時		-	5 (20)*	30 (50)*	μА	T <sub>a</sub> 50
			-	=	80 (120)*	μА	50 < T <sub>a</sub>

28. 電気的特性 SH7080 グループ

IÌ	項目		Min.	Тур.	Max.	単位	測定条件
アナログ電源電流	A/D 変換中	Al <sub>cc</sub>	-	2	3.5	mA	A/D 変換
(SH7084 以外)	A/D 変換待機時		-	-	1	mA	モジュール 1 基
	スタンバイ時		-	-	10	μА	あたりの値
リファレンス	A/D 変換中	$Al_{ref}$	-	-	2.5	mA	A/D 変換
電源電流	A/D 変換待機時		-	-	2.5	mA	モジュール 1 基
(SH7084 以外)	スタンバイ時		-	-	10	μА	あたりの値
アナログ電源電流	A/D 変換中	Al <sub>cc</sub>	-	3	6	mA	A/D 変換
(SH7084)	A/D 変換待機時		-	-	3.5	mA	モジュール 1 基
	スタンバイ時		-	-	10	μА	あたりの値
RAM スタンバイ電圧	<u> </u>	VRAM	2.0	-	-	٧	V <sub>cc</sub>

### 【使用上の注意】

- 1. A/D 変換器を使用しないときに、AV。、AV。、AV。端子を開放しないでください。
- 2. 消費電流は、 $V_{_{\rm H}}$  ( Min. ) = $V_{_{\rm CC}}$  0.5V、 $V_{_{\rm L}}$  ( Max. ) =0.5V の条件で、すべての出力端子を無負荷状態にした場合の値です。

### 【注】 \* E10A フル機能対応 F-ZTAT 版

## 表 28.3 DC 特性

条件: $V_{cc}$  = 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =  $AV_{ss$ 

項	項目		Min.	Тур.	Max.	単位	測定条件
入力ハイレベル 電圧	RES, MRES, NMI, FWE, MD1, MD0,	V <sub>IH</sub>	V <sub>cc</sub> - 0.7	-	V <sub>cc</sub> + 0.3	V	
(シュミットトリ ガ入力端子を除く)	ASEMDO、EXTAL アナログ兼用ポート		2.2	-	AV <sub>cc</sub> + 0.3	V	
	その他の入力端子		2.2	-	V <sub>cc</sub> + 0.3	V	
入力ローレベル 電圧 (シュミットトリ	RES, MRES, NMI, FWE, MD1, MD0, ASEMDO, EXTAL	V <sub>IL</sub>	- 0.3	-	0.5	V	
ガ入力端子を除く)	その他の入力端子		- 0.3	-	0.8	V	

IÌ	Į B	記号	Min.	Тур.	Max.	単位	測定条件
シュミットトリガ	IRQ7 ~ IRQ0、	<b>V</b> <sub>T</sub> <sup>+</sup>	V <sub>cc</sub> - 0.5	-	-	٧	
入力電圧	POE8 ~ POE0,	V <sub>T</sub>	-	-	1.0	V	
	TCLKA ~ TCLKD,	V <sub>T</sub> - V <sub>T</sub>	0.4	_		V	
	TIOC0A ~ TIOC0D,	• T • T	0.4			•	
	TIOC1A、TIOC1B、						
	TIOC2A、TIOC2B、						
	TIOC3A ~ TIOC3D,						
	TIOC4A ~ TIOC4D,						
	TIC5U、TIC5V、TIC5W、						
	TIOC3AS ~ TIOC3DS,						
	TIOC4AS ~ TIOC4DS、						
	TIC5US、TIC5VS、						
	TIC5WS、						
	SCK0 ~ SCK3,						
	RXD0 ~ RXD3, CTS3, SSCK, SCS, SSI,						
	SSO, SCL, SDA						
 入力リーク電流	全入力端子	11 1			1.0	^	
八月リーク電流	主人刀端子 (ASEMDOを除く)	I <sub>in</sub>	-	-	1.0	μΑ	
λ もゴリマッゴ				_	900	^	V = 0V
入力プルアップ MOS 電流	ASEMD0	- I <sub>pu</sub>	-	-	800	μA	V <sub>in</sub> = 0V
スリーステート	ポートA、B、C、D、E	I <sub>tsi</sub>	-	-	1.0	μΑ	
リーク電流							
(オフ状態)							
出力ハイレベル	全出力端子	V <sub>oh</sub>	V <sub>cc</sub> - 0.5	-	=	V	I <sub>OH</sub> = - 200 μ A
電圧	(SH7084/85/86 Ø PB2、		V <sub>cc</sub> - 1.0	-	-	V	I <sub>OH</sub> = - 1mA
	PB3 を除く )						
	PB2、PB3 (SH7084/85/86のみ)		1.0	-	-	V	I <sub>OH</sub> = - 200 μ A
	TIOC3B、TIOC3D、		V <sub>cc</sub> - 1.0	-	-	٧	I <sub>OH</sub> = - 5mA
	TIOC4A ~ TIOC4D,						
	TIOC3BS, TIOC3DS,						
	TIOC4AS ~ TIOC4DS						
	PD9、PD11 ~ PD15、		V <sub>cc</sub> - 2.0	-	-	V	I <sub>OH</sub> = - 5mA
	PD24 ~ PD29、						
	PE9、PE11~PE21						

28-5

28. 電気的特性 SH7080 グループ

項目		記号	Min.	Тур.	Max.	単位	測定条件
出力ローレベル	全出力端子	V <sub>oL</sub>	-	-	0.4	٧	I <sub>oL</sub> = 1.6mA
電圧	SCL、SDA		-	-	0.4	٧	I <sub>oL</sub> = 3mA
			-	-	0.5	٧	I <sub>oL</sub> = 8mA
	TIOC3B, TIOC3D, TIOC4A ~ TIOC4D, TIOC3BS, TIOC3DS, TIOC4AS ~ TIOC4DS		-	-	1.4	V	I <sub>oL</sub> = 15mA
	PD9、PD11 ~ PD15、 PD24 ~ PD29、 PE9、PE11 ~ PE21		-	-	1.5	V	I <sub>oL</sub> = 15mA
入力容量	全入力端子	C <sub>in</sub>	-	-	20	pF	$V_{in}$ =0 $V_{v}$ f=1 $V_{in}$ =25
消費電流	通常動作時	I <sub>cc</sub>	-	100 (150)*	135 (165)*	mA	I = 80MHz B = 40MHz P = 40MHz MP = 40MHz MI = 80MHz
	スリープ時		-	65 (140)*	110 (150)*	mA	B = 40MHz P = 40MHz MP = 40MHz MI = 80MHz
	ソフトウェア スタンバイ時		-	10 (20)*	40 (60)*	mA	T <sub>a</sub> 50
			-	-	80 (120)*	mA	50 < T <sub>a</sub>
	ディープソフトウェア スタンバイ時		-	5 (20)*	30 (50)*	μA	T <sub>a</sub> 50
			-	-	80 (120)*	μA	50 < T <sub>a</sub>

Iļ	<b>I</b>	記号	Min.	Тур.	Max.	単位	測定条件
アナログ電源電流	A/D 変換中	Al <sub>cc</sub>	-	2	3.5	mA	A/D 変換
(SH7084 以外)	A/D 変換待機時		-	-	1	mA	モジュール 1 基 あたりの値
	スタンバイ時		-	-	10	μА	
リファレンス	A/D 変換中	$Al_{ref}$	-	-	2.5	mA	A/D 変換
電源電流 (SH7084 以外)	A/D 変換待機時		-	-	2.5	mA	モジュール 1 基 あたりの値
	スタンバイ時		-	-	10	μА	
アナログ電源電流	A/D 変換中	Al <sub>cc</sub>	-	3	6	mA	A/D 変換
(SH7084)	A/D 変換待機時		-	-	3.5	mA	モジュール 1 基
	スタンバイ時		-	-	10	μА	あたりの値
RAM スタンバイ電圧		VRAM	2.0	-	-	٧	V <sub>cc</sub>

#### 【使用上の注意】

- 1. A/D 変換器を使用しないときに、AV<sub>ss</sub>、AV<sub>ss</sub>、AV<sub>ss</sub>端子を開放しないでください。
- 2. 消費電流は、 $V_{_{\rm H}}$  (Min.) = $V_{_{\rm CC}}$  0.5V、 $V_{_{\rm L}}$  (Max.) =0.5V の条件で、すべての出力端子を無負荷状態にした場合の値です。
- 【注】 \* E10A フル機能対応 F-ZTAT 版

表 28.4 出力許容電流値

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  = OV、 $V_{cc}$  = 4.0V ~  $AV_{cc}$  =  $AV_{cc}$ 

項目	記号	Min.	Тур.	Max.	単位
出力ローレベル許容電流(1 端子当たり)	I <sub>oL</sub>	-	-	2.0*	mA
出力ローレベル許容電流(総和)	$\Sigma$ I <sub>OL</sub>	-	-	80	mA
出力ハイレベル許容電流(1 端子当たり)	-I <sub>OH</sub>	-	-	2.0*	mA
出力ハイレベル許容電流(総和)	Σ -I <sub>OH</sub>	-	-	25	mA

【使用上の注意】LSIの信頼性を確保するため、出力電流値は表 28.4 の値を超えないようにしてください。

【注】 \* PD9、PD11~PD15、PD24~PD29、PE9、PE11~PE21 は I<sub>oL</sub> = 15mA(Max.)/ -I<sub>OH</sub> = 5mA(Max.)。SCL、SDA は I<sub>oL</sub> = 8mA(Max.)。ただし、これらの端子のうち同時に 2.0mA を超えて I<sub>oL</sub>/ -I<sub>OH</sub>を流すものは 3 本以内にしてください。

## 28.3 AC 特性

本 LSI の入力は原則としてクロック同期入力です。特にことわりがない限り、各入力信号のセットアップ・ホールド時間は必ず守ってください。

表 28.5 最大動作周波数

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

I	頁 目	記号	Min.	Тур.	Max.	単位	備考
動作周波数	CPU(I)	f	10	-	80	MHz	
	外部バス(B)		10	-	40		
	周辺モジュール (P )		10	-	40		
	MTU2 ( MP )		10	-	40		
	MTU2S (MI )		10	-	80		

### 28.3.1 クロックタイミング

表 28.6 クロックタイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =  $OV_{ss}$  = O

項目	記号	Min.	Max.	単位	参照図
EXTAL クロック入力周波数	f <sub>EX</sub>	5	12.5	MHz	図 28.1
EXTAL クロック入力サイクル時間	t <sub>excyc</sub>	80	200	ns	
EXTAL クロック入力 Low レベルパルス幅	t <sub>ext</sub>	20	-	ns	
EXTAL クロック入力 High レベルパルス幅	t <sub>exh</sub>	20	-	ns	
EXTAL クロック入力立ち上がり時間	t <sub>exr</sub>	=	5	ns	
EXTAL クロック入力立ち下がり時間	t <sub>exf</sub>	=	5	ns	
CK クロック出力周波数	f <sub>OP</sub>	10	40	MHz	図 28.2
CK クロック出力サイクル時間	t <sub>cyc</sub>	25	100	ns	
CK クロック出力 Low レベルパルス幅	t <sub>ckl</sub>	1/2 t <sub>cyc</sub> -7.5	1	ns	
CK クロック出力 High レベルパルス幅	t <sub>ckh</sub>	1/2 t <sub>cyc</sub> -7.5	ı	ns	
CK クロック出力立ち上がり時間	t <sub>cKr</sub>	=	5	ns	
CK クロック出力立ち下がり時間	t <sub>ckf</sub>	=	5	ns	
パワーオン発振安定時間	t <sub>osc1</sub>	10	-	ms	図 28.3
スタンバイ復帰発振安定時間 1	t <sub>osc2</sub>	10	-	ms	図 28.4
スタンバイ復帰発振安定時間 2	t <sub>oscs</sub>	10	-	ms	図 28.5




図 28.1 EXTAL クロック入力タイミング




図 28.2 CK クロック出力タイミング




図 28.3 パワーオン発振安定時間




図 28.4 スタンバイ復帰時発振安定時間(リセットによる復帰)




図 28.5 スタンバイ復帰時発振安定時間 (NMI、IRQ による復帰)

#### 28.3.2 制御信号タイミング

表 28.7 制御信号タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{rel}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Max.	単位	参照図
RES パルス幅	t <sub>RESW</sub>	20*2	-	t <sub>Bcyc</sub> * <sup>4</sup>	図 28.3
RES セットアップ時間*¹	t <sub>RESS</sub>	65	-	ns	図 28.4
RES ホールド時間	t <sub>RESH</sub>	15	-	ns	図 28.6
MRES パルス幅	t <sub>MRESW</sub>	20*3	-	t <sub>Bcyc</sub> * <sup>4</sup>	図 28.7
MRES セットアップ時間*'	t <sub>MRESS</sub>	25	-	ns	
MRES ホールド時間	t <sub>mresh</sub>	15	-	ns	
MD1、MD0、FWE セットアップ時間	t <sub>MDS</sub>	20	-	t <sub>Bcyc</sub> * <sup>4</sup>	図 28.6
BREQ セットアップ時間	t <sub>BREQS</sub>	1/2t <sub>Boyc</sub> + 15	-	ns	図 28.9
BREQ ホールド時間	t <sub>BREQH</sub>	1/2t <sub>Boyc</sub> + 10	-	ns	
NMI セットアップ時間* <sup>'</sup>	t <sub>nmis</sub>	60	=	ns	図 28.7
NMI ホールド時間	t <sub>nmih</sub>	10	-	ns	
IRQ7~IRQ0 セットアップ時間*¹	t <sub>IRQS</sub>	35	-	ns	
IRQ7~IRQ0 ホールド時間	t <sub>IRQH</sub>	35	=	ns	
IRQOUT 出力遅延時間	t <sub>IRQOD</sub>	=	100	ns	図 28.8
BACK 遅延時間	t <sub>BACKD</sub>	=	1/2t <sub>Boyc</sub> + 20	ns	図 28.9
バストライステート遅延時間	t <sub>BOFF</sub>	0	100	ns	図 28.10
バスバッファオンタイム	t <sub>BON</sub>	0	100	ns	

- 【注】 \*1 RES、MRES、NMI、BREQ、およびIRQ7~IRQ0 は非同期信号です。ここに示されたセットアップ時間が守られた場合、クロックの立ち上がりで変化が検出されます。セットアップ時間が守られない場合、次のクロックの立ち上がりエッジまで検出が遅れることがあります。
  - \*2 スタンバイモード時は、 $t_{RESW} = t_{OSC2}$  (10ms)になります。
  - \*3 スタンバイモード時は、 $t_{\tiny MRESW}$ = $t_{\tiny OSC2}$  (10ms)となります。
  - \*4 t<sub>Boo</sub>は外部バスクロック(B = CK)の周期を示します。




図 28.6 リセット入力タイミング




図 28.7 割り込み信号入力タイミング




図 28.8 割り込み信号出力タイミング




図 28.9 バス権解放タイミング




図 28.10 スタンバイ時の端子ドライブタイミング

# 28.3.3 AC バスタイミング仕様

#### 表 28.8 バスタイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{rel}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =  $OV_{cc}$  = 0.0V ~ 40 ~ 0.0V ~ 0.0

項目	記号	Min.	Max.	単位	参照図
アドレス遅延時間 1	t <sub>AD1</sub>	1	18	ns	図 28.11~28.44
アドレス遅延時間 2	t <sub>AD2</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Bcyc</sub> +18	ns	図 28.23
アドレスセットアップ時間	t <sub>AS</sub>	0	-	ns	図 28.11~28.14、28.18
アドレスホールド時間	t <sub>ah</sub>	0	-	ns	図 28.11~28.14、28.18
BS 遅延時間	t <sub>BSD</sub>	=	18	ns	図 28.11~28.37、28.41~28.44
CS 遅延時間	t <sub>CSD</sub>	1	18	ns	図 28.11~28.44
OS セットアップ時間	t <sub>css</sub>	0	=	ns	図 28.11~28.14
<del>CS</del> ホールド時間	t <sub>csh</sub>	0	=	ns	図 28.11~28.14
リードライト遅延時間	t <sub>RWD</sub>	1	18	ns	図 28.11~28.44
リードストローブ遅延時間	t <sub>RSD</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Boyc</sub> +18	ns	図 28.11~28.18、28.23、28.41、
		1/01 10			28.42
リードデータセットアップ時間 1	t <sub>RDS1</sub>	1/2t <sub>Bcyc</sub> +18	-	ns	図 28.11~28.18、28.41~28.44
リードデータセットアップ時間 2 	t <sub>RDS2</sub>	19	-	ns	図 28.20 ~ 28.22、28.24 ~ 28.27、 28.32 ~ 28.34
 リードデータセットアップ時間 3	t <sub>RDS3</sub>	1/2t <sub>Bcyc</sub> +18		ns	☑ 28.23
リードデータホールド時間 1	t <sub>RDH1</sub>	0	-	ns	図 28.11~28.18、28.41~28.44
リードデータホールド時間 2	t <sub>RDH2</sub>	2	-	ns	図 28.20~28.22、28.24~28.27、
	HDH2				28.32 ~ 28.34
リードデータホールド時間 3	t <sub>RDH3</sub>	0	-	ns	図 28.23
リードデータアクセス時間	t <sub>ACC</sub> *2	t <sub>Bcyc</sub> ×(n+1.5) -33*1	-	ns	図 28.11~28.17
リードストローブからのアクセス時間	t <sub>oe</sub> *2	t <sub>Boyc</sub> ×(n+1) -31* <sup>1</sup>	-	ns	図 28.11~28.17
ライトストローブ遅延時間 1	t <sub>wsD1</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Bcyc</sub> +18	ns	図 28.11~28.16、28.41、28.42
ライトストローブ遅延時間 2	t <sub>wsD2</sub>	-	18	ns	図 28.17
ライトデータ遅延時間 1	t <sub>wdd1</sub>	-	18	ns	図 28.11~28.22、28.41~28.44
ライトデータ遅延時間 2	t <sub>wdd2</sub>	II.	18	ns	図 28.28~28.31、28.35~28.37
ライトデータホールド時間 1	t <sub>wDH1</sub>	1	11	ns	図 28.11~28.22、28.41~28.44
ライトデータホールド時間 2	t <sub>wDH2</sub>	1	=	ns	図 28.28~28.31、28.35~28.37
ライトデータ保持時間	t <sub>wr</sub>	0	-	ns	図 28.11~28.14、28.18
WAIT セットアップ時間	t <sub>wrs</sub>	1/2t <sub>Bcyc</sub> +17	=	ns	図 28.12~28.23、28.42、28.44
WAIT ホールド時間	t <sub>wth</sub>	1/2t <sub>Bcyc</sub> +7	-	ns	図 28.12~28.23、28.42、28.44
RAS 遅延時間	t <sub>rasd</sub>	1	18	ns	図 28.24~28.35、28.37~28.40
CAS 遅延時間	t <sub>CASD</sub>	1	18	ns	図 28.24~28.40
DQM 遅延時間	t <sub>DQMD</sub>	1	18	ns	図 28.24~28.37
CKE 遅延時間	t <sub>CKED</sub>	1	18	ns	図 28.39

項 目	記号	Min.	Max.	単位	参照図
AH 遅延時間	t <sub>AHD</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Bcyc</sub> +18	ns	図 28.18
マルチプレクスアドレス遅延時間	t <sub>mad</sub>	=	18	ns	図 28.18
マルチプレクスアドレスホールド時間	t <sub>mah</sub>	1	=	ns	図 28.18
DACK、TEND 遅延時間	t	1	18	ns	図 28.11~28.35
FRAME 遅延時間	t <sub>FMD</sub>	1	18	ns	図 28.19~28.22
ICIORD 遅延時間	t <sub>ICRSD</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Bcyc</sub> +18	ns	図 28.43、28.44
ICIOWR 遅延時間	t <sub>icwsd</sub>	1/2t <sub>Bcyc</sub> +1	1/2t <sub>Bcyc</sub> +18	ns	図 28.43、28.44
IOIS16 セットアップ時間	t <sub>IO16S</sub>	1/2t <sub>Bcyc</sub> +13	-	ns	図 28.44
IOIS16 ホールド時間	t <sub>IO16H</sub>	1/2t <sub>Bcyc</sub> +10	-	ns	図 28.44

- 【注】  $t_{\scriptscriptstyle Boye}$ は外部パスクロック(B = CK)の周期を示します。
  - \*1 n はウェイト数
  - \*2 アクセス時間が満足されていれば、 $t_{\scriptscriptstyle \mathrm{RDS}1}$ は満足されている必要はありません。




図 28.11 通常空間基本バスサイクル (ノーウェイト)




図 28.12 通常空間基本バスサイクル (ソフトウェアウェイト1)




図 28.13 通常空間基本バスサイクル(外部ウェイト1挿入)




図 28.14 通常空間基本バスサイクル (ソフトウェアウェイト 1、外部ウェイト有効 (WM ビット = 0)、アイドルサイクルなし)




図 28.15 通常空間 CS 拡張バスサイクル (SW=1 サイクル、HW=1 サイクル、外部ウェイト 1 挿入)




図 28.16 バイト選択付き SRAM バスサイクル (SW = 1 サイクル、HW = 1 サイクル、 外部ウェイト 1 挿入、BAS = 0(ライトサイクル  $\overline{\text{UB}/\text{LB}}$  コントロール))




図 28.17 バイト選択付き SRAM バスサイクル (SW = 1 サイクル、HW = 1 サイクル、 外部ウェイト 1 挿入、BAS = 1(ライトサイクル  $\overline{\text{WE}}$  コントロール))




図 28.18 MPX-I/O インタフェースバスサイクル (アドレスサイクル 3、ソフトウェアウェイト 1、外部ウェイト 1 挿入)




図 28.19 バースト MPX-I/O インタフェースバスサイクル シングルリードライト (アドレスサイクル 1、ソフトウェアウェイト 1)




図 28.20 バースト MPX インタフェースバスサイクル シングルリードライト (アドレスサイクル 1、ソフトウェアウェイト 1、外部ウェイト 1 挿入)




図 28.21 バースト MPX インタフェースバスサイクル バーストリードライト (アドレスサイクル 1、ソフトウェアウェイト 1)




図 28.22 バースト MPX インタフェースバスサイクル バーストリードライト (アドレスサイクル 1、ソフトウェアウェイト 1、外部ウェイト挿入あり)




図 28.23 バースト ROM リードサイクル (ソフトウェアウェイト 1、外部ウェイト 1 挿入バーストウェイト 1、2 バースト)




図 28.24 シンクロナス DRAM シングルリードバスサイクル (オートプリチャージあり、CAS レイテンシ 2、WTRCD = 0 サイクル、WTRP = 0 サイクル)

28-29




図 28.25 シンクロナス DRAM シングルリードバスサイクル (オートプリチャージあり、CAS レイテンシ 2、WTRCD = 1 サイクル、WTRP = 1 サイクル)




図 28.26 シンクロナス DRAM バーストリードバスサイクル (リード 4 サイクル分) (オートプリチャージあり、CAS レイテンシ 2、WTRCD = 0 サイクル、WTRP = 1 サイクル)

28-31




図 28.27 シンクロナス DRAM パーストリードパスサイクル (リード 4 サイクル分) (オートプリチャージあり、CAS レイテンシ 2、WTRCD = 1 サイクル、WTRP = 0 サイクル)




図 28.28 シンクロナス DRAM シングルライトバスサイクル (オートプリチャージあり、TRWL = 1 サイクル)




図 28.29 シンクロナス DRAM シングルライトバスサイクル (オートプリチャージあり、WTRCD=2 サイクル、TRWL=1 サイクル)




図 28.30 シンクロナス DRAM バーストライトバスサイクル (ライト 4 サイクル分) (オートプリチャージあり、WTRCD = 0 サイクル、TRWL = 1 サイクル)




図 28.31 シンクロナス DRAM バーストライトバスサイクル (ライト 4 サイクル分) (オートプリチャージあり、WTRCD = 1 サイクル、TRWL = 1 サイクル)




図 28.32 シンクロナス DRAM バーストリードバスサイクル(リード 4 サイクル分) (バンクアクティブモード:ACT + READ コマンド、CAS レイテンシ 2、WTRCD = 0 サイクル)




図 28.33 シンクロナス DRAM バーストリードバスサイクル(リード 4 サイクル分) (バンクアクティブモード: READ コマンド、同一ロウアドレス、CAS レイテンシ 2、WTRCD = 0 サイクル)




図 28.34 シンクロナス DRAM バーストリードバスサイクル(リード 4 サイクル分) (バンクアクティブモード: PRE + ACT + READ コマンド、異なるロウアドレス、CAS レイテンシ 2、 WTRCD = 0 サイクル)




図 28.35 シンクロナス DRAM バーストライトバスサイクル(ライト 4 サイクル分) (バンクアクティブモード:ACT + WRITE コマンド、WTRCD = 0 サイクル、TRWL = 0 サイクル)




図 28.36 シンクロナス DRAM バーストライトバスサイクル(ライト 4 サイクル分) (バンクアクティブモード:WRITE コマンド、同一ロウアドレス、WTRCD = 0 サイクル、TRWL = 0 サイクル)

28-41




図 28.37 シンクロナス DRAM バーストライトバスサイクル (ライト 4 サイクル分) (バンクアクティブモード: PRE + ACT + WRITE コマンド、異なるロウアドレス、WTRCD = 0 サイクル、 TRWL = 0 サイクル)




図 28.38 シンクロナス DRAM オートリフレッシュタイミング(WTRP=1 サイクル、WTRC=3 サイクル)




図 28.39 シンクロナス DRAM セルフリフレッシュタイミング (WTRP=1 サイクル、WTRC=3 サイクル)




図 28.40 シンクロナス DRAM モードレジスタ書き込みタイミング (WTRP=1サイクル)




図 28.41 PCMCIA メモリカードインタフェースバスタイミング




図 28.42 PCMCIA メモリカードインタフェースバスタイミング (TED=2.5 サイクル、TEH=1.5 サイクル、外部ウェイト1)




図 28.43 PCMCIA I/O カードインタフェースバスタイミング




図 28.44 PCMCIA I/O カードインタフェースバスタイミング (TED = 2.5 サイクル、TEH = 1.5 サイクル、外部ウェイト 1)

## 28.3.4 ダイレクトメモリアクセスコントローラ (DMAC) タイミング

表 28.9 ダイレクトメモリアクセスコントローラ (DMAC) タイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、

 $V_{ss}$  = PLLV $_{ss}$  = AV $_{ss}$  = 0V、Ta = -20 ~ +85 (民生用途品 )、Ta = -40 ~ +85 (産業用途品 )

項	目	記号	Min.	Max.	単位	参照図
DREQ セットアップ時間		t <sub>DRQS</sub>	20	-	ns	図 28.45
DREQ ホールド時間		t <sub>DRQH</sub>	20	-	ns	




図 28.45 DREQ 入力タイミング

## 28.3.5 マルチファンクションタイマパルスユニット 2 (MTU2) タイミング

表 28.10 マルチファンクションタイマパルスユニット 2 (MTU2) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Max.	単位	参照図
アウトプットコンペア出力遅延時間	t <sub>TOCD</sub>	-	50	ns	図 28.46
インプットキャプチャ入力セットアップ時間	t <sub>rics</sub>	20	-	ns	
インプットキャプチャ入力パルス幅(単エッジ指定)	t <sub>ricw</sub>	1.5	-	t <sub>MPcyc</sub>	
インプットキャプチャ入力パルス幅(両エッジ指定)	t <sub>ricw</sub>	2.5	-	t <sub>MPcyc</sub>	
タイマ入力セットアップ時間	t <sub>TCKS</sub>	20	-	ns	図 28.47
タイマクロックパルス幅 (単エッジ指定)	t <sub>TCKWH/L</sub>	1.5	-	t <sub>MPcyc</sub>	
タイマクロックパルス幅 (両エッジ指定)	t <sub>TCKWH/L</sub>	2.5	-	t <sub>MPcyc</sub>	
タイマクロックパルス幅 ( 位相計数モード )	t <sub>TCKWH/L</sub>	2.5	-	t <sub>MPcyc</sub>	

【注】  $t_{\mbox{\tiny MPCyc}}$ は MTU2 クロック(MP )の周期を示します。




図 28.46 MTU2 入出力タイミング




図 28.47 MTU2 クロック入力タイミング

#### マルチファンクションタイマパルスユニット 2S (MTU2S) タイミング 28.3.6

表 28.11 マルチファンクションタイマパルスユニット 2S (MTU2S) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

Ta = -20~+85 (民生用途品)、Ta = -40~+85 (産業用途品)

項 目	記号	Min.	Max.	単位	参照図
アウトプットコンペア出力遅延時間	t <sub>TOCD</sub>	-	50	ns	図 28.48
インプットキャプチャ入力セットアップ時間	t <sub>rics</sub>	20	-	ns	
インプットキャプチャ入力パルス幅(単エッジ指定)	t <sub>ricw</sub>	1.5	-	t <sub>Micyc</sub>	
インプットキャプチャ入力パルス幅 ( 両エッジ指定 )	t <sub>ricw</sub>	2.5	=	t <sub>Micyc</sub>	

【注】 t<sub>Micyc</sub>は MTU2S クロック(MI )の周期を示します。




図 28.48 MTU2S 入出力タイミング

## 28.3.7 I/O ポートタイミング

表 28.12 I/O ポートタイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Max.	単位	参照図
ポート出力データ遅延時間	tpwD	-	50	ns	図 28.49
ポート入力ホールド時間	tprh	20	-	ns	
ポート入力セットアップ時間	tprs	20	-	ns	




図 28.49 I/O ポート入出力タイミング

#### ウォッチドッグタイマ(WDT)タイミング 28.3.8

表 28.13 ウォッチドッグタイマ (WDT) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、AV $_{cc}$  = 4.0V ~ 5.5V、AV $_{ref}$  = 4.0V ~ AV $_{cc}$ 、 $V_{ss}$  = PLLV $_{ss}$  = AV $_{ss}$  = 0V、

Ta = -20~+85 (民生用途品)、Ta = -40~+85 (産業用途品)

項目	記号	Min.	Max.	単位	参照図
WDTOVF 遅延時間	twovp	-	50	ns	図 28.50




図 28.50 ウォッチドッグタイマタイミング

## 28.3.9 シリアルコミュニケーションインタフェース (SCI) タイミング

表 28.14 シリアルコミュニケーションインタフェース (SCI) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目		記号	Min.	Max.	単位	参照図
入力クロックサイクル(調歩同期)	)	tscyc	4	-	t <sub>pcyc</sub>	図 28.51
入力クロックサイクル(クロック同	詞期)	tscyc	6	-	t <sub>pcyc</sub>	
入力クロックパルス幅		tsckw	0.4	0.6	tscyc	
入力クロック立ち上がり時間		tsckr	-	1.5	t <sub>pcyc</sub>	
入力クロック立ち下がり時間		tsckf	-	1.5	t <sub>pcyc</sub>	
送信データ遅延時間	調歩同期	tтхо	-	4t <sub>pcyc</sub> +10	ns	図 28.52
受信データセットアップ時間		trxs	4t <sub>pcyc</sub>	-	ns	
受信データホールド時間		tпхн	4t <sub>pcyc</sub>	-	ns	
送信データ遅延時間	クロック同期	tтхо	-	3t <sub>pcyc</sub> +10	ns	
受信データセットアップ時間		trxs	2t <sub>pcyc</sub> +50	-	ns	
受信データホールド時間		tпхн	2t <sub>pcyc</sub>	-	ns	

【注】  $t_{pop}$ は周辺クロック (P ) の周期を示します。




図 28.51 入力クロックタイミング




図 28.52 SCI 入出力タイミング

## 28.3.10 FIFO 付きシリアルコミュニケーションインタフェース(SCIF)タイミング

表 28.15 FIFO 付きシリアルコミュニケーションインタフェース (SCIF) タイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  = 0V、 $V_{ss}$  =  $V_{ss}$  = V

項目		記号	Min.	Max.	単位	参照図
入力クロックサイクル(調歩同期)	)	tscyc	4	-	t <sub>pcyc</sub>	図 28.53
入力クロックサイクル(クロック同	詞期)	tscyc	6	-	t <sub>pcyc</sub>	
入力クロックパルス幅		tsckw	0.4	0.6	tscyc	
入力クロック立ち上がり時間		tsckr	=	1.5	t <sub>pcyc</sub>	
入力クロック立ち下がり時間		tsckf	-	1.5	t <sub>pcyc</sub>	
送信データ遅延時間	調歩同期	ttxd	=	4t <sub>pcyc</sub> +10	ns	図 28.54
受信データセットアップ時間		trxs	4t <sub>pcyc</sub>	-	ns	
受信データホールド時間		tвхн	4t <sub>pcyc</sub>	-	ns	
送信データ遅延時間	クロック同期	ttxd	=	3t <sub>pcyc</sub> +10	ns	
受信データセットアップ時間		trxs	2t <sub>pcyc</sub> +50	-	ns	
受信データホールド時間		tвхн	2t <sub>pcyc</sub>	-	ns	
RTS 遅延時間	調歩同期	trtsd	-	4t <sub>pcyc</sub> +10	ns	
CTS セットアップ時間		tctss	4t <sub>pcyc</sub>	-	ns	
CTS ホールド時間		tстsн	4t <sub>pcyc</sub>	-	ns	

## 【注】 $t_{poyc}$ は周辺クロック (P ) の周期を示します。




図 28.53 入力クロックタイミング




図 28.54 SCIF 入出力タイミング

## 28.3.11 シリアルコミュニケーションユニット(SSU)タイミング

表 28.16 シリアルコミュニケーションユニット (SSU) タイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =  $OV_{cc}$  Ta = -20 ~ +85 (民生用途品)、Ta = -40 ~ +85 (産業用途品)

項目		記号	Min.	Max.	単位	参照図
クロックサイクル	マスタ	t <sub>sUcyc</sub>	4	256	t <sub>pcyc</sub>	図 28.55
	スレーブ		4	256		図 28.56
クロックハイレベルパルス幅	マスタ	t <sub>HI</sub>	60	-	ns	図 28.57
	スレーブ		60	1		図 28.58
クロックローレベルパルス幅	マスタ	t <sub>LO</sub>	60	1	ns	
	スレーブ		60	1		
クロック立ち上がり時間		t <sub>RISE</sub>	-	20	ns	
クロック立ち下がり時間		t <sub>FALL</sub>	-	20	ns	
データ入力セットアップ時間	マスタ	t <sub>su</sub>	25	1	ns	
	スレーブ		30	-		
データ入力ホールド時間	マスタ	t <sub>H</sub>	10	-	ns	
	スレーブ		10	-		
SCS セットアップ時間	マスタ	t <sub>LEAD</sub>	1.5	-	t <sub>pcyc</sub>	
	スレーブ		1.5	-		
SCS ホールド時間	マスタ	t <sub>LAG</sub>	1.5	-	t <sub>pcyc</sub>	
	スレーブ		1.5	-		
データ出力遅延時間	マスタ	t <sub>op</sub>	-	40	ns	
	スレーブ		-	40		
データ出力ホールド時間	マスタ	t <sub>on</sub>	30	-	ns	
	スレーブ		30	-		
連続送信遅延時間	マスタ	t <sub>TD</sub>	1.5	-	t <sub>pcyc</sub>	
	スレーブ		1.5	-		
スレーブアクセス時間		t <sub>sa</sub>	-	1	t <sub>pcyc</sub>	図 28.57
スレーブアウト開放時間		t <sub>rel</sub>	-	1	t <sub>pcyc</sub>	図 28.58

【注】  $t_{poyc}$ は周辺クロック (P ) の周期を示します。




図 28.55 SSU タイミング (マスタ、CPHS=1)




図 28.56 SSU タイミング (マスタ、CPHS=0)




図 28.57 SSU タイミング (スレーブ、CPHS=1)




図 28.58 SSU タイミング (スレーブ、CPHS=0)

## 28.3.12 ポートアウトプットイネーブル (POE) タイミング

表 28.17 ポートアウトプットイネーブル (POE) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、AV $_{cc}$  = 4.0V ~ 5.5V、AV $_{ref}$  = 4.0V ~ AV $_{cc}$ 、 $V_{ss}$  = PLLV $_{ss}$  = AV $_{ss}$  = 0V、

Ta = -20~ +85 (民生用途品)、Ta = -40~ +85 (産業用途品)

項 目	記号	Min.	Max.	単位	参照図
POE 入力セットアップ時間	t <sub>POES</sub>	50	-	ns	図 28.59
POE 入力パルス幅	t <sub>POEW</sub>	1.5	=	t <sub>pcyc</sub>	

【注】  $t_{pop}$ は周辺クロック (P ) の周期を示します。




図 28.59 POE 入力タイミング

## 28.3.13 I<sup>2</sup>C バスインタフェース 2 (IIC2) タイミング

表 28.18 ピC バスインタフェース 2 (IIC2) タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Тур.	Max.	単位	参照図
SCL 入力サイクル時間	tscL	12tpcyc + 600	-	-	ns	図 28.60
SCL 入力 High パルス幅	tsclh	3tpcyc + 300	-	-	ns	
SCL 入力 Low パルス幅	tscll	5tpcyc + 300	-	-	ns	
SCL、SDA 入力立ち下がり時間	tsf	-	-	300	ns	
SCL、SDA 入力スパイクパルス除去時間	tsp	-	-	1tpcyc	ns	
SDA 入力バスフリー時間	tBUF	5	-	-	tpcyc	
開始条件入力ホールド時間	tstah	3	-	-	tpcyc	
再送開始条件入力セットアップ時間	tstas	3	-	-	tpcyc	
停止条件入力セットアップ時間	tstos	3	-	-	tpcyc	
データ入力セットアップ時間	tsdas	1t <sub>pcyc</sub> + 20	-	-	ns	
データ入力ホールド時間	tsdah	0	=	-	ns	
SCL、SDA の容量性負荷	Cb	0	-	400	pF	
SCL、SDA 出力立ち下がり時間	tsf	-	=	250	ns	

【注】  $t_{pow}$ は周辺クロック (P ) の周期を示します。




図 28.60 ピ バスインタフェース 2 入出力タイミング

## 28.3.14 UBC トリガタイミング

### 表 28.19 UBC トリガタイミング

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  = A

Ta = -20~+85 (民生用途品)、Ta = -40~+85 (産業用途品)

項目	記号	Min.	Max.	単位	参照図
UBCTRG 遅延時間	tubctgd	-	150	ns	図 28.61




図 28.61 UBC トリガタイミング

## 28.3.15 A/D 変換器タイミング

#### 表 28.20 A/D 変換器タイミング

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Тур.	Max.	単位	参照図
外部トリガ入力開始遅延時間	ttrgs	25	-	-	ns	図 28.62




図 28.62 外部トリガ入力タイミング

## 28.3.16 AC 特性測定条件

• 入力信号レベル: V<sub>⊥</sub> (Max.)/V<sub>ℍ</sub> (Min.)

• 出力信号参照レベル: Highレベル: 2.0V、Lowレベル: 0.8V




図 28.63 出力負荷回路

## 28.4 A/D 变換器特性

表 28.21 A/D 变換器特性

条件: $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{rel}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =  $OV_{cc}$  = 0.0V ~ 40 ~ 0.0V ~ 0.0

項目	Min.	Тур.	Max.	単位
分解能	10	10	10	ビット
変換時間	2.0	·	ī	μs
アナログ入力容量	-	ī	20	pF
許容信号源インピーダンス	-	-	1*1/3*2	k
非線形誤差	-	·	$\pm 3.0^{*1}/\pm 5.0^{*2}$	LSB
オフセット誤差	-	-	$\pm 3.0^{*1}/\pm 5.0^{*2}$	LSB
フルスケール誤差	-	-	$\pm 3.0^{*1}/\pm 5.0^{*2}$	LSB
量子化誤差	-	·	± 0.5	LSB
絶対精度	-	-	$\pm 4.0^{*1}/\pm 6.0^{*2}$	LSB

【注】 \*1 変換時間 4.0 µ s の場合

\*2 変換時間 < 4.0 µ s の場合

## 28.5 フラッシュメモリ特性

表 28.22 フラッシュメモリ特性

条件:  $V_{cc}$  = 3.0V ~ 3.6V または 4.0V ~ 5.5V、 $AV_{cc}$  = 4.0V ~ 5.5V、 $AV_{ref}$  = 4.0V ~  $AV_{cc}$ 、 $V_{ss}$  =  $PLLV_{ss}$  =  $AV_{ss}$  =

項目	記号	Min.	Тур.	Max.	単位
書き込み時間* <sup>1</sup> * <sup>2</sup> * <sup>4</sup>	t <sub>p</sub>	-	1	20	ms/128 バイト
消去時間* <sup>1</sup> * <sup>2</sup> * <sup>4</sup>	t <sub>E</sub>	-	40	280	ms/4K バイトブロック
		-	300	1500	ms/32K バイトブロック
		-	600	3000	ms/64K バイトブロック
書き込み時間(総和)* <sup>1</sup> * <sup>2</sup> * <sup>4</sup>	t <sub>P</sub>	-	4.6	24	s/512K バイト
		-	2.3	12	s/256K バイト
消去時間(総和)* <sup>1</sup> * <sup>2</sup> * <sup>4</sup>	t <sub>e</sub>	-	4.6	24	s/512K バイト
		-	2.3	12	s/256K バイト
書き込み、消去時間(総和)* <sup>1</sup> * <sup>2</sup> * <sup>4</sup>	t <sub>PE</sub>	-	9.2	48	s/512K バイト
		-	4.6	24	s/256K バイト
書き換え回数	N <sub>wec</sub>	500* <sup>3</sup>	-	-	回

- 【注】 \*1 書き込み消去時間はデータに依存します。
  - \*2 書き込み消去時間にはデータの転送時間は含みません。
  - \*3 書き換え後のすべての特性を保証する Min.回数です ( 保証は 1~ Min.値の範囲です )。
  - \*4 書き換えが Min.値を含む使用範囲内で行われたときの特性です。

## 28.6 使用上の注意事項

## 28.6.1 V<sub>c</sub>コンデンサ接続方法

本 LSI では、マイコン内部の電源電圧を自動的に最適なレベルに電圧降下するための内部降圧回路を内蔵しています。この内部降圧電源( $V_{cc}$ 端子)と  $V_{ss}$ 端子間には、内部電圧安定用のコンデンサ ( $0.47\,\mu\,F$ ) を接続する必要があります。外付けコンデンサ接続方法を図 28.64 に示します。外付けコンデンサは端子の近くに配置してください。 $V_{cc}$ 端子には、電源電圧を印加しないでください。




図 28.64 V<sub>ci</sub> コンデンサ接続方法

# 付録

# A. 端子状態

MCU 動作モードにより、端子の初期値は異なります。詳しくは、「第 21 章 ピンファンクションコントローラ ( PFC ) 」を参照してください。

表 A.1 端子状態 (SH7083)

į	喘子機能						端子状態					
分類	端子名			リセッ	ノト状態		1	低消費電力状態		バス権	発振	POE
		DOM		フーオン	5.5. ## II	マニュアル	ディープ ソフト	ソフト ウェア	スリープ	解放 状態	停止 検出時	機能使用時
		ROM 拡	張	ROM あり	シングル チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
クロック	СК		0		Z	0	z	H* <sup>1</sup>	0	0	0	0
	XTAL			0		0	L	L	0	0	0	0
	EXTAL			ı		1	z	I	ı	I	- 1	ı
システム	RES			I		1	1	1	I	I	1	Ţ
制御	MRES			Z		1	Z	* <sup>5</sup>	I	I	I* <sup>5</sup>	1
	WDTOVF	O* <sub>e</sub>				0	0	0	0	0	0	0
	BREQ	Z				1	z	z	I	I	1	Ţ
	BACK	Z				0	Z	Z	0	L	0	0
動作	MD0、MD1			ı		1	I	I	ı	I	- 1	ı
モード	ASEMD0			I* <sup>7</sup>		* <sup>7</sup>	I* <sup>7</sup>	1* <sup>7</sup>	* <sup>7</sup>	[* <sup>7</sup>	I* <sup>7</sup>	* <sup>7</sup>
制御	FWE			I		I	I	I	I	I	- 1	I
割り込み	NMI			I		I	I	I	I	I	1	I
	IRQ0~IRQ7			Z		I	Z	I	I	I	1	I
	IRQOUT			Z		0	z	Z (HCPCRの MZIZEL=0 のとき) H* <sup>1</sup> (HCPCRの MZIZEL=1 のとき)	0	0	O* <sup>5</sup>	0
アドレス	A0 ~ A17	(	)		Z	0	z	Z*3	0	Z	0	0
バス	A18 ~ A24			Z		0	Z	Z*3	0	Z	0	0

付録 SH7080 グループ

Ÿ	<b>端子機能</b>						端子状態	<u></u>				
分類	端子名	子名 リセット状態					1	低消費電力状態		バス権	発振	POE
			Лζ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル	-	ソフト	ウェア		状態	検出時	使用時
		拢	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
データ	D0 ~ D8、D10			Z		I/O	z	z	I/O	Z	I/O	I/O
バス	D9、D11~D15			Z		I/O	Z	Z	I/O	Z	I/O* <sup>4</sup>	I/O
バス制御	WAIT			Z		I	Z	Z	I	Z	ı	- 1
	CS0	1	Н		Z	0	Z	Z*3	0	Z	0	0
	CS3, CS7			Z		0	Z	Z*3	0	Z	0	0
	BS			Z		0	Z	Z*3	0	Z	0	0
	RASL			Z		0	Z	<b>Z</b> * <sup>2</sup>	0	<b>Z</b> * <sup>2</sup>	0	0
	CASL			Z		0	Z	Z*2	0	Z*2	0	0
	DQMLU、			Z		0	Z	Z*3	0	Z	0	0
	DQMLL											
	RDWR			Z		0	Z	Z*3	0	Z	0	0
	RD	!	Н		Z	0	Z	Z*3	0	Z	0	0
	WRH, WRL	1	Н		Z	0	Z	Z*3	0	Z	0	0
	CKE (PE15)			Z		0	Z	Z	0	Z*2	O*5	0
								(HCPCR Ø				
								MZIZEL = 0 のとき)				
								Z*2				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	CKE (PA9)			Z		0	Z	Z*2	0	<b>Z</b> * <sup>2</sup>	0	0
DMAC	DREQ0、 DREQ1			Z		I	Z	Z	I	1	I	I
	DACKO,			Z		0	Z	Z	0	0	O*5	0
	DACK1							(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCR Ø				
								MZIZEL = 1 のとき)				
	TENDO,			Z		0	Z	O*1	0	0	0	0
	TEND1											

	端子機能						端子状態	 態				
分類	端子名			リセッ	ルト状態		1	低消費電力状態		バス権	発振	POE
			Ν	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
MTU2	TCLKB ~	Z			I	z	z	1	1	1	1	
	TCLKD											
	TIOC0A~			Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	TIOC0D											
	TIOC1A			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC2A、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC2B											
	TIOC3A、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3C											
	TIOC4A ~			Z		I/O	Z	Z	I/O	I/O	I/O*5	Z
	TIOC4D							(HCPCRの MZIZEL=0				
								MZIZEL=0 のとき)				
								K*1				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	TIC5U、			Z		I	Z	Z	I	I	ı	I
	TIC5V、											
	TIC5W											
MTU2S	TIOC3AS,			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3CS											
	TIOC3BS,			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
	TIOC3DS							(HCPCRの				
								MZIZDL=0				
								のとき)				
								K* <sup>1</sup> (HCPCR の				
								MZIZDL = 1				
								のとき)				

付録 SH7080 グループ

!	端子機能						端子状態	up.				
分類	端子名			リセッ	ルト状態		1	低消費電力状態		バス権	発振	POE
		ROM	パワ	フーオン ROM	シングル	マニュアル	ディープ ソフト	ソフト ウェア	スリープ	解放 状態	停止 検出時	機能使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
MTU2S	TIOC4AS ~ TIOC4DS			Z		I/O	Z	Z (HCPCRの MZIZDL=0 のとき)	I/O	I/O	I/O* <sup>4</sup>	Z
								K* <sup>1</sup> (HCPCRの MZIZDL=1 のとき)				
	TIC5US, TIC5VS, TIC5WS			Z		I	Z	Z	I	I	I	I
POE	POE0,  POE2 ~ POE4,  POE6 ~ POE8			Z		I	Z	Z	I	1	1	I
SCI	SCK0~SCK2			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	RXD0 ~ RXD2			Z		I	Z	Z	I	I	I	I
	TXD0 ~ TXD2			Z		0	Z	O*1	0	0	0	0
SCIF	SCK3			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	RXD3			Z		ı	Z	Z	1	I	I	I
	TXD3			Z		0	z	Z (HCPCRの MZIZEL=0 のとき) O* <sup>1</sup> (HCPCRの MZIZEL=1 のとき)	0	0	O* <sup>5</sup>	0

	端子機能						端子状態	Ę				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワイなし S張	フーオン ROM あり 拡張	シングル チップ	マニュアル	ディーブ ソフト ウェア スタンバイ	ソフト ウェア スタンバイ	スリープ	解放 状態	停止 検出時	機能使用時
SSU	SSCK			Z		I/O	z	z	I/O	I/O	I/O	I/O
	SCS	Z				I/O	Z	Z	I/O	I/O	I/O*5	I/O
	SSI			Z		I/O	z	z	I/O	I/O	I/O	I/O
	SSO			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
UBC	UBCTRG			Z		0	Z	O*1	0	0	0	0
A/D	AN0 ~ AN7			Z		I	Z	Z	1	1	ı	1
变換器	ADTRG			Z		1	Z	Z	ı	I	I	I
I/O ポート	PA3 ~ PA5、 PA7 ~ PA10、 PA12 ~ PA15			Z		I/O	Z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	PB0 ~ PB2、 PB4 ~ PB9			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PC0 ~ PC15			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD0 ~ PD8、 PD10			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD9、 PD11 ~ PD15			Z		1/0	z	Z (HCPCRの MZIZDL=0 のとき) K* <sup>1</sup> (HCPCRの MZIZDL=1 のとき)	I/O	I/O	I/O** <sup>4</sup>	z
	PE0 ~ PE3			Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	PE4、 PE6~PE8、 PE10			Z		I/O	Z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	PE12 ~ PE15			Z		I/O	z	Z (HCPCRの MZIZEL = 0 のとき) K* <sup>1</sup> (HCPCRの MZIZEL = 1 のとき)	I/O	I/O	I/O* <sup>5</sup>	Z
Ì	PF0 ~ PF7			Z		I	Z	Z	I	ı	1	ı

付録 SH7080 グループ

#### 【記号説明】

I : 入力O : 出力

H : ハイレベル出力L : ローレベル出力Z : ハイインピーダンス

K : 入力端子はハイインピーダンス、出力端子は状態保持

【注】 \*1 スタンバイコントロールレジスタ 6 ( STBCR6 ) の HIZ ビットを 1 にすると、出力端子はハイインピーダンスになります。

- \*2 共通コントロールレジスタ (CMNCR) の HIZCNT ビットを 1 にすると、出力になります。
- \*3 共通コントロールレジスタ (CMNCR) の HIZMEM ビットを 1 にすると、出力になります。
- \*4 大電流ポートコントロールレジスタ(HCPCR)の MZIZDL ビットを 0 にすると、ハイインピーダンスになります。
- \*5 大電流ポートコントロールレジスタ(HCPCR)のMZIZEL ビットを 0 にすると、ハイインピーダンスになります。
- \*6 パワーオンリセット中は入力になります。誤動作防止のためプルアップしてください。また、プルダウンが必要な場合は、1M 以上の抵抗値でプルダウンしてください。
- \*7 何も入力されないときは内部でプルアップします。

SH7080 グループ 付録

表 A.2 端子状態 (SH7084)

ý	端子機能						端子状態	į.				
分類	端子名			リセッ	ト状態			低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリーブ	解放	停止	機能
		ROM	lなし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
クロック	СК		0		Z	0	z	H* <sup>1</sup>	0	0	0	0
	XTAL			0		0	L	L	0	0	0	0
	EXTAL			1		I	Z	1	I	I	I	1
システム	RES			I		1	1	I	1	1	I	I
制御	MRES			Z		1	Z	* <sup>5</sup>	I	1	I* <sup>5</sup>	1
	WDTOVF			O*6		0	0	0	0	0	0	0
	BREQ			Z		I	Z	z	I	I	I	I
	BACK			Z		0	Z	Z	0	L	0	0
動作	MD0、MD1			I		ı	I	I	I	1	1	1
モード	ASEMD0			I* <sup>7</sup>		* <sup>7</sup>	* <sup>7</sup>	* <sup>7</sup>	I* <sup>7</sup>	I* <sup>7</sup>	I* <sup>7</sup>	I* <sup>7</sup>
制御	FWE			1		I	I	I	1	- 1	- 1	- 1
割り込み	NMI			I		ı	I	I	I	1	1	1
	IRQ0 ~ IRQ7			Z		I	Z	I	1	- 1	1	1
	IRQOUT			Z		0	Z	Z	0	0	O*5	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								H*1 (HCPCR Ø				
								MZIZEL = 1				
								のとき)				
アドレス	A0 ~ A17	(	)		Z	0	Z	Z*3	0	Z	0	0
バス	A18 ~ A25			Z		0	Z	Z*3	0	Z	0	0
データ	D0~D8、D10			Z		I/O	Z	Z	I/O	Z	I/O	I/O
バス	D9、D11~D15			Z		I/O	Z	Z	I/O	Z	I/O* <sup>4</sup>	I/O
バス制御	WAIT			Z		ı	Z	Z	I	Z	ı	ı
	CSO, CS1	H	+		Z	0	Z	Z*3	0	Z	0	0
	CS2 ~ CS7			Z		0	Z	Z*3	0	Z	0	0
	BS			Z		0	Z	Z*3	0	Z	0	0
	RASL			Z		0	Z	Z*2	0	Z*2	0	0
	CASL			Z		0	Z	Z*2	0	Z*2	0	0

SH7080 グループ 付録

ģ	端子機能						端子状態					
分類	端子名			リセッ	<b>ルト状態</b>		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
			張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
バス制御	DQMLU, DQMLL			Z		0	Z	Z* <sup>3</sup>	0	Z	0	0
	AH (PA16)			Z		0	Z	Z*3	0	Z	0	0
	ĀĦ ( PE14 )			Z		0	Z	Z	0	Z	O*5	0
								(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								Z*3				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	RDWR			Z		0	Z	Z*3	0	Z	0	0
	RD	Н		Z		0	Z	Z*3	0	Z	0	0
	WRH, WRL	Н		Z		0	Z	Z*3	0	Z	0	0
	CKE ( PE15 )			Z		О	Z	Z	0	Z*2	O*5	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								Z*2				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	CKE ( PA9/PA16 )			Z		0	Z	<b>Z</b> * <sup>2</sup>	0	<b>Z</b> * <sup>2</sup>	0	0
DMAC	DREQ0、 DREQ1			Z		I	Z	Z	I	I	1	I
	DACKO, DACK1			Z		0	Z	Z	0	0	O*5	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	TEND0, TEND1			Z		0	Z	O*1	0	0	0	0

	端子機能						端子状態					
分類	端子名			リセッ	ルト状態			低消費電力状態		パス権	発振	POE
			パ!なし 張 16bit	フーオン ROM あり 拡張	シングル チップ	マニュアル	ディーブ ソフト ウェア スタンパイ	ソフト ウェア スタンバイ	スリーブ	解放 状態	停止 検出時	機能使用時
MTU2	TCLKA~ TCLKD		<u>I</u>	Z		I	Z	z	I	I	I	ı
	TIOCOA ~			Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	TIOC1A, TIOC1B			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC2A, TIOC2B		z			I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3A,			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3B, TIOC3D			Z		I/O	z	Z (HCPCRの MZIZEL=0 のとき) K*' (HCPCRの MZIZEL=1	I/O	I/O	I/O* <sup>5</sup>	z
	TIOC4A - TIOC4D			Z		I/O	z	Z (HCPCRの MZIZEL=0 のとき) Ke <sup>1</sup> (HCPCRの MZIZEL=1 のとき)	I/O	I/O	I/O* <sup>5</sup>	Z
	TICSU, Z TICSV, TICSW		I	Z	z	ı	ı	ı	I			

	端子機能						端子状態	ux.				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	<b>リーオン</b>		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	lなし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
MTU2S	TIOC3AS, TIOC3CS			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3BS, TIOC3DS  TIOC4AS ~ TIOC4DS			z		I/O	z	Z (HCPCRの MZIZDL=0 のとき) K*¹ (HCPCRの MZIZDL=1 のとき) Z (HCPCRの MZIZDL=0 のとき)	I/O	1/0	I/O* <sup>4</sup>	Z
	TIC5US, TIC5VS, TIC5WS			Z		1	z	K* <sup>1</sup> (HCPCR の MZIZDL = 1 のとき) Z	ı	ı	ı	1
POE	POE0 ~ POE8			Z		ı	Z	Z	ı	ı	ı	ı
SCI	SCK0~SCK2			Z		I/O	Z	Z	I/O	1/0	1/0	I/O
301	RXD0 ~ RXD2			Z		I I	Z	Z	1/0	1/0	1/0	1/0
	TXD0~TXD2			Z		0	Z	O*1	0	0	0	0
SCIF	SCK3 ( PE6 )			Z		1/0	Z	z	1/0	1/0	1/0	1/0
JUIT				Z		1/0	Z	Z	1/0	1/0	I/O* <sup>5</sup>	1/0
	SCK3 (PE9)											
	RXD3 (PE4)			Z			Z	Z -			1	
	RXD3 ( PE11 )			Z _		- I	Z	Z - 1	-	-	* <sup>5</sup>	I
	TXD3 ( PE5 )			Z		0	Z	O*1	0	0	0	0

ij	端子機能						端子状態	Ę,				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	ーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
SCIF	TXD3 ( PE12 )			Z		0	Z	Z	0	0	O*5	0
								(HCPCR の				
								MZIZEL = 0				
								のとき)	<u> </u>			
								O*1				
								(HCPCR Ø				
								MZIZEL = 1 のとき)				
	RTS3			Z		0	Z	Z	0	0	O* <sup>5</sup>	0
	11100			_				(HCPCR の		0		0
								MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	CTS3			Z		I	z	Z	I	- 1	I* <sup>5</sup>	- 1
SSU	SSCK			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SCS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>5</sup>	I/O
	SSI			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SSO			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
IIC2	SCL			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SDA			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
UBC	UBCTRG			Z		0	Z	O*1	0	0	0	0
A/D	AN0 ~ AN7			Z		I	Z	Z	ı	I	I	1
変換器	ADTRG			Z		ı	Z	Z	ı	- 1	I	- 1
I/O	PA0 ~ PA17			Z		I/O	z	K*1	I/O	I/O	I/O	I/O
ポート	PB0 ~ PB9			Z		I/O	z	K*1	I/O	I/O	I/O	I/O
	PC0 ~ PC15			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD0 ~ PD8、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD10											

Ų	端子機能						端子状態	Ę				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		搲	張	あり	チップ		ウェア	スタンバイ				
		8bit	16bit	拡張			スタンバイ					
I/O	PD9、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
ポート	PD11 ~ PD15							(HCPCR Ø				
								MZIZDL = 0				
								のとき)				
								K*1				
								(HCPCR Ø				
								MZIZDL = 1				
								のとき)				
	PE0~PE3			Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	PE4 ~ PE8、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PE10											
	PE9、			Z		I/O	Z	Z	I/O	I/O	I/O*5	Z
	PE11 ~ PE15							(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								K*1				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	PF0 ~ PF7			Z		I	Z	Z	I	I	ļ	I

## 【記号説明】

I : 入力 O : 出力

H : ハイレベル出力L : ローレベル出力Z : ハイインピーダンス

K: 入力端子はハイインピーダンス、出力端子は状態保持

SH7080 グループ 付録

【注】 \*1 スタンバイコントロールレジスタ 6 ( STBCR6 ) の HIZ ビットを 1 にすると、出力端子はハイインピーダンスになります。

- \*2 共通コントロールレジスタ (CMNCR) の HIZCNT ビットを 1 にすると、出力になります。
- \*3 共通コントロールレジスタ (CMNCR) の HIZMEM ビットを 1 にすると、出力になります。
- \*4 大電流ポートコントロールレジスタ(HCPCR)の MZIZDL ビットを 0 にすると、ハイインピーダンスになります。
- \*5 大電流ポートコントロールレジスタ(HCPCR)のMZIZEL ビットを0にすると、ハイインピーダンスになります。
- \*6 パワーオンリセット中は入力になります。誤動作防止のためプルアップしてください。また、プルダウンが必要な場合は、1M 以上の抵抗値でプルダウンしてください。
- \*7 何も入力されないときは内部でプルアップします。

表 A.3 端子状態 (SH7085)

ţ	端子機能					端子状態	Xea				
分類	端子名		リセッ	ノト状態		1	低消費電力状態		バス権	発振	POE
		パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡張	あり	チップ		ウェア	スタンバイ				
		16bit 32bit	拡張			スタンバイ					
クロック	СК	0		Z	0	z	H*1	0	0	0	0
	XTAL		0		0	L	L	0	0	0	0
	EXTAL		I		I	Z	I	I	I	I	I
システム	RES		1		I	I	I	I	I	I	1
制御	MRES		Z		ı	Z	* <sup>6</sup>	I	I	* <sup>6</sup>	- 1
	WDTOVF		O*7		0	0	0	0	0	0	0
	BREQ		Z		I	Z	Z	I	I	I	1
	BACK		Z		0	Z	Z	0	L	0	0
動作	MD0、MD1		1		1	1	I	- 1	1	I	- 1
モード	ASEMD0		I*8		* <sup>8</sup>	* <sup>8</sup>	* <sup>8</sup>	I* <sup>8</sup>	I* <sup>8</sup>	I*8	I*8
制御	FWE		1		İ	1	1	1	1	I	I
割り込み	NMI		1		1	1	1	I	- 1	I	- 1
	IRQ0~IRQ7		Z		I	Z	1	I	- 1	I	- 1
	ĪRQOUT		Z		0	z	z	0	0	O*6	0
	(PE15)						(HCPCR の				
							MZIZEL = 0				
							のとき)				
							H* <sup>1</sup>				
							(HCPCRの MZIZEL=1				
							のとき)				
	IRQOUT		Z		0	Z	H*1	0	0	0	0
	(PD30)										
アドレス	A0 ~ A17	0		Z	0	Z	Z*3	0	z	0	0
バス	A18 ~ A25		Z		0	Z	Z*3	0	Z	0	0
データ	D0 ~ D8、D10、		Z		I/O	Z	Z	I/O	Z	I/O	I/O
バス	D16 ~ D23、										
	D30、D31										
	D9、D11~D15		Z		I/O	Z	Z	I/O	Z	I/O* <sup>5</sup>	I/O
	D24 ~ D29		Z		I/O	Z	Z	I/O	Z	I/O* <sup>4</sup>	I/O

ý	端子機能					端子状態	No.				
分類	端子名		リセ	ット状態			低消費電力状態		バス権	発振	POE
			パワーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROMなし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡張	あり	チップ		ウェア	スタンバイ				
		16bit 32b	拡張			スタンバイ					
バス制御	WAIT		Z		1	z	Z	I	Z	1	1
	CSO, CS1	н		Z	0	z	Z*3	0	Z	0	0
	CS2 (PA6)、		Z		0	z	Z*3	0	Z	0	0
	CS3 (PA7)、										
	CS4 ~ CS7										
	CS2 (PD28),		Z		0	Z	Z	0	Z	O*4	0
	CS3 ( PD29 )						(HCPCR の				
							MZIZDH = 0				
							のとき)	<u> </u>			
							Z*3				
							(HCPCR の				
							MZIZDH = 1				
						_	のとき)				
	CE1A, CE1B,		Z		0	Z	Z*3	0	Z	0	0
	BS BS		Z		0	Z	Z*3	0	Z	0	0
	RASU, RASL		Z		0	Z	Z*2	0	Z*2	0	0
	CASU, CASL		Z		0	Z	Z*2	0	Z*2	0	0
	DQMUU		Z		0	Z	Z*3	0	Z	0	0
	( PA23/PA16 ).		۷								0
	DQMUL										
	DQMLU,										
	DQMLL										
	DQMUU( PE14 )		Z		0	Z	Z	0	Z	O*6	0
							(HCPCRの				
							MZIZEL = 0				
							のとき)				
							Z*3				
							(HCPCR の				
							MZIZEL = 1				
							のとき)				
	ĀĦ		Z		0	Z	Z*3	0	Z	0	0
	( PA23/PA16 )										

Ì	端子機能						端子状態	Į.				
分類	端子名			リセッ	ット状態		1	低消費電力状態		バス権	発振	POE
			パ! 1なし 3張	フーオン ROM あり	シングルチップ	マニュアル	ディープ ソフト ウェア	ソフト ウェア スタンバイ	スリーブ	解放状態	停止 検出時	機能使用時
		16bit	32bit	拡張	F97		スタンバイ					
バス制御	ĀН ( PE14 )	TODIC	3201	Z		0	Z	Z (HCPCRの MZIZEL=0 のとき) Z* <sup>3</sup> (HCPCRの MZIZEL=1 のとき)	0	Z	O*6	0
	FRAME			Z		0	Z	Z*3	0	Z	0	0
	RDWR			Z		0	Z	Z*3	0	Z	0	0
	RD		Н		Z	0	Z	Z*3	0	Z	0	0
	ICIORD			Z		0	Z	Z*3	0	Z	0	0
	WRHH( PA23 ), WRHL	Z	Н		Z	0	Z	Z*3	0	Z	0	0
	WRHH (PE14)			Z		0	z	Z (HCPCRの MZIZEL=0 のとき) Z* <sup>2</sup> (HCPCRの MZIZEL=1 のとき)	0	z	O*e	0
	WRHH (PA16)			Z		0	Z	Z*3	0	Z	0	0
	WRH, WRL		Н		Z	0	Z	Z*3	0	Z	0	0
	WE			Z		0	Z	Z*3	0	Z	0	0
	( PA23/PA16 )			Z		0	z	<b>Z</b> * <sup>3</sup>	0	Z	0	0
	ICIOWR( PE14 )			Z		0	z	Z (HCPCRの MZIZEL=0 のとき) Z* <sup>3</sup> (HCPCRの MZIZEL=1 のとき)	О	Z	O* <sup>6</sup>	0
	ĪOIS16			Z		I	Z	Z	I	I	1	1

ý	端子機能						端子状態	E				
分類	端子名			リセッ	ット状態		1	低消費電力状態		バス権	発振	POE
			Λί	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拢	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
バス制御	CKE (PE15)			Z	I	0	Z	Z	0	Z*2	O*6	0
								(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								Z*2				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	CKE (PA9/PA16)			Z		0	Z	Z*²	0	<b>Z</b> * <sup>2</sup>	0	0
DMAC	DREQ0			Z		I	Z	Z	1	- 1	I*4	I
	(PD24)、											
	DREQ1 (PD25)											
	DREQ0			Z		I	Z	Z	1	- 1	- 1	ı
	( PA2/PE0 ) 、											
	DREQ1											
	( PA5/PE2 ) 、											
	DREQ2, DREQ3											
	DACK0			Z		0	Z	Z	0	0	O* <sup>4</sup>	0
	(PD26)、							(HCPCRの				
	DACK1 (PD27)							MZIZDH = 0				
								のとき)				
								O*1				
								(HCPCRの				
								MZIZDH = 1				
								のとき)				
	DACK0			Z		0	Z	Z	0	0	O*6	0
	(PE14)、							(HCPCRの				
	DACK1 (PE15)							MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	DACK2、DACK3			Z		0	Z	O*1	0	0	0	0
	TEND0、TEND1			Z		0	Z	O*1	0	0	0	0

	端子機能					端子状態	E				
分類	端子名		リセ	ット状態		1	低消費電力状態		バス権	発振	POE
		パワ なし 張 32bit	フーオン ROM あり 拡張	シングル チップ	マニュアル	ディーブ ソフト ウェア スタンバイ	ソフト ウェア スタンパイ	スリーブ	解放 状態	停止 検出時	機能使用時
MTU2	TCLKA~ TCLKD	I	Z	I	I	Z	Z	I	I	I	I
	TIOCOA ~		Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	TIOC1A, TIOC1B		Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC2A、 TIOC2B	z			I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3A, TIOC3C		Z		I/O	Z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	TIOC3B, TIOC3D		Z		I/O	z	Z (HCPCRの MZIZEL=0 のとき) K* <sup>1</sup> (HCPCRの MZIZEL=1 のとき)	I/O	I/O	I/O* <sup>6</sup>	Z
	TIOC4A ~ TIOC4D		Z		I/O	z	Z (HCPCRの MZIZEL=0 のとき) K* <sup>1</sup> (HCPCRの MZIZEL=1 のとき)	I/O	I/O	I/O* <sup>6</sup>	z
	TIC5U, TIC5V, TIC5W		Z		I	Z	z	I	I	I	I

Š	端子機能						端子状態	E				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	lなし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
MTU2S	TIOC3AS,			z		I/O	z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	TIOC3CS											
	TIOC3BS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>5</sup>	Z
	(PD9)、							(HCPCR Ø				
	TIOC3DS							MZIZDL = 0				
	(PD11)							のとき)				
								K*1				
								(HCPCRの				
								MZIZDL = 1				
								のとき)				
	TIOC3BS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
	(PD29)、							(HCPCRの				
	TIOC3DS							MZIZDH = 0				
	(PD28)							のとき)				
								K*1				
								(HCPCRの				
								MZIZDH = 1				
								のとき)				
	TIOC4AS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>5</sup>	Z
	(PD12)、							(HCPCR の				
	TIOC4BS							MZIZDL = 0				
	(PD13)、							のとき)				
	TIOC4CS							K*1				
	(PD14)、							(HCPCRの				
	TIOC4DS							MZIZDL = 1				
	(PD15)、							のとき)				
	TIOC4AS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
	(PD27),						_	(HCPCR の		,,,	,,-	_
	TIOC4BS							MZIZDH = 0				
	(PD26),							のとき)				
	TIOC4CS							K*1				
	(PD25)、							(HCPCR Ø				
	TIOC4DS							MZIZDH = 1				
	(PD24)、							のとき)				
	TIC5US,			Z		I	z	z	I	I	ı	I
	TIC5VS,											
	TIC5WS											

	端子機能						端子状態	No.				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	<b>フ</b> ーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
POE	POE0 ~ POE8			Z		I	Z	z	1	- 1	I	I
SCI	SCK0 ~ SCK2			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	RXD0 ~ RXD2			Z		I	Z	Z	I	I	I	Ţ
	TXD0 ~ TXD2			Z		0	Z	O*1	0	0	0	0
SCIF	SCK3 ( PE6 )			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SCK3 (PE9)			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>6</sup>	I/O
	RXD3 (PE4)			Z		I	Z	Z	I	I	I	I
	RXD3 ( PE11 )			Z		I	Z	Z	I	I	I* <sup>6</sup>	I
	TXD3 (PE5)			Z		0	Z	O*1	0	0	0	0
	TXD3 (PE12)			Z		0	Z	Z	0	0	O*6	0
								(HCPCR の				
								MZIZEL = 0				
								のとき)				
								0*1				
								(HCPCRの MZIZEL=1				
								のとき )				
	RTS3			Z		0	Z	z	0	0	O*6	0
								(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	CTS3			Z		I	Z	Z	I	L	* <sup>6</sup>	I
SSU	SSCK			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SCS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>6</sup>	I/O
	SSI			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SSO			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
IIC2	SCL			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SDA			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
UBC	UBCTRG			Z		0	Z	O*1	0	0	0	0

分類	端子名											
				リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	lなし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
A/D	ANO ~ AN7			Z		I	Z	Z	I	ı	Ī	I
変換器	ADTRG			Z		I	Z	Z	I	I	I	I
I/O	PA0 ~ PA25			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
ポート	PB0 ~ PB9			Z		I/O	Z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	PC0 ~ PC15			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD0 ~ PD8、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD10、											
	PD16 ~ PD23、 PD30、PD31											
	PD9、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>5</sup>	Z
	PD11 ~ PD15			_		1/0		(HCPCR Ø	1/0	1/0	1/0	_
								MZIZDL = 0				
								のとき)				
								K*1				
								(HCPCRの				
								MZIZDL = 1				
								のとき)				
	PD24 ~ PD29			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
								(HCPCRの				
								MZIZDH = 0				
								のとき) 				
								(HCPCR Ø				
								MZIZDH = 1				
								のとき)				
	PE0 ~ PE3			z		I/O	Z	K*1	I/O	I/O	I/O	z
	PE4 ~ PE8、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PE10											
	PE9、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>6</sup>	Z
	PE11 ~ PE15							(HCPCRの				
								MZIZEL = 0				
								のとき)				
								K*1				
								(HCPCRの MZIZEL=1				
								のとき)				
	PF0 ~ PF7			Z		ı	Z	z	ı	1	1	1

#### 【記号説明】

: 入力 0 : 出力

: ハイレベル出力 Н : ローレベル出力 1 : ハイインピーダンス Ζ

: 入力端子はハイインピーダンス、出力端子は状態保持

【注】 \*1 スタンバイコントロールレジスタ 6 (STBCR6) の HIZ ビットを 1 にすると、出力端子はハイインピーダンスにな ります。

- \*2 共通コントロールレジスタ (CMNCR) の HIZCNT ビットを 1 にすると、出力になります。
- 共通コントロールレジスタ (CMNCR)の HIZMEM ビットを 1 にすると、出力になります。 \*3
- \*4 大電流ポートコントロールレジスタ(HCPCR)の MZIZDH ビットを 0 にすると、ハイインピーダンスになります。
- \*5 大電流ポートコントロールレジスタ(HCPCR)の MZIZDL ビットを 0 にすると、ハイインピーダンスになります。
- 大電流ポートコントロールレジスタ(HCPCR)の MZIZEL ビットを 0 にすると、ハイインピーダンスになります。 \*6
- パワーオンリセット中は入力になります。誤動作防止のためプルアップしてください。また、プルダウンが必要な 場合は、1M 以上の抵抗値でプルダウンしてください。
- \*8 何も入力されないときは内部でプルアップします。

2014.10.16

SH7080 グループ 付録

表 A.4 端子状態 (SH7086)

ý	<b>端子機能</b>					端子状態	態				
分類	端子名		リセッ	ルト状態			低消費電力状態		バス権	発振	POE
		パ ROM なし	ワーオン	シングル	マニュアル	ディープ ソフト	ソフト ウェア	スリープ	解放状態	停止 検出時	機能使用時
		拡張 16bit 32bit	あり拡張	チップ		ウェア スタンバイ	スタンバイ				
クロック	СК	0		Z	0	Z	H* <sup>1</sup>	0	0	0	0
	XTAL		0	I.	0	L	L	0	0	0	0
	EXTAL		1		I	Z	ı	I	I	I	ı
システム	RES		1		I	I	ı	ı	ı	I	ı
制御	MRES		Z		ı	Z	* <sup>7</sup>	I	I	I* <sup>7</sup>	I
	WDTOVF		O*8		0	0	0	0	0	0	0
	BREQ		Z		ı	Z	Z	ı	I	ı	ı
	BACK		Z		0	Z	Z	0	L	0	0
動作	MD0、MD1		1		İ	ı	ı	ı	ı	ı	1
モード	ASEMD0		I*9		I*9	I*9	I*9	I*9	[* <sup>9</sup>	* <sup>9</sup>	* <sup>9</sup>
制御	FWE		1		I	I	ı	ı	ı	1	1
割り込み	NMI		1		İ	ı	ı	ı	ı	ı	ı
	IRQ0 ~ IRQ7		Z		İ	Z	ı	ı	ı	ı	1
	IRQOUT (PE15)		Z		0	Z	Z (HCPCR の MZIZEL = 0 のとき)	0	0	O* <sup>7</sup>	0
							H* <sup>1</sup> (HCPCR の MZIZEL = 1 のとき)				
	IRQOUT (PD30)		Z		0	Z	H* <sup>1</sup>	0	0	0	0
アドレス	A0 ~ A25	0		Z	0	Z	Z*3	0	Z	0	0
バス	A26 ~ A29		Z		0	Z	Z*3	0	Z	0	0
データ バス	D0 ~ D8, D10, D16 ~ D23, D30, D31		Z		I/O	Z	Z	I/O	Z	I/O	I/O
	D9、D11~D15		z		I/O	z	Z	I/O	z	I/O* <sup>5</sup>	I/O
	D24 ~ D29		z		I/O	Z	Z	I/O	Z	I/O* <sup>4</sup>	I/O

ij	端子機能						端子状態	E.				
分類	端子名			リセッ	ット状態		1	低消費電力状態		バス権	発振	POE
			Λζ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
バス制御	WAIT			z		I	Z	Z	I	Z	I	1
	CSO, CS1	H	1		Z	0	Z	Z*3	0	Z	0	0
	CS2 (PA6),			Z		0	Z	Z*3	0	Z	0	0
	CS3 (PA7)、											
	CS4 ~ CS7											
	CS2 (PD28),			Z		0	Z	Z	0	Z	O*4	0
	CS3 (PD29)							(HCPCRの				
								MZIZDH = 0				
								のとき)				
								Z*3				
								(HCPCR Ø				
								MZIZDH = 1 のとき)				
	CS8			Z		0	Z	Z	0	Z	O*6	0
	US8			2		0	2	(HCPCR Ø	0	2	0*	O
								MZIZEH = 0				
								のとき)				
								Z*3				
								(HCPCR の				
								MZIZEH = 1				
								のとき)				
	CE1A, CE1B,			Z		0	Z	Z*3	0	Z	0	0
	CE2A、CE2B											
	BS			Z		0	Z	Z*3	0	Z	0	0
	RASU, RASE			Z		0	Z	Z*2	0	Z*2	0	0
	CASU, CASE			Z		0	Z	Z*2	0	Z*2	0	0
	DQMUU			Z		0	Z	Z*3	0	Z	0	0
	( PA23/PA16 ),											
	DQMUL,											
	DQMLU,											
	DQMLL											

עָּ	端子機能						端子状態	NOX.				
分類	端子名			リセッ	ット状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拢	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
バス制御	DQMUU( PE14 )			z		0	Z	Z	0	Z	O*7	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								Z*3				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	AH ( PA23/PA16 )			Z		0	Z	Z* <sup>3</sup>	0	Z	0	0
	ĀĦ ( PE14 )			Z		0	Z	Z	0	Z	O*7	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								Z*3				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	FRAME			Z		0	Z	Z*3	0	Z	0	0
	RDWR			Z		0	Z	Z*3	0	Z	0	0
	RD	ı	Н		Z	0	Z	Z*3	0	Z	0	0
	ICIORD			Z		0	Z	Z*3	0	Z	0	0
	WRHH( PA23 ), WRHL	Z	Н		Z	0	Z	<b>Z</b> * <sup>3</sup>	0	Z	0	0
	WRHH ( PE14 )			z		0	Z	Z	0	Z	O*7	0
								(HCPCR Ø				
								MZIZEL = 0				
								のとき)				
								Z*3				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	WRHH (PA16)			Z		0	Z	Z*3	0	Z	0	0
	WRH, WRL	ı	Н		Z	0	z	Z*3	0	Z	0	0
	WE			Z		0	Z	Z*3	0	Z	0	0

ţ	端子機能						端子状態	NE.				
分類	端子名			リセッ	ノト状態			低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
バス制御	ICIOWR			Z		0	Z	Z*3	0	Z	0	0
	( PA23/PA16 )											
	ICIOWR( PE14 )			Z		0	Z	Z	0	Z	O* <sup>7</sup>	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								Z*3				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	IOIS16			Z		1	Z	Z	I	I	I	- 1
	CKE (PE15)			Z		0	z	Z	0	<b>Z</b> * <sup>2</sup>	O*7	0
								(HCPCRの				
								MZIZEL = 0				
								のとき)				
								Z*2				
								(HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	CKE			Z		0	Z	<b>Z</b> * <sup>2</sup>	0	Z*2	0	0
	( PA9/PA16 )											
DMAC	DREQ0			Z		1	Z	Z	1	1	I*4	- 1
	(PD24)、											
	DREQ1 (PD25)											
	DREQ0			Z		1	z	z	1	1	ı	1
	( PA2/PE0 ) 、											
	DREQ1											
	( PA5/PE2 ) 、											
	DREQ2、											
	DREQ3											

	端子機能						端子状態	į.				
分類	端子名			リセッ	ット状態			低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
DMAC	DACK0			Z		0	Z	Z	0	0	O*4	0
	(PD26)、							(HCPCR の				
	DACK1 (PD27)							MZIZDH = 0				
								のとき)				
								O*1				
								(HCPCR の				
								MZIZDH = 1				
								のとき)				
	DACK0			Z		О	Z	Z	0	0	O*7	0
	(PE14)、							(HCPCR の				
	DACK1 (PE15)							MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	DACK2, DACK3			Z		0	Z	O*1	0	0	0	0
	TENDO, TEND1			Z		0	Z	O*1	0	0	0	0
MTU2	TCLKA~			Z		1	Z	Z	I	I	I	I
	TCLKD											
	TIOC0A ~			Z		I/O	Z	K*1	I/O	I/O	I/O	Z
	TIOC0D											
	TIOC1A、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC1B											
	TIOC2A、			Z		I/O	z	K*1	I/O	I/O	I/O	I/O
	TIOC2B											
	TIOC3A,			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3C											
	TIOC3B、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>7</sup>	Z
	TIOC3D							(HCPCRの				
								MZIZEL = 0				
								のとき)				
								K*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				

	端子機能						端子状態	<u>K</u>				
分類	端子名			リセッ	ット状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拢	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
MTU2	TIOC4A ~			Z		I/O	z	Z	I/O	I/O	I/O* <sup>7</sup>	Z
	TIOC4D							(HCPCR の				
								MZIZEL = 0				
								のとき)				
								K*1				
								(HCPCR の				
								MZIZEL = 1				
								のとき)				
	TIC5U、			Z		1	z	z	1	- 1	1	ı
	TIC5V、											
	TIC5W											
MTU2S	TIOC3AS,			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	TIOC3CS											
	TIOC3BS			Z		I/O	Z	Z	I/O	I/O	I/O*5	Z
	(PD9)、							(HCPCR の				
	TIOC3DS							MZIZDL = 0				
	(PD11)							のとき)				
								K*1				
								(HCPCR Ø				
								MZIZDL = 1				
								のとき)				
	TIOC3BS			Z		I/O	z	Z	I/O	I/O	I/O*4	Z
	(PD29)、							(HCPCR Ø				
	TIOC3DS							MZIZDH = 0				
	(PD28)							のとき)				
								K*1				
								(HCPCR Ø				
								MZIZDH = 1				
								のとき)				
	TIOC3BS			Z		I/O	Z	Z	I/O	I/O	I/O*6	Z
	(PE16)、							(HCPCR の				
	TIOC3DS							MZIZEH = 0				
	(PE17)							のとき)				
								K*1				
								(HCPCR の				
								MZIZEH = 1				
<u> </u>								のとき)				

ŝ	端子機能						端子状態	態				
分類	端子名			リセッ	ト状態			低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
MTU2S	TIOC4AS			Z		I/O	z	Z	I/O	I/O	I/O*5	Z
	(PD12)、							(HCPCRの				
	TIOC4BS							MZIZDL = 0				
	(PD13)、							のとき)				
	TIOC4CS							K*1				
	(PD14),							( HCPCR Ø				
	TIOC4DS							MZIZDL = 1				
	(PD15)、							のとき)				
	TIOC4AS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
	(PD27)、							( HCPCR Ø				
	TIOC4BS							MZIZDH = 0				
	(PD26)、							のとき)				
	TIOC4CS							K*1				
	(PD25)、							(HCPCRの				
	TIOC4DS							MZIZDH = 1				
	(PD24)、							のとき)				
	TIOC4AS			Z		I/O	z	z	I/O	I/O	I/O* <sup>6</sup>	Z
	(PE18)、							(HCPCRの				
	TIOC4BS							MZIZEH = 0				
	(PE19)、							のとき)				
	TIOC4CS							K*1				
	(PE20)、							(HCPCRの				
	TIOC4DS							MZIZEH = 1				
	(PE21)、							のとき)				
	TIC5US,			Z		1	Z	Z	ı	1	1	1
	TIC5VS,											
	TIC5WS											
POE	POE0 ~ POE8			Z		I	Z	Z	I	I	I	I
SCI	SCK0 ~ SCK2			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	RXD0 ~ RXD2			Z		I	Z	Z	I	I	I	I
	TXD0 ~ TXD2			Z		0	Z	O*1	0	0	0	0
SCIF	SCK3 (PE6)			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
	SCK3 (PE9)			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>7</sup>	I/O
	RXD3 (PE4)			Z		1	Z	Z	I	I	I	I
	RXD3 ( PE11 )			Z		1	Z	Z	I	I	I* <sup>7</sup>	I
	TXD3 ( PE5 )			Z		0	Z	O*1	0	0	0	0

	端子機能						端子状態	New York				
分類	端子名			リセッ	<b>ルト状態</b>		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
		拡	張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
SCIF	TXD3 ( PE12 )			Z		0	z	Z	0	0	O*7	0
								(HCPCR の				
								MZIZEL = 0				
								のとき)				
								O*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	RTS3			Z		0	Z	Z	0	0	O* <sup>7</sup>	0
								(HCPCR Ø				
								MZIZEL = 0 のとき)				
								O*¹ (HCPCR Ø				
								MZIZEL = 1				
								のとき)				
	CTS3			Z		1	Z	Z	1	1	* <sup>7</sup>	1
SSU	SSCK			Z		I/O	z	Z	I/O	I/O	I/O	I/O
	SCS			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>7</sup>	I/O
	SSI			Z		I/O	z	z	I/O	I/O	I/O	I/O
	SSO			Z		I/O	z	Z	I/O	I/O	I/O	I/O
IIC2	SCL			Z		I/O	z	Z	I/O	I/O	I/O	I/O
	SDA			Z		I/O	Z	Z	I/O	I/O	I/O	I/O
UBC	UBCTRG			Z		0	Z	O*1	0	0	0	0
A/D	AN0 ~ AN15			Z		I	Z	Z	I	I	I	I
変換器	ADTRG			Z		I	Z	Z	I	I	I	I
I/O	PA0 ~ PA29			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
ポート	PB0 ~ PB9			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PC0 ~ PC15、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PC18 ~ PC25											
	PD0 ~ PD8、			Z		I/O	Z	K*1	I/O	I/O	I/O	I/O
	PD10、											
	PD16 ~ PD23、											
	PD30、PD31											

ý	端子機能						端子状態	No.				
分類	端子名			リセッ	ト状態		1	低消費電力状態		バス権	発振	POE
			パワ	フーオン		マニュアル	ディープ	ソフト	スリープ	解放	停止	機能
		ROM	1なし	ROM	シングル		ソフト	ウェア		状態	検出時	使用時
			張	あり	チップ		ウェア	スタンバイ				
		16bit	32bit	拡張			スタンバイ					
I/O	PD9、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>5</sup>	Z
ポート	PD11 ~ PD15							(HCPCRの				
								MZIZDL = 0				
								のとき)				
								K*1				
								(HCPCRの				
								MZIZDL = 1				
								のとき)				
	PD24 ~ PD29			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>4</sup>	Z
								(HCPCR Ø				
								MZIZDH = 0				
								のとき)				
								K*1				
								(HCPCR Ø				
								MZIZDH = 1				
								のとき)				
	PE0 ~ PE3			Z		I/O	z	K*1	I/O	I/O	I/O	Z
	PE4 ~ PE8、 PE10			Z		I/O	Z	K* <sup>1</sup>	I/O	I/O	I/O	I/O
	PE9、			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>7</sup>	Z
	PE11 ~ PE15							(HCPCRの				
								MZIZEL = 0				
								のとき)				
								K*1				
								(HCPCRの				
								MZIZEL = 1				
								のとき)				
	PE16 ~ PE21			Z		I/O	Z	Z	I/O	I/O	I/O* <sup>6</sup>	Z
								(HCPCR Ø				
								MZIZEH = 0				
								のとき)				
								K*1				
								(HCPCRの				
								MZIZEH = 1				
								のとき)				
	PF0~PF15			Z		I	Z	Z	ı	- 1	I	I

#### 【記号説明】

I : 入力 O : 出力

H : ハイレベル出力L : ローレベル出力Z : ハイインピーダンス

K : 入力端子はハイインピーダンス、出力端子は状態保持

【注】 \*1 スタンバイコントロールレジスタ 6 ( STBCR6 ) の HIZ ビットを 1 にすると、出力端子はハイインピーダンスになります。

- \*2 共通コントロールレジスタ (CMNCR) の HIZCNT ビットを 1 にすると、出力になります。
- \*3 共通コントロールレジスタ (CMNCR)の HIZMEM ビットを 1 にすると、出力になります。
- \*4 大電流ポートコントロールレジスタ( HCPCR )の MZIZDH ビットを 0 にすると、 ハイインピーダンスになります。
- \*5 大電流ポートコントロールレジスタ(HCPCR)のMZIZDL ビットを0にすると、ハイインピーダンスになります。
- \*6 大電流ポートコントロールレジスタ(HCPCR)のMZIZEH ビットを0にすると、ハイインピーダンスになります。
- \*7 大電流ポートコントロールレジスタ(HCPCR)のMZIZEL ビットを0にすると、ハイインピーダンスになります。
- \*8 パワーオンリセット中は入力になります。誤動作防止のためプルアップしてください。また、プルダウンが必要な場合は、1M 以上の抵抗値でプルダウンしてください。
- \*9 何も入力されないときは内部でプルアップします。

SH7080 グループ 付録

# B. 未使用端子の処理

表 B.1 未使用端子の処理

端子	処理
NMI	ハイレベル固定 ( プルアップ )
WDTOVF	オープン(ブルダウンが必要な場合は 1MΩ以上の抵抗を使用してください。)
AVref	AVref = AVcc
AVcc、AVss	AVcc = Vcc、 AVss = Vss
ASEMD0	ハイレベル固定アップ ( プルアップ )
PF0~PF7 (SH7086はPF0~PF15)	AVcc もしくは AVss に抵抗を用いて接続
上記以外の入力専用端子	固定 ( プルアップ / プルダウン )
上記以外の入出力専用端子	入力端子設定にして固定 (プルアップ/ブルダウン)
	または出力設定にしてオープン
出力専用端子	オープン

- 【注】 1. プルアップ / プルダウンは抵抗を用いて、Vcc もしくは GND に接続してください。
  - 2. H-UDI 使用時の端子処理は、使用するエミュレータの仕様に従ってください。

付録-33

# C. バス関連信号の端子状態

表 C.1 バス関連信号の端子状態(1)

端子名		内蔵 ROM 空間	内蔵 RAM 空間	内蔵周辺モジュール空間
<u>CS0</u> ~ <u>CS8</u>		Н	Н	Н
CE1A, CE1B, CE2B		Н	н	н
BS		Н	Н	Н
RASU, RASL		Н	Н	Н
CASU, CASL		Н	Н	Н
DQMUU		Н	Н	Н
DQMUL		Н	Н	Н
DQMLU		Н	Н	Н
DQMLL		Н	Н	Н
ĀĦ		L	L	L
FRAME		Н	Н	Н
RDWR	R	Н	Н	Н
	W	-	Н	Н
RD	R	Н	Н	Н
	W	-	Н	Н
ICIORD	R	Н	Н	Н
	W	-	Н	Н
WRHH	R	Н	Н	Н
	W	-	Н	Н
WRHL	R	Н	Н	Н
	W	-	Н	Н
WRH	R	Н	Н	Н
	W	-	Н	Н
WRL	R	Н	Н	Н
	W	-	Н	Н
WE	R	Н	Н	Н
	W	-	Н	Н
ICIOWR	R	Н	Н	Н
	W	-	Н	Н
A29 ~ A0		アドレス*	アドレス*	アドレス*
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		Hi-Z	Hi-Z	Hi-Z
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z

SH7080 グループ 付録

## 【記号説明】

R:読み出し W:書き込み

【注】 \* 以前にアクセスした外部空間のアドレス値

表 C.1 バス関連信号の端子状態(2)

端子名			外部空間	(通常空間)	
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード / ロングワード
CSO~CS8		有効	有効	有効	有効
CE1A, CE1B,		Н	Н	Н	Н
CE2A、CE2B					
BS		L	L	L	L
RASU, RASL		Н	Н	Н	Н
CASU, CASL		Н	Н	Н	Н
DQMUU		Н	Н	Н	Н
DQMUL		Н	Н	Н	Н
DQMLU		Н	Н	Н	Н
DQMLL		Н	Н	Н	Н
ĀĦ		L	L	L	L
FRAME		Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н
	W	L	L	L	L
RD	R	L	L	L	L
	W	Н	Н	Н	Н
ICIORD	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHH	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHL	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRH	R	Н	Н	Н	Н
	W	Н	L	Н	L
WRL	R	Н	Н	Н	Н
	W	L	Н	L	L
WE	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
ICIOWR	R	Н	Н	Н	Н
	W	Н	Н	Н	Н

端子名		外部空間 (通常空間)				
	8 ビット空間	16 ビット空間				
		上位バイト 下位バイト ワード/ロングワード				
A29 ~ A0	アドレス	アドレス	アドレス	アドレス		
D31 ~ D24	Hi-Z	Hi-Z	Hi-Z	Hi-Z		
D23 ~ D16	Hi-Z	Hi-Z	Hi-Z	Hi-Z		
D15 ~ D8	Hi-Z	データ	Hi-Z	データ		
D7 ~ D0	データ	Hi-Z	データ	データ		

## 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態(3)

端子名		外部空間(通常空間)						
					32 ビット空間			
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード
CS0~CS8		有効	有効	有効	有効	有効	有効	有効
CE1A, CE1		Н	Н	Н	Н	Н	Н	Н
CE2A、CE2	2B							
BS		L	L	L	L	L	L	L
RASU, RAS	SL	Н	Н	Н	Н	Н	Н	Н
CASU, CAS	SL	Н	Н	Н	Н	Н	Н	Н
DQMUU		Н	Н	Н	Н	Н	Н	Н
DQMUL		Н	Н	Н	Н	Н	Н	Н
DQMLU		Н	Н	Н	Н	Н	Н	Н
DQMLL		Н	н	н	Н	н	н	Н
ĀĦ		L	L	L	L	L	١	L
FRAME		Н	Н	Н	Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н	Н	Н	Н
	W	L	L	L	L	L	L	L
RD	R	L	L	L	L	L	L	L
	W	Н	Н	Н	Н	Н	Н	Н
ICIORD	R	Н	Н	Н	Н	Н	Н	Н
	W	Н	Н	Н	Н	Н	Н	Н
WRHH	R	Н	Н	Н	Н	Н	Н	Н
	W	L	Н	Н	Н	L	Н	L

端子名		外部空間 (通常空間)							
		32 ビット空間							
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード	
WRHL	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	L	Н	Н	L	Н	L	
WRH	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	L	Н	Н	L	L	
WRL	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	L	Н	L	L	
WE	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	Н	Н	Н	Н	
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	Н	Н	Н	Н	
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	
D31 ~ D24		データ	Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D23 ~ D16		Hi-Z	データ	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D15 ~ D8		Hi-Z	Hi-Z	データ	Hi-Z	Hi-Z	データ	データ	
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	データ	

# 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態(4)

端子名	外部空間(バイト選択付き SRAM)						
	16 ビット空間						
	上位バイト	下位バイト	ワード / ロングワード				
CS0 ~ CS8	有効	有効	有効				
CE1A, CE1B, CE2A, CE2B	н	н	н				
BS	L	L	L				
RASU, RASL	Н	Н	Н				
CASU, CASL	Н	Н	Н				
DQMUU	Н	Н	Н				
DQMUL	Н	Н	Н				
DQMLU	Н	Н	Н				
DQMLL	Н	Н	Н				
ĀĦ	L	L	L				

端子名	i	5	小部空間(バイト選択付き SRAM	M)
			16 ビット空間	
		上位バイト	下位バイト	ワード / ロングワード
FRAME		Н	Н	Н
RDWR	R	Н	Н	Н
	W	L	L	L
RD	R	L	L	L
	W	Н	Н	Н
ICIORD	R	Н	Н	Н
	W	Н	Н	Н
WRHH	R	Н	Н	Н
	W	Н	Н	Н
WRHL	R	Н	Н	Н
	W	Н	Н	Н
WRH	R	L	Н	L
	W	L	Н	L
WRL	R	Н	L	L
	W	Н	L	L
WE	R	Н	Н	Н
	W	Н	Н	Н
ICIOWR	R	Н	Н	Н
	W	Н	Н	Н
A29 ~ A0		アドレス	アドレス	アドレス
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		データ	Hi-Z	データ
D7 ~ D0		Hi-Z	データ	データ

# 【記号説明】

R:読み出し W:書き込み

SH7080 グループ 付録

表 C.1 バス関連信号の端子状態(5)

端子名		外部空間(パイト選択付き SRAM)							
					32 ビット空間				
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード	
CS0 ~ CS8		有効	有効	有効	有効	有効	有効	有効	
CE1A, CE1		Н	Н	Н	Н	Н	Н	Н	
BS		L	L	L	L	L	L	L	
RASU, RAS	SL	Н	Н	Н	Н	Н	Н	Н	
CASU, CAS	SL	Н	Н	Н	Н	Н	Н	Н	
DQMUU		Н	Н	Н	Н	Н	Н	Н	
DQMUL		Н	Н	Н	Н	Н	Н	Н	
DQMLU		Н	Н	Н	Н	Н	Н	Н	
DQMLL		Н	Н	Н	Н	Н	Н	Н	
ĀĦ		L	L	L	L	L	L	L	
FRAME		Н	Н	Н	Н	Н	Н	Н	
RDWR	R	Н	Н	Н	Н	Н	Н	Н	
	W	L	L	L	L	L	L	L	
RD	R	L	L	L	L	L	L	L	
	W	Н	Н	Н	Н	Н	Н	Н	
ICIORD	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	Н	Н	Н	Н	
WRHH	R	L	Н	Н	Н	L	Н	L	
	W	L	Н	Н	Н	L	Н	L	
WRHL	R	Н	L	Н	Н	L	Н	L	
	W	Н	L	Н	Н	L	Н	L	
WRH	R	Н	H	Ш	Н	н	L	L	
	W	Н	H	١	Н	н	L	L	
WRL	R	Н	Н	Н	L	Н	L	L	
	W	Н	Н	Н	L	Н	L	L	
WE	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	Н	Н	Н	Н	
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н	
	W	Н	Н	Н	Н	Н	Н	Н	
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	
D31 ~ D24		データ	Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D23 ~ D16		Hi-Z	データ	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D15 ~ D8		Hi-Z	Hi-Z	データ	Hi-Z	Hi-Z	データ	データ	
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	データ	

## 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態(6)

端子名			外部空間 ( バースト RC	OM(クロック非同期))	
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード/ロングワード
CSO~CS8		有効	有効	有効	有効
CE1A, CE1B,		Н	Н	Н	Н
CE2A、CE2B					
BS		L	L	L	L
RASU, RASL		Н	Н	Н	Н
CASU, CASL		Н	Н	Н	Н
DQMUU		Н	Н	Н	Н
DQMUL		Н	Н	Н	Н
DQMLU		Н	Н	Н	Н
DQMLL		Н	Н	Н	Н
ĀH		L	L	L	L
FRAME		Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н
	W	-	-	-	-
RD	R	L	L	L	L
	W	-	-	-	-
ICIORD	R	Н	Н	Н	Н
	W	-	-	-	-
WRHH	R	Н	Н	Н	Н
	W	-	-	-	-
WRHL	R	Н	Н	Н	Н
	W	-	-	-	-
WRH	R	Н	Н	Н	Н
	W	-	-	-	-
WRL	R	Н	Н	Н	Н
	W	-	-	-	-
WE	R	Н	Н	Н	Н
	W	-	-	-	-
ICIOWR	R	Н	Н	Н	Н
	W	-	-	-	-

SH7080 グループ 付録

端子名		外部空間(バースト ROM(クロック非同期))			
	8 ビット空間	16 ビット空間			
		上位バイト 下位バイト ワード/ロングワード			
A29 ~ A0	アドレス	アドレス	アドレス	アドレス	
D31 ~ D24	Hi-Z	Hi-Z	Hi-Z	Hi-Z	
D23 ~ D16	Hi-Z	Hi-Z	Hi-Z	Hi-Z	
D15 ~ D8	Hi-Z	データ	Hi-Z	データ	
D7 ~ D0	データ	Hi-Z	データ	データ	

# 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態 (7)

端子名		外部空間(バースト ROM(クロック非同期))						
					32 ビット空間			
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード
CS0~CS8		有効	有効	有効	有効	有効	有効	有効
CE1A、CE1		Н	Н	Н	Н	Н	Н	Н
BS		L	L	L	L	L	L	L
RASU, RA	SL	Н	Н	Н	Н	Н	Н	Н
CASU, CA	SL	Н	Н	Н	Н	Н	Н	Н
DQMUU		Н	Н	Н	Н	Н	Н	Н
DQMUL		Н	Н	Н	Н	Н	Н	Н
DQMLU		Н	н	н	Н	н	н	Н
DQMLL		Н	н	н	Н	н	Ħ	Н
ĀĦ		L	L	L	L	L	L	L
FRAME		Н	Н	Н	Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
RD	R	L	L	L	L	L	L	L
	W	-	-	-	-	-	-	-
ICIORD	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
WRHH	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	=	•	-	-

端子名		外部空間(バースト ROM(クロック非同期))							
		32 ビット空間							
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード	
WRHL	R	Н	Н	Н	Н	Н	Н	Н	
	W	-	-	-	-	-	-	-	
WRH	R	Н	Н	Н	Н	Н	Н	Н	
	W	-	-	-	-	-	-	-	
WRL	R	Н	Н	Н	Н	Н	Н	Н	
	W	=	-	-	-	-	-	-	
WE	R	Н	Н	Н	Н	Н	Н	Н	
	W	-	-	-	-	-	-	-	
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н	
	W	-	-	-	-	-	-	-	
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	
D31 ~ D24		データ	Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D23 ~ D16		Hi-Z	データ	Hi-Z	Hi-Z	データ	Hi-Z	データ	
D15 ~ D8		Hi-Z	Hi-Z	データ	Hi-Z	Hi-Z	データ	データ	
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	データ	

# 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態(8)

端子名	外部空間(バースト ROM(クロック同期))						
	16 ビット空間						
	上位バイト	下位バイト	ワード / ロングワード				
CS0 ~ CS8	有効	有効	有効				
CE1A, CE1B, CE2A, CE2B	н	н	н				
BS	L	L	L				
RASU, RASL	Н	Н	Н				
CASU, CASL	Н	Н	Н				
DQMUU	Н	Н	Н				
DQMUL	Н	Н	Н				
DQMLU	Н	Н	Н				
DQMLL	Н	Н	Н				
ĀĦ	L	L	L				

端子名	i	外部空	『間(バースト ROM(クロック)	司期))
			16 ビット空間	
		上位バイト	下位バイト	ワード / ロングワード
FRAME		Н	Н	Н
RDWR	R	Н	Н	Н
	W	-	-	-
RD	R	L	L	L
	W	-	-	-
ICIORD	R	Н	Н	Н
	W	-	-	-
WRHH	R	Н	Н	Н
	W	-	-	-
WRHL	R	Н	Н	Н
	W	-	-	-
WRH	R	Н	Н	Н
	W	-	-	-
WRL	R	Н	Н	Н
	W	-	-	-
WE	R	Н	Н	Н
	W	-	-	-
ICIOWR	R	Н	Н	Н
	W	-	-	-
A29 ~ A0		アドレス	アドレス	アドレス
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		データ	Hi-Z	データ
D7 ~ D0		Hi-Z	データ	データ

## 【記号説明】

R:読み出し W:書き込み

表 C.1 バス関連信号の端子状態(9)

端子名		・ · · · · · · · · · · · · · · · · · · ·						
		32 ビット空間						
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード
CS0 ~ CS8		有効	有効	有効	有効	有効	有効	有効
CE1A、CE1B、 CE2A、CE2B		Н	Н	Н	Н	Н	Н	Н
BS		L	L	L	L	L	L	L
RASU, RASL		Н	Н	Н	Н	Н	Н	Н
CASU, CASL		Н	Н	Н	Н	Н	Н	Н
DQMUU		Н	Н	Н	Н	Н	Н	Н
DQMUL		Н	Н	Н	Н	Н	Н	Н
DQMLU		Н	Н	Н	Н	Н	Н	Н
DQMLL		Н	Н	Н	Н	Н	Н	Н
ĀĦ		L	L	L	L	L	L	L
FRAME		Н	Н	Н	Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
RD	R	L	L	L	L	L	L	L
	W	-	-	-	-	-	-	-
ICIORD	R	Н	Н	Н	Н	Н	Н	Н
	W	-	=	-	-	-	-	-
WRHH	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
WRHL	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-		-	-
WRH	R	Н	Н	Н	Н	Н	Ħ	Н
	W	-	-	-	-	-	-	-
WRL	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
WE	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н
	W	-	-	-	-	-	-	-
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス
D31 ~ D24		データ	Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ
D23 ~ D16		Hi-Z	データ	Hi-Z	Hi-Z	データ	Hi-Z	データ
D15 ~ D8		Hi-Z	Hi-Z	データ	Hi-Z	Hi-Z	データ	データ
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	データ

#### 【記号説明】

R:読み出し W:書き込み

有効:アクセスしたエリアに対応するチップセレクト信号=L、それ以外のチップセレクト信号=H

表 C.1 バス関連信号の端子状態(10)

端子名	i		外部空間(SDRAM)	
	-		16 ビット空間	
	•	上位バイト	下位バイト	ワード / ロングワード
CS0 ~ CS8		有効*1	有効*1	有効*'
CE1A, CE1B,		Н	Н	Н
CE2A、CE2B				
BS		L	L	L
RASU, RASL		有効*²	有効*2	有効*²
CASU, CASL		有効*2	有効*²	有効*2
DQMUU		Н	Н	Н
DQMUL		Н	Н	Н
DQMLU		L	Н	L
DQMLL		Н	L	L
ĀH		L	L	L
FRAME		Н	Н	Н
RDWR	R	Н	Н	Н
	W	L	L	L
RD	R	Н	Н	Н
	W	Н	Н	Н
ICIORD	R	Н	Н	Н
	W	Н	Н	Н
WRHH	R	Н	Н	Н
	W	Н	Н	Н
WRHL	R	Н	Н	Н
	W	Н	Н	Н
WRH	R	Н	Н	Н
	W	Н	Н	Н
WRL	R	Н	Н	Н
	W	Н	Н	Н
WE	R	Н	Н	Н
	W	Н	Н	Н
ICIOWR	R	Н	Н	Н
	w	Н	Н	Н

端子名	外部空間(SDRAM)								
	16 ビット空間								
	上位バイト	上位バイト 下位バイト ワード/ロングワード							
A29 ~ A0	アドレス	アドレス	アドレス						
D31 ~ D24	Hi-Z	Hi-Z	Hi-Z						
D23 ~ D16	Hi-Z	Hi-Z	Hi-Z						
D15 ~ D8	データ	Hi-Z	データ						
D7 ~ D0	Hi-Z	データ	データ						

#### 【記号説明】

R:読み出し W:書き込み

【注】 \*1 アクセスしたエリアに対応するチップセレクト信号 = L、それ以外のチップセレクト信号 = H

\*2 A25 = 0 のアドレスにアクセスした場合に RASL/CASL = L、A25 = 1 のアドレスにアクセスした場合に RASU/CASU = L

表 C.1 バス関連信号の端子状態 (11)

端子名		外部空間(SDRAM)								
			32 ビット空間							
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード		
CSO~CS8		有効*1	有効*1	有効*1	有効*1	有効*1	有効*1	有効*1		
CE1A, CE1		н	Н	Н	Н	Н	Н	Н		
BS		L	L	L	L	L	L	L		
RASU, RA	SL	有効*2	有効*²	有効*²	有効*²	有効*²	有効*²	有効*²		
CASU, CA	SL	有効*²	有効*²	有効*²	有効*²	有効*²	有効*²	有効*²		
DQMUU		L	Н	Н	Н	L	Н	L		
DQMUL	Н		L	Н	Н	L	Н	L		
DQMLU		Н	Н	L	Н	Н	L	L		
DQMLL		Н	Н	Н	L	Н	L	L		
ĀĦ		L	L	L	L	L	L	L		
FRAME		Н	Н	Н	Н	Н	Н	Н		
RDWR	R	Н	Н	Н	Н	Н	Н	Н		
	W	L	L	L	L	L	L	L		
RD	R	Н	Н	Н	Н	Н	Н	Н		
	W	Н	Н	Н	Н	Н	Н	Н		
ICIORD	R	Н	Н	Н	Н	Н	Н	Н		
	W	Н	Н	Н	Н	Н	Н	Н		
WRHH	R	Н	Н	Н	Н	Н	Н	Н		
	W	Н	Н	Н	Н	Н	Н	Н		

端子名	端子名		外部空間 ( SDRAM )								
		32 ビット空間									
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード			
WRHL	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
WRH	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	H	Н	Н	Н	Н	Н			
WRL	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
WE	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス			
D31 ~ D24		データ	Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ			
D23 ~ D16		Hi-Z	データ	Hi-Z	Hi-Z	データ	Hi-Z	データ			
D15 ~ D8		Hi-Z	Hi-Z	データ	Hi-Z	Hi-Z	データ	データ			
D7 ~ D0		Hi-Z	Hi-Z	Hi-Z	データ	Hi-Z	データ	データ			

#### 【記号説明】

R:読み出し W:書き込み

【注】 \*1 アクセスしたエリアに対応するチップセレクト信号 = L、それ以外のチップセレクト信号 = H

\*2 A25 = 0のアドレスにアクセスした場合に RASL/CASL = L、A25 = 1のアドレスにアクセスした場合に RASU/CASU = L

表 C.1 バス関連信号の端子状態(12)

端子名		外部空間(MPX-I/O)			
	8 ビット空間	16 ビット空間			
		上位バイト	下位バイト	ワード / ロングワード	
CS0 ~ CS8	有効	有効	有効	有効	
CE1A、CE1B、	Н	Н	Н	Н	
CE2A、CE2B					
BS	L	L	L	L	
RASU, RASL	Н	Н	Н	Н	
CASU, CASL	Н	Н	Н	Н	
DQMUU	Н	Н	Н	Н	
DQMUL	Н	Н	Н	Н	
DQMLU	Н	Н	Н	Н	
DQMLL	Н	Н	Н	Н	

端子名			外部空間 (	MPX-I/O)	
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード / ロングワード
ĀĦ		Н	Н	Н	Н
FRAME		Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н
	W	L	L	L	L
RD	R	L	L	L	L
	W	Н	Н	Н	Н
ICIORD	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHH	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHL	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRH	R	Н	Н	Н	Н
	W	Н	L	Н	L
WRL	R	Н	Н	Н	Н
	W	L	Н	L	L
WE	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
ICIOWR	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
A29 ~ A0		アドレス	アドレス	アドレス	アドレス
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		Hi-Z	アドレス / データ	アドレス	アドレス / データ
D7 ~ D0		アドレス / データ	アドレス	アドレス / データ	アドレス / データ

#### 【記号説明】

R:読み出し W:書き込み

有効:アクセスしたエリアに対応するチップセレクト信号 = L、それ以外のチップセレクト信号 = H

表 C.1 バス関連信号の端子状態 (13)

端子名				外部空間	聞(バースト MF	PX-I/O )					
			32 ビット空間								
		最上位バイト	2 バイト目	3 バイト目	最下位バイト	上位ワード	下位ワード	ロングワード			
<u>CS0</u> ~ <u>CS8</u>		有効	有効	有効	有効	有効	有効	有効			
CE1A, CE		Н	Н	Н	Н	Н	Н	Н			
BS		L	L	L	L	L	L	L			
RASU, RA	SL	Н	Н	Н	Н	Н	Н	Н			
CASU, CA	SL	Н	Н	Н	Н	Н	Н	Н			
DQMUU		Н	Н	Н	Н	Н	Н	Н			
DQMUL		Н	Н	Н	Н	Н	Н	Н			
DQMLU		Н	Н	Н	Н	Н	Н	Н			
DQMLL		Н	Н	Н	Н	Н	Н	Н			
ĀH		L	L	L	L	L	L	L			
FRAME		L	L	L	L	L	L	L			
RDWR	R	Н	Н	Н	Н	Н	Н	Н			
	W	L	L	L	L	L	L	L			
RD	R	L	L	L	L	L	L	L			
	W	Н	Н	Н	Н	Н	Н	Н			
ICIORD	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
WRHH	R	Н	Н	Н	Н	Н	Н	Н			
	W	L	Н	Н	Н	L	Н	L			
WRHL	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	L	Н	Н	L	Н	L			
WRH	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	L	Н	Н	L	L			
WRL	R	Н	H	Ħ	Н	н	Н	Н			
	W	Н	Н	Н	L	Н	L	L			
WE	R	Н	н	н	Н	н	Н	Н			
	W	Н	H	Ħ	Н	н	Н	Н			
ICIOWR	R	Н	Н	Н	Н	Н	Н	Н			
	W	Н	Н	Н	Н	Н	Н	Н			
A29 ~ A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス	アドレス			
D31 ~ D24		アドレス / データ	アドレス	アドレス	アドレス	アドレス / データ	アドレス	アドレス / データ			
D23 ~ D16		アドレス	アドレス / データ	アドレス	アドレス	アドレス / データ	アドレス	アドレス / データ			

端子名	外部空間(バースト MPX-I/O)						
				32 ビット空間			
	最上位バイト	最上位バイト 2 バイト目 3 バイト目 最下位バイト 上位ワード 下位ワード ロングワード					
D15 ~ D8	アドレス	アドレス	アドレス /	アドレス	アドレス	アドレス /	アドレス /
		データ データ データ データ					
D7 ~ D0	アドレス アドレス アドレス/ アドレス/ アドレス/ アドレス/						
				データ		データ	データ

#### 【記号説明】

R:読み出し W:書き込み

有効:アクセスしたエリアに対応するチップセレクト信号 = L、それ以外のチップセレクト信号 = H

表 C.1 バス関連信号の端子状態 (14)

端子名		:	外部空間(PCMCIA メモ	リカードインタフェース)	)
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード/ロングワード
CSO~CS8		Н	Н	Н	Н
CE1A, CE1B, CE2A, CE2B		有効	有効	有効	有効
BS		L	L	L	L
RASU, RASL		Н	Н	Н	Н
CASU, CASL		Н	Н	Н	Н
DQMUU		Н	Н	Н	Н
DQMUL		Н	Н	Н	Н
DQMLU		Н	Н	Н	Н
DQMLL		н	Н	Н	Н
ĀH		L	L	L	L
FRAME		Н	Н	Н	Н
RDWR	R	Н	Н	Н	Н
	W	L	L	L	L
RD	R	L	L	L	L
	W	Н	Н	Н	Н
ICIORD	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHH	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHL	R	Н	Н	Н	Н
	W	н	Н	Н	Н

端子名		:	外部空間(PCMCIA メモリ	リカードインタフェース)	
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード/ロングワード
WRH	R	Н	Н	Н	Н
	W	Н	Н	н	Н
WRL	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WE	R	Н	Н	Н	Н
	W	L	L	L	L
ICIOWR	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
A29 ~ A0		アドレス	アドレス	アドレス	アドレス
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		Hi-Z	データ	Hi-Z	データ
D7 ~ D0		データ	Hi-Z	データ	データ

#### 【記号説明】

R:読み出し W:書き込み

有効:アクセスしたエリアに対応するカードイネーブル信号 = L、それ以外のカードイネーブル信号 = H

表 C.1 バス関連信号の端子状態 (15)

	1				
端子名		外部空間(PCMCIA I/O カードインタフェース)			
	8 ビット空間		16 ビット空間		
		上位バイト	下位バイト	ワード/ロングワード	
<u>CS0</u> ~ <u>CS8</u>	Н	Н	Н	Н	
CE1A, CE1B,	有効	有効	有効	有効	
CE2A、CE2B					
BS	L	L	L	L	
RASU, RASL	Н	Н	Н	н	
CASU, CASL	Н	Н	Н	Н	
DQMUU	Н	Н	Н	н	
DQMUL	Н	Н	Н	Н	
DQMLU	Н	Н	Н	Н	
DQMLL	Н	Н	Н	Н	
ĀH	L	L	L	L	
FRAME	Н	Н	Н	Н	

付録-51

端子名			外部空間 ( PCMCIA I/O	カードインタフェース)	
		8 ビット空間		16 ビット空間	
			上位バイト	下位バイト	ワード/ロングワード
RDWR	R	Н	Н	Н	Н
	W	L	L	L	L
RD	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
ICIORD	R	L	L	L	L
	W	Н	Н	Н	Н
WRHH	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRHL	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRH	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WRL	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
WE	R	Н	Н	Н	Н
	W	Н	Н	Н	Н
ICIOWR	R	Н	Н	Н	Н
	W	L	L	L	L
A29 ~ A0		アドレス	アドレス	アドレス	アドレス
D31 ~ D24		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D23 ~ D16		Hi-Z	Hi-Z	Hi-Z	Hi-Z
D15 ~ D8		Hi-Z	データ	Hi-Z	データ
D7 ~ D0		データ	Hi-Z	データ	データ

#### 【記号説明】

R:読み出し W:書き込み

有効:アクセスしたエリアに対応するカードイネーブル信号 = L、それ以外のカードイネーブル信号 = H

## D. 型名一覧

表 D.1 型名一覧

		製品	製品型名	パッケージ			
製品名	分類	ROM	RAM	用途	動作温度		(パッケージコード)
		容量	容量				
SH7083	F-ZTAT 版	256KB	16KB	民生用途	- 20 ~ +85	R5F70834AN80FTV	TQFP1414-100
				産業用途	- 40 ~ +85	R5F70834AD80FTV	(TFP-100BV)
		512KB	32KB	民生用途	- 20 ~ +85	R5F70835AN80FTV	
				産業用途	- 40 ~ +85	R5F70835AD80FTV	
		256KB	16KB	民生用途	- 20 ~ +85	R5F70834AN80BGV	P-LFBGA-112
				産業用途	- 40 ~ +85	R5F70834AD80BGV	( BP-112V )
		512KB	32KB	民生用途	- 20 ~ +85	R5F70835AN80BGV	
				産業用途	- 40 ~ +85	R5F70835AD80BGV	
	マスク ROM 版	256KB	16KB	民生用途	- 20 ~ +85	R5M70834ANXXXFTV* <sup>2</sup>	TQFP1414-100
				産業用途	- 40 ~ +85	R5M70834ADXXXFTV* <sup>2</sup>	(TFP-100BV)
		256KB	16KB	民生用途	- 20 ~ +85	R5M70834ANXXXBGV*2	P-LFBGA-112
				産業用途	- 40 ~ +85	R5M70834ADXXXBGV* <sup>2</sup>	( BP-112V )
	ROM レス版	0KB	16KB	民生用途	- 20 ~ +85	R5S70830AN80FTV	TQFP1414-100
				産業用途	- 40 ~ +85	R5S70830AD80FTV	(TFP-100BV)
		0KB	16KB	民生用途	- 20 ~ +85	R5S70830AN80BGV	P-LFBGA-112
				産業用途	- 40 ~ +85	R5S70830AD80BGV	( BP-112V )
	E10A フル機能	512KB	32KB	システム	0 ~ +50	R5E70835RN80FTV	TQFP1414-100
	対応 F-ZTAT 版*1			開発時専用*1			(TFP-100BV)
SH7084	F-ZTAT 版	256KB	16KB	民生用途	- 20 ~ +85	R5F70844AN80FPV	LQFP2020-112
				産業用途	- 40 ~ +85	R5F70844AD80FPV	(FP-112EV)
		512KB	32KB	民生用途	- 20 ~ +85	R5F70845AN80FPV	
				産業用途	- 40 ~ +85	R5F70845AD80FPV	
	マスク ROM 版	256KB	16KB	民生用途	- 20 ~ +85	R5M70844ANXXXFPV*2	]
				産業用途	- 40 ~ +85	R5M70844ADXXXFPV*2	]
	ROM レス版	0KB	16KB	民生用途	- 20 ~ +85	R5S70840AN80FPV	]
				産業用途	- 40 ~ +85	R5S70840AD80FPV	
	E10A フル機能	512KB	32KB	システム	0 ~ +50	R5E70845RN80FPV	
	対応 F-ZTAT 版*1			開発時専用*1			

		製品	製品型名	パッケージ				
製品名	分類	ROM	RAM	用途	動作温度		(パッケージコード)	
		容量	容量					
SH7085	F-ZTAT 版	256KB	16KB	民生用途	- 20 ~ +85	R5F70854AN80FPV	LQFP2020-144	
				産業用途	- 40 ~ +85	R5F70854AD80FPV	( FP-144LV )	
		512KB	32KB	民生用途	- 20 ~ +85	R5F70855AN80FPV		
				産業用途	- 40 ~ +85	R5F70855AD80FPV		
	マスク ROM 版	256KB	16KB	民生用途	- 20 ~ +85	R5M70854ANXXXFPV*2		
				産業用途	- 40 ~ +85	R5M70854ADXXXFPV*2		
	ROM レス版	0KB	16KB	民生用途	- 20 ~ +85	R5S70850AN80FPV		
				産業用途	- 40 ~ +85	R5S70850AD80FPV		
	E10A フル機能	512KB	32KB	システム	0 ~ +50	R5E70855RN80FPV		
	対応 F-ZTAT 版*1			開発時専用*1				
SH7086	F-ZTAT 版	512KB	32KB	民生用途	- 20 ~ +85	R5F70865AN80FPV	LQFP2424-176	
				産業用途	- 40 ~ +85	R5F70865AD80FPV	(FP-176EV)	
	E10A フル機能			システム	0 ~ + 50	R5E70865RN80FPV		
	対応 F-ZTAT 版*1			開発時専用*1				

- 【注】 \*1 E10A フル機能対応 F-ZTAT 版はお客様のシステム開発時専用の製品で、E10A の内部バストレース機能および AUD 機能が使用できます。ただし、量産時には、必ず通常の F-ZTAT 版もしくはマスク FOM 版を使用してください。 なお、通常の F-ZTAT 版では、E10A の内部バストレース機能および AUD 機能は使用できません。 E10A フル機能対応 F-ZTAT 版では信頼性を保証しておりません。
  - \*2 XXX は ROM コード。

### E. 外形寸法図




図 E.1 TFP-100BV




図 E.2 FP-112EV




図 E.3 FP-144LV




図 E.4 FP-176EV




図 E.5 BP-112V

# 本版で改訂された箇所

項目	ページ	修正箇所
全体	-	「l <sup>2</sup> C2」を「IIC2」に変更
3.1 動作モードの選択 表3.1 動作モードの選択*¹	3-1	表タイトルを修正
		表を修正           MCU動作         調子設定         モード名         内臓 ROM         CSO 空間のパス機           モード         FWE MD1         MO0         FWE MD1         MO0           モード 0         0         0         MCU 拡張モード 0         無効         8         8         16         16           モード 1         0         0         MCU 拡張モード 1         無効         16         16         32         32           モード 2         0         1         0         MCU 拡張モード 2         有効         BSC の CSOBCR により設定           モード 3         0         1         1         2ングルチップモード         有効         BSC の CSOBCR により設定           モード 6 <sup>128</sup> 1         0         1         ユーザブログラムモード         有効         BSC の CSOBCR により設定           モード 6 <sup>128</sup> 1         1         0         ユーザブログラムモード         有効         BSC の CSOBCR により設定
504 70以上不举令人仍从加强广照士	E 4E	注を修正 【注】*1 E10A を接続しない場合は、ASEMDO にローレベルを入力しないでください。E10A を接続しない状態でローレベルを入力した場合、動作保証はできません。E10A との接続は「SuperH™ファミリ用 E10A-USB エミュレータ ユーザーズマニュアル 別冊 SH7083、SH7084、SH7085、SH7086 ご使用時の補足説明」をご覧ください。 *2 フラッシュメモリのプログラミングモードです。
5.8.4 スロット不当命令例外処理に関する注意事項	5-15	説明を削除 アセンブラで記述した場合やオブジェクトのミドルウェアを導入する場合、本LSIではスロット不当命令が発生する可能性があります。
9.4.3 CSn 空間ウェイトコントロールレジスタ (CSnWCR) (n=0~8) (2) MPX-I/O • CS5WCR	9-29	表を修正    とット   とット名   初期値   RW   設 明   12、11   SW[1:0]   00   RW   アドレスサイクル (Ta3) 終了 RD、WRox アサート選系サイクル数 このピットは、アドレスサイクル (Ta3) 終了から、RD、WRox アサートまで の選延サイクル数を指定します。 00:0.5 サイクル 11:1.5 サイクル 10:2.5 サイクル 11:3.5 サイクル
	9-30	そを修正         ビット名 初期値         R/W         談 明           1、0 HW[1:0]         00 RW         RO、WRox ネゲート CSn ネゲート選逐サイクル数 このビットは、RD、WRox ネゲートから、CSn ネゲートまでの選逐サイクル数 を指定します。         00:05 サイクル 1:1.5 サイクル 10:2.5 サイクル 11:3.5 サイクル

項目	ページ	修正箇所
9.5.5 MPX-I/O インタフェース	9-62	説明を追加
		データサイクルは、通常空間アクセスと同一のサイクルとなります。
		SW[1:0]の遅延サイクルは、Ta3 と T1 サイクルの間に挿入されます。
		HW[1:0]の遅延サイクルは T2 サイクルの後に付加されます。
		タイミングチャートを図 9.11~図 9.14 に示します。
図 9.12 MPX 空間アクセスタイミング	9-64	図を追加
   (アドレスサイクルノーウェイト、アサー		
ト拡張サイクル 1.5、データサイクルノー		
ウェイト、ネゲート拡張サイクル 1.5)		
9.5.16 CPU から内蔵周辺 I/O レジスタへ	9-128	表を修正
のアクセス		アクセスサイクル数***
表 9.35 内蔵周辺 I/O レジスタへのアクセ		P 基準 ライト (3+n) xl + (1+m) xB +2xP 圏 リード (3+n) xl + (1+m) xB +2xP 圏+2xl
スサイクル数		B 基準 ライト (3+n) xl +3xB * <sup>4</sup> リード (3+n) xl +3xB * <sup>5xl</sup> +2l
		注を追加
		【注】*3 RAMER を除く FLASH のレジスタの場合、5×P です。
		*4 FLASH の RAMER の場合、1×B です。
		*5 BSCEHR を除く BSC のレジスタの場合、1×B です。
図 9.54 I :B :P = 4:2:1 の場合の内蔵	9-129	図を修正
周辺 I/O レジスタへのリードアクセスタイ		
ミング 		周辺パス (3+n) xl (1+m) xB 2xP 2xl
11.1 特長	11-1	説明を追加
11.1 1918	11-1	CH5 により、デッドタイム補償用カウンタ機能が可能
+	44.0	
表 11.1 MTU2 の機能一覧	11-2	表を修正
11.21 8/77/15 11 577	11 10	
11.3.1 タイマコントロールレジスタ   (TCR)	11-13	項目を追加
TCRU_5, TCRV_5, TCRW_5		N. 4. 7. 6. 10
11.3.2 タイマモードレジスタ(TMDR)	11-15	注を追加
		【注】*1 リセット同期 PWM モードでバッファ動作させる場合は、
		チャネル3のBFB、BFA ビットに1をチャネル4のBFB、
		BFA ビットに 0 を設定してください。チャネル 4 のバッ
		ファ動作は、チャネル3の設定に従います。
		*2 相補 PWM モードでバッファ動作させる場合は、チャネル
		3のBFB、BFAビットに1を設定してください。チャネ
		ル 4 の BFB、BFA ビットの設定は無効です。チャネル 4
		のバッファ動作は、チャネル3の設定に従います。

項目	ページ	修正箇所			
11.3.5 タイマインタラプトイネーブルレ	11-38	表を修正			
ジスタ (TIER)		ビット         ビット名         初期値         R/W         説         明			
		3 TGIED 0 RW TGR インタラブトイネーブル D チャネル 0、3、4 でTSR の TGFD ピットが 1 にセットされたとき、TGFD ピットによる割り込み要求(TGID)を許可または禁止します。 相補 PWM モードの場合、チャネル 3、4 の TGIED ピットに 0 を設定してくた。 さい。 チャネル 1、2 ではリザーブピットです。読み出すと常に 0 が読み出されます。 書き込む値を常に 0 にしてください。 0 : TGFD ピットによる割り込み要求(TGID )を禁止			
		1: TGFD ピットによる割り込み要求(TGID)を許可  RW TGR インタラブトイネーブル C  サヤネルの、3、4でTSR の TGFC ピットが 1 にセットされたとき、TGFC ピットによる割り込み要求(TGID)を許可または禁止します。 相補 PWM モートの場合、チャネル4 の TGIEC ピットに 0 を設定してください。 チャネル 1、2 ではリザーブビットです。読み出すと常に の が読み出されます。 書き込む値も常に 0 にしてください。 0: TGFC ピットによる割り込み要求(TGIC)を禁止 1: TGFC ピットによる割り込み要求(TGIC)を禁止			
11.3.6 タイマステータスレジスタ(TSR)	11-43	注を追加			
		【注】*3 TGRC、TGRD をバッファ動作させていても、コンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、TGFC、TGFD がセットされます。			
11.3.9 タイマシンクロクリアレジスタ	11-49	説明を修正			
(TSYCR)		TSYCR は、8 ビットの読み出し / 書き込み可能なレジスタで、MTU2 からの MTU2S の TCNT_3S、TCNT_4S の同期クリア条件の設定を 行います。MTU2S には、チャネル 3 に 1 本の TSYCRS があります。 ただし MTU2 には TSYCR はありません。			
11.3.10 タイマ A/D 変換開始要求コント	11-50	注の追加と修正			
ロールレジスタ(TADCR)		【注】 TADCR の 8 ビット単位でのアクセスは禁止です。常に 16			
		ビット単位でアクセスしてください。			
		【注】* 相補 PWM モード以外では、0 を設定してください。			
	11-51	注の修正			
		【注】*1 相補 PWM モード以外では、0 を設定してください。			
		*2 割り込み間引きが禁止のとき(タイマ割り込み間引き設定 レジスタ(TITCR)の T3AEN、T4VEN ピットを 0 に設定 したとき、または TITCR の間引き回数設定ピット (3ACOR、4VCOR)を 0 に設定したとき)は、 0 を設定 してください。 *3 割り込み間引きが禁止のときに、割り込み間引きと連動す る設定にした場合、A/D 変換の開始要求が行われません。			


項目	ページ			修正箇所	
11.3.10 タイマ A/D 変換開始要求コント	11-52	1-52 表を修正			
ロールレジスタ(TADCR)		ピット 15	ピット 14	额	明
		BF1	BF0	相補 PWM モード時	リセット同期 PWM モード時
表 11.29 BF[1:0]ビットによる転送タイミングの設定		0	0	周期設定パッファレジスタ (TADCOBRA/B_4) から周期設定レジスタ (TADCORA/B_4) へ転 送しない	周期設定パッファレジスタ (TADCOBRA/B_4) から周期設定レジスタ (TADCORA/B_4) へ転 送しない
		0	1	TCNT_4の山で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	TCNT_3 がTGRA_3 とコンペアマッチしたとき 周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送する
		1	0	TCNT_4 の谷で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	設定禁止
		1	1	TCNT_4 の山と谷で周期設定パッファレジスタ (TADCOBRA/B_4)から周期設定レジスタ (TADCORA/B_4)へ転送する	設定禁止
		ピット 15	ビット 14	10	明
		BF1	BF0	PWMモード1時	通常モード時
		0	0	周期設定パッファレジスタ (TADCOBRA/B_4) から周期設定レジスタ (TADCORA/B_4) へ転送しない	周期設定パッファレジスタ (TADCOBRA/B_4) から周期設定レジスタ (TADCORA/B_4) へ転 送しない
		0	1	TCNT_4とTGRA_4とコンペアマッチしたとき 周期設定パッファレジスタ(TADCOBRA/B_4) から周期設定レジスタ(TADCORA/B_4)へ転 送する	TCNT_4 が TGRA_4 とコンペアマッチしたとき 周期設定パッファレジスタ (TADCOBRA/B_4) から周期設定レジスタ (TADCORA/B_4) へ転 送する
		1	0	設定禁止	設定禁止
		1	1	設定禁止	設定禁止
11.3.19 タイマアウトプットマスタイネ	11-60	説明を追			
ーブルレジスタ(TOER)					のカウント動作を停止した
		状態で行	うってく	(ださい (図 11.35、図 11.3	38 参照 ) 。
11.3.20 タイマアウトプットコントロー	11-61	注の追加			
ルレジスタ 1(TOCR1)		【注】*			y 1 を書き込みできます。1
			を書	き込み後は、0を書き込む	ことはできません。
		*:		に ビットを 1 に設定するこ 込みを防止することができ	とにより、CPU 暴走時の誤 ます
		*;		S ヒットを 0 に設定するこ ます。	とにより、本設定が有効に
		*,	4 デッ	ドタイムを生成しない場合	は、逆相の出力は正相の反
			転と	なります。このとき、OLS	P ビット設定値のみ有効と
			なり	ます。	
11.3.21 タイマアウトプットコントロー	11-63	注の追加			
ルレジスタ 2 ( TOCR2 )		【注】*			設定することにより、本設
			定が	有効になります。	
		*	2 デッ	ドタイムを生成しない場合	は、逆相の出力は正相の反
			転と	なります。このとき、OLSi	P ビット設定値のみ有効と
			なり	ます。 (i=1、2、3)	

項目	ページ	修正箇所			
11.3.23 タイマゲートコントロールレジ	11-67	表を修正			
スタ(TGCR)		ピット         ゼット名         初期値         RW         説 明           6         BDC         0         RW         プラシレス DCモータ 本レジスタの機能を有効にするか、無効にするかを選択します。 0: 本レジスタの機能は無効 :: 本レジスタの機能は有効 :: 本レジスタの機能は有効			
		5 N 0 R/W 逆相出力(N)制御 出力レベルセレクト機能(表 11.39)によって逆相端子(TIOC3D、TIOC4C、 TIOC4D)がON した時、レベル出力するか、リセット同期 PWM / 相補 PWM 出力するかを選択します。 0:レベル出力 1:リセット同期 PWM / 相補 PWM 出力			
		4 P 0 R/W 正相出力(P)制御 出力レベルセレクト機能(表 11.39)によって正相端子(TIOC3B、TIOC4A、 TIOC4B Jが ON した時、レベル出力をするか、リセット同期 PWM / 相補 PWM 出力するかを選択します。 0:レベル出力 1:リセット同期 PWM / 相補 PWM 出力			
		3 FB* 0 R/W 外部フィードバック信号許可 正相/実権の出力の切り替えを TiOCOA、TiOCOB、TiOCOC 人力信号で自動的 に行うか、TGCR の UF、 VF、 WF ビットで行うかを選択します。 の: 出力の切り替えは外部入力(TiOCOA、TiOCOB、TiOCOC) 1: 出力の切り替えはソフトウェアで行う ( UF、 VF、 WF ビットの設定値 )			
		2         WF         0         RW         出力相切り替え           1         VF         0         RW         正相/递相の出力相のON、OFF を設定します。これらのピットの設定は本レ ジスタのFB ピットが1のときのみ有効です。表11.39を参照してください。			
		注を修正			
		【注】* MTU2S で BDC ビットに 1 を設定した場合、FB ビットに			
		1 を設定してください。			
表 11.39 出力レベルセレクト機能	11-68	表を修正    ビット2   ビット1   ビット0			
11.3.26 タイマ周期データレジスタ	11-69	説明を追加			
(TCDR)		TCDR は、相補 PWM モード時のみ使用される 16 ビットのレジスタ			
		です。TCDR レジスタの値は PWM キャリア周期の 1/2 の値 ( ただし			
		TDDRの2倍+3以上の値)を設定してください。本レジスタは、相			
		補 PWM モード時 TCNTS カウンタと常時比較され、一致すると			
		TCNTS カウンタはカウント方向を切り替えます ( ダウンカウント アップカウント )。 TCDR の初期値は H'FFFF です。			
11.3.30 タイマバッファ転送設定レジス	11-72	表を修正			
71.3.30 91 4 バッファ戦区設定レジス タ (TBTER)	11-72	<b>でで形に</b> ビット1 ビット0 説 明			
表 11.42 BTE[1:0]ピットの設定		BTE1         BTE0           0         パッファレジスタからテンボラリレジスタへの転送を押止しない**           また、割り込み間引き機能と適動しない           0         1           1         パッファレジスタからテンボラリレジスタへの転送を割り込み間引き機能と適動する****           1         0           1         1           2         2           3         2           4         3           5         3           6         3           7         3           8         3           9         3           1         1           1         3           1         3           2         3           3         4           4         4           5         5           6         6           7         6           8         7           9         7           9         7           9         8           9         8           9         8           9         9           9         9           9         9           9         9           9			
		注を修正			
		【注】*1 テンポラリレジスタからコンペアレジスタへの転送は、 BTE[1:0]ビットの設定に関係なく、TMDR の MD[3:0]ビッ トの設定に従い転送します。詳細は「11.4.8 相補 PWM			
		モード」を参照してください。			

項目	ページ	修正箇所
11.3.32 タイマ波形コントロールレジス	11-74	説明を修正
タ(TWCR)		TWCRは、8ビットの読み出し/書き込み可能なレジスタです。相補
		PWM モードで TNCT_3、TNCT_4 の同期カウンタクリアが発生した
		場合の出力波形の制御、MTU2-MTU2S カウンタ同期クリアの設定、 TGRA_3 のコンペアマッチによるカウンタクリアをする / しないを
		設定します。TWCR の CCE ビット、WRE ビットの設定は、TCNT
		の動作が停止した状態で行ってください。
		注を修正
		【注】* 相補 PWM モード 1 以外のときは、0 に設定してください。
		表を修正
		ビット         ビット名         初期値         R/W         説         明           1         SCC         0         R/(W)         同期クリアコントロール (MTU2Sのみ)
		相補 PWM モードで MTU2 - MTU2S カウンタ同期クリアが発生したときに、 MTU2S の TCNT_3S、TCNT_4S をクリアする / しないを設定します。
		本機能を使用する際は、MTU2S を相補 PWM モードに設定してください。 また、カウンタ動作中に SCC ビットを書き換える場合、CCE ビット、WRE ビ
		ットの値を変更しないようにしてください。 SCC ビットの設定により MTU2 からの同期クリアが無効になるのは、谷の Tb
		区間以外で同間クリアが発生したときのみです。TCNT_SS、TCNT_SIスター ト直接を含むらの TD 区間で同期クリアが発生した場合は、MTU2Sの TCNT SS、TCNT 4S がクリアされます。
		相補 PWM モードの谷の Tb 区間については、図 11.40 を参照してください。
		MTU2 ではリザーブピットです。読み出すと常に 0 が読み出されます。書き込む避も常に 0 にして ください。
		0:MTU2・MTU2S 同期クリア機能によるMTU2SのTCNT_3S、TCNT_4S のクリア有効
		1: MTU2 - MTU2S 同期クリア機能による MTU2S の TCNT_3S、 TCNT_4S のクリア無効 [セット条件]
		SCC = 0 の状態で SCC をリード後、SCC に 1 をライトしたとき
	11-75	注を修正
		【注】* 相補 PWM モード 1 以外のときは、0 に設定してください。
11.4.1 基本動作	11-78	図を修正
(2)コンペアマッチによる波形出力機能		出力選択 [1] チャネル3、4のTIOC端子からア ウトブットコンペア出力する場合 は、TOERで出力を許可してくだ
(a)コンペアマッチによる波形出力動作の		は、TOER (電力)を許可してください。 さい、TOERはTIOR設定の前に 線形出力の許可 [1] 値をセットしてださい。
設定手順例		[2] TIORにより初期値の0出力/1出 カとコンベアマッチ出力値の0出
図 11.7 コンペアマッチによる波形出力動		波形出力モードの選択 [2] カ/1出力/トグル出力を選択してください。最初のコンペアマッ
作例		チが発生するまでの期間、TIOC 端子には設定した初期値が出力さ れます。
		回グライミングの設定 [3] TGRにコンペアマッチを発生させ
		るタイミングを設定してくださ い。
		[4] アウトブットコンペア出力する TIOC端子のPFC(ボートコント
		カウント動作開始 [5] ロールレジスタシボートIOレジスタ)を設定します。ボートIOレジスタのIORピットをセットして、
		TIOC端子を出力にしてください。 油形出力
		成形出力 [5] TSTRのCSTビットを1にセット してカウント動作を開始してくだ さい。
1	l	


項目	ページ	修正箇所
11.4.1 基本動作	11-80	図を修正
11.4.1 基本動作 (3)インプットキャプチャ機能 (a)インプットキャプチャ動作の設定手順例 図 11.10 インプットキャプチャ動作の設定手順例 11.4.3 バッファ動作 (2)バッファ動作例 (a) TGR がアウトプットコンペアレジスタの場合	11-80	図を修正
図 11.17 バッファ動作例(1) 		
(3)パッファ動作時のパッファレジスタからタイマジェネラルレジスタへの転送タイミング選択 図11.19 TGRC_0からTGRA_0のパッファ転送タイミングをTCNT_0クリア時に選択した場合の動作例	11-88	図を修正 TIOCOA
11.4.4 カスケード接続動作		説明を追加 カスケード動作時に、TCNT_1とTCNT_2の同時インプットキャプチャをする場合、インプットキャプチャコントロールレジスタ (TICCR)で設定することで、インプットキャプチャ条件となる入力端子を追加することができます。インプットキャプチャ条件となるエッジ検出は、本来の入力端子と追加した入力端子のORを取った信号に対して行われます。詳細は「(4)カスケード接続動作例(C)」を参照してください。カスケード接続時のインプットキャプチャについては「11.7.22 カスケード接続におけるTCNT_1、TCNT_2同時インプットキャプチャ」を参照してください。
(2)カスケード接続動作例(a)	11-89	説明を修正 TCNT_1 は TCNT_2 のオーバフロー / アンダフローでカウント、チャネル 2 を位相計数モード 1 に設定したときの動作を図 11.21 に示します。
(4)カスケード接続動作例(c) 図 11.23 カスケード接続動作例(c)	11-91	注を追加 【注】* 一方の入力端子がハイレベルの場合、もう一方の入力端子 のエッジはインプットキャプチャ条件となりません。

項目	ページ	修正箇所
11.4.5 PWMモード	11-93	説明を修正
(b) PWM モード2		TGRの1本を周期レジスタ、他のTGRをデューティレジスタに使用してPWM出力を生成します。コンペアマッチによって、TIORで指定した出力を行います。また、周期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値はTIORで設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。
(2)PWM モードの設定手順例	11-94	図を修正
図 11.25 PWM モードの設定手順例		TIOCMET   PWMモード
 (3)PWM モードの動作例	11-96	図タイトルを修正
図 11.28 PWM モード動作例(デューティ 0%、デューティ 100%の PWM 波形を出力 する例)		
11.4.6 位相計数モード	11-97	説明を修正 位相計数モードでは、外部クロック端子 TCLKA、TCLKB、TCLKC、 TCLKDを2相エンコーダパルスの入力として使用できます。表 11.47 に外部クロック端子とチャネルの対応を示します。
11.4.7 リセット同期 PWM モード 表 11.52 リセット同期 PWM モード時の	11-103	説明を修正 リセット同期PWMモードに設定すると、TIOC3B、TIOC3D、TIOC4A、 TIOC4C、TIOC4B、およびTIOC4D 端子は PWM 出力端子となり、 TIOC3A 端子は PWM 周期に同期したトグル出力として設定すること が可能です。また、TCNT_3 と TCNT_4 はアップカウンタとして機能します。 表を修正
出力端子		チャネル         出力端子         説 明           3         TIOC3A         PWM 周期に同期したトグル出力(または入出力ポート)



項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-110	図を修正
<ul><li>(2)相補 PWM モードの動作概要</li><li>(a)カウンタの動作</li><li>図 11.39 相補 PWM モードのカウンタ動作</li></ul>		TCNT_3 TCNT_4 TCNT_5 T
(2)相補 PWM モードの動作概要	11-111	説明を修正
<ul><li>(2)相補 PWM モードの動作機要</li><li>(b) レジスタの動作</li></ul>	11-111	説明を修正相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよび テンポラリレジスタの9本のレジスタを使用して PWM デューティを 制御します。図 11.40 に相補 PWM モードの動作例を示します。 PWM 出力を行うためにカウンタと常に比較されているレジスタが、 TGRB_3、TGRA_4、TGRB_4です。これらのレジスタとカウンタが一致すると、タイマアウトプットコントロールレジスタ (TOCR1、TOCR2)で設定したレベルが PWM 出力端子から出力されます。これらのコンペアレジスタのバッファレジスタが、 TGRD_3、TGRC_4、TGRD_4です。 また、バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、CPU からアクセスできません。コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、常時読み出し/書き込みが可能です。 バッファレジスタのデータを書き換えする場合は、最後に必ず TGRD_4への書き込みを行い、バッファレジスタからテンポラリレジスタへのデータ転送を許可してください。このとき、タイマ周期レジスタのバッファレジスタ(TGRA_3、TCBR)からテンポラリレジスタへの転送も許可されます。転送は5本すべてのテンポラリレジスタ同時に行われます。 Ta 区間で転送を許可すると、バッファレジスタに書き込まれたデータはすぐにテンポラリレジスタに転送されません。この区間で転送を許可されたデータは区間が終了後、テンポラリレジスタに転送されます。また、Tb1とTb2区間では、テンポラリレジスタに転送されません。この区間で転送を許可されたデータは区間が終了後、テンポラリレジスタに転送されます。
		テンポラリレジスタに転送された値は、Tb1 区間が終了したとき (TCNTS がアップカウント時に TGRA_3 と一致したとき)、または Tb2 区間が終了したとき(TCNTS がダウンカウント時に H'0000 と 一致したとき)にコンペアレジスタに転送されます。


SH7080 グループ 本版で改訂された箇所



項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-114~	説明を修正
(g)PWM 周期の設定	11-115	デッドタイム生成あり: TGRA_3 の設定値 = TCDR の設定値 +
		TDDR の設定値
		TCDR の設定値 > TDDR の設定値の 2 倍 + 2
		デッドタイム生成なし: TGRA_3 の設定値 = TCDR の設定値 + 1
		TCDR の設定値 > 4
		TGRD_4 への書き込みを行い転送を許可すると、TGRC_3、TCBR
		に設定した値は、タイマモードレジスタ(TMDR)の MD[3:0]で選択
		した転送タイミングでTGRA_3、TCDRに同時に転送されます。
図 11.42 PWM 周期の変更例 		図を差し替え
(h)レジスタデータの更新	11-116	説明を修正
		相補 PWM モードでは、コンペアレジスタとタイマ周期レジスタのデ
		ータを更新する場合はバッファレジスタを使用します。更新データ
		は、パッファレジスタに常時書き込むことができます。また、パッファレジスタを持った動作中に変更可能なレジスタは、PWM デューテ
		ィ用および PWM 周期用の 5 本あります。
		   これらのレジスタとバッファレジスタの間には、それぞれテンポラリ
		レジスタがあります。 サブカウンタ TCNTS がカウント動作していな
		い Ta 期間では、バッファレジスタのデータが更新されるとテンポラ
		リレジスタの値も書き換ります。TCNTS がカウント動作中である Tb
		期間は、バッファレジスタからテンポラリレジスタへの転送は行われ
		ず、TCNTSが停止後、パッファレジスタに書かれている値が転送されます。
図 11.43 相補 PWM モードのデータ更新	11-117	図を修正
( <del>9</del> )		#98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #98894 \$277 1707-96 0LLC 28  #

SH7080 グループ 本版で改訂された箇所

項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-119	説明を修正
(j)相補 PWM モードの PWM 出力生成方 法	11-120	PWM 波形は、カウンタとコンペアレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTS がカウント動作する期間では、0~100%まで連続した PWM パルスを作るため、コンペアレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相のON 時間が重ならないようにするため、各相を OFF するコンペアマッチが優先されます。図 11.46~図 11.48 に相補 PWM モードの波形生成例を示します。
		図 11.47 に示すようにaのコンペアマッチの次にcのコンペアマッチが先に発生した場合は、bのコンペアマッチを無視してdのコンペアマッチで、逆相を ON します。これは、正相の ON タイミングであるbのコンペアマッチより正相の OFF であるcのコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです(ゆえに正相は OFF から OFF のため波形は変化しません)。 図を修正
Д 11.40 IIII WW С 1/ж//ш/лу 1/		TI期間 TZ期間 TI期間 TI期間 TI期間 TI期間 TI期間 TI期間 TI期間 TI
図 11.47 相補 PWM モード波形出力例 2)	11-121	TGRA_3



SH7080 グループ 本版で改訂された箇所

項目	ページ	修正箇所
頃 目 11.4.8 相補 PWM モード (k) 相補 PWM モードのデューティ 0%、 100%出力 図 11.52 相補 PWM モード 0%、100%波形出力例(4)	11-124	修止菌所   図を修正
図 11.53 相補 PWM モード 0%、100%波 形出力例 (5)		TGRA_3   TGRA_4   TI脚間
(m)他のチャネルによるカウンタクリア 図 11.55 他のチャネルに同期したカウン タクリア	11-126	図を修正  TGRA_3 TCRA TCRA TCRA TCRA TCRA TCRA TCRA TCRA


項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-127	説明を修正
( n )相補 PWM モードでの同期カウンタク リア時出力波形制御		TWCR レジスタのWRE ビットを1に設定することにより、相補PWM モードの Tb2 区間で同期カウンタウリアが起こった場合の初期出力を抑止することができます。これにより、同期カウンタクリア時の急激なデューティの変化を抑止することができます。 WRE ビットを1に設定することで初期出力を抑止することができるのは、同期クリアが図 11.56 の 、 のような Tb2 区間で入ってきたときのみです。それ以外のタイミングで同期クリアが起こった場合は、TOCR レジスタの OLS ビットで設定した初期値が出力されます。また、Tb2 区間であっても、図 11.56 の で示すカウンタスタート直後の初期出力期間で同期クリアが起こった場合には、初期出力の抑止は行いません。
図 11.56 同期カウンタクリアタイミング		図を修正 カウンタ スタート 初開出力(Tta) TGRA_3 TCDR TGRB_3 TCNT_4 TIDCR H0000 TIDCSB TIDCSD  出力波形はローアクティブです)
• 相補 PWM モードでの同期カウンタクリ ア時出力波形制御動作例	11-128	説明を修正 この例は、MTU2S では TWCRS の SCC ビットを 0、WRE ビットを 1 に設定した状態で MTU2S を相補 PWM 動作させ、同期カウンタク リアをした場合に相当します。
図 11.58 アップカウント中のデッドタイム時に同期クリアが発生した場合(図 11.56 のタイミング 、MTU2 の TWCR レジスタの WRE ビット = 1)	11-129	図を修正  TGRA_3  TCDR  TGRB_3  TCNT_4  (MTU2)  TCNT_4  (MTU2)  TCNT_4  (MTU2)  TCNT_5  (MTU2)  TCNT_5  (MTU2)  TCNT_7  (MTU2)  TCNT_7  (MTU2)  TCNT_7  (MTU2)

SH7080 グループ 本版で改訂された箇所

項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-129	図を修正
(n)相補 PWM モードでの同期カウンタク リア時出力波形制御 ・ 相補 PWM モードでの同期カウンタクリ ア時出力波形制御動作例 図 11.59 Tb1 区間で同期クリアが発生し た場合(図 11.56 のタイミング 、MTU2 の TWCR レジスタの WRE ビット = 1)		TGRA_3
図 11.60 ダウンカウント中のデッドタイ	11-130	図を修正
ム時に同期クリアが発生した場合(図 11.56 のタイミング 、TWCR レジスタの WRE ピット = 1)		TGRA_3 TCDR TGRB_3 TCNT_4 (MTU2) TCNT_4 (MTU2) TCNT_5 (MTU2) TCNT_5 (MTU2) TCNT_7 (MTU2) TCNT_7 (MTU2)
図 11.61 Tb2 区間で同期クリアが発生し		図を修正
た場合(図 11.56 のタイミング 、TWCR レジスタの WRE ビット = 1)		WREピット=1
(o)MTU2 - MTU2S カウンタ同期クリア	11-131	説明を修正
の抑止機能		MTU2S では、TWCRS レジスタの SCC ビットを 1 に設定すること
		により、MTU2 からの同期クリアを抑止することができます。

項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-131	図タイトルを修正
(o) MTU2 - MTU2S カウンタ同期クリア の抑止機能 図 11.62 TWCRS の SCC ピットセットに よる、MTU2 - MTU2S 同期クリア抑止区間		図を修正  TGRA_3S TCDRS TGRB_3S  TDDRS H0000  MTU2-MTU2S 同期カウンタクリア pu上区間
MTU2 - MTU2S 同期カウンタクリア抑	11-132	図を修正
止機能の設定手順例		MTU2-MTU2Sカウンタ [1] MTU2SのタイマスタートレジスタS(TSTRS)のCST ビットを0にクリアリアし、カウント動作を停止してくださ
図 11.63 MTU2 - MTU2S 同期カウンタク		ウンタ動作を停止してください。
リア抑止機能の設定手順例		カウント動作停止(MTU2、MTU2S) [1] [2] MTU2Sの相補PWMモードの設定や、MTU2のコンベア マッチ / インブットキャブチャ動作の設定をしてくださ い。また、TWGRSOWREビットの設定をする場合もここ で設定してください。
		・相補PWMモード設定(MTU2S) ・コンペアマッチ / インブット キャブチッ断性設定(MTU2) ・TWGRS/OWREビット設定(MTU2S) ・TWGRS/OWREビット設定(MTU2S) ・TWGRS/OWREビット設定(MTU2S) ・ TWGRS/OWREビット設定(MTU2S) ・ TWGRS/OWREビット設定(MTU2S) ・ に設定して、TGNT_0~TGNT_2の\1ずれかのカウント動 作を開始してください。
		カウント動作開始(MTU2、MTU2S) [3] [4] TWCRSをいったんリードした後、TWCRSのSCCビットを 1にセットして、MTU2-MTU2Sカウンク同聯クリア抑止機 能を有効にします。このとき、MTU2SのTWCRSのCCE ビット、WREビットの値を変更しないようにしてくださ し。
		図11.62に示したMTU2-MTU2Sカウンタ同期クリア抑止区 間で同期クリアが抑止されます。
		原期カウンタウリア時
• MTU2 - MTU2S 同期カウンタクリア抑		説明を修正
上機能の動作例		図 11.64~図 11.67 に、MTU2S の TWCRS の SCC ビットを 1 に設
		定して MTU2S を相補 PWM 動作をさせ、MTU2 - MTU2S カウンタ   同期クリア抑止機能を有効にした場合の動作例を示します。ここで、
		図 11.64 ~ 図 11.67 の同期カウンタクリアのタイミングは、それぞれ
		図 11.56 の 、 、 、 で示したタイミングです。また、この例で
		はMTU2Sの TWCRSの WRE ビットは 1 に設定しています。
図 11.64 アップカウント中のデッドタイ	11-133	図タイトルを修正
<ul><li>↓ ム時に同期クリアが発生した場合(図</li><li>↓ 11.56 のタイミング 、MTU2S の TWCRS</li></ul>		図を修正 MTU2-MTU2S WREピット=1
レジスタの WRE ビット = 1、SCC ビット		同期クリア Tb1 Tb2 SCCビット=1
= 1 )		TCDRS -
		TGRB 3S TCNT 3S (MTU2S) TCNT 4S (MTU2S)
		TIDORS HO000 TIOC3BS
		TOC3DS (出力液形はローアクティブです)


SH7080 グループ 本版で改訂された箇所




項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-135	図を修正
MTU2 - MTU2S 同期カウンタクリア抑止機能の動作例     (p) TGRA_3 のコンペアマッチによるカウンタクリア 図 11.68 TGRA_3 のコンペアマッチにおけるカウンタクリアの動作例		TGRA_3のコンペアマッチで カウンタをクリア Ta Tb1 初期出力  TCNT TCNT TCNT TGRB_3  TCNT 4  TGRB_3  TGRD_4ライト  HO000  TGRD_3  Data2  TGRB_3  Data2  (出力波形はハイアクティブです)
(q) AC 同期モータ(ブラシレス DC モータ)の駆動波形出力	11-136	説明を修正 3相ブラシレス DC モータの出力相の切り替えをホール素子などで検出した外部信号で行う場合、TGCR の FB ビットを 0 に設定し、磁極位置を示す外部信号をチャネル 0 のタイマ入力端子 TIOCOA、TIOCOB、TIOCOC 端子に入力します(PFC の IO レジスタの IOR ビットに 0 を設定してください)。TIOCOA、TIOCOB、TIOCOC 端子に入力された信号によって、出力の ON/OFF が自動的に切り替わります。 FB ビットが 1 の場合は、TGCR の UF、VF、WF ビットの設定によって、出力の ON/OFF が切り替わります(表 11.39)。駆動波形の出力は、相補 PWM モードの 6 相出力端子から出力されます。 この 6 相出力は N ビットまたは P ビットを 1 に設定することにより、ON 出力時、相補 PWM モードの出力を使用し、チョッピング出力を行うことが可能です。 N ビットまたは P ビットが 0 の場合は、レベル出力になります。また、6 相出力のアクティブレベル(ON 出力時レベル)は、N ビットおよび P ビットの設定にかかわらず、タイマアウトブットコントロールレジスタ(TOCR1、TOCR2)の OLSN ビット、OLSP ビットで設定できます。


項目	ページ		修正箇所
11.4.8 相補 PWM モード	11-136	図を修正	
MTU2 - MTU2S 同期カウンタクリア抑 止機能の動作例     (q) AC 同期モータ(ブラシレス DC モー		外部入力	TIOCOA端子 TIOCOB端子 TIOCOC端子
タ)の駆動波形出力 図 11.69 外部入力による出力相の切り換 え動作例(1)		6相出力	TIOC3B端子 TIOC4A端子 TIOC4B端子 TIOC4B端子 TIOC4D端子
			BDC=1、N=0、P=0、FB=0、出力のアクティブレベル;Highの場合
図 11.70 外部入力による出力相の切り換え動作例(2)	11-137	図を修正 外部入力 6相出力	TIOC0A端子 TIOC3B端子 TIOC3B端子 TIOC4A端子 TIOC4A端子 TIOC4B端子 TIOC4B端子 TIOC4D端子 TIOC4D端子 TIOC4D端子 TIOC4D端子 TIOC4D端子 BDC=1、N=1、P=1、FB=0、出力のアクティブレベル;Highの場合
図 11.71 UF、VF、WF ビット設定による 出力相の切り換え動作例(1)		図を修正 TGCR	UFピット VFピット TIOC3B端子 TIOC3B端子 TIOC4A端子 TIOC4B端子 TIOC4B端子 TIOC4B端子 TIOC4D端子

項目	ページ	修正箇所
11.4.8 相補 PWM モード	11-138	図を修正
<ul><li>MTU2 - MTU2S 同期カウンタクリア抑 止機能の動作例</li><li>図 11.72 UF、VF、WF ビット設定による</li></ul>		TGCR UFビット VFビット WFビット
出力相の切り換え動作例(2)		6相出力 TIOC3B端子 1000000000000000000000000000000000000
(r)A/D 変換開始要求の設定		説明を修正 相補 PWM モードでは、A/D 変換の開始要求は TGRA_3 のコンペア マッチ、TCNT_4 のアンダフロー(谷) を使用して行うことが可能
		です。 A/D 変換開始要求ディレイド機能については、「11.4.9 A/D 変換開始要求ディレイド機能」を参照してください。
(3)相補 PWM モードの割り込み間引き機能 (c)割り込み間引きと連動したバッファ転	11-140	説明を修正 この設定にした場合は、バッファ転送許可期間以外ではバッファ レジスタからテンポラリレジスタへの転送を行いません。割り込み発
送制御		生からパッファレジスタの書き込みタイミングにより、パッファレジスタからテンポラリレジスタおよびテンポラリレジスタからコンペアレジスタへの転送タイミングが2種類あります。
図 11.76 パッファ転送を抑止する設定 (BTE[1:0]=B'01)にした場合の動作例	11-141	図を修正  Data*  Data  バッファ転送を押止  「に号説明]  バッファ転送を押止期間中((TBTERのBTE[(:の)ピットをB*01に設定)は、パッファレジスタからテンボラリレジスタへの転送をしない。 パッファ転送を押止期間中も、テンボラリレジスタからコンペアレジスタへの転送が行われる。 バッファ転送を押止開始を使こ、パッファレジスタからランペアレジスタへの転送が行われる。
		(プラブ Maka Stri Liferio Rich, パップア レンヘブ から ファルンタレンス ア・ペー Make (アーコ 1771 Make (R)



項目	ページ	修正箇所
11.4.9 A/D 変換開始要求ディレイド機能	11-145	図を修正
(a)A/D 変換開始要求ディレイド機能の設定手順例		[1] タイマAD起動車乗用周期パッファレジスタ (TADCOERAB 4) とタイマAD起動車乗用周期レ ジスタ (TADCOFAB 4) に、周期を設定します。 (初期設定は、周期パッファレジスタと周期レジスタ には同じ値を設定してください。)
図 11.79 A/D 変換開始要求ディレイド機能の設定手順例		[1] [2] タイマAD変換開始要求コントロールレジスタ (TADCR) のBFI1:0)ピットには、タイマADD起動要 次用周期レジスタンのトのというでは、タイマADDを動要 ストロールレジスタの 転送タイミングを設定。 割り込み間引きとの連動を設定 ・ 割り込み間引きとの連動を設定 ・ ADD変換開始要求ディレイド 機能の許可 (注) 1 TADACE (TITABLE, DTITABLE, DTITABLE, DTITABLE (TROGAN, TRIGAGN)を許可します。 (注) 1 TADCRの設定は、TCNT_4が停止した状態で行ってください。 2 相縁PWMモード以外では、BF1ビットをOに設定してください。 3 相縁PWMモード以外では、BF1ビットをOに設定してください。 (注) 1 TADACE/4VE、DTISAAE/4VE、DTISAAE/4VE、DTISAAE/4VE、TISAAE/4VE TISAAE/4VE
 (b)A/D 変換開始要求ディレイド機能の基		図を修正
本動作例 図 11.80 A/D 変換の開始要求信号 (TRG4AN)の基本動作例		周期パツファレジスタから 周期レジスタへ転送 周期レジスタへ転送 要求の許可期間 (DT4AE) (UT4AE)
		AD変換の開始要求 (TRG4AN)  【相補PWMモード UT4AE=0 DT4AE=1 AD変換の開始要求の許可期間 (UT4AE): 0 TCNT_4 TCDR-1 AD変換の開始要求の許可期間 (DT4AE): TCDR TCNT_4 1
(c) A/D 変換の開始要求の許可期間	11-146	項目を追加
(d)バッファ転送		説明を追加
		相補 PWM モードでパッファ転送を使用する場合、パッファ転送のタイミングについて注意事項があります。詳細は、「11.7.24 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項」をご覧ください。 また、相補 PWM モード以外のときは、BF1 ビットを 0 に設定してください。
(e)割り込み間引き機能と連動した A/D		説明を追加
変換開始要求ディレイド機能		相補 PWM モードでは、タイマ A/D 変換開始要求コントロールレジスタ (TADCR)の ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求 (TRG4AN、TRG4BN)を行うことが可能です。 相補 PWM モード以外では、割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能は使用できません。TADCR の ITA3AE、ITA4VE、ITB3AE、ITB4VE ビットを 0 に設定してください。 注を追加
		【注】また、本機能使用時、TADCORA/B_4 には H ' 0002 ~ TCDR-2
		を設定してください。





項目	ページ	修正箇所
11.4.11 外部パルス幅測定機能	11-154	タイトルを削除
(1)外部パルス幅測定の設定手順例		説明を追加
		TIORU/V/W_5 の IOC[4:0]ビットにパルス幅測定を設定すると、
		TIC5U/V/W に入力された信号のパルス幅を測定します。IOC[4:0]ビッ
		トで指定したレベルが入力されている間、TCNTU/V/W_5 はインクリ
		メントされます。
図 11.87 外部パルス幅測定の設定手順例		TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   2   TIER_SOTGIE SULVIW 5   1   TONORMORE LEGISTIC   1   TONOR
(2)外部パルス幅測定動作例		タイトルを削除
11.4.12 デッドタイム補償用機能	11-155	説明を修正
		デッドタイム遅れ (相補 PWM 出力とインバータ出力間の遅延 )をチ
		ャネル5にフィードバックするモータ制御回路を構成します(図
		11.89)。チャネル5の外部パルス幅測定機能でデッドタイム遅れを
		測定して PWM デューティに反映することで、PWM 出力波形に対するデッドタイム補償として使用することができます(図 11.90)。
		チャネル5を使用したデッドタイム補償の設定手順例を図11.91に示
		します。このときのチャネル 5 動作については、「11.4.13 相補 PWM
		の「山/谷」での TCNTU/V/W_5 キャプチャ動作」を参照してくだ
		さい。
図 11.90 相補 PWM 動作時のデッドタイ		図を修正
ム遅れ		TGRA 4  上アーム信号 TICO40 下アーム信号 TICO40 下アーム信号 TICO4A インパータ出力モニタ信号 デッドタイム遅れ入力 TICSV Tdelay

項目	ページ	修正箇所
11.4.12 デッドタイム補償用機能 図 11.91 デッドタイム補償用機能の設定 手順例	11-156	(1) チャネル3、4に相補PWMモードの設定をします。詳細は「11.48 相補PWMモード」を参照してください。
11.4.13 相補 PWM の「山 / 谷」での TCNTU/V/W_5 キャプチャ動作	11-157	図タイトルを修正 説明を修正 チャネル 5 の外部パルス幅測定機能は、相補 PWM の「山、谷、山谷」で TCNTU/V/W_5 の値を TGRU/V/W_5 へ保存します。 TGRU/V/W_5 に取り込むタイミングの切り替えは、TIORU/V/W_5 で選択します。また、TCNTCMPCLR の CMPCLR5U/V/W ピットをセットすると、取り込むタイミングで TCNTU/V/W_5 をクリアします。図 11.92 は、TCNTU/V/W_5 をフリーランでクリアせずに使用し、相補 PWM の「山、谷」で TGRU/V/W_5 にキャプチャを行った動作例です。
図 11.92 相補 PWM の「山/谷」での TCNTU/V/W_5 キャプチャ動作		図タイトルを修正 図を修正  TGRA_4  LTGRA_4  LTGRA_4  LTGRA_4  LTGRA_4  LTGRA_4  LTGRA_4  TGRA_4  LTGRA_4  LTGRA_4  TGRA_4  TGRA_4  TGRA_5  TGRA_6  TGRA_6  TGRA_7  TGRA_
11.6.2 割り込み信号タイミング (1) コンペアマッチ時の TGF フラグのセットタイミング 図 11.110 TGI 割り込みタイミング(コンペアマッチ)(チャネル5)	11-170	図を修正 コンペア マッチ信号 TGFフラグ TGI割り込み 【注】TCNTが停止中でもコンペアマッチが発生します。
11.7.24 相補 PWM モードにおける A/D 変 換ディレイド機能の注意事項	11-191	項目を追加

項目	ページ	修正箇所
14.3.2 ウォッチドッグタイマコントロール/ステータスレジスタ(WTCSR)	14-5	図を修正
14.3.3 レジスタアクセス時の注意  (1) WTCNT および WTCSR への書き込み  (2) WTCNT および WTCSR からの読み	14-7	説明を修正 次の方法で読み出しまたは書き込みを行ってください。 タイトルを追加 項目を追加
14.4.1 ソフトウェアスタンバイ解除の手順	14-8	説明を修正 WDT はソフトウェアスタンバイモードを NMI 割り込みまたは外部割り込み(IRQ)で解除する場合に使用します。この手順を以下に示します。(リセットで解除する場合 WDT は動作しないため、クロックが安定するまで RES 端子または MRES 端子をローレベルに保ってください。)
14.4.2 ウォッチドッグタイマモードの使用法		説明を修正  3. スタンパイコントロールレジスタ 1 ( STBCR1:「第 26 章 低消費電力モード」参照)の STBY ピットに 1、スタンパイコントロールレジスタ 6 ( STBCR6:「第 26 章 低消費電力モード」参照) STBYMD ピットに 1 を設定後、SLEEP 命令実行によりソフトウェアスタンパイモードに遷移して、クロックは停止します。 説明を修正  1. WTCSR レジスタの WT/IT ピットに 1 を設定し、RSTS ピット
		にリセットのタイプ、CKS2~CKS0 にカウントクロックの種類、 WTCNT カウンタにカウンタの初期値を設定します。

項目	ページ	修正箇所
14.4.2 ウォッチドッグタイマモードの使用法 図14.3 ウォッチドッグタイマモード時の動作( CKS0 ~ CKS2 で WTCNT のカウントクロックを P /32 に設定時 )	14-9	WTCNTO値  HTFF  WTCNTCH00  WTEF=1 WTCNTCH00  TME=1 を書き込み WDTOVFと内部 リセット値号 (パワーオンリセット値号 (パワーオンリセット通野時)  内部リセット値号 (マニュアルリセット通野時)  内部リセット値号 (マニュアルリセット通野時)
14.4.3 インターバルタイマモードの使用 法 図14.4 インターバルタイマモード時の動 作	14-10	説明を修正  1. WTCSR レジスタのWT/IT ピットに0をセットし、CKS2~CKS0 ピットにカウントクロックの種類、WTCNT カウンタにカウンタの初期値を設定します。  図を追加
14.6 使用上の注意事項  14.6.1 WTCNTの設定値  14.6.2 タイマ誤差	14-11	説明を追加 インターバルタイマモードおよびウォッチドッグタイマにおいて、以下の注意事項があります。 説明を修正 タイマ停止中において、インターバルタイマモードでWTCNTに H'FF を設定した場合、1カウントクロック後の H'FF H'00ではオーバフローが発生せず、256カウントクロック後の H'FE H'FFでオーバフローが発生します。タイマ動作中に H'FFを設定した場合、すぐにインターバルタイマ割り込みが発生します。 ウォッチドッグタイマモードでは、WTCNTに H'FFを設定しないでください。WTCNTに H'FFを設定すると、CKS[2:0]の選択クロックにかかわらず、すぐにWDTリセットが発生します。このとき、WDTOVF信号や内部リセット信号のアサート期間が短くなります。 項目を追加
14.6.3 WDTOVF 信号によるシステムリ セット		項目を追加
14.6.4 ウォッチドッグタイマモードのマ ニュアルリセット	14-12	項目を追加
14.6.5 ウォッチドッグタイマモードでの 内部リセット		項目を追加

項目	ページ	修正箇所				
15.3 レジスタの説明	15-5	表を修正				
┃   表 15.2 レジスタ構成		チャネル         レジスタ名         略称         R/W         初期値	アドレス アクセスサイズ			
10.2 0000 1145/00		0 シリアルモードレジスタ_0 SCSMR_0 R/W H'00	H'FFFFC000 8			
		ピットレートレジスタ_0         SCBRR_0         RW         HFF           シリアルコントロールレジスタ_0         SCSCR_0         RW         H00	H'FFFFC002 8 H'FFFFC004 8			
		トランスミットデータレジスタ_0 SCTDR_0 R/W H/xx	H'FFFFC006 8			
		シリアルステータスレジスタ_0 SCSSR_0 R/W H'84	H'FFFFC008 8			
		レシーブデータレジスタ_0 SCRDR_0 R Hxx	H'FFFFC00A 8			
		シリアルディレクション SCSDCR_0 RW HF2 コントロールレジスタ_0	H'FFFFC00C 8			
		シリアルポートレジスタ SCSPTR_0 R/W H'0x	H'FFFFC00E 8			
		1 シリアルモードレジスタ_1 SCSMR_1 R/W H/00 ピットレートレジスタ_1 SCBRR_1 R/W HFF	H'FFFFC080 8 H'FFFFC082 8			
		シリアルコントロールレジスタ_1 SCSCR_1 R/W H'00	H'FFFFC084 8			
		トランスミットデータレジスタ_1 SCTDR_1 RW H'xx	H'FFFFC086 8			
		シリアルステータスレジスタ_1 SCSSR_1 R/W H'84	H'FFFFC088 8			
		レシープデータレジスタ_1 SCRDR_1 Hxx	H'FFFFC08A 8			
		シリアルディレクション SCSDCR_1 R/W HF2 コントロールレジスタ_1	H'FFFFC08C 8			
		シリアルポートレジスタ_1 SCSPTR_1 R/W H'0x	H'FFFFC08E 8			
		2 シリアルモードレジスタ_2 SCSMR_2 R/W H'00	H'FFFFC100 8			
		ピットレートレジスタ_2 SCBRR_2 RW H'FF シリアルコントロールレジスタ 2 SCSCR 2 RW H'00	H'FFFFC102 8			
		シリアルコントロールレジスタ_2         SCSCR_2         R/W         H'00           トランスミットデータレジスタ_2         SCTDR_2         R/W         H'xx	H'FFFFC104 8 H'FFFFC106 8			
		シリアルステータスレジスタ_2 SCSSR_2 R/W H'84	H'FFFFC108 8			
		レシーブデータレジスタ_2 SCRDR_2 R Hxx	H'FFFFC10A 8			
		シリアルディレクション SCSDCR_2 R/W H'F2	H'FFFFC10C 8			
		コントロールレジスタ_2				
		シリアルポートレジスタ_2 SCSPTR_2 R/W H'0x	H'FFFFC10E 8			
(SCRSR)		SCI は、SCRSR に RXD 端子から入力されたシ ラレルデータに変換します。1 パイトのデータ§ - タは自動的に SCRDR へ転送されます。				
15.3.2 レシーブデータレジスタ	1	説明を修正				
(SCRDR)			NI A S # 가비! I+ 조			
(GOLDIT)		SCRDR は、読み出し専用レジスタですので CF きますが書き込むことはできません。	ひ から読み正しはで			
15.3.3 トランスミットシフトレジスタ		说明を修正				
(SCTSR)		。。 SCI は、トランスミットデータレジスタ(SCTI	OR)から送信データ			
		をいったん SCTSR に転送し、 TXD 端子に送	-			
		レデータ送信を行います。	)H) CC () ))			
15.3.6 シリアルコントロールレジスタ	15-11					
	10-11	長を修正				
(SCSCR)		ピット         ピット名         初期値         R/W         説	明			
		1、0 CKE[1:0] 00 R/W クロックイネーブル SCI のクロックソースの選択、および SC	ンK 端子からのクロック出力の許可 / 埜			
		止を設定します。CKE[1:0]ビットの組み	合わせによって SCK 端子をシリアル			
		クロック出力端子にするか、またはシリ ります。	アルクロック入力端子にするかが決ま			
		クロック同期式モードで同期クロックは	i力に設定する場合は SCSMR の C/A ビ			
		ットを 1 に設定してから CKE[1:0]ビッ	トを設定してください。SCIのクロック			
		ソースの選択についての詳細は「15.4 さい。	動TF 畝明」の表 15.15 を参照してくだ			
		調歩同期式モード				
		00: 内部クロック / SCK 端子は入力				
			SPB1IO、SPB1DT ピットに依存します。			
		01: 内部クロック / SCK 端子はクロ・ 10: 外部クロック / SCK 端子はクロ・				
		11:外部クロック / SCK 端子はクロ・ 11:外部クロック / SCK 端子はクロ・				
		L				

項目	ページ	修正箇所
15.3.7 シリアルステータスレジスタ	15-12	表を修正
(SCSSR)		ビット ビット名 初期値 R/W 説 明
		7 TDRE 1 R/(W)* トランスミットデータレジスタエンプティ トランスミットデータレジスタ (SCTDR)からトランスミットシフトレジスタ (SCTSR)にデータ転送が行われ SCTDR に次のシリアル送信データを書き込むことが可能になったことを示します。 0:SCTDR L 存的な法信データが響き込まれていることを表示
		[クリア条件]  • TORE = 1 の3世を読み出した後、0 を書き込んだとき  • TXI 割り込みにより DMAC が起動され、SCTDR へ送信データを書き込んだとき
		<ul> <li>TXI 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 の ときに SCTDR へ送信データを転送したとき (DTC の転送カウンタ値が H10000 になったときを終く)</li> <li>1: SCTDR に有効な送信データがないことを表示</li> </ul>
	15-13	表を修正
		ビット         ビット名         初期値         R/W         説         明
		6 RDRF 0 RI(W)* レシーブデータレジスタフル 受信したデータがレジーブデータレジスタ(SCRDR)に指摘されていることを示します。
		RXX 割り込みにより DNAの が起動され、 SCRDR からデータを転送したとき     RXX 割り込みにより DTC が起動され、DTC の MRB の DISEL ピットが 0 の ときに SCRDR から受債データを転送したとき (DTC の転送カウンタ値が H0000 になったときを除く)     1: SCRDR に有効収受債データが結論されていることを表示
15.3.8 シリアルポートレジスタ	15-16	説明を修正
(SCSPTR)		SCSPTR は、シリアルコミュニケーションインタフェース(SCI)の
		端子にマルチプレクスされたポートの入出力およびデータを制御し
		ます。SPB0IO、SPB0DT ビットで TXD 端子へ出力データを書き込
		むことができ、シリアル送受信のブレークを制御します。また、
		SPB1IO、SPB1DT ビットで SCK 端子に対して 出力データを書き
		込むことができます。 EIO ビットは RXI 割り込みの許可 / 禁止を制
		御します。
		図を修正
		ピット: 7 6 5 4 3 2 1 0 EIO SPBIIO SPBIIOT SPBIIOT SPBIOT
		初期値: 0 0 0 0 不定 0 1
		表を修正
		ビット         ビット名         初期値         R/W         説         明           7         EIO         0         R/W         エラー割り込みオンリー
		EIO ビットが 1 のとき、RIE ビットが 1 にセットされていても、CPU へ RXI 割り込みを要求しません。このビットは RXI 割り込みの許可 / 禁止を設定しま す。 o: RIE ビットが 1 のとき、RXI と ERI 割り込みが INTO へ送られる
		1:REピットが1のとき、ERI割り込みだけが INTC へ送られる           3 SPB1IO 0 RW シリアルボートクロックボート入出力
		SPB1DT ピット、SCSMR の C/A ピット、SCSCR の CKE[1:0]ピットとあわせて、SCK 第子を制御します。
		2 SPB1DT 不定 W シリアルボートクロックボートデータ SPB1iD ピット、SCSMR の C/A ピット、SCSCR の CKE[1:0]ピットとあわせ
		て、SOK 第子を制御します。ただし、ピンファンクションコントローラ (PFC) で SOK 第子機能を選択しておく必要があります。 また、本ビットは書き込み専用ビットです。 読み出すと不定値が読み出されます。 [SCSMO_[SPIO] [SPIO] [SPIO] SCGRFV85
		OK OKEL ピット ピット ピット ピット ピット ピット ピット ピット ピット ピット
		1 10 * SCX編子は開発クロック人力 1 1 * SCX編子は開発クロック人力 (記) * Dent case

項目	ページ	修正箇所					
15.3.8 シリアルポートレジスタ	15-17	表を修正					
(SCSPTR)		ビット ビット名	初期値 R/W		説明		
		0 SPB0DT	1 W	シリアルボートブレーク SPROID ビット SCSCE	データ RのTE ビットとあわせて	TYD 微子多制	anı.≠st
				ただし、ピンファンクシ	ョンコントローラ(PFC)		
				おく必要があります。 また、本ビットは書き込	み専用ビットです。読み出	出すと不定値が影	あ出されま
				SCSCR Ø SPB0IO	SPB0DT	TXD 端子状態	
				TE ピット ピット 設定値 設定値	ピット 設定値		
				0 0		出力無効状態(礼	<b>刀期状態</b> )
				0 1	0 ローレベノ		
				1 *	1 ハイレベル 送信デ	ータ出力	
				【注】* Don't care			
15.3.10 ビットレートレジスタ(SCBRR)	15-19	表を修正					
表 15.4 ビットレートに対する SCBRR の		ピットレート		P (Mi			
設定例(調歩同期式モード)(1)		(bit/s) 1		14 誤差 n N 誤差	16 n N 誤差 n N	18 I 誤差 n	20 N 誤差
			(%)	(%) (%)	(%)	(%)	(%)
		115,200 0 2 500,000 0 0+	-9.58 0 2 -37.5 0 0*		0 0 0 0.00 0 0		4 8.51 0+ 25.0
	15-20	表を修正					
■ 設定例(調歩同期式モード)(2)		ピットレート		P (M	Hz)		
		(bit/s) 2	2 24 誤差 n N	26 誤差 n N 誤差	28 n N 誤差 n N	30 I 誤差 n	32 N 誤差
		II N	(%)	(%)	(%)	(%)	(%)
		115,200 0 5 500,000 0 0*	-0.54 0 6 37.5 0 1		0 7 -5.06 0 7		8 -3.55
±450 121 1 1 1 + + 7.00000 0	15.01	= <b>+</b> 炒丁					
表 15.6 ビットレートに対する SCBRR の	15-21	表を修正		P (1	Mus		
設定例(調歩同期式モード)(3)		(bit/s)	34	36	38		40
		n	N 誤差 (%)	n N 誤差 (%)	n N 誤		(%)
		115,200 0	8 2.48	0 9 -2.34	0 9 3.0	08 0 1	0 -1.36
		500,000 0	1 6.25	0 1 12.5	0 1 18	.8 0 2	-16.7
	15-24	説明を修正					
				ェネレータを係			
				最大ビットレー			
				合のクロック同	閉期式モードの	D各周波	数にお
		ける最大ビッ	トレートを	示します。			
表 15.10 ボーレートジェネレータを使用		表を修正					
する場合の各周波数における最大ビットレ		P (MHz)	非連 最大ビットレート	読送信 / 受信時 設定値	連続最大ビットレート	送信/受信時	定値
ート(調歩同期式モード)			(bit/s)	n N	(bit/s)	n	N
		10	312,500 375,000	0 0	156,250 187,500	0	1
		14	437,500	0 0	218,750	0	1
		16	500,000 562,500	0 0	250,000 281,250	0	1
		20	625,000	0 0	312,500	0	1
		22	687,500 750,000	0 0	343,750 375,000	0	1
		26	812,500	0 0	406,250	0	1
		28	875,000 937.500	0 0	437,500 468,750	0	1
		32	1,000,000	0 0	500,000	0	1
		34	1,062,500 1,125,000	0 0	531,250 562.500	0	1
		38	1,187,500	0 0	593,750	0	1
		40	1,250,000	0 0	625,000	0	1

項目	ページ	修正箇所
15.3.8 シリアルポートレジスタ (SCSPTR) 表 15.11 ポーレートジェネレータを使用 する場合の各周波数における最大ビットレ	15-25	表を追加
ート (クロック同期式モード) 15.4.2 調歩同期式モード時の動作	15-29	図タイトルを修正
図15.2 調歩同期式通信のデータフォーマット(8 ビットデータ / パリティあり / 2 ストップビット / LSB ファーストの例)		
(3)データの送信/受信動作	15-32	図タイトルを修正
<ul> <li>SCI の初期化(調歩同期式モード)</li> <li>図 15.3 SCI の初期化フローチャートの例(調歩同期式モード)</li> </ul>		Time

項目	ページ	修正箇所
15.4.2 調歩同期式モード時の動作	15-33	図タイトルを修正
(3) データの送信 / 受信動作 ・ シリアルデータ送信 (調歩同期式モード) 図 15.4 シリアル送信のフローチャートの例 (調歩同期式モード)		SCSSRのTDREフラグを読み出し
図 15.5 調歩同期式モードでの送信時の動作例(8 ビットデータ / パリティあり / 1ストップビット / LSB ファーストの例)	15-34	説明を修正 シリアル送信データは、以下の順に TXD 端子から送り出されます。 (a) スタートビット: 1 ビットの 0 が出力されます。 (b) 送信データ: 8 ビット、または 7 ビットのデータが LSB から順に出力されます (LSB ファースト時)。  図タイトルを修正
<ul><li>シリアルデータ受信(調歩同期式モード)</li></ul>	15-35	図タイトルを修正
図 15.6 シリアル受信のフローチャートの例 (調歩同期式モード) (1)		No   RDRF=1?   (3) シリアル学信の解集手順:
図 15.6 シリアル受信のフローチャートの 例(調歩同期式モード)(2)	15-36	図タイトルを修正
図 15.7 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 スト ップビット / LSB ファーストの例)	15-38	図タイトルを修正

項目	ページ	修正箇所
15.4.3 クロック同期式モード時の動作	15-38	図タイトルを修正
図 15.8 クロック同期式通信のデータフォ		説明を修正
ーマット(LSB ファースト設定時)		シリアル通信の1キャラクタは、データの LSB から始まり最後に
		MSB が出力され、MSB 出力後の通信回線の状態は MSB の状態を保
		ちます(LSB ファースト時)。
(3) データの送信 / 受信動作	15-40	図タイトルを修正
• SCI の初期化(クロック同期式モード)		図を修正
図 15.9 SCI の初期化フローチャートの例		初期化開始       [1] SCSCRにクロックの選択を設定してください。
(クロック同期式モード)		SCSCRのRIE、TIE、TEIE、MPIE、 およびTE、REピットを0にクリア <sup>®</sup> [2] SCSMRに送信 / 受信フォーマットを 設定します。
		[3] SCBRRICピットレートに対応する値 SCSCRのCKE1、CKE0ピットを 設定(TE、REピットは0のまま) [1] ロックを使用する場合にはこの作 業は必要ありません。
		SCSMRIに送信/受信 フォーマットを設定 合は、SCSFTRを設定します。指 定する必要がない場合は、
		SCBRRに値を設定 [3] SPB0IOピットを0に設定してく ださい。
		Wait [5] 使用する外部端子のPFC設定を行 います。
		No 1ビット期間経過 [6] SCSCRのTEビットまたはREビットを1にセットします。また、RIE、
		Yes TIE、TEIE、MPIEビットを設定 してください。この時点でTXD、
		(TXD端子の初期状態を設定) ります。送信時にはTXD端子はマーク状態となります。クロック同期
		使用する外部端子のPFCの設定 (SCK、TXD、RXD) [5] 同期クロック出力(クロックマス ク)の設定の場合、この時点で
		SCK端子からクロックが出力され SCSCRのTE、REビットを1にセット、 およびFNE、TIE、TEIE を設定
		送信 / 受信開始
• シリアルデータ送信(クロック同期式モ	15-41	図タイトルを修正
ード) 		図を修正
図 15.10 シリアル送信のフローチャートの例 (クロック同期式モード)		送信開始 [1] SCIの状態を確認して、送信データを書き込み、 SCSSRを能力して、TDRニフラグ的であることを 確認した後、トランスミットデータリジスタ
07/73 (7 11 7 7 1-376) 24 ( 1 7 )		SCSSRのTDREフラグを読み出し [1] (STDR) に送信データを書き込み、TDREフラグを をにクリフレミク を言う込み、TDREフラグ をにクリフレミク (STDR) に送信データを書き込み、TDREフラグ をにクリフレミク (STDR) に送信データを書き込み、TDREフラグ
		No TDRE=1? プリアル送信を続けるときには、必ずTDREフラグ の1を読み出して書き込み可能であることを確認した 後にSCTDRビデータを集ま込み、続いてTDREフラ
		Yes グを0にクリアしてください。
		SCIDHに活情アータを書き込み、 SCSSRのTDREフラグをのにクリア
		No 金データ送信? [2]
		Yes
		SCSSRのTENDフラグを読み出し
		No TEND=1?

項目	ページ	修正箇所
15.4.3 クロック同期式モード時の動作 (3)データの送信 / 受信動作 ・ シリアルデータ送信 (クロック同期式モード) 図 15.11 SCI の送信時の動作例 (LSB フ	15-42	説明を修正 シリアル送信データは、LSB(ビット 0)~MSB(ビット 7)の順にTXD 端子から送り出されます (LSB ファースト時)。  3. SCI は、最終ビットを送り出すタイミングでTDRE フラグをチェックします。 TDRE フラグが 0 であると SCTDR から SCTSR にデータを転送し、次フレームのシリアル送信を開始します。 TDRE フラグが 1 であるとシリアルステータスレジスタ (SCSSR)のTEND フラグを 1 にセットし、最終ビットを送り出した後、トランスミットデータ端子 (TXD 端子)は状態を保持します。  図タイトルを修正
<ul> <li>アースト設定時)</li> <li>シリアルデータ受信(クロック同期式モード)</li> <li>図 15.12 シリアルデータ受信フローチャートの例(クロック同期式モード)(1)</li> </ul>	15-43	図タイトルを修正   図を修正   (3) シリアル受信の提携手順:
図 15.12 シリアルデータ受信フローチャートの例(クロック同期式モード)(2) ・ シリアルデータ受信(クロック同期式モード)	15-44	図タイトルを修正 説明を修正 2. 受信したデータをレシープシフトレジスタ(SCRSR)の LSB から MSB の順に格納します(LSB ファースト時)。
図 15.13 SCI の受信時の動作例 (LSB ファースト設定時)	15-45	図タイトルを修正


項目	ページ	修正箇所
15.4.3 クロック同期式モード時の動作	15-46	図タイトルを修正
(3) データの送信 / 受信動作 ・ シリアルデータ送受信同時動作(クロック同期式モード) 図 15.14 シリアルデータ送受信フローチャートの例 (クロック同期式モード)		図を修正  (4) シリアル設要信の機能手順: シリアル設要信の機能手順: シリアル設要信を終するときには、現在のフレームの 機能と対を受害する前に、RDRFフラグとSCRDRの 読み出し、RDRFフラグののソリアを終了しておいてく たされ、また、現在のフレームの 競出し、RDRFコラグののソリアを終すしておいてく たされ、また、現在のフレームの 競出し、RDRFコラグののプリアを終了しておいてく たされ、また、RDRでフラグのを読み出して書き込みの間である。 ことを確認してくだされ、さらにSCDRのにデータを書き込み、TDREフラグをのにクリアしておいてくだされ。  SCRDRの受信データを読み出し、 SCSRRのRDRFフラグをのにクリア  No 全数受信?  Yes  SCSCRのTE、REビットをのにクリア  送受信終す
15.4.5 マルチプロセッサシリアルデータ 送信	15-48	説明を修正 図 15.16 にマルチプロセッサデータ送信のフローチャートの例を示します。ID 送信サイクルでは SCSSR の MPBT を 1 にセットして送信し、実際に ID が送信されるまで MPBT を 1 に保持してください。データ送信サイクルでは SCSSR の MPBT を 0 にクリアして送信してください。その他の動作は調歩同期式モードの動作と同じです。
図 15.16 マルチプロセッサシリアル送信 のフローチャートの例		図を差し替え
15.4.6 マルチプロセッサシリアルデータ 受信 図 15.17 SCI の受信時の動作例(8 ビット データ / マルチプロセッサビットあり / 1 ストップビット / LSB ファーストの例 )	15-49	図タイトルを修正
図 15.18 マルチプロセッサシリアル受信 のフローチャートの例 ( 1 )	15-50	図を差し替え
15.5 割り込み要因と DMAC/DTC	15-52	タイトルを修正

項目	ページ	修正箇所
15.5 割り込み要因と DMAC/DTC	15-52	説明を修正
15.5 割り込み要因と DMAC/DTC	15-52	説明を修正表 15.18 に各割り込み要因と優先順位を示します。各割り込み要因は、SCSCRのTIE、RIE、TEIE ピット、および SCSPTRのEIO ピットで、許可または禁止ができます。また、各割り込み要求はそれぞれ独立に割り込みコントローラに送られます。 フグが1 にセットされると、TXI割り込み要求が発生します。 TXI割り込み要求でダイレクトメモリアクセスコントローラ(DMAC)またはデータトランスファコントローラ(DTC)を起動してデータ転送を行うことができます。 DMAC 起動によるデータ転送時は、トランスミットデータレジスタ(SCTDR)への書き込みが行われると、TDRE フラグが自動的に 0 にクリアされて、CPUへの TXI割り込み要求は発生しません。DTC 起動によるデータ転送時は、DTC の DISEL ピットが 0 でかつ転送カウンタ値が 0 以外の場合には、SCTDRへの書き込みが行われると TDRE フラグが自動的に 0 にクリアされて CPUへの TXI割り込み要求は発生しませんが、DISEL ピットが 0 でかつ転送カウンタが 0 または DISEL ピットが 1 の場合には、SCTDRへの書き込みが行われても TDRE フラグが 1 の場合には、SCTDRへの書き込みが行われても TDRE フラグが 1 にクリアされずに SCTDRへの書き込み後に CPUへの TXI割り込み要求が発生します。 SCSSR の RDRF フラグが 1 にセットされると RXI割り込み要求が発生します。 SCSSR の RDRF フラグが 1 にセットされると RDRF フラグが自動的に 0 にクリアされて CPUへの RXI割り込み要求が発生しません。DTC 起動によるデータ転送時は、DTC の DISEL ピットが 0 でかつ転送カウンタ値が 0 以外の場合には、SCRDR の読み出しが行われると RDRF フラグが自動的に 0 にクリアされて CPUへの RXI割り込み要求は発生しませんが、DISEL ピットが 1 の場合には、SCRDR の読み出しが行われても RDRF フラグは 0 にクリアされずに SCRDR の読み出しが行われても RDRF フラグは 0 にクリアされずに SCRDR の読み出し後に CPUへの RXI割り込み要求が発生します。 また、SCSSR のORER、FER フラグまたは PER が 1 にセットされると、ERI割り込み要求が発生します。 また、SCSSR のORER、FER フラグまたは PER が 1 にセットされると、ERI割り込み要求が発生します。この ERI割り込み要求で DMAC/DTC の起動はできません。データ受信処理において、RXI割り込み要求の発生を禁止にし、ERI割り込み要求の発生のみ許可にすることも可能です。この場合、RIE ピットを 1 に設定するとともに、
		SCSPTR の EIO ビットを 1 にセットしてください。ただし、EIO ビ
		ットを 1 に設定すると、RXI 割り込み要求が発生しないため、
		DMAC/DTC による受信データの転送は行われません。
表 15.18 SCI 割り込み要因	15-53	表を修正
		割り込み接因 内 容 割り込み持可 DMAC/DTC の 便先順位 ERI 受信エラー (ORER, FER, PER) による割り込み RIE=1 不可 高 RXI 受信データフル (RDRF) による割り込み RIE=1かつ EIO=0 可 TXI 送信データエンプティ (TDRE) による割り込み TIE=1 可 TEE=1 で で 低低 で TEE=1 で で で で で で で で で で で で で で で で で で で
		TEI 送信終了(TEND)による割り込み TEIE=1 不可

項目	ページ	修正箇所
15.6 シリアルポートレジスタ( SCSPTR )	15-54	図タイトルを修正
と SCI 端子との関係 図 15.19 SPB1IO ビット、SPB1DT ビットと SCK 端子との関係		図を修正    Utット3
		図タイトルを修正
トと TXD 端子との関係		図を修正
		リセット
15.7.3 ブレークの検出と処理について	15-56	説明を修正 SCI は、ブレークを受信した後は、受信動作を停止します。このとき、 SCRSR から SCRDR への受信データの転送だけでなく、RXD 端子 から入力されたシリアルデータを SCRSR にセットする動作も停止 します。 受信動作を再開するには、RXD 端子にハイレベルを入力し、オーバ ーランエラー(ORER)、FER、PER をクリアしてください。
15.7.4 ブレークの送り出し		説明を修正 シリアル送信時にブレークを送り出したいときは、SPB0IO ビットを 1 にセット、SPB0DT ビットを 0 にクリア した後、TE ビットを 0 にクリア (送信停止) します。TE ビットを 0 にクリアすると現在の 送信状態とは無関係に送信部は初期化され、TXD 端子からはローレ ベルが出力されます。

項目	ページ	修正箇所
16.7.3 ブレークの検出と処理について	16-52	説明を修正
16.7.3 ブレークの検出と処理について	16-52	フレーミングエラーを含むデータを受信し、引き続き 1 フレーム長以上スペース 0 (ローレベル) が入力されると、ブレーク (BRK) を検出します。ブレークを検出すると、SCFRDR への受信データ (H'00) の転送だけでなく、RXD 端子から入力されたシリアルデータを SCRSR にセットする動作も停止します。SCSCR の RIE ビット、または、REIE ビットをセットしている場合、ブレーク割り込み要求 (BRIF) も発生します。ブレークが終了し、受信信号がマーク 1 (ハイレベル) になると、受信を再開します。また、フレーミングエラー (FER) 検出時に RXD 端子の値を直接読み出すことでも、ブレークを検出できます。RXD 端子の値を読み出す場合は、ボートレジスタを使用してください。ブレークでは、RXD端子からの入力がすべて 0 になりますので、FER フラグがセットされ、またパリティエラーフラグ (PER) もセットされる場合がありま
		<u>ਰ</u> .
17.3.5 SS ステータスレジスタ ( SSSR )	17-9	で表を修正   ピット   ピット名   初期値   RW   説 明   RW   説 明   RW   トランスミットエンド   [セット条件]   SSCR2 の TENDSTS が 0 のとき、TDRE=1 の状態で、送信データの最後尾ピットの途信略   ・ SSCR2 の TENDSTS が 1 のとき、TDRE=1 の状態で、送信データの最後尾ピットの途信能   ・ SSCR2 の TENDSTS が 1 のとき、TDRE=1 の状態で、送信データの最後尾ピットの追信後 [クリア条件]   ・ TEND=1 の状態をリットドレた後、TEND フラグに 0 をライトしたとき   ・ SSTM 割り込みにより DTC が起動され、DTC の MPB の DISEL ピットが 0 のときに SSTDR I に配送データをライトしたとき (DTC の転送カウンタ値 が HO000 になったときを除く)
	17-10	表を修正
	17-10	<b>花 2                                     </b>
		2 TDRE 1 RAW トランスミットデータエンプティ STDR 内のデータの有無を表示します。 [セット除作] *** SSTDR 内のデータの有無を表示します。 [セット除作] *** SSTDR から SSTRSR にデータが転送され、SSTDR にデータライトが可能 になったとき [クリア条件] *** TDRE-1 の状態をリードした後、TDRE フラグに 0 をライトしたとき *** SSTDR 別じ込みたより DTC が起動され、DTC の MRB の DISEL ピットが 0 のときに SSTDR に転送データをライトしたとき(DTC の転送カウンタ値が H7000になったときを除く) *** POPT にもいましたとき(DTC の転送カウンタ値が H7000になったときを除く) *** シリアル受信が圧解検プレ、SSTRSR から SSRDR へ受信データが 転送されたとき [クリア条件] *** シリアル受信が圧解検プレ、SSTRSR から SSRDR へ受信データが 転送されたとき [クリア条件] *** RDRF-1 の状態をリードした後、RDRF フラグに 0 をライトしたとき *** FOLIMAL T、SSRDR から受信データをリードしたとき *** SSRDR 同のごとより DTC がた動きすれ、DTC の MRB の DISEL ピットが 0 のときに SSRDR に受信データをリードしたとき (DTC) の転送カウンタ値 が H70000 になったときを除く) ****
	17-11	注を追加
		【注】*1 DTCによる転送は、FCLRM ビットを 0 にして使用して
		ください。

項目	ページ	修正箇所
17.4.5 SSUモード (1) SSUモードの初期設定 図 17.4 SSUモードの初期設定例  17.4.7 クロック同期式通信モード (1) クロック同期式通信モードの初期設定	17-20	図を修正
17.6.5 SSU モードでのマスタ送信、マス タ送受信の注意事項	17-35	SSERのTE、REを0にクリア
18. ぱC パスインタフェース 2 (IIC2)	18-1	説明を修正 I°C パスインタフェース 2 は、フィリップス社が提唱する 12C パス (Inter IC Bus)インタフェース方式に準拠しており、サブセット機 能を備えています。ただし 12C パスを制御するレジスタの構成が一部 フィリップス社と異なりますので注意してください。
18.1 特長	18-2	説明を追加 図 18.1 に I <sup>o</sup> C バスインタフェース 2 のプロック図を示します。



項目	ページ	修正箇所
18.3.2 ピC バスコントロールレジスタ 2	18-7	説明を追加
(ICCR2)		ICCR2 はパワーオンリセットで H'7D に初期化されます。
	18-8	表を修正
		ビット         ビット名         初期値         RW         説 明           1         IICRST         0         RW         IICコントロール部リセット           IICRST は、ICMR レジスタの BC(2・0)ピットと IIC2 の内部回路をリセットします。ドゥバスの動物・に適る不具合きによりハッグアップしたとき。IICRST ピットを 1 にセットすると、ICMR レジスタの BC(2・0)ピットと IIC2 の内部回路をリセットすることができます。
		注を追加
		【注】ICCR2 の IICRST ビットに 1 をライトすると、下記の状態に
		なります。
		・ ICCR2 の IICRST ビットに 1 をライトすると、ICCR2 の
		SDAO、SCLO ビットは 1 にセットされます。
		<ul><li>マスタ送信モードおよびスレープ送信モードにおいて、</li></ul>
		IICRST ビットに 1 をライトすると、ICSR の TDRE ビットは 1 にセットされます。
		・ IICRST=1 によるリセット期間中は、ICCR2 の BBSY、
		SCP、SDAO ピットへのライトは無効です。
		・ IICRST に 1 をライトしても、ICCR2 の BBSY ビットは 0
		にクリアされません。しかし、SCL 端子、SDA 端子の端
		子状態によっては、停止条件(SCL=ハイレベルかつ SDA
		立ち上がり)が生成され、結果的に BBSY ビットが 0 に クリアされる場合があります。また、他のビットも同様に
		影響が発生する場合があります。
		・ IICRST=1 によるリセット期間中は、データ送受信を停
		止します。しかし、開始条件、停止条件、バス競合負けを
		検出する機能は動作しています。SCL 端子、SDA 端子へ
		入力された信号によっては、ICCR1、ICCR2、ICSR の状
		態が更新される場合があります。
18.3.3   C バスモードレジスタ (ICMR)	18-9	説明を追加
		ICMR はパワーオンリセットで H'38 に初期化されます。また、ICCR2
	10.10	の IICRST により、BC[2:0]が B'000 に初期化されます。
	18-10	その

項目	ページ	修正箇所
18.3.4 ピC バスインタラプトイネーブル	18-10	説明を追加
レジスタ (ICIER)		ICIER はパワーオンリセットで H'00 に初期化されます。
	18-11	表を修正
		ピット         ピット名         初期値         RW         説明           4         NAKIE         0         RW         NACK受信インタラブトイネーブル           NAKIE は、ICSRの NACKF または ALLOVE がセットされたとき、NACK 検出業 アービトレーションコスト / オーパランエラー割り込み要求(INNAKI の所可 / 放計を または ALLOVE を 0 にクリア するか、NAKIE を 0 にクリアすることの解できます。         0 に 0 にクリアすることの解できます。             (INNAKI) の禁止
18.3.5 ピC バスステータスレジスタ	18-13	説明を追加
(ICSR)		ICSR はパワーオンリセットで H'00 に初期化されます。
		図を修正  ビット: 7 6 5 4 3 2 1 0  TDRE   TEND   RDRF   NACKF   STOP   ALUVE   AAS   ADZ    初期値: 0 0 0 0 0 0 0 0 0 RW: R/(W)*
	18-15	注を追加、修正
		<ul> <li>【注】*1 フラグをクリアするため、1 を読み出した後に 0 を書き込むことのみ可能です。</li> <li>*2 NACKF = 1 を検出した場合、転送終了処理で必ず NACKFをクリアしてください。クリアするまでは次の送信/受信ができません。</li> </ul>
18.3.6 スレープアドレスレジスタ(SAR)		説明を追加
		SAR はパワーオンリセットで H'00 に初期化されます。
18.3.7 ピC バス送信データレジスタ	18-16	説明を修正
(ICDRT)  18.3.8 I <sup>2</sup> C バス受信データレジスタ (ICDRR)		ICDRT は、送信データを格納する8ビットの読み出し/書き込み可能なレジスタで、シフトレジスタ(ICDRS)の空きを検出するとICDRT に書き込まれた送信データをICDRS に転送し、データ送信を開始します。ICDRSのデータ送信中に、次に送信するデータをICDRTにライトしておくと、連続送信が可能です。なお、LSBファースト(ICMRのMLSビットを1)に設定した状態でICDRTの読み出しを行うと、ICDRTに書き込んだ値に対してMSBとLSBが反転されたデータが読み出されます。ICDRTの初期値はH'FFです。説明を修正
(100)(11)		ICDRR はパワーオンリセットで H'FF に初期化されます。
		図を修正 ビット: 7 6 5 4 3 2 1 0 初期値: 1 1 1 1 1 1 1 1 RW: R R R R R R
18.3.10 NF2CYC レジスタ (NF2CYC)	18-17	説明を追加
		NF2CYC はパワーオンリセットで H'00 に初期化されます。


項目	ページ	修正箇所
18.4.1 ピンバスフォーマット	18-18	図を修正
図 18.4 I <sup>2</sup> C バスタイミング		SCI. 1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   9   1-7   8   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1-7   8   1-7   1
18.4.2 マスタ送信動作	18-19	説明を修正
18.4.2 マスタ送信動作	18-19	<ol> <li>IIC2 を初期化します(図 18.7)。初期化後、ICCR1 の ICE ビットを設定します。</li> <li>ICCR2 の BBSY フラグをリードしてバスが解放状態であることを確認後、ICCR1 の MST、TRS をマスタ送信モードに設定します。その後、BBSY=1と SCP=0をライトします(開始条件発行)。これにより開始条件を生成します。</li> <li>開始条件を発行した後、ICDRT に送信データ(1フレーム目はスレーブアドレスと R/W を示すデータ)をライトします。このとき TDRE は自動的に 0 にクリアされ、ICDRT から ICDRS にデータが転送されて、再び TDRE がセットされます。</li> <li>1フレーム目の送信が完了し、送信クロックの 9 クロック目の立ち上がりで ICSR の TEND がセットされます。ICIER の ACKBRをリードし、スレーブデバイスが選択されたことを認識した後、2フレーム目のデータを ICDRT にライトします。ACKBR が 1のときはスレーブデバイスが認識されていないため、停止条件を発行します。停止条件の発行は、ICCR2 の SCLO から 0 がリードされるまで待った後、BBSY=0と SCP=0をライトすることにより行います。なおデータの準備ができるまで、または停止条件を発行するまでは SCL がローレベルに固定されます。</li> <li>2フレーム目以降の送信データは、TDRE がセットされるたびにICDRT にデータをライトします。</li> <li>最終送信データを ICDRT にライトしたら、その後は TEND がセット(最終フレーム送信終了)されるまで待ちます。または、ICIER の ACKE をセットした状態で受信デバイスからの NACK (ICSR の NACKF がセ</li> </ol>
		ットされたら、ICCR2 の SCLO から 0 がリードされるまで待ち
		ます。その後、停止条件を発行して TEND と NACKF をクリアします。
図18.5 マスタ送信モード動作タイミング (1)	18-20	図を修正   TEND   NACKE   ICDRT   スレープアドレス+RW   データ   データ   フープアドレス+RW   アータ   スレープアドレス+RW   アータ   スレープアドレス+RW   アータ   (3)にORTにデータライト (37)にORTにデータライト 7)にORTにデーター (37)にORTにデータ


項目	ページ	修正箇所
18.4.2 マスタ送信動作	18-20	図を修正
図 18.6 マスタ送信モード動作タイミング (2)		TEND   NACKE   O1
図 18.7   I2C バスインタフェース 2 の初期   化フローチャート例	18-21	図を追加
18.4.3 マスタ受信動作	18-22	説明を修正
		以下にマスタ受信モードの受信手順と動作を示します。第1フレームの送信(スレープアドレス+R/W)までの動作は、「18.4.2 マスタ送信動作」を参照してください。  3. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりで ICSR の RDRF がセットされます。このとき、ICDRR をリードすることにより、受信したデータを読み出すことができ、同時に RDRF はクリアされます。 RDRF がセットされるたびに ICDRR をリードすることにより、連続的に受信できます。ICDRR のリードが SCL の8クロック目立ち上がりに間に合わないときは、ICCR1 の RCVD を 1 にして 1 バイトごとの通信を行ってください。  4. 次の受信が最終フレームの場合、ICDRR をリードする前にICCR1 の RCVD と ICIER の ACKBT をセットします。これにより次の受信後、停止条件発行可能状態になります。  5. 受信クロックの9クロック目の立ち上がりで RDRF がセットされたら、ICCR2 の SCLO から 0 がリードされるまで待ちます。その後、停止条件を発行します。  6. ICSR の STOP がセットされたら、ICDRR から最後の受信データをリードします。  7. RCVD と MST をクリアし、スレープ受信モードに戻します。
図18.9 マスタ受信モード動作タイミング(2)	18-23	DORF   DORF


項目	ページ	修正箇所
	-	
18.4.4 スレーブ送信動作	18-24	説明を修正  1. IIC2 を初期化します(図 18.7)。初期化後、ICCR1 の ICE ビットを設定します。ICCR1 の MST、TRS をスレープ受信モードにしてスレープアドレスが一致するまで待ちます。  2. 開始条件を検出した後の第 1 フレームでスレープアドレスが一致したとき、9 クロック目の立ち上がりでスレープデバイスはSDAに ICIER の ACKBT に設定したレベルを出力します。このとき、8 ビット目のデータ(R/W)がハイレベルのとき、ICCR1のTRS および ICSRの TDRE がセットされ、自動的にスレープ送信モードに切り替わります。8 ビット目のデータがローレベルのときは、スレープ受信モードを継続します。  3. ICDRT に送信データをライトします。このとき TDRE は自動的に0 にクリアされ、ICDRT から ICDRS にデータが転送されて、再びTDRE がセットされます。以降の送信データは、TDRE がセットされるたびに ICDRT にデータをライトします。  4. 最終送信データを ICDRT にデータをライトします。  4. 最終送信データを ICDRT にライトしたら、その後は TEND がセット(最終フレーム送信終了)されるまで待ちます。または、ICIERの ACKE をセットした状態で受信デバイスからの NACK(ICSR の NACKF 1)を待ちます。  5. 終了処理のため TRS をクリアし、ICDRR をダミーリードします。これにより SCL を開放します。  6. TDRE、TEND、NACKF をクリアします。
 図 18.10 スレーブ送信モード動作タイミ	18-25	   図を修正
以 10.10 スレーノ & 信 モード動 IF デイミング (1)	10-23	スレープ受信モード → スレーブ送信モード SCL (マスツ出力)

項目	ページ	修正箇所
18.4.4 スレープ送信動作	18-26	図を修正
図 18.11 スレーブ送信モード動作タイミング(2)		スレープ受信 モード  SCL (マスタ出力)  SDA (スクコカカ)  SCL (スレープ出力)  SDA (スレープ出力)  TDRE  TEND
18.4.5 スレーブ受信動作	18-27	説明を修正、差し替え 以下にスレーブ受信モードの受信手順と動作を示します。第1フレームの受信(スレーブアドレス+RW)までの動作は、「18.4.4 スレーブ送信動作」を参照してください。  1. ICDRRをダミーリードします(リードデータはスレーブアドレス+R/W を示すので不要)。スレーブデバイスは受信クロックの9クロック目に ICIER の ACKBT に設定したレベルを SDA に出力します。  2. 1フレームのデータ受信が終了し、受信クロックの9クロック目の立ち上がりで ICSR の RDRF がセットされます。このとき、ICDRRをリードすることにより、受信したデータを読み出すことができ、同時に RDRF はクリアされます。RDRF がセットされるたびに ICDRR をリードすることにより、連続的に受信できます。  RDRF がセットされた状態で8クロック目が立ち下がるとICDRRをリードするまで SCL をローレベルに固定します。  3. 次の受信が最終フレームの場合、ICDRRをリードする前にICIERの ACKBTをセットします。  4. ICSRの RDRF がセットされたら ICDRR から最後の受信データをリードします。

項目	ページ	修正箇所
18.4.5 スレーブ受信動作	18-27	図を修正
図 18.12 スレーブ受信モード動作タイミ		SCL (マスタ出力) 1 2 3 4 5 6 7 8 9 1
ング(1)		SDA (マスタ出力)
		SCL (スレーブ出力)
		SDA (スレーブ出力) A
		RDRF
		ICDRS $\vec{\tau}-91$
		ICDAR
		ユーザの処理 [1]ICDRRダミーリード [2]ICDRRリード
図 18.13 スレープ受信モード動作タイミ	18-28	図を修正
ング(2)		SCL (マスタ出力) 9 1 2 3 4 5 6 7 8 9
		SDA (マスタ出力) <u>ピット7人ピット6人ピット5人ピット3人ピット3人ピット2人ピット1人ピット1</u>
		SCL (スレーブ出力)
		SDA (スレーブ出力) A A
		ACKBT RDRF
		ICDRS TF-9n
		ICDRR 7 7-9n-1 7 7-9n
		ユーザの処理 [3]ACKBTセット [3]ICDRRリード [4]ICDRRリード
18.4.6 クロック同期式シリアルフォーマ		図タイトルを修正
ット		
(1)データ転送フォーマット		
図 18.14 クロック同期式シリアルフォー		
マットの転送フォーマット(LSB ファース		
ト設定時)		
(2)送信動作	18-29	図タイトルを修正
図 18.15 送信モード動作タイミング(LSB		
ファースト設定時)		
(3)受信動作	18-30	図タイトルを修正
図 18.16 受信モード動作タイミング(LSB		
ファースト設定時)		
図 18.17 1 バイト受信動作タイミング	18-31	図タイトルを修正
(LSB ファースト設定時)		







改訂-53

項目	ページ	修正箇所						
18.5 割り込み要因と DTC	18-38	表を修正						
表 18.4 割り込み要求一覧		割り込み要求	略称	割り込み条件	『C バス フォーマット	クロック同期式 シリアル フォーマット	DTC の起動	優先 順位
		NACK 検出 アービトレーションロスト / オーパランエラー	IINAKI+	((NACKF=1)+(AL/OVE=1 (NAKIE=1)	)) -	×	×	*
		送信終了 停止条件検出 送信データエンプティ	IITEI IISTPI IITXI	(TEND=1) · (TEIE=1) (STOP=1) · (STIE=1) (TDRE=1) · (TIE=1)		×	×	
		受信データフル 【注】 * IINAKI は、優男 位が低くなりま		(RDRF=1)・(RIE=1) める INTC の IPR ピット	が異なります。IPR ビ	ットの設定によってに	t、IIRXI よ!	低 0も優先順
18.6 DTC による動作	18-39	表を修正						
■ 表 18.5 DTC による動作例		項目		マスタ送信モード	マスタ受信モード	スレーブ送信モード	スレープ5	
to a section of the s		スレープアドレス + R/W ピット以 ダミーデータリード	送信/受信	DTC で送信* (ICDRT ライト)	CPU で送信 (ICDRT ライト) CPU で処理	CPU で受信 (ICDRR リード)	CPU で受信 (ICDRR!	Jード)
		92-7-99-1			(ICDRR リード)		(ICDRR	
		本体データ送信/受信		DTC で送信 (ICDRT ライト)	DTC で受信 (ICDRR リード)	DTC で送信 (ICDRT ライト)	DTC で受信	
		最終フレーム処理		不要	CPU で受信 (ICDRR リード)	不要	CPU で受信	
		DTC 転送データフレーム数談定		送信:実データ数+1 (+1は、スレープアド レス+R/W ピット分)	受信:実データ数-1 (-1は、最終フレー ム処理分)	送信:実データ数	受信:実デ (-1は、 ム処理分)	
		注を追加						
		【注】* 開始条	件を引	Ě行(BBSY=	=1. SCP=0	をライト)	して7	から、
				許可してくた				,
18.8.5 マスタ受信モードにおけるICDRR	18-41	説明を修正						
のリード		ICDRR のリード	がSС	Lの8クロッ	ク目の立ち	5上がりに	間に合	わない
		ときは、ICCR1	の RC	VD ビットを	1にして1	バイトご	との通	信を行
		ってください。						
18.8.8 ICE=0におけるI2Cバスインタフ	18-43	説明を修正						
ェース2の動作		ICCR1 レジスタ	တ ICI	Eビットに O	をライトす	ると SCL、	SDA	出力は
		禁止されますが、	SCI	、SDA への	入力は有効	です。SCI	. SD	A へ入
		力された信号に行	従って	、本モジュ	ールは動作	します。		
18.8.9 マスタ受信モード切り替え時の注 意事項について		項目を追加						
18.8.10 IIRXI 割り込みを要因とした DTC 転送について		項目を追加						
	18-44	項目を追加						
転送について		X = 2.235						
20.1 特長	20-1	説明を修正						
		• コンペアマッ	チ時、	DTC 設定に	より、DTC	転送要求	または	割り込
		み要求の発生	を選	択可能				
		• CMT を使用し	しない	ときは、消費	貴電力低減(	のため CMT	「に対	してク
		ロックの供給	を止	めて動作を停	止させるこ	とができ	ます。	

表 20 1   レンノ 4 9 権 60	72-73 72-73				
図 20.1 CMT のプロック図    ***********************************	72-7				
表 20.1 レジス 夕構成 チャネル レジスタ名 略称 RW 初期値 アドレス ア					
■ 表 20.1 - 1,52 A 9 横 fù					
	アクセス サイズ				
	, 16, 32				
ステータスレジスタ_0	8、16				
	8, 16				
1 コンペアマッチタイマコントロール/ CMCSR_1 RW H0000 HFFFFCE08 8. ステータスレジスタ_1	, 16, 32				
	8、16				
	, 16, 32				
20.2.1 コンペアマッチタイマスタートレ 説明を追加					
ジスタ(CMSTR ) CMSTR はパワーオンリセット時およびスタンバイモード時にト	H'0000				
に初期化されます。					
20.2.2 コンペアマッチタイマコントロー 20-3 説明を追加	説明を追加				
	CMCSR はパワーオンリセット時およびスタンバイモード時に				
H'0000 に初期化されます。					
20.2.2 コンペアマッチタイマコントロー   表を修正					
ル/ステータスレジスタ ( CMCSR )					
CMCNT と CMCOR の値が一致したか否かを示すフラグです。 0: CMCNT と CMCOR の値は不一致					
[クリア条件]					
<ul> <li>パワーオンリセットおよびスタンパイモード時</li> <li>CMF=1 を読み出した後に0 を書き込んだとき<sup>-2</sup></li> </ul>					
CMI 割り込みにより DTC が起動され、DTC の MRB の DISEL ピット きに CMT のレジスタがアクセスされたと管( DTC の転送カウンタ値					
になったときを除く) 1:CMCNT と CMCOR の値が一致					
[セット祭件] ● CMCNT ≿ CMCOR の値が一致したとき					
1,0 CKS[t:0] 00 RW クロックセレクト					
周辺動作クロック(P)を分周した 4種類の内部クロックから CMC するクロックを選択します。 CMSTR の STR ピットが 1 にセットされ	れると、				
CMCNT は CKS(1:0)ピットにより選択されたクロックでカウントを開 00:P /8	gad U ます。				
01: P /32 10: P /128					
11: P //512					
20.2.3 コンペアマッチカウンタ 20-4 説明を修正					
(CMCNT)CMCNT は H'0000 にクリアされ CMCSR の CMF フラグカ	CMF フラグが 1 に				
セットされます。					
CMCNT はパワーオンリセット時およびスタンバイモード時に	1				
H'0000 に初期化されます。					

項目	ページ	修正箇所
20.2.4 コンペアマッチコンスタントレジ	20-4	説明を修正
スタ(CMCOR)		CMCOR は 16 ビットのレジスタで CMCNT とコンペアマッチするま
		での期間を設定します。
		CMCOR はパワーオンリセット時およびスタンバイモード時に
		H'FFFF に初期化されます。
20.3.2 CMCNT カウントタイミング	20-5	図を修正
図 20.3 カウントタイミング		<b>周辺動作クロック</b> (P) 「
		カウント用クロック N N+1 クロック W N+1
		CMCNT
20.4.1 割り込み要因と DTC 転送要求	20-6	タイトルを修正
		説明を修正
		CMT は表 20.2 に示すようにチャネルごとにコンペアマッチ割り込み
		を持ち、それぞれ独立なベクタアドレスが割り当てられています。割
		り込み要求フラグ(CMF)が 1 にセットされ、かつ割り込みイネー
		ブルビット(CMIE)が1にセットされているとき、該当する割り込
		み要求が出力されます。割り込み要求により CPU 割り込みを起動す
		る場合、チャネル間の優先順位は割り込みコントローラの設定により
		変更可能です。詳細は「第6章 割り込みコントローラ(INTC)」
		を参照してください。
		ユーザ例外処理ルーチン中に CMF ビットをクリアする動作を行って
		ください。この動作を行わないと再度割り込みが発生してしまいます。CMF ビットの 1 を読み出した後、0 を書き込む前に次のコンペ
		アマッチによるフラグセットが発生した場合は、0を書き込んでもフ
		ラグはクリアされませんので、再度1を読み出して0を書き込んで
		ください。
		また、コンペアマッチ割り込み要求で、データトランスファコントロ
		-ラ(DTC)を起動することができます。DTC 起動によるデータ転
		送時は、DTC の DISEL ビットが 0 でかつ転送カウンタ値が 0 以外の
		場合には、データ転送が行われるとフラグが自動的にクリアされて
		CPU への割り込み要求は発生しませんが、DISEL ビットが 0 でかつ
		転送カウンタ値が 0 または DISEL ビットが 1 の場合には、データ転
		送が行われてもフラグがクリアされずにデータ転送終了後に CPU へ
		の割り込み要求が発生します。
表 20.2 割り込み要因		表を修正
		チャネル         割り込み要因         割り込み許可ピット         割り込みフラグ         DTCの起動         便先順位           0         CML0         CMGSR_0のCMEピット         CMGSR_0のCMFプラグ         可         高
00.40 72.677.477	00.7	1 CM_1 CMCSR_10CME ビット CMCSR_10CMF ブラグ 可 低
20.4.3 コンペアマッチフラグのクリアタイミング	20-7	説明を追加
		ただし、DTC を起動した場合、DTC がデータ転送を行った時点で、
		CMF ビットは自動的にクリアされます(DTC の DISEL ビットが 0
	<u> </u>	でかつ転送カウンタ値が0、または、DISELビットが1の場合を除く)。


SH7080 グループ 本版で改訂された箇所

項目	ページ	修正箇所
20.5.2 CMCNT の書き込みとコンペアマ	20-8	図を修正
ッチの競合		CMCNTライトサイクル
図 20.5 CMCNT の書き込みとコンペアマ		
ッチの競合		
20.5.3 CMCNT のワード書き込みとカウ	20-9	図を修正
ントアップの競合		CMCNTライトサイクル $\begin{vmatrix} \frac{T1}{T} & \frac{T2}{T} + \frac{T}{T} \end{vmatrix}$
図 20.6 CMCNT のワード書き込みとカウントアップの競合		周辺クロック (P)
20.5.4 CMCNT のバイト書き込みとカウ	20-10	図を修正
20.5.4 CMCNT のハイト書き込みとカウ ントアップの競合	20-10	図を修正 CMCNTライトサイクル
図 20.7 CMCNT のバイト書き込みとカウ		<del>- T1   T2  </del>
ントアップの競合		周辺クロック (P )
23.2.6 書き込み/消去インタフェース	23-10	説明を修正
(4)書き込み/消去の実行		フラッシュメモリの書き込みにおいては事前に対象領域が消去され
		ている必要があります。
		書き込み/消去処理中は、NMI、IRQ、およびその他すべての割り込
		みを発生させないでください。
23.4.1 レジスター覧	23-12	注を修正
表 23.4(1) レジスタ構成		【注】*4 RAMER レジスタを除くレジスタは、バイトアクセスのみ
		有効です。
	22.00	RAMER レジスタは、ワードアクセスのみ可能です。
23.5.2 ユーザプログラムモード	23-38	図を修正   書き込み手続き
(2) ユーザプログラムモードでの書き込み手順		ブログラムの開始  南波敷制御レジスタ
図 23.11 書き込み手順		(FROCR) による内部 分周率を1/4:1/4:1/4に設定
		ダウンロードする内蔵 プログラムの選択と FTDRの内がソロード性対定 (2.1) FKEYレジスタに (2.9)
		TISKE SXE
		FKEYレジスタに (22) HA5を設定 (22) R4、RSにパラメータ設定 (FMPAR、FMPDR) (2.10)
		VBRのクリア後、SCO-1に 設定しダウンロード実施 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3 3
		が (2.4) JSR FTDAR指定+16 (2.11) FKEYレジスタを クリア (2.4) FPFR=0? No(2.12)
		DPFR=0 ? Nq 2.5 ) Yes FKEYレジスタクリア
		Yes ダウンロードエラー処理 No 必要データの
		FPEFEQ、FUBRA パラメータの設定 (2.6) 書き込み完了? (2.13)
		初期化実行 JSR FTDAR指定+32 (2.7) ★ FKEYレジスタを クリア
		###
		Yes 初期化工ラー処理
		【注】。ダウンロード、書き込みの実行中は、割り
		込みおよびCPUU外のパスマスタによる パス権要求を発生させないでください。


本版で改訂された箇所 SH7080 グループ

項目	ページ	修正箇所
23.5.2 ユーザプログラムモード (2) ユーザプログラムモードでの書き込 み手順	23-40	説明を修正 ダウンロード処理中は、割り込みおよび CPU 以外のバスマスタによるバス権要求を発生させないでください。詳細は、「23.8.2 書き込み/消去手続き実行中の割り込み」をご覧ください。 最大 128 バイトのスタック領域を使用しますので、SCO = 1 にする
	23-42	前に 128 バイト以上のスタック領域を確保しておいてください。 説明を追加 4. 書き込み処理中は、割り込みおよび CPU 以外のバスマスタによるバス権要求を発生させないでください。詳細は、「23.8.2 書き込み / 消去手続き実行中の割り込み」をご覧ください。
(3) ユーザプログラムモードでの消去手順 図 23.12 消去手順	23-43	TOPS A O 開始
	23-44	説明を追加 4. 消去処理中は、割り込みおよび CPU 以外のパスマスタによるパス権要求を発生させないでください。詳細は、「23.8.2 書き込み/消去手続き実行中の割り込み」をご覧ください。

SH7080 グループ 本版で改訂された箇所



本版で改訂された箇所 SH7080 グループ



項目	ページ	修正箇所					
23.9.2 手順プログラム、または書き込み	23-89	表を修正					
データの格納可能領域		項目 格納/実行が可能なエリア 選択されているマット					
表 23.18 (2) ユーザプログラムモードでの		内蔵 RAM   ユーザマット 外部空間   ユーザマット 組み込み   プログラム					
消去処理で使用可能なエリア		格納マット					
		初期化エラー処理 キーレジスタへの					
		H'5A 書き込み処理					
表 23.18 ( 3 ) ユーザブートモードでの書き	23-90	表を修正					
込み処理で使用可能なエリア		項目 格納/実行が可能なエリア 選択されているマット					
足の足足で区間引起はエック		内蔵 RAM ユーザ 外部空間 ユーザ ユーザ 組み込み					
		プート マット ブート プログラム マット マット 格納マット					
		初期化エラー処理					
		FMATS による x x v v v v v v v v v v v v v v v v v					
 表 23.18 ( 4 ) ユーザブートモードでの消去	23-91	表を修正					
	20-81	次で修正         項目         格納/実行が可能なエリア         選択されているマット					
処理で使用可能なエリア 		項目         格例/美行か可能なエリア         選択されているマット           内蔵 RAM         ユーザ         外部空間         ユーザ         ユーザ         組み込み					
		ブート マット ブート プログラム マット マット 格納マット					
		初期化エラー処理					
		FMATS による x x マット切り替え					
		\(\text{\tint{\text{\tint{\text{\tin}\text{\text{\text{\text{\text{\text{\text{\text{\text{\ti}\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\text{\tex{\tex					
23.10 ライタモード	23-92	説明を修正					
		ライタモードではソケットアダプタを介して単体のフラッシュメモ					
		リと同様に PROM ライタで書き込み/消去を行うことができます。					
		PROM ライタはルネサス 256K/512K バイトフラッシュメモリ内蔵マ					
		イコンデバイスタイプをサポートしているライタを使用してくだ					
		ー さい。					
┃   27.1 レジスタアドレス一覧(アドレス順)	27-3	表を修正					
27.1   レンスタアドレス一見(アドレス順)	21-3	<b>花文 花 形 I   1   1   1   1   1   1   1   1   1  </b>					
		数 サイズ ステート数 バス棚					
		タイマコントロールレジスタ_3     TCR_3     8     HFFFFC200     MTU2     8, 16, 32     E 基準     16ビット       タイマコントロールレジスタ_4     TCR_4     8     HFFFFC201     8     B2, W2, L4					
	27-4	表を修正					
		レジスタ名称         略称         ピット         アドレス         モジュール         アクセス         アクセス         児級           数         サイズ         ステート数         バス棚					
		タイマ割り込み関引を回数カウンタ     TITCNIT     8     HFFFFC231     MTU2     8     P 基準     16ピット					
		タイマバッファ転送設定レジスタ         TBTER         8         HFFFFC222         8         B2, W2, L4					
	27-5	表を修正					
		レジスタ名称         略称         ピット         アドレス         モジュール         アクセス         押板           数         サイズ         ステート数         バス橋					
		タイマインタラブトイネーブルレジスタ_1 TIER_1 8 HFFFFC384 MTU2 8, 16, 32 P 基準 16ピット					
		タイマステータスレジスタ_1     TSR_1     8     HFFFFC385     8     B2, W2, L4       タイマコントロールレジスタ_3S     TCR_3S     8     HFFFFC600     MTU2S     8, 16, 32     P 基準     16ピット					
		タイマコントロールレジスタ_4S TCR_4S 8 HFFFFC601 8 B2, W2, L4					
	27-6	表を修正					
		レジスケ名称 略称 ビット アドレス モジュール アクセス アクセス 接頭					
		数 サイズ ステート数 バス棚					
		タイマ IO コントロールレジスタ H_4S     TIORH_4S     8     HFFFFC606     MTU2S     8, 16     IP 基準     16 ビット       タイマ IO コントロールレジスタ L_4S     TIORL_4S     8     HFFFFC607     8     B2, W2, L4					
	27-7	表を修正					
		レジスタ名称 綿称 ピット アドレス モジュール アクセス アクセス 接続					
		数 サイズ ステート数 //ス橋 タイマ AD 受換開始要求用期設定 TADCOBRB_4S 16 HFFFFCS4A MTU2S 16 P 基準 16ピット					
		パッファレジスタB_4S B2, W2, L4					
		<u>.</u>					

本版で改訂された箇所 SH7080 グループ

項目	ページ						修正	箇所					
27.1 レジスタアドレス一覧(アドレス順)	27-12	₹	長を修正										
			ı	レジスタ名称		略称	ピット数	アドレ	モジョ		ウセス サイズ	アクセス ステート数	接続バス幅
			共通コントロールし	レジスタ		CMNCF	32	HFFFFF	100 BS	ic	32	B 基準	16ピット
			CS0 空間パスコン CS1 空間パスコン			CS0BC	_	HFFFFF			32	L:1°, L:3°	
	27-13	₹	長を修正										
			ı	レジスタ名称		略称	ピット数	アドレ	モジ:		ウセス	アクセス ステート数	接続パス幅
			CS2 空間パスコン	トロールレジス	9	CS2BC		HFFFFF	oC BS	_	32	B 基準	16ピット
			CS3 空間パスコン			CS3BC	_	HFFFFF	_	-	_	L:1°1, L:3°2	
			CS4 空間パスコン RAM エミュレーシ		9	CS4BCI RAMER		HFFFFF			32 16	B 基準	16ピット
												W:1	
			ブレークアドレス!		A	BARA BAMRA	_	HEFFER:	-	ic _	32	B 基準 W:3, L:3	16ピット
	27-28	₹	した。 長を修正			J			J				JJ
			レジスタ略称	ピット 31/23/15/7	ピット 30/22/14/6	ピット 29/21/13/5	ピット 28/20/12/4	ピット 27/19/11/3	ピット 26/18/10/2	ピット 25/17/9/1	ピッ 24/16/		ジュール
			WTCNT WTCSR	TME	WT/IT	RSTS	WOVF	IOVF		CKS[2:0]	1	WDT	

## 索引

【数字/記号】	[L]	
1 サイクルスキャンモード1	9-16 LSI 内部バスマスタからみたアクセス	9-127
[A]	[M]	
A/D 変換開始要求ディレイド機能11	-144 MCU 拡張モード	3-3
A/D 变換器 ( ADC )	19-1 MCU 動作モード	3-1
A/D 变換器特性2	8-67 MPX-I/O インタフェース	9-62
A/D 変換器の起動11	-160 MTU2 - MTU2S の同期動作	11-149
A/D 変換器の割り込み要因1	9-21 MTU2S の機能一覧	12-1
A/D 变換時間1	9-18 MTU2S モジュール用クロック(MI )	4-1
AC 特性	28-8 MTU2 出力端子の初期化方法	11-192
AC 特性測定条件2	8-66 MTU2 の機能一覧	11-2
AC バスタイミング仕様2	8-14 MTU2 モジュール用クロック(MP )	4-1
[C]	MTU2 割り込み要因	11-158
	2.1 [N]	
CPU	2-1	
<u>CSn</u> アサート期間拡張		
[D]	NMI 割り込みと DMAC 起動の競合	
	NMI 割り込みと DTC 起動の競合	8-38
DACK 端子出力の注意事項	7 D 3	
DC 特性	20-2	
DMA 転送の種類		
DMA 転送要求		7-23
DTC/DMAC の起動11	7 D 3	
DTC の起動要因	0-11	
DTC の実行状態		
DTC のバス権解放タイミング	• • • • • • • • • • • • • • • • • • • •	2-1
DTC ベクタアドレス	8-14 【S】	
[ F ]	SCIF 割り込み要因	16-49
FIFO 付きシリアルコミュニケーションインタフェース	ス SCI 割り込み要因	15-55
(SCIF)	16-1 SCSPTR と SCIF 端子との関係	16-50
	SCSPTR と SCI 端子との関係	15-56
[I]	SSU モード	17-19
I/O カードインタフェース基本タイミング9	-105 SSU 割り込み要因	17-34
1/0 ポート	22-1	
l <sup>2</sup> C バスインタフェース 2 ( IIC2 )	<sub>18-1</sub> [ V ]	
I <sup>2</sup> C バスフォーマット1	8-16 V <sub>c.</sub> コンデンサ接続方法	28-69
IC メモリカードインタフェース基本タイミング 9	<del></del>	
IRQ 割り込み	6-15	

システムレジスタの初期値......2-5

【あ】		シフト命令	2-2
アクセスウェイト制御	9-59	周波数变更方法	4-13
アクセスサイクル間ウェイト	9-113	周辺クロック(P )	4-
アクセスサイズとデータアライメント	9-51	周辺モジュールによる DMA 転送	10-3
アドレスエラー5	-7, 5-14, 25-2	シリアルコミュニケーションインタフェース	
アドレスマップ	9-6	(SCI)	15-
アドレスマルチプレクス	9-70	シングルアドレスモード	10-26
アドレッシングモード	2-9	シングルチップモード	3-
アナログ電源端子などの設定範囲	19-25	シングルモード	19-1
一般不当命令	5-11	シングルライト	9-8
イミディエイトデータのデータ形式	2-6	シングルリード	9-79
インターバルタイマモードの使用法	14-9	シンクロナスシリアルコミュニケーションユニッ	<i>/</i>
ウォッチドッグタイマ(WDT)	14-1	(SSU)	17-
ウォッチドッグタイマモードの使用法	14-8	水晶発振器	4-3
エラープロテクト	23-52	水晶発振子を接続する方法	4-14
オートリクエストモード	10-16	ステータスレジスタ(SR)	2-3
オートリフレッシュ	9-89	スリープモード	26-1
オフセット誤差	19-22	スロット不当命令	5-1
		スロット不当命令例外処理に関する注意事項	5-1
【か】		制御信号タイミング	28-1
外形寸法図	付録-55	積和レジスタ(MACH、MACL)	2-4
外部クロックを入力する方法	4-15	絶対最大定格	28-
外部トリガ入力タイミング	19-19	絶対精度	19-22
外部パルス幅測定機能	11-154	絶対精度への影響	19-24
外部リクエストモード	10-16	セルフリフレッシュ	9-90
各処理状態における本 LSI の端子の状態	付録-1	相補 PWM モード	11-106
各動作モードにおけるレジスタの状態	27-37	ソフトウェアスタンバイモード	26-12
各動作モードのアドレスマップ	3-4		
各モジュールの動作クロック	4-4	【た】	
型名一覧	付録-53	ダイレクトメモリアクセスコントローラ ( DMAG	) 10-
許容信号源インピーダンス	19-24	チェイン転送	8-24
グローバルベースレジスタ(GBR)	2-4	調歩同期式モード15-1, 15	-31, 16-3 <sup>-</sup>
クロック周波数制御回路	4-3	通常空間インタフェース	9-54
クロックタイミング	28-8	ディープソフトウェアスタンバイモード	26-14
クロック同期式モード15-1,	, 15-40, 16-41	低消費電力状態	2-26
クロック発振器(CPG)	4-1	低消費電力モード	26-
クロック動作モード	4-6	データアクセスサイクルでのユーザブレーク	7-20
固定モード	10-19	データ転送命令	2-18
コントロールレジスタの初期値	2-5	データトランスファコントローラ ( DTC )	8-
コンペアマッチタイマ(CMT)	20-1	デッドタイム補償用機能	11-15
		デュアルアドレスモード	10-24
【さ】		転送クロック	17-10
サイクルスチールモード	10-27	転送情報の配置と DTC ベクタテーブル	8-12
算術演算命令	2-19	転送情報ライトバックスキップ機能	8-20
シーケンシャルブレーク	7-21	転送情報リードスキップ機能	8-20
システム制御命令	2-23	動作モード変更時の注意事項	3-1

トラップ命令	5-10	ポートアウトプットイネーブル(POE)	13-1
		ボード設計上の注意事項	4-17, 19-25
【な】			
内蔵周辺モジュールリクエストモード	10-17	【ま】	
内蔵周辺モジュール割り込み	6-16	マスク ROM	24-1
ノイズ除去回路	18-29	マニュアルリセット	5-6
ノイズ対策上の注意事項	19-25	マルチファンクションタイマパルスユニット 2	
ノーマル転送モード	8-21	(MTU2)	11-1
		マルチファンクションタイマパルスユニット 2	S
[は]		( MTU2S )	12-1
バースト MPX-I/O インタフェース	9-107	マルチプロセッサ通信機能	15-49
バースト ROM(クロック同期)インタフェー	ス 9-112	命令形式	2-12
バースト ROM(クロック非同期)インタフェ	ース 9-94	命令セット	2-15
バーストモード	10-29	命令の特長	2-7
バーストライト	9-80	命令フェッチサイクルでのユーザブレーク	7-20
ハードウェアプロテクト	23-51	モジュールスタンバイモードの設定 8-37, 1	5-60, 16-54
ハイインピーダンス制御の対象と条件	13-19	17-35, 18	8-39, 19-24
バイト選択付き SRAM インタフェース	9-96	20-8	3, 24-2, 25-2
バスアービトレーション	9-122	モジュールスタンバイ機能	26-15
バス関連信号の端子状態	33, 34		
バスクロック(B )	4-1	【や】	
バス権解放状態	2-26	ユーザブートモード	23-46
バスステートコントローラ(BSC)	9-1	ユーザブランチ処理時間	23-60
バスモードとチャネルの優先順位	10-31	ユーザブランチ処理の起動間隔	23-60
発振子に関する注意事項	4-17	ユーザブレークコントローラ(UBC)	7-1
発振停止検出機能	4-16	ユーザブレーク動作の流れ	7-19
パワーオンシーケンス	9-92	ユーザブレーク割り込み	6-16
パワーオンリセット	5-5	ユーザマット	23-8
バンクアクティブ	9-82		
汎用レジスタ	2-3	[6]	
汎用レジスタの初期値	2-5	ラウンドロビンモード	10-19
非直線性誤差	19-22	リセット状態	2-26
ピンファンクションコントローラ ( PFC )	21-1	リセット同期 PWM モード	11-103
プートモード	23-32	リピート転送モード	8-22
フラッシュメモリ	23-1	リフレッシュ要求とバスサイクルの関係	9-91
フラッシュメモリ特性	28-68	量子化誤差	19-22
フルスケール誤差	19-22	例外処理	5-1
ブレークの送り出し	15-58	例外処理後のスタックの状態	5-13
ブレークの検出と処理	15-58	例外処理状態	2-26
ブレーク比較条件	7-1	例外処理ベクタテーブル	5-3, 6-17
プログラムカウンタ(PC)	2-4	例外処理ベクタテーブルアドレスの算出法	5-4
プログラム実行状態	2-26	レジスタ	
プロシージャレジスタ(PR)	2-4	ADCR	19-7
ブロック転送モード	8-23	ADCSR	19-5
分岐命令	2-22	ADDR0 ~ ADDR15	19-5
分周器	4-3	ADTSR	19-10
ベクタベースレジスタ(VBR)	2-4	BAMRA	7-5

BAMRB	7-9	ICDRT	18-15
BARA	7-4	ICMR	18-8
BARB	7-9	ICR0	6-5
BBRA	7-5	ICSR1	13-4
BBRB	7-12	ICSR2	13-8
BDMRA	7-8	ICSR3	13-12
BDMRB	7-11	IFCR	21-132
BDRA	7-7	IPRA~IPRF、IPRH~IPRM	6-13
BDRB	7-10	IRQCR	6-5
BETR	7-17	IRQSR	6-7
BRCR	7-13	MRA	8-4
BRDR	7-18	MRB	8-5
BRSR	7-17	NF2CYC	18-15
BSCEHR	8-10, 9-47, 10-13	OCSR1	13-7
CHCR	10-7	OCSR2	13-11
CMCNT	20-4	OSCCR	4-12
CMCOR	20-4	PACRH1	21-45
CMNCR	9-21	PACRH2	21-45
CMSTR	20-2	PACRH3	21-45
CRA	8-7	PACRH4	21-45
CRB	8-7	PACRL1	21-45
CS0BCR ~ CS8BCR	9-22	PACRL2	21-45
CS0WCR ~ CS8WCR	9-26	PACRL3	21-45
DAR ( DMAC )	10-5	PACRL4	21-45
DAR ( DTC )	8-6	PADRH	22-6
DMAOR	10-11	PADRL	22-6
DMATCR	10-6	PAIORH	21-44
DPFR	23-21	PAIORL	21-44
DTCCR	8-9	PBCRL1	21-73
DTCERA ~ DTCERE	8-8	PBCRL2	21-73
DTCVBR	8-10	PBCRL3	21-73
FCCS	23-13	PBDRL	22-17
FEBS	23-28	PBIORL	21-73
FECS	23-16	PBPRL	22-19
FKEY	23-17	PCCRH1	21-81
FMATS	23-18	PCCRH2	21-81
FMPAR	23-25	PCCRH3	21-81
FMPDR	23-26	PCCRL1	21-81
FPCS	23-16	PCCRL2	21-81
FPEFEQ	23-22	PCCRL3	21-81
FPFR	23-24, 23-26, 23-29	PCCRL4	21-81
FRQCR	4-10	PCDRH	22-23
FTDAR	23-19	PCDRL	22-23
FUBRA	23-23	PCIORH	21-80
HCPCR	21-131	PCIORL	21-80
ICDRR	18-15	PDCRH1	21-92
ICDRS	18-15	PDCRH2	21-92

PDCRH3	21-92	SCSPTR ( SCI )	15-16
PDCRH4	21-92	SCSPTR ( SCIF )	16-26
PDCRL1	21-92	SCSSR	15-12
PDCRL2	21-92	SCTDR	15-7
PDCRL3	21-92	SCTSR (SCI)	15-6
PDCRL4	21-92	SCTSR (SCIF)	16-5
PDDRH	22-30	SDCR	9-42
PDDRL	22-30	SPOER	13-13
PDIORH	21-92	SSCR2	17-12
PDIORL	21-92	SSCRH	17-5
PECRH1	21-109	SSCRL	17-6
PECRH2	21-109	SSER	17-8
PECRL1	21-109	SSMR	17-7
PECRL2	21-109	SSRDR0 ~ SSRDR3	17-14
PECRL3	21-109	SSSR	17-9
PECRL4	21-109	SSTDR0~SSTDR3	17-13
PEDRH	22-39	SSTRSR	17-15
PEDRL	22-39	STBCR1	26-4
PEIORH	21-108	STBCR2	26-5
PEIORL	21-108	STBCR3	26-6
PFDRL	22-47	STBCR4	26-7
POECR1	13-14	STBCR5	26-8
POECR2	13-15	STBCR6	26-9
RAMCR	26-10	TADCOBRA_4	11-53
RAMER	23-30	TADCOBRB_4	11-53
RTCNT	9-45	TADCORA_4	11-52
RTCOR	9-46	TADCORB_4	11-52
RTCSR	9-44	TADCR	11-50
SAR ( DMAC )	10-5	TBTER	11-72
SAR ( DTC )	8-6	ТВТМ	11-47
SAR ( IIC2 )	18-14	TCBR	11-69
SCBRR ( SCI )			
יייייייייייייייייייייייייייייייייייייי	15-18	TCDR	11-69
SCBRR (SCIF)		TCDR	
	16-16		11-53
SCBRR (SCIF)	16-16 16-23	TCNT	11-53
SCBRR (SCIF)	16-16 16-23 16-25	TCNT	11-53 11-36 11-68
SCBRR (SCIF) SCFCRSCFDR	16-16 16-23 16-25 16-5	TCNT TCNTCMPCLR TCNTS	
SCBRR (SCIF) SCFCR SCFDR SCFRDR	16-16 16-23 16-25 16-5	TCNT TCNTCMPCLR TCNTS TCR TCSYSTR	
SCBRR (SCIF)  SCFCR  SCFDR  SCFRDR  SCFSR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR	
SCBRR (SCIF) SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR	
SCBRR (SCIF) SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER	
SCBRR (SCIF) SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER TGCR	
SCBRR (SCIF) SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER TGCR TGR	
SCBRR ( SCIF )  SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER TGCR TGR TGR TICCR	
SCBRR ( SCIF )  SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER TGCR TGR TICCR TIER	
SCBRR ( SCIF )  SCFCR		TCNT TCNTCMPCLR TCNTS TCR TCSYSTR TDDR TDER TGCR TGR TICCR TIER TIOR	

SH7080 グループ

TOCR111-61	レジスター覧	27-1
TOCR211-63	レジスタのデータ形式	2-6
TOER11-60	レジスタビット一覧	27-14
TOLBR11-66	連続スキャンモード	19-15
TRWER11-59	論理演算命令	2-21
TSR11-41		
TSTR11-54	[ <b>b</b> ]	
TSYCR11-49	割り込み	5-8
TSYR11-56	割り込み応答時間	6-24
TWCR11-74	割り込みコントローラ(INTC)	6-1
WTCNT14-4	割り込み動作の流れ	6-21
WTCSR14-5	割り込みによる DTC の起動	8-33
レジスタアクセス時の注意(WDT )14-7	割り込み優先順位	5-9
レジスタアドレス一覧(アドレス順)27-2	割り込み例外処理終了後のスタックの状態	6-23

レジスター覧	27-1
レジスタのデータ形式	2-6
レジスタビット一覧	27-14
連続スキャンモード	19-15
論理演算命令	2-21
[わ]	
割り込み	
割り込み	5-6
割り込み	
	6-24
割り込み応答時間	6-24
割り込み応答時間 割り込みコントローラ(INTC)	6-2 <sup>2</sup> 6-1
割り込み応答時間 割り込みコントローラ(INTC ) 割り込み動作の流れ	6-24 6-1 6-21 8-33

ルネサス32ビットRISCマイクロコンピュータ SH7080グループ ユーザーズマニュアル ハードウェア編

発行年月日 2005 年 1 月 18 日 Rev.1.00 2014 年 10 月 16 日 Rev.6.00

発 行 ルネサス エレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753



■営業お問合せ窓口

http://www.renesas.com

※営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒100-0004 千代田区大手町2-6-2 (日本ビル)

S問合せおよび資料のご請 Sせ窓口:http://japan.rene			

SH7080 グループ ユーザーズマニュアル ハードウェア編

